[go: up one dir, main page]

CN106847174B - 一种针对像素排布结构的优化方法 - Google Patents

一种针对像素排布结构的优化方法 Download PDF

Info

Publication number
CN106847174B
CN106847174B CN201710117478.6A CN201710117478A CN106847174B CN 106847174 B CN106847174 B CN 106847174B CN 201710117478 A CN201710117478 A CN 201710117478A CN 106847174 B CN106847174 B CN 106847174B
Authority
CN
China
Prior art keywords
anode
pixel
circuit
subpixel
arrangement structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710117478.6A
Other languages
English (en)
Other versions
CN106847174A (zh
Inventor
宋艳芹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Vistar Optoelectronics Co Ltd
Original Assignee
Kunshan New Flat Panel Display Technology Center Co Ltd
Kunshan Guoxian Photoelectric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan New Flat Panel Display Technology Center Co Ltd, Kunshan Guoxian Photoelectric Co Ltd filed Critical Kunshan New Flat Panel Display Technology Center Co Ltd
Priority to CN201710117478.6A priority Critical patent/CN106847174B/zh
Publication of CN106847174A publication Critical patent/CN106847174A/zh
Application granted granted Critical
Publication of CN106847174B publication Critical patent/CN106847174B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明的针对像素排布结构的优化方法，包括：在异形屏体的对称轴位置，设置栅极驱动电路；在栅极驱动电路两侧设置像素电路，形成像素电路矩阵；阳极形成阳极矩阵，阳极与相应像素电路的设置位置相错。简化了像素、子像素排布优化时的电路走线复杂性，克服了在屏体变化时主要电路和辅助电路导致差异性设计带来的产品质量隐患，同时保证了屏体的显示质量。

Description

一种针对像素排布结构的优化方法
技术领域
本发明涉及OLED显示电路的设计方法，特别涉及像素的电路设计方法。
背景技术
在现有OLED应用中，存在需要改变屏体正常形状的畸形应用。例如在OLED手表设计中，需要形成圆形或椭圆形的OLED屏体，屏体上的像素电路与像素电路的阳极(材料)形成的整体像素需要在在屏体上均匀分布。作为表盘的OLED屏体的电路设计，无法直接利用现有电路的成熟布设结构。尤其在屏体边缘的周边布线及其复杂，在这一区域通常包括栅极驱动电路、补偿电路、复用电路、解复用电路、扇出连线等，用于控制整个屏体像素发光的大规模栅极驱动电路在与屏体像素区的阳极发光材料电连接时，需要设计复杂的走线层和拓扑路由以配合这些辅助电路与相应的像素电路和时序电路相连接。采用现有的设计方法对上述电路进行优化以适应异形屏体的像素排布结构，往往会增加走线结构的复杂性，降低异形屏体的良品率，而且不能灵活适应差异化的像素排布结构。
发明内容
有鉴于此，本发明实施例提供了一种针对像素排布结构的优化方法，用于解决现有异形屏体电路布线复杂，无法适应像素排布的技术问题。
本发明的针对像素排布结构的优化方法，包括：
在异形屏体的对称轴位置，设置栅极驱动电路；
在栅极驱动电路两侧设置像素电路，形成像素电路矩阵；
阳极形成阳极矩阵，阳极与相应像素电路的设置位置相错。
本发明的针对像素排布结构的优化方法，简化了像素、子像素排布优化时的电路走线复杂性，克服了在屏体变化时主要电路和辅助电路导致差异性设计带来的产品质量隐患，同时保证了屏体的显示质量。
附图说明
图1为本发明实施例的针对像素排布结构的优化方法形成的电路排列示意图。
图2为利用本发明实施例的针对像素排布结构的优化方法形成的一种子像素排布结构的示意图。
图3为利用本发明实施例的针对像素排布结构的优化方法形成的另一种子像素排布结构的示意图。
图4为利用本发明实施例的针对像素排布结构的优化方法形成的再一种子像素排布结构的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图纸中的步骤编号仅用于作为该步骤的附图标记，不表示执行顺序。
本发明实施例的针对像素排布结构的优化方法，包括：
在异形屏体的对称轴位置，设置栅极驱动电路；
在栅极驱动电路两侧设置像素电路，形成像素电路矩阵；
阳极形成阳极矩阵，阳极与相应像素电路的设置位置相错。
本发明实施例的针对像素排布结构的优化方法，将栅极驱动电路设置在异形屏体的轴对称位置，避免了栅极驱动电路在屏体边缘布设，造成与阳极(发光材料)电连接的布线层走线结构过于复杂的缺陷，使得走线结构的复杂性在布线理论上可以简化二分之一。进一步与每个阳极对应的像素电路，可以围绕栅极驱动电路形成对称的像素电路矩阵，像素电路的走线结构均匀，有利于与栅极驱动电路的走线结构和屏体边缘的其他辅助电路的走线结构相配合，大大降低了因为屏体异形而导致像素电路与辅助电路差异性设计带来的产品质量隐患。
作为发光材料的阳极形成的(像素)矩阵，通过保持阳极与相应像素电路的投影位置相错，保证了在对称轴位置虽然没有像素电路和对应的阳极，但仍然可以保证阳极的均匀分布，不会在对称轴位置因明显的阳极间距差异出现线缺陷，不会在屏体显示中呈现暗条带。
图1为本发明一实施例的针对像素排布结构的优化方法形成的电路排列示意图。如图1所示，在一圆形的异形屏体01上沿一个直径方向设置栅极驱动电路02，在栅极驱动电路02设置与阳极材料对应的像素电路03，像素电路形成紧密排列的像素电路矩阵。作为像素电路的阳极04形成阳极矩阵均匀排列，相应的阳极和像素电路在投影位置上相错开，使得(作为像素的)阳极均匀布设在圆形屏体上，避免了栅极驱动电路位置上出现暗色条带或屏体显示时的线缺陷。在像素电路矩阵的边缘设置如补偿电路、复用电路、解复用电路或扇出线路等其他的辅助电路05，使得辅助电路与像素电路的走线结构简化，像素电路与栅极驱动电路的走线结构简化，各电路间尽量减少交错和不必要的走线层。
本发明实施例的针对像素排布结构的优化方法中，异形屏体可以采用圆形、椭圆形、菱形、正多边形，或者以上形状与矩形形成的复合形状。
本发明实施例的针对像素排布结构的优化方法中，栅极驱动电路可以沿异形屏体的一个或多个对称轴位置设置。
采用本发明实施例的针对像素排布结构的优化方法，可以在构成像素单元的子像素电路的阳极的排列优化过程中，简化子像素优化过程中的栅极驱动电路、像素电路和其他辅助电路的走线优化过程。
图2为利用本发明实施例的针对像素排布结构的优化方法形成的一种子像素排布结构的示意图。如图2所示，每一个像素单元的子像素阳极R、子像素阳极B和子像素阳极G，与边缘的辅助电路电连接，子像素阳极B居中，子像素阳极R位于子像素阳极B的左侧下方，子像素阳极G位于子像素阳极B的右侧上方。
相邻像素单元水平排布时，一个像素单元的子像素阳极G和另一个相邻像素单元的子像素阳极R上下接近。
在本实施例的子像素排布结构中，子像素阳极G和子像素阳极R的面积大于或等于子像素阳极B面积的二分之一。在本实施例的子像素排布结构中，子像素阳极G、子像素阳极R和子像素阳极B为矩形。
本发明实施例的子像素排布结构可以有效利用子像素可单一方向接近的排布结构，使像素单元的排列密度提高，实现了较小尺寸的异形屏体的像素密度的较大提升，具有较低的电路布线成本。
图3为利用本发明实施例的针对像素排布结构的优化方法形成的另一种子像素排布结构的示意图。如图3所示，每一个像素单元的子像素阳极R、子像素阳极B和子像素阳极G，与边缘的辅助电路电连接，各子像素水平排布，子像素阳极R和子像素阳极B分别位于子像素阳极G的左侧和右侧。
相邻像素单元水平排布时，一个像素单元的子像素阳极B和另一个相邻像素单元的子像素阳极R水平接近。
在本实施例的子像素排布结构中，子像素阳极G、子像素阳极R和子像素阳极B的面积相等。在本实施例的子像素排布结构中，子像素阳极G、子像素阳极R和子像素阳极B为矩形。
本发明实施例的子像素排布结构可以简化异形屏体上像素单元的布线结构，减少阳极材料周围的走线密度，进一步改善像素单元的阳极材料的散热环境，改善像素单元持续工作时的热传导效率。
图4为利用本发明实施例的针对像素排布结构的优化方法形成的再一种子像素排布结构的示意图。如图4所示，每一个像素单元的子像素阳极R、子像素阳极B和子像素阳极G，与边缘的辅助电路电连接，子像素阳极R位于子像素阳极B的左侧上方，子像素阳极G位于子像素阳极B的左侧下方。
相邻像素水平排布时，一个像素单元的子像素阳极B与另一个相邻像素单元的子像素阳极R和子像素阳极G水平相邻。
相邻像素竖直排布时，一个像素单元的子像素阳极B与另一个相邻像素单元的子像素阳极R或子像素阳极G竖直相邻。
在本实施例的子像素排布结构中，子像素阳极G和子像素阳极R的面积大于或等于子像素阳极B面积的二分之一。在本实施例的子像素排布结构中，子像素阳极G、子像素阳极R和子像素阳极B为矩形。
本发明实施例的子像素排布结构可以有效利用子像素的非对齐排列形状，应用在异形屏体的弧形边缘，利用非对齐排列形状使像素单元拟合出异形屏体弧形边缘的同时，不降低像素密度，降低异形屏体弧形边缘的锯齿显示现象。
利用本实施例的子像素排布结构，可以在异形屏体的像素排布中，充分利用上述像素单元排列结构，针对像素区的不同位置进行特定的像素单元排列，保证像素密度和较理想的显示效果。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种针对像素排布结构的优化方法，包括：
在异形屏体的对称轴位置，设置栅极驱动电路；
在所述栅极驱动电路两侧设置像素电路，形成像素电路矩阵；
阳极形成阳极矩阵，所述阳极与相应所述像素电路的投影位置相错，使得所述阳极均匀布设在所述异形屏体上；
其中，每一个像素单元包括子像素阳极R、子像素阳极B和子像素阳极G，子像素阳极B居中，子像素阳极R位于子像素阳极B的左侧下方，子像素阳极G位于子像素阳极B的右侧上方，相邻所述像素单元水平排布，一个相邻所述像素单元的子像素阳极G和另一个相邻所述像素单元的子像素阳极R上下接近。
2.如权利要求1所述的针对像素排布结构的优化方法，其特征在于，还包括：
在所述像素电路矩阵的边缘设置辅助电路。
3.如权利要求1所述的针对像素排布结构的优化方法，其特征在于，所述异形屏体单独采用圆形、椭圆形、菱形或正多边形，或者与矩形形成复合形状。
4.如权利要求1所述的针对像素排布结构的优化方法，其特征在于，所述栅极驱动电路延所述异形屏体的一个或多个对称轴位置设置。
5.根据权利要求2所述的针对像素排布结构的优化方法，其特征在于，每一个所述像素单元的所述子像素阳极R、所述子像素阳极B和所述子像素阳极G，与边缘的所述辅助电路电连接。
6.如权利要求5所述的针对像素排布结构的优化方法，其特征在于，所述子像素阳极G和子像素阳极R的面积大于或等于子像素阳极B面积的二分之一。
CN201710117478.6A 2017-03-01 2017-03-01 一种针对像素排布结构的优化方法 Active CN106847174B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710117478.6A CN106847174B (zh) 2017-03-01 2017-03-01 一种针对像素排布结构的优化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710117478.6A CN106847174B (zh) 2017-03-01 2017-03-01 一种针对像素排布结构的优化方法

Publications (2)

Publication Number Publication Date
CN106847174A CN106847174A (zh) 2017-06-13
CN106847174B true CN106847174B (zh) 2019-07-09

Family

ID=59138448

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710117478.6A Active CN106847174B (zh) 2017-03-01 2017-03-01 一种针对像素排布结构的优化方法

Country Status (1)

Country Link
CN (1) CN106847174B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107703688B (zh) * 2017-09-28 2020-07-07 武汉天马微电子有限公司 一种阵列基板及显示装置
CN107742497B (zh) * 2017-10-31 2019-08-27 昆山国显光电有限公司 异形显示屏的像素单元驱动方法和驱动装置
CN110967849B (zh) * 2018-09-29 2022-09-02 深圳英伦科技股份有限公司 一种节省掩膜成本的异形屏生产方法
CN110047383B (zh) * 2019-04-29 2021-06-22 昆山国显光电有限公司 一种显示面板及显示装置
CN110364109A (zh) 2019-07-29 2019-10-22 京东方科技集团股份有限公司 一种显示面板及显示装置
CN110969944B (zh) * 2019-12-06 2020-12-25 深圳市华星光电半导体显示技术有限公司 异形显示屏及显示装置
US12238860B2 (en) 2022-07-27 2025-02-25 Beijing Boe Display Technology Co., Ltd. Printed circuit board, display device comprising the printed circuit board, and image display system

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1614659A (zh) * 2003-11-07 2005-05-11 熊小梅 三种基本色led的三灯排布方法
CN101452118A (zh) * 2007-12-04 2009-06-10 乐金显示有限公司 三维图像显示装置及其驱动方法
CN103123927A (zh) * 2013-01-24 2013-05-29 昆山维信诺显示技术有限公司 用于oled显示屏的像素结构及其金属掩膜板
CN103236239A (zh) * 2013-01-15 2013-08-07 友达光电股份有限公司 显示方法及应用于该显示方法的显示系统
CN104269428A (zh) * 2014-09-16 2015-01-07 京东方科技集团股份有限公司 一种阵列基板及其显示装置
CN104597609A (zh) * 2015-02-06 2015-05-06 京东方科技集团股份有限公司 像素阵列、显示装置以及显示方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070058113A1 (en) * 2005-09-12 2007-03-15 Wintek Corporation Barrier device of a three-dimensional liquid crystal display

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1614659A (zh) * 2003-11-07 2005-05-11 熊小梅 三种基本色led的三灯排布方法
CN101452118A (zh) * 2007-12-04 2009-06-10 乐金显示有限公司 三维图像显示装置及其驱动方法
CN103236239A (zh) * 2013-01-15 2013-08-07 友达光电股份有限公司 显示方法及应用于该显示方法的显示系统
CN103123927A (zh) * 2013-01-24 2013-05-29 昆山维信诺显示技术有限公司 用于oled显示屏的像素结构及其金属掩膜板
CN104269428A (zh) * 2014-09-16 2015-01-07 京东方科技集团股份有限公司 一种阵列基板及其显示装置
CN104597609A (zh) * 2015-02-06 2015-05-06 京东方科技集团股份有限公司 像素阵列、显示装置以及显示方法

Also Published As

Publication number Publication date
CN106847174A (zh) 2017-06-13

Similar Documents

Publication Publication Date Title
CN106847174B (zh) 一种针对像素排布结构的优化方法
JP5845322B2 (ja) 画素配置方法及び表示パネル
CN106981585B (zh) 透明oled面板和显示装置
CN103544919B (zh) 一种led租赁屏系统的亮度校正方法
CN109192076A (zh) 一种显示面板和显示装置
CN109541867A (zh) 一种显示面板和显示装置
CN104332132B (zh) 显示面板以及显示装置
CN109087938B (zh) 一种有机发光显示面板及有机发光显示装置
CN108962968B (zh) 一种有机发光显示面板及有机发光显示装置
CN109722629A (zh) 一种掩膜板、阴极制作方法及oled显示装置
CN116056528A (zh) 一种显示面板及显示装置
CN105378553A (zh) 显示面板以及显示装置
CN106681065B (zh) 一种曲面显示装置
CN107703689A (zh) 一种透明显示面板及显示装置
CN109148485A (zh) 阵列基板及其制作方法和显示装置
CN103606340A (zh) 旋转显示屏
CN108873550A (zh) 一种阵列基板和电子纸显示装置
CN210272432U (zh) 显示屏及显示设备
CN206340547U (zh) Oled像素排布结构、金属掩膜板及oled显示屏
CN103914169A (zh) 一种内嵌式触摸屏及其制作方法、显示装置
CN105094424B (zh) 触控显示面板结构与触控显示面板
WO2021031352A1 (zh) 一种触控结构及显示面板
CN107479245B (zh) 显示面板及其制作方法和显示装置
CN105448950A (zh) 一种有机发光二极管显示面板及显示面板的像素排列结构
CN106229330B (zh) Oled显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20201209

Address after: No.146 Tianying Road, high tech Zone, Chengdu, Sichuan Province

Patentee after: Chengdu CHENXIAN photoelectric Co.,Ltd.

Address before: No. 188, CHENFENG Road, Kunshan high tech Zone, Kunshan City, Suzhou City, Jiangsu Province

Patentee before: Kunshan New Flat Panel Display Technology Center Co.,Ltd.

Patentee before: KunShan Go-Visionox Opto-Electronics Co.,Ltd.

TR01 Transfer of patent right