[go: up one dir, main page]

CN106711044A - 切割金属栅极的方法 - Google Patents

切割金属栅极的方法 Download PDF

Info

Publication number
CN106711044A
CN106711044A CN201610980640.2A CN201610980640A CN106711044A CN 106711044 A CN106711044 A CN 106711044A CN 201610980640 A CN201610980640 A CN 201610980640A CN 106711044 A CN106711044 A CN 106711044A
Authority
CN
China
Prior art keywords
gate
metal
layer
metal gate
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610980640.2A
Other languages
English (en)
Inventor
杨凱傑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106711044A publication Critical patent/CN106711044A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0147—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种切割金属栅极的方法，包括在基板上形成第一鳍及第二鳍，在第一及第二栅极区域上形成第一金属栅极接线，应用第一线切割以将第一金属栅极接线分离为第一子金属栅极接线及第二子金属栅极接线及在第一子金属栅极接线及第二子金属栅极接线上形成第二金属栅极接线，应用第二线切割以将第二金属栅极接线分离为第三子金属栅极接线及第四子金属栅极接线以使得在第三子金属栅极接线与第四子金属栅极接线之间形成缝隙及在缝隙内形成隔离区域。

Description

切割金属栅极的方法
技术领域
本揭露是关于一种半导体的制造方法。
背景技术
集成电路(integrated circuit；IC)材料及设计的技术进步已产生数代集成电路，其中每一代均具有与前一代相比较小且较复杂的电路。在集成电路演进过程中，功能密度(即每晶片面积的互连装置数目)已大体上增加，同时几何尺寸(即可使用制造制程产生的最小元件(或接线))已减小。此缩小制程通常通过增加生产效率及降低相关联的成本来提供益处。此缩小亦已增加集成电路处理及制造的复杂性。因此，为达成此等进步，需要集成电路处理及制造中的类似发展。
随着半导体不断的缩小，一种应用中的发展为用金属栅电极替换已知的多晶硅栅电极，以改良具有减小的特征尺寸的装置效能。尽管制造集成电路装置的现有方法已大体上足以达成其预期目的，但其并不在所有方面均完全令人满意。举例而言，在将金属电极接线切割为次金属电极接线中出现挑战。
发明内容
本揭露的一实施例为用于制造半导体装置的方法包括在基板上形成第一鳍及第二鳍，第一鳍具有第一栅极区域且第二鳍具有第二栅极区域；及在第一栅极区域及第二栅极区域上形成第一金属栅极接线。第一金属栅极接线自第一鳍延伸至第二鳍。方法亦包括应用第一线切割以将第一金属栅极接线分离为第一子金属栅极接线及第二子金属栅极接线，及在第一子金属栅极接线及第二子金属栅极接上形成第二金属栅极接线。第二金属栅极接线自第一鳍延伸至第二鳍。方法亦包括应用第二线切割以将第二金属栅极接线分离为第三子金属栅极接线及第四子金属栅极接线以使得在第三子金属栅极接线与第四子金属栅极接线之间形成缝隙，及在缝隙内形成隔离区域。
本揭露的另一实施例为一种切割金属栅极的方法，包含形成第一鳍与第二鳍于基板上，第一鳍具有第一栅极区域而第二鳍具有第二栅极区域。形成第一金属栅极接线于第一栅极区域与第二栅极区域上方，其中第一金属栅极接线自第一鳍延伸至第二鳍。形成第一牺牲层于第一金属栅极接线上方。形成经图案化的第一硬遮罩于第一牺牲层上方，其中经图案化的第一硬遮罩界定第一开口。经由第一开口蚀刻第一牺牲层。经由第一开口蚀刻第一金属栅极接线以形成第一线切割，其中第一金属栅极接线透过第一线切割被分离为第一子金属栅极接线与第二子金属栅极接线。形成第二金属栅极接线于第一子金属栅极接线、第二子金属栅极接线及第一线切割上方，其中第二金属栅极接线自第一鳍延伸至第二鳍。形成介电层于第二金属栅极接线上方。形成经图案化的第二硬遮罩于介电层上方，其中经图案化的第二硬遮罩界定第二开口。经由第二开口蚀刻介电层。经由第二开口蚀刻第二金属栅极接线以形成第二线切割，其中第二金属栅极接线透过第二线切割被分离为第三子金属栅极接线与第四子金属栅极接线。
本揭露的又一实施例为切割金属栅极的方法，包含形成多个鳍于机板上方，各鳍具有栅极区域。形成虚设栅极堆叠于各栅极区域内。沿着虚设栅极堆叠的侧壁形成侧壁间隔。形成层间介电层于基板上方，以及虚设栅极堆叠的侧面。移除虚设栅极堆叠以曝露鳍的部分。形成第一金属层于鳍的曝露的部分，其中第一金属层形成第一金属栅极接线。形成第一线切割以将第一金属栅极接线切割为第一子金属栅极接线。形成第二金属层于第一子金属栅极接线以及第一线切割上方，其中第二金属层形成第二金属栅极接线。形成第二线切割以将第二金属栅极接线切割为第二子金属栅极接线。形成隔离区域于第一线切割与第二线切割内。
附图说明
当结合随附附图阅读时，自以下详细描述将最佳地理解本揭露的态样。应注意，根据工业中的标准实务，附图中的各特征并非按比例绘制。实际上，可出于论述清晰的目的任意增减所说明的特征的尺寸。
图1为本揭露的部分实施例的用于制造半导体装置的方法的流程图；
图2A为本揭露的部分实施例的半导体装置的工件的透视图；
图2B为沿着图2A中的线A-A的半导体装置的工件的截面图；
图2C为沿着图2A中的线B-B的半导体装置的工件的截面图；
图3A、图4A、图5A、图6A、图7A、图8A、图9A、图10A、图11A、图11C、图12A、图13A、图14A、图15A、图16A、图17A、图18A、图19A、图19C及图20A的实施例分别为沿着图2A中的线A-A的半导体装置在不同制程阶段的截面图；
图3B、图4B、图5B、图6B、图7B、图8B、图9B、图10B、图11B、图11D、图12B、图13B、图14B、图15B、图16B、图17B、图18B、图19B、图19D及图20B的实施例分别为沿着图2A中的线B-B的半导体装置在不同制程阶段的截面图。
具体实施方式
以下揭露内容提供许多不同的实施例或实例用于实施本揭露的不同特征。下文描述元件及布置的特定实例以简化本揭露。当然，此等仅为实例且并不意欲为限制性。举例而言，以下描述中在第二特征上方或第二特征上形成第一特征可包括以直接接触形成第一特征及第二特征的实施例，且亦可包括可在第一特征与第二特征之间形成额外特征以使得第一特征与第二特征可不直接接触的实施例。另外，本揭露内容可在各种实例中重复元件符号及/或字母。此重复是出于简明性及清晰的目的，且本身并不指示所论述的各种实施例及/或配置之间的关系。
此外，为便于描述，本文可使用空间相对性术语(诸如“之下”、“下方”、“下部”、“上方”、“上部”及类似者)来描述附图中所说明的一个元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除了附图中所描绘的定向外，空间相对性术语意欲包含在使用或操作中的装置的不同定向。装置可以其他方式定向(旋转90度或其他定向)且因此可同样地解释本文所使用的空间相对性描述词。
本揭露内容涉及但不以其他方式限制于鳍式场效晶体管(fin-like field-effect transistor；FinFET)装置。此装置可包括P型金属氧化物半导体鳍式场效晶体管装置或N型金属氧化物半导体鳍式场效晶体管装置。鳍式场效晶体管装置可为双栅极装置、三栅极装置、主体装置、绝缘体上硅(silicon-on-insulator；SOI)装置及/或其他配置。一般技术者应了解本揭露内容的态样有助于半导体装置的其他实施例。举例而言，亦可将本文所描述的一些实施例应用至环绕栅极(gate-all-around；GAA)装置、欧米笳栅极(Ω-栅极)装置或Pi栅极(Π栅极)装置。以下揭露内容将以鳍式场效晶体管为例来说明本揭露的各种实施例。然而，应理解，此应用不限于特定类型的装置。
图1为根据一些实施例的制造一或多个半导体装置的方法100的流程图。请搭配下文并参照在图2A至图2C中显示的半导体装置及在图3A至图20B中显示的半导体装置的工件详细地论述方法100。
参考图1、图2A、图2B及图2C，方法100在步骤102开始，此处接收半导体装置200的工件205。工件205包括基板210。基板210可为主体硅基板。或者，基板210可包含元素半导体，诸如结晶结构的硅(Si)或锗(Ge)；化合物半导体，诸如硅锗(SiGe)、碳化硅(SiC)、镓砷(GaAs)、磷化镓(GaP)、磷化铟(InP)、砷化铟(InAs)及/或锑化铟(InSb)；或其组合。可能的基板210亦包括绝缘体上硅(silicon-on-insulator；SOI)基板。SOI基板是使用氧布植分离(separation by implantation of oxygen；SIMOX)、晶圆结合及/或其他适宜的方法制造。
一些示例性基板210亦包括绝缘体层。绝缘体层包含任何适宜的材料，包括氧化硅、蓝宝石及/或其组合。示例性绝缘体层可为内埋式氧化物层(buried oxide layer；BOX)。绝缘体是通过任何适宜的制程形成，诸如布植(例如，氧离子植入硅晶隔离法(separation by Implanted oxygen；SIMOX))、氧化、沉积及/或其他适宜的制程。在一些示例性半导体装置200中，绝缘体层为绝缘体上硅基板的元件(如：一个层)。
基板210亦可包括各种掺杂区域。掺杂区域可经p型掺杂剂(诸如硼或BF2)、n型掺杂剂(诸如磷或砷)或其组合掺杂。掺杂区域可直接在基板210上以P阱结构、N阱结构、双阱结构及/或使用凸起结构形成。基板210可进一步包括各种有效区域，诸如经配置用于N型金属氧化物半导体晶体管装置的区域及经配置用于P型金属氧化物半导体晶体管装置的区域。
基板210亦可包括各种隔离特征220。隔离特征220分离基板210中的各种装置区域。隔离特征220包括通过使用不同的处理技术形成的不同的结构。举例而言，隔离特征220可包括浅沟槽隔离(shallow trench isolation；STI)特征。形成浅沟槽隔离可包括在基板210中蚀刻沟槽及用绝缘体材料(诸如氧化硅、氮化硅或氮氧化硅)填充沟槽。经填充沟槽可具有多层结构，诸如具有氮化硅填充沟槽的热氧化物内衬层。可执行化学机械研磨(chemical mechanical polishing；CMP)以反研磨多余的绝缘体材料且将隔离特征220的顶表面平坦化。
工件205亦包括在基板210上形成的多个鳍式特征230。鳍式特征230可包括硅(Si)、硅锗(SiGe)、硅锗锡(SiGeSn)、砷化镓(GaAs)、砷化铟(InAs)、磷化铟(InP)或其他适宜的材料。在一些实施例中，鳍式特征230是通过任何适宜的制程形成，包括各种沉积、微影术及/或蚀刻制程。举例而言，鳍式特征230是通过图案化及蚀刻基板210的一部分形成。
工件205亦包括在基板210上的栅极区域242中的多个虚设栅极堆叠240，包括环绕鳍式特征230的一部分。在本实施例中，虚设栅极堆叠240于后续制程中将由高介电常数/金属栅极(high-k/metal gate；HK/MG)替换。虚设栅极堆叠240可包括介电层(多晶硅层)。虚设栅极堆叠240可通过任何适宜的制程(或多个制程)形成，诸如沉积、图案化及蚀刻。
沿着虚设栅极堆叠240的侧壁形成侧壁间隔物245。侧壁间隔物245可包括介电材料，诸如氧化硅。或者，侧壁间隔物245可包括氮化硅、碳化硅、氮氧化硅或其组合。可通过沉积栅极侧壁间隔物层及随后各向异性干式蚀刻栅极侧壁间隔物层来形成侧壁间隔物245。
工件205亦包括在基板210上的源极/漏极区域252中的源极/漏极(source/drain；S/D)特征250，且与虚设栅极堆叠240(具有侧壁间隔物245)相邻。在一些实施例中，源极/漏极特征250为源极特征，且另一源极/漏极特征250为漏极特征。源极/漏极特征250是通过虚设栅极堆叠240分离。在一个实施例中，开槽鳍式特征230在虚设栅极堆叠240旁边的一部分以形成源极/漏极沟槽且随后通过磊晶生长制程在源极/漏极沟槽上形成源极/漏极特征250，磊晶生长制程包括化学气相沉积(chemical vapor deposition；CVD)沉积技术(例如，气相磊晶(vapor-phase epitaxy；VPE)及/或超高真空化学气相沉积(ultra-high vacuumCVD；UHV-CVD))、分子束磊晶及/或其他适宜的制程。源极/漏极特征250可包括锗(Ge)、硅(Si)、砷化镓(GaAs)、砷化镓铝(AlGaAs)、硅锗(SiGe)、磷化砷镓(GaAsP)、锑化镓(GaSb)、锑化铟(InSb)、砷化镓铟(InGaAs)、砷化铟(InAs)或其他适宜的材料。在用源极/漏极特征250填充源极/漏极沟槽之后，源极/漏极特征250的顶层的进一步磊晶生长水准地扩展且小平面可开始形成，诸如菱形小平面。源极/漏极特征250可在磊晶制程期间经原位掺杂。在一些实施例中，源极/漏极特征250未经原位掺杂，执行布植制程(如，接面布植制程)以掺杂源极/漏极特征250。可执行一或多个退火制程以启动掺杂剂。退火制程包含快速热退火(rapid thermal annealing；RTA)及/或雷射退火制程。
工件205亦包括沉积在基板210上的层间介电(interlayer dielectric；ILD)层260，包括在虚设栅极堆叠240中的每一者之间或在其之上及在源极/漏极特征250上。层间介电层260可通过化学气相沉积、原子层沉积(atomic layer deposition；ALD)、旋涂式涂覆或其他适宜的技术沉积。层间介电层260可包括氧化硅、氮化硅、氮氧化物、具有低于热氧化硅的介电常数(k)的介电材料(因此称为低介电常数材料层)及/或其他适宜的介电材料层。层间介电层260可包括单层或多层。可执行化学机械研磨以反研磨层间介电层260以使虚设栅极堆叠240的顶表面曝露。
应注意，图2B为工件205沿着图2A中的线A-A的截面图，其位于两个源极/漏极特征250之间。图2C为工件205沿着垂直于线A-A且位于栅极区域242中的线B-B的截面图。
参考图1、图3A及图3B，一旦接收工件205后，方法100通过移除虚设栅极堆叠240以形成具有沿着线A-A方向的第一宽度W1的栅极沟槽310来继续至步骤104。在一些实施例中，蚀刻制程可包括选择性湿式蚀刻及/或选择性干式蚀刻，其具有相对于鳍式特征230、侧壁间隔物245及层间介电层260的适当的蚀刻选择性。在一个实施例中，选择性湿式蚀刻溶液包括氢氧化四甲铵(tetramethylammonium hydroxide；TMAH)、氢氟酸(HF)/硝酸(HNO3)/乙酸(CH3COOH)溶液或其他适宜的溶液。可用各种蚀刻参数调整各别蚀刻制程，诸如所用蚀刻剂、蚀刻温度、蚀刻溶液浓度、蚀刻压力、源功率、射频偏压、射频偏置功率、蚀刻剂流动速率及/或其他适宜的参数。举例而言，湿式蚀刻溶液可包括氢氧化氨(NH4OH)、氢氧化钾(KOH)、氢氟酸(HF)、氢氧化四甲铵(TMAH)、其他适宜的湿式蚀刻溶液或其组合。亦可使用诸如深度反应性离子蚀刻(deep reactive-ion etching；DRIE)的机构来各向异性地执行干式蚀刻。或者，可通过包括微影术图案化及反蚀刻的一系列制程移除虚设栅极堆叠240。
参考图1、图4A及图4B，方法100继续至步骤106，此处在栅极沟槽中、包括环绕鳍式特征230的上部沉积栅极介电层412及在栅极介电层412上沉积第一栅极金属层414。在一些实施例中，第一栅极金属层414可包括功函数(work function；WF)金属层以增强装置效能(功函数金属层)。第一栅极金属层414沿着线B-B的方向自一个鳍式特征230连续地延伸至另一鳍式特征230以形成第一金属栅极接线414L。
在各种实施例中，栅极介电层412可包括界面层、在界面层上形成的高介电常数介电层。如本文所用及所描述，高介电常数介电材料包括具有高介电常数(例如大于热氧化硅的介电常数(约3.9))的介电材料。在一些实施例中，界面层可包括介电材料，诸如氧化硅(SiO2)、HfSiO及/或氮氧化硅(SiON)。界面层可通过化学氧化、热氧化、原子层沉积、化学气相沉积及/或其他适宜的方法形成。高介电常数材料层可包括二氧化铪(HfO2)、二氧化钛(TiO2)、氧化锆铪(HfZrO)、三氧化二钽(Ta2O3)、硅酸铪(HfSiO4)、二氧化锆(ZrO2)、硅酸锆(ZrSiO2)、氧化镧(LaO)、氧化铝(AlO)、氧化锆(ZrO)、氧化钛(TiO)、五氧化二钽(Ta2O5)、氧化钇(Y2O3)、钛酸锶(SrTiO3；STO)、钛酸钡(BaTiO3；BTO)、氧化钡锆(BaZrO)、氧化锆铪(HfZrO)、氧化铪镧(HfLaO)、氧化铪硅(HfSiO)、氧化镧硅(LaSiO)、氧化硅铝(AlSiO)、氧化铪钽(HfTaO)、氧化铪钛(HfTiO)、钛酸锶钡((Ba,Sr)TiO3；BST)、氧化铝(Al2O3)、氮化硅(Si3N4)、氮氧化物(SiON)、其组合及/或其他适宜的材料。高介电常数栅极介电层412可通过原子层沉积、物理气相沉积、化学气相沉积、氧化及/或其他适宜的方法形成。
在本实施例中，第一栅极金属层414为最终栅极金属层的第一部分。第一栅极金属层414可包括单层或替代地多层结构，诸如金属层、内衬层、湿式层及/或黏着层的各种组合。例如，第一栅极金属层414可包括钛(Ti)、氮化钛铝(TiAlN)、碳化钽(TaC)、氮碳化钽(TaCN)、氮硅化钽(TaSiN)、氮化钛(TiN)、氮化钽(TaN)、其他适宜的金属材料及/或其组合。在各种实施例中，第一栅极金属层414可通过原子层沉积、物理气相沉积、化学气相沉积、电子束蒸发或其他适宜的制程形成。此外，第一栅极金属层414可对于N型场效晶体管及P型场效晶体管单独地形成，其可使用不同的金属层。
在形成栅极介电层412及第一栅极金属层414之后，栅极沟槽310的第一宽度W1减小至第二宽度W2，如图4A中所示。在本实施例中，通过选择第一栅极金属层414的厚度，第二宽度W2与第一宽度W1的比率大于0.5。
参考图1、图5A及图5B，方法100继续至步骤108，此处在第一栅极金属层414上沉积第一牺牲层420(包括填充剩余栅极沟槽310)。第一牺牲层420可包括旋涂式玻璃、底部抗反射涂层(bottom anti-reflective coating；BARC)、氧化硅、氮化硅、氮氧化物、碳化硅及/或其他适宜的材料。底部抗反射涂层可包括有机底部抗反射涂层或无机底部抗反射涂层。在一些实施例中，第一牺牲层420包括不同于侧壁间隔物245及层间介电层260的材料以达成蚀刻选择性后续蚀刻。第一牺牲层420可通过旋涂式涂覆、化学气相沉积、物理气相沉积、原子层沉积或其他适宜的技术沉积。在一实施例中，第一牺牲层420完全填充栅极沟槽310。
参考图1、图6A及图6B，方法100继续至步骤110，此开槽第一牺牲层420。蚀刻制程可包括湿式蚀刻、干式蚀刻及/或其组合。举例而言，干式蚀刻制程可包括偏置等离子蚀刻制程，其使用蚀刻剂气体，包括四氟化碳(CF4)、三氟化氮(NF3)、六氟化硫(SF6)及/或氦(He)。在一些实施例中，选择蚀刻制程以选择性蚀刻第一牺牲层420且实质上不会蚀刻第一栅极金属层414。因此，第一牺牲层420的开槽有自对准性质，可缓和制程上的限制。开槽后第一牺牲层420为第一牺牲层420’，第一牺牲层420’具有高度h。在开槽第一牺牲层420之后，通过第一牺牲层420’曝露第一栅极金属层414的一部分及栅极介电层412的一部分，如图6A中所示。
参考图1、图7A及图7B，方法100继续至步骤112，此处对沟槽310中的经曝露的第一栅极金属层414及经曝露的栅极介电层412(分别称为414’及412’)进行开槽。蚀刻制程可包括湿式蚀刻、干式蚀刻及/或其组合。举例而言，湿式蚀刻溶液可包括硝酸(HNO3)、氢氧化氨(NH4OH)、氢氧化钾(KOH)、氢氟酸(HF)、氯化氢(HCl)、氯化钠(NaOH)、磷酸(H3PO4)及/或其他适宜的湿式蚀刻溶液及/或其组合。或者，干式蚀刻制程可实施含氯气体(例如，氯(Cl2)、三氯甲烷(CHCl3)、四氯化碳(CCl4)及/或三氯化硼(BCl3))、含溴气体(例如，溴酸(HBr)及/或三溴甲烷(CHBr3))、含碘气体、其他适宜的气体及/或等离子及/或其组合。在一些实施例中，选择蚀刻制程以选择性蚀刻第一栅极金属层414及栅极介电层412而不实质上蚀刻第一牺牲层420’、侧壁间隔物245及层间介电层260。因此，第一栅极金属层414及栅极介电层412经开槽有自对准性质，可缓和制程上的限制。控制蚀刻制程以使得开槽的第一栅极金属层414及栅极介电层412的顶表面实质上与第一牺牲层420’的顶表面共面。
参考图1、图8A及图8B，方法100继续至步骤114，此处移除第一牺牲层420’。蚀刻制程可包括湿式蚀刻、干式蚀刻及/或其组合。举例而言，湿式蚀刻溶液可包括氢氧化氨(NH4OH)、氢氧化钾(KOH)、氢氟酸(HF)、四甲基氢氧化铵(TMAH)及/或其他适宜的湿式蚀刻溶液及/或其组合。在一些实施例中，选择蚀刻制程以选择性蚀刻第一牺牲层420而不实质上蚀刻第一栅极金属层414’、侧壁间隔物245及层间介电层260。因此，第一牺牲层420经移除而有自对准性质，进而降低制程上的限制。
参考图1、图9A及图9B，方法100继续至步骤116，此处在第一栅极金属层414’、414及栅极介电层412’上沉积第二牺牲层510。第二牺牲层510是在许多方面类似于上文结合图5A及图5B所论述的第一牺牲层420形成，包括其中所论述的材料。在一些实施例中，第二牺牲层510完全填充栅极沟槽310。
参考图1、图10A及图10B，方法100继续至步骤118，此处在第二牺牲层510上形成第一图案化硬遮罩(hard mask；HM)520。第一图案化硬遮罩520具有界定线切割的开口525。第一栅极金属层414及栅极介电层412的一部分在开口525内对准。在一些实施例中，开口525具有沿着线A-A方向的较大宽度以使得邻近的侧壁间隔物245及层间介电层260在开口525中曝露以获得优点，诸如使微影术制程解析度的限制舒缓，尤其是在缩小装置200以使得两个邻近鳍式特征230之间的间隔变得愈来愈小时。
在一些实施例中，第一图案化硬遮罩520可包括图案化光阻剂层且通过微影术制程形成。示例性微影术制程可包括形成光阻剂层、由微影术曝露制程使光阻剂层曝露、执行曝露后烘焙制程及使光阻剂层显影以形成图案化光阻剂层。或者，可通过沉积硬遮罩层形成第一图案化硬遮罩520、通过微影术制程在硬遮罩层上形成图案化光阻剂层及经由图案化光阻剂层蚀刻硬遮罩材料层以形成第一图案化硬遮罩520。举例而言，硬遮罩材料层可包括氮化硅。
参考图1、图11A及图11B，方法100继续至步骤120，执行第一线切割，此处经由开口525蚀刻第二牺牲层510、第一栅极金属层414’及栅极介电层412’以形成第一线切割610。第一线切割610沿着线A-A的方向具有第一宽度W1。在本实施例中，第一线切割610延伸至隔离特征220且将第一金属栅极接线414L分为第一子金属栅极接线414LA及第二子金属栅极接线414LB，且其沿着线B-B方向具有宽度d。
蚀刻制程可包括湿式蚀刻、干式蚀刻及/或其组合。干式蚀刻制程可实施含氟气体(例如，四氟化碳(CF4)、六氟化硫(SF6)、二氟甲烷(CH2F2)、三氟甲烷(CHF3)及/或六氟乙烷(C2F6))及/或其其他适宜的气体。湿式蚀刻溶液可包括硝酸(HNO3)、氢氧化氨(NH4OH)、氢氧化钾(KOH)、氢氟酸(HF)、氯化氢(HCl)、氯化钠(NaOH)、磷酸(H3PO4)及/或其他适宜的湿式蚀刻溶液及/或其组合。在一些实施例中，首先执行干式蚀刻制程以蚀刻第二牺牲层510且随后执行湿式蚀刻以蚀刻第一金属栅极接线414L。
在一些实施例中，选择蚀刻制程以选择性蚀刻第二牺牲层510、第一栅极金属层414’及栅极介电层412’而不实质上蚀刻侧壁间隔物245及层间介电层260。如图所示，对于侧壁间隔物245及层间介电层260的部分曝露在开口525中的情况(如图10A及图10B中所示)，侧壁间隔物245及层间介电层260的曝露部分一起充当子蚀刻遮罩。第一线切割610沿着线A-A的方向具有第一宽度W1。在形成第一线切割610之后，通过蚀刻制程移除图案化硬遮罩520及第二牺牲层510，如图11C及图11D中所示。
通常，在沟槽(例如栅极沟槽310)内蚀刻金属栅极接线具有挑战性，尤其是在装置200的缩小，使得栅极沟槽310的第一宽度W1变得愈来愈小时。为解决这一问题，本揭露允许通过将第一栅极金属层414(参见图4B)与第二栅极金属层620(参见图12B)组合来形成金属栅极接线，其允许金属栅极接线的后续的切割制程可分为两个独立的蚀刻制程(参见图11B及图19B)，可以降低金属蚀刻制程上的限制。此两步制程允许初始形成较薄的金属层，并从而降低切割各别金属层的蚀刻的限制。此外，应注意，本揭露不限制于形成金属栅极接线的两个金属层。而是，可使用两个或两个以上金属层及两个或两个以上各别蚀刻制程以满足特定的设计要求。
参考图1、图12A及图12B，方法100继续至步骤122，此处在第一最终栅极金属层414LA及414LB上沉积第二栅极金属层620(包括填充第一线切割610)。在本实施例中，第二栅极金属层620为最终栅极金属层的第二部分。因此，沿着线B-B的方向，第二栅极金属层620连续地自一个鳍式特征230延伸至另一鳍式特征230以形成第二金属栅极接线620L。例如，第二栅极金属层620可包括钛(Ti)、氮化钛铝(TiAlN)、碳化钽(TaC)、氮碳化钽(TaCN)、氮硅化钽(TaSiN)、氮化钛(TiN)、氮化钽(TaN)、其他适宜的金属材料或其组合。在各种实施例中，第二栅极金属层620可通过原子层沉积、物理气相沉积、化学气相沉积、电子束蒸发或其他适宜的制程形成。此外，第二栅极金属层620可依据所需的N型场效晶体管及P型场效晶体管单独地形成，N型场效晶体管及P型场效晶体管可使用不同的金属层。
参考图1、图13A及图13B，方法100继续至步骤124，此处在第二栅极金属层620上沉积第三牺牲层710。第三牺牲层710是在许多方面类似于上文结合图5A及图5B所论述的第一牺牲层420形成，包括其中所论述的材料。在一些实施例中，第三牺牲层710完全填充栅极沟槽310。
参考图1、图14A及图14B，方法100继续至步骤126，此处开槽第三牺牲层710。在许多方面类似于上文结合图6A及图6B论述的开槽制程以开槽第三牺牲层710。经开槽的第三牺牲层710(下文称为710’)具有与第一栅极金属层414’相同的高度，即高度h。第三牺牲层710开槽之后，第二栅极金属层620的一部分自第三牺牲层710’曝露，如图14A中所示。
参考图1、图15A及图15B，方法100继续至步骤128，此处在栅极沟槽310中开槽曝露的第二栅极金属层620。在许多方面类似于上文结合图7A及图7B论述的开槽制程以开槽第二栅极金属层620。在一些实施例中，选择蚀刻制程以选择性蚀刻第二栅极金属层620而不实质上蚀刻第三牺牲层710’、侧壁间隔物245及层间介电层260。因此，第二栅极金属层620的开槽有自对准性质，可降低制程的限制。控制蚀刻制程以使得开槽的第二栅极金属层620的顶表面实质上与第三牺牲层710’的顶表面共面。
参考图1、图16A及图16B，方法100继续至步骤130，此处移除第三牺牲层710’。在许多方面类似于上文结合图8A及图8B论述的蚀刻制程移除第三牺牲层710’。在一些实施例中，选择蚀刻制程以选择性蚀刻第三牺牲层710’而不实质上蚀刻第二栅极金属层620及620’、侧壁间隔物245及层间介电层260。因此，第三牺牲层710’经移除有自对准性质，进而降低制程上的限制。在本实施例中，第一栅极金属层414及第二栅极金属层620形成最终金属栅极层630。
参考图1、图17A及图17B，方法100继续至步骤132，此处在基板210上沉积第一介电层810(包括填充栅极沟槽310且包括在第二栅极金属层620’上)。第一介电层810可通过化学气相沉积、原子层沉积、旋涂式涂覆或其他适宜的技术沉积。第一介电层810可包括氧化硅、氮化硅、氮氧化物、具有低于热氧化硅的介电常数(k)的介电材料(因此称为低介电常数材料层)及/或其他适宜的介电材料层。在一些实施例中，第一介电层810包括不同于侧壁间隔物245及层间介电层260的材料以达成蚀刻选择性后续蚀刻。
参考图1、图18A及图18B，方法100继续至步骤134，此处在第一介电层810上形成第二图案化硬遮罩820。第二图案化硬遮罩820具有开口825。在一些实施例中，开口825沿着线B-B的方向与第一线切割610对准。在一些实施例中，开口825具有沿着线A-A方向的较大宽度以使得邻近的侧壁间隔物245及层间介电层260位于开口825内，此配置具有优点，如可以降低微影术制程在解析度上的限制，尤其是在装置200缩小，使得两个邻近鳍式特征230之间的间隔变得愈来愈小时。在一些实施例中，在许多方面类似于上文结合图10A及图10B论述的第一图案化硬遮罩520(包括其中所论述的材料)形成第二图案化硬遮罩820。
参考图1、图19A及图19B，方法100继续至步骤136，此处应用第二线切割以经由开口825蚀刻第一介电层810及第二栅极金属层620’来形成与第一线切割610对准的第二线切割830。因此，第二金属栅极接线620L经切割为两个第二子金属栅极接线620LA及620LB，且其沿着线B-B的方向彼此分离宽度d。第二线切割830是在许多方面类似于上文结合图11A及图11B论述的第一线切割610形成。
在一些实施例中，选择蚀刻制程以选择性蚀刻介电层810及第二栅极金属层620’而不实质上蚀刻侧壁间隔物245及层间介电层260。如图所示，对于在蚀刻制程期间侧壁间隔物245及层间介电层260的部分曝露在开口825中的情况，侧壁间隔物245及层间介电层260的曝露部分一起充当子蚀刻遮罩。在一些实施例中，首先执行选择性干式蚀刻以蚀刻介电层810，且随后执行选择性湿式蚀刻以蚀刻第二栅极金属层620。在蚀刻第二栅极金属层620之后，通过蚀刻制程移除第二图案化硬遮罩820，如图19C及图19D中所示。
如先前已提及，本揭露允许通过将第一栅极金属层414(参见图4B)与第二栅极金属层620(参见图12B)组合以形成最终金属栅极接线，而金属栅极接线的后续切割制程分为两个独立的蚀刻制程(参见图11B及图19B)。因此，不同于在同一蚀刻制程期间切割所有形成最终金属栅极接线的金属层的已知接线切割制程，本揭露的制程允许在不同的处理时间点个别地切割最终金属栅极接线的个别金属层，而可以降低切割各别金属层的蚀刻制程上的限制。
参考图1及图20A至图20B，方法100继续至步骤138，此处用第二介电层910填充第二线切割830及第一线切割610以形成在第一及第二子金属栅极接线414LA及414LB与第三及第四子金属栅极接线620LA及620LB之间的隔离区域915。第二介电层910是在许多方面类似于上文结合图19A及图19B论述的第一介电层810形成，包括其中所论述的材料。可执行化学机械研磨以反研磨第二介电层910以提供第二介电层910相对于第一介电层810的实质上平坦的顶表面。隔离区域915在曝露于图18A中的开口825内的邻近侧壁间隔物245及层间介电层260的部分上延伸。
因此，第三子金属栅极接线620LA经安置在第一子金属栅极接线414LA上且与其实体接触以形成第一最终子金属栅极接线930LA。类似地，第四子金属栅极接线620LB经安置在第二子金属栅极接线414LB上且与其实体接触以形成第二最终子金属栅极接线930LB。第一最终子金属栅极接线930LA及第二最终子金属栅极接线930LB由隔离区域915分离。
可在方法100之前、在其期间及在其之后提供额外步骤，且所描述的一些步骤可经替代、消除或替换为方法100的额外实施例。可存在其他替代方案或实施例而不偏离本揭露内容的精神及范畴。
半导体装置200可经历进一步互补式金属氧化物半导体或金属氧化物半导体技术处理以形成此项技术中已知的各种特征及区域。举例而言，后续处理可在基板210上形成各种接触件/通孔/接线及多层互连特征(例如，金属层及层间介电装置)，其经配置以连接鳍式场效晶体管装置200的各种特征或结构。举例而言，多层互连包括垂直互连件、诸如常规通孔或接触件，及水平互连件、诸如金属接线。各种互连特征可实施各种导电材料，包括铜、钨及/或硅化物。在一个实例中，使用镶嵌及/或双镶嵌制程形成与铜相关的多层互连结构。
基于上文，可见本揭露内容提供在高介电常数/金属栅极替换虚设栅极堆叠之后切割金属栅极(metal gate)的方法。方法采用形成/切割金属栅极接线的第一部分且随后形成/切割金属栅极接线的第二部分。方法亦采用通过使用经开槽的牺牲层作为蚀刻遮罩的一部分来开槽栅极金属层。方法演示出用于形成及切割金属栅极接线的可行且灵活的制程。
本揭露内容提供制造半导体装置的许多不同的实施例，半导体装置提供优于现有方法的一或多种改良。在一个实施例中，用于制造半导体装置的方法包括在基板上形成第一鳍及第二鳍。第一鳍具有第一源极/漏极区域及第一栅极区域且第二鳍具有第二源极/漏极区域及第二栅极区域。方法亦包括在第一及第二栅极区域上形成金属栅极接线。金属栅极接线自第一鳍延伸至第二鳍。方法亦包括应用线切割以将金属栅极接线分离为第一子金属栅极接线及第二子金属栅极接线且在线切割内形成隔离区域。
本揭露的一实施例为切割金属栅极的方法包括在基板上形成第一鳍及第二鳍，第一鳍具有第一栅极区域且第二鳍具有第二栅极区域；及在第一及第二栅极区域上形成第一金属栅极接线。第一金属栅极接线自第一鳍延伸至第二鳍。方法亦包括应用第一线切割以将第一金属栅极接线分离为第一子金属栅极接线及第二子金属栅极接线，及在第一子金属栅极接线及第二子金属栅极接线上形成第二金属栅极接线。第二金属栅极接线自第一鳍延伸至第二鳍。方法亦包括应用第二线切割以将第二金属栅极接线分离为第三子金属栅极接线及第四子金属栅极接线以使得在第三子金属栅极接线与第四子金属栅极接线之间形成缝隙，及在缝隙内形成隔离区域。
依据本揭露的部分实施例，此方法还包含先形成第一金属栅极接线于第一栅极区域及第二栅极区域上方。形成虚设栅极堆叠于第一栅极区域及第二栅极区域上方。形成层间介电层于基板上方，以及虚设栅极堆叠的侧面。
依据本揭露的部分实施例，其中形成第一金属栅极接线于第一栅极区域及第二栅极区域上方包含：移除虚设栅极堆叠以曝露第一栅极区域及第二栅极区域的一部分。形成栅极介电层于第一栅极区域及第二栅极区域的曝露部分上方。形成第一金属层于第一栅极区域及第二栅极区域内的栅极介电层上方。
依据本揭露的部分实施例，此方法还包含形成第一牺牲层于第一金属层上方。开槽第一牺牲层的一部分以曝露第一金属层的一部分。开槽曝露的第一金属层，其中经开槽的第一金属层的表面实质上与经开槽的第一牺牲层共平面。移除经开槽的第一牺牲层。
依据本揭露的部分实施例，其中应用第一线切割以将第一金属栅极接线分离为第一子金属栅极接线及第二子金属栅极接线包含：形成第二牺牲层于经开槽的第一金属层上方。形成经图案化的硬遮罩于第二牺牲层上方，其中经图案化的硬遮罩界定一开口。经开口蚀刻第二牺牲层。经开口蚀刻第一金属层。
依据本揭露的部分实施例，其中在第一子金属栅极接线及第二子金属栅极接线上形成第二金属栅极接线包含：形成第二金属层于第一子金属栅极接线及第二子金属栅极接线上方，亦包含于第一线切割上方。形成第三牺牲层于第二金属层上方。开槽第三牺牲层的一部分以曝露第二金属层的一部分。开槽曝露的第二金属层，其中经开槽的第二金属层的表面与经开槽的第三牺牲层的表面实质上共平面。移除经开槽的第三牺牲层。
依据本揭露的部分实施例，其中应用第二线切割以将第二金属栅极接线分离为第三子金属栅极接线及第四子金属栅极接线包含：形成介电层于经开槽的第二金属层上方。形成经图案化的硬遮罩于介电层上方，其中经图案化的硬遮罩界定一开口。经开口蚀刻介电层。经开口蚀刻第二金属层。
依据本揭露的部分实施例，其中在缝隙内形成隔离区域包含：形成另一介电层于缝隙中。开槽另一介电层。
本揭露的另一实施例为一种切割金属栅极的方法，包含形成第一鳍与第二鳍于基板上，第一鳍具有第一栅极区域而第二鳍具有第二栅极区域。形成第一金属栅极接线于第一栅极区域与第二栅极区域上方，其中第一金属栅极接线自第一鳍延伸至第二鳍。形成第一牺牲层于第一金属栅极接线上方。形成经图案化的第一硬遮罩于第一牺牲层上方，其中经图案化的第一硬遮罩界定第一开口。经由第一开口蚀刻第一牺牲层。经由第一开口蚀刻第一金属栅极接线以形成第一线切割，其中第一金属栅极接线透过第一线切割被分离为第一子金属栅极接线与第二子金属栅极接线。形成第二金属栅极接线于第一子金属栅极接线、第二子金属栅极接线及第一线切割上方，其中第二金属栅极接线自第一鳍延伸至第二鳍。形成介电层于第二金属栅极接线上方。形成经图案化的第二硬遮罩于介电层上方，其中经图案化的第二硬遮罩界定第二开口。经由第二开口蚀刻介电层。经由第二开口蚀刻第二金属栅极接线以形成第二线切割，其中第二金属栅极接线透过第二线切割被分离为第三子金属栅极接线与第四子金属栅极接线。
依据本揭露的部分实施例，此方法还包含形成另一介电层于第一线切割与第二线切割内。开槽另一介电层以形成隔离区域。
依据本揭露的部分实施例，此方法还包含先形成第一金属栅极接线于第一栅极区域及第二栅极区域上方。形成虚设栅极堆叠于第一栅极区域及第二栅极区域上方。形成层间介电层于虚设栅极堆叠及第一源/漏极特征上方。
依据本揭露的部分实施例，其中形成第一金属栅极接线于第一栅极区域与第二栅极区域上方包含：移除虚设栅极堆叠以曝露第一栅极区域与第二栅极区域的一部分。沉积栅极介电层于第一栅极区域与第二栅极区域的曝露的部分上方。沉积第一金属层于第一栅极区域与第二栅极区域内的栅极介电层上方。
依据本揭露的部分实施例，此方法还包含：沉积牺牲层于第一金属层上方。开槽牺牲层的一部分以曝露第一金属层的一部分。开槽第一金属层的曝露的部分，其中经开槽的第一金属层的表面与经开槽的牺牲层的表面实质上共平面。
依据本揭露的部分实施例，其中开槽牺牲层的一部分以曝露第一金属层的一部分包含开槽牺牲层而实质上不蚀刻第一金属层。
依据本揭露的部分实施例，其中开槽第一金属层的曝露的部分包含开槽第一金属层而实质上不蚀刻牺牲层。
依据本揭露的部分实施例，其中形成第二金属栅极接线于第一子金属栅极接线、第二子金属栅极接线上方包含：沉积第二金属层于第一子金属栅极接线、第二子金属栅极接线上方。沉积牺牲层于第二金属层上方。开槽牺牲层的一部分以曝露第二金属层的一部分。开槽第二金属层的曝露的部分。其中经开槽的第二金属层的表面与经开槽的牺牲层实质上共平面。移除经开槽的牺牲层。
本揭露的又一实施例为切割金属栅极的方法，包含形成多个鳍于机板上方，各鳍具有栅极区域。形成虚设栅极堆叠于各栅极区域内。沿着虚设栅极堆叠的侧壁形成侧壁间隔。形成层间介电层于基板上方，以及虚设栅极堆叠的侧面。移除虚设栅极堆叠以曝露鳍的部分。形成第一金属层于鳍的曝露的部分，其中第一金属层形成第一金属栅极接线。形成第一线切割以将第一金属栅极接线切割为第一子金属栅极接线。形成第二金属层于第一子金属栅极接线以及第一线切割上方，其中第二金属层形成第二金属栅极接线。形成第二线切割以将第二金属栅极接线切割为第二子金属栅极接线。形成隔离区域于第一线切割与第二线切割内。
依据本揭露的部分实施例，其中形成第一线切割以将第一金属栅极接线切割为第一子金属栅极接线包含：形成第一牺牲层于第一金属栅极接线上方。形成经图案化的第一硬遮罩于第二牺牲层上方，其中经图案化的第一硬遮罩具有第一开口，使得第一金属层的一部分与开口对齐。经由第一开口蚀刻第一牺牲层。经由开口蚀刻第一金属栅极接线。
依据本揭露的部分实施例，其中形成第二线切割以将第二金属栅极接线切割为第二子金属栅极接线包含：形成介电层于第二金属栅极接线上方。形成经图案化的第二硬遮罩于介电层上方，其中经图案化的第二硬遮罩具有第二开口，使得第一线切割与开口对齐。经由第二开口蚀刻介电层。经由开口蚀刻第二金属栅极接线。
依据本揭露的部分实施例，其中形成隔离区域于第一线切割与第二线切割内包含：形成另一介电层于第一线切割及第二线切割内。开槽另一介电层。
前述内容概述若干实施例的特征以使得熟悉此项技术者可较佳地理解本揭露内容的态样。熟悉此项技术者应理解，其可容易地使用本揭露内容作为设计或修改其他制程及结构的基础用于进行本文中所介绍的实施例的相同的目的及/或达成相同的优点。熟悉此项技术者应同时意识到，此等等效建构不偏离本揭露内容的精神及范畴，且其可在本文中进行各种变化、替代及修饰而不偏离本揭露内容的精神及范畴。

Claims (1)

1.一种切割金属栅极的方法，其特征在于，包含：
在一基板上形成一第一鳍及一第二鳍，该第一鳍具有一第一栅极区域且该第二鳍具有一第二栅极区域；
在该第一栅极区域及该第二栅极区域上形成一第一金属栅极接线，其中该第一金属栅极接线自该第一鳍延伸至该第二鳍；
应用一第一线切割以将该第一金属栅极接线分离为一第一子金属栅极接线及一第二子金属栅极接线；
在该第一子金属栅极接线及该第二子金属栅极接线上形成一第二金属栅极接线，其中该第二金属栅极接线自该第一鳍延伸至该第二鳍；
应用一第二线切割以将该第二金属栅极接线分离为一第三子金属栅极接线及一第四子金属栅极接线以使得在该第三子金属栅极接线与该第四子金属栅极接线之间形成一缝隙；及
在该缝隙内形成一隔离区域。
CN201610980640.2A 2015-11-16 2016-11-08 切割金属栅极的方法 Pending CN106711044A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/942,657 2015-11-16
US14/942,657 US10164051B2 (en) 2015-11-16 2015-11-16 Method of cutting metal gate

Publications (1)

Publication Number Publication Date
CN106711044A true CN106711044A (zh) 2017-05-24

Family

ID=58690289

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610980640.2A Pending CN106711044A (zh) 2015-11-16 2016-11-08 切割金属栅极的方法

Country Status (3)

Country Link
US (1) US10164051B2 (zh)
CN (1) CN106711044A (zh)
TW (1) TW201729346A (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10079302B2 (en) 2015-12-28 2018-09-18 International Business Machines Corporation Silicon germanium fin immune to epitaxy defect
US9806078B1 (en) * 2016-11-02 2017-10-31 Globalfoundries Inc. FinFET spacer formation on gate sidewalls, between the channel and source/drain regions
US10269787B2 (en) 2017-06-29 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gate structure cutting process
US10396206B2 (en) * 2017-07-07 2019-08-27 Globalfoundries Inc. Gate cut method
US10811320B2 (en) * 2017-09-29 2020-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Footing removal in cut-metal process
DE102018101016B4 (de) * 2017-09-29 2021-07-29 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zum Schneiden von Metall-Gates und daraus gebildete Strukturen
US10490458B2 (en) 2017-09-29 2019-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of cutting metal gates and structures formed thereof
US10461171B2 (en) * 2018-01-12 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with metal gate stacks
KR102553251B1 (ko) 2018-04-06 2023-07-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102570580B1 (ko) * 2018-06-11 2023-08-24 삼성전자 주식회사 반도체 소자 및 이의 제조 방법
DE102019112519B4 (de) * 2018-11-30 2023-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Verfahren zur herstellung eines halbleiter-bauelements
US10861746B2 (en) * 2018-11-30 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a semiconductor device
US10741401B1 (en) * 2019-02-09 2020-08-11 International Business Machines Corporation Self-aligned semiconductor gate cut
CN112242351B (zh) * 2019-07-16 2024-09-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11545490B2 (en) 2019-12-17 2023-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method for forming the same
DE102020115785A1 (de) 2019-12-17 2021-06-17 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiterstruktur und verfahren zu deren herstellung
DE102020119859A1 (de) 2020-04-29 2021-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Bildung von hybrid-isolationsregionen durch aussparen und erneutes abscheiden
US11404323B2 (en) * 2020-04-29 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Formation of hybrid isolation regions through recess and re-deposition
US11450662B2 (en) 2020-08-10 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Gate isolation structure
DE102020131140A1 (de) 2020-08-10 2022-02-10 Taiwan Semiconductor Manufacturing Co., Ltd. Gateisolierungsstruktur

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7667271B2 (en) 2007-04-27 2010-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistors
US7910453B2 (en) 2008-07-14 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Storage nitride encapsulation for non-planar sonos NAND flash charge retention
US8310013B2 (en) 2010-02-11 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US8399931B2 (en) 2010-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout for multiple-fin SRAM cell
US8729627B2 (en) 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8466027B2 (en) 2011-09-08 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide formation and associated devices
US8723272B2 (en) 2011-10-04 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US8377779B1 (en) 2012-01-03 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing semiconductor devices and transistors
US8735993B2 (en) 2012-01-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET body contact and method of making same
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8716765B2 (en) 2012-03-23 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US8736056B2 (en) 2012-07-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Device for reducing contact resistance of a metal
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9299699B2 (en) * 2013-03-13 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate and complementary varactors in FinFET process
CN105470200B (zh) * 2014-09-09 2020-04-21 联华电子股份有限公司 具有金属栅极的半导体元件及其制作方法

Also Published As

Publication number Publication date
TW201729346A (zh) 2017-08-16
US20170141210A1 (en) 2017-05-18
US10164051B2 (en) 2018-12-25

Similar Documents

Publication Publication Date Title
TWI710062B (zh) 切割金屬閘極之方法
CN106711044A (zh) 切割金属栅极的方法
US12342613B2 (en) Low leakage device
CN104681615B (zh) 用于具有掩埋SiGe氧化物的FinFET器件的结构和方法
US10199502B2 (en) Structure of S/D contact and method of making same
KR102436688B1 (ko) 다중-게이트 트랜지스터 구조
CN105428394B (zh) 鳍部件的结构及其制造方法
TW202111947A (zh) 半導體裝置
TWI768834B (zh) 半導體裝置及其製造方法
TWI793675B (zh) 半導體裝置及其形成方法
TWI768893B (zh) 半導體裝置及其形成方法
US12501601B2 (en) Method for forming different types of devices
TWI835314B (zh) 半導體裝置及其製造方法
KR101706432B1 (ko) Ｆｉｎｆｅｔ 디바이스를 위한 구조물 및 방법
CN114512482A (zh) 半导体结构
KR20220118880A (ko) 콘택 구조물을 형성하는 방법
TWI555067B (zh) 積體電路裝置及其製造方法
CN107068568A (zh) 半导体装置的制造方法
TWI812339B (zh) 半導體裝置及其製造方法
CN112018113A (zh) 半导体装置及其形成方法
KR102887554B1 (ko) 트랜지스터에 대한 아이솔레이션 구조물

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170524