CN106601683A - 一种半导体器件及其制备方法、电子装置 - Google Patents
一种半导体器件及其制备方法、电子装置 Download PDFInfo
- Publication number
- CN106601683A CN106601683A CN201510666567.7A CN201510666567A CN106601683A CN 106601683 A CN106601683 A CN 106601683A CN 201510666567 A CN201510666567 A CN 201510666567A CN 106601683 A CN106601683 A CN 106601683A
- Authority
- CN
- China
- Prior art keywords
- pull
- material layer
- phosphorus
- transistor
- fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 238000002360 preparation method Methods 0.000 title abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 80
- 238000000034 method Methods 0.000 claims abstract description 56
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 54
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 54
- 239000011574 phosphorus Substances 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 125000006850 spacer group Chemical group 0.000 claims abstract description 37
- 238000002955 isolation Methods 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 19
- 238000000137 annealing Methods 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 239000005360 phosphosilicate glass Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 129
- 238000005468 ion implantation Methods 0.000 description 11
- 239000012212 insulator Substances 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000009969 flowable effect Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- OYLRFHLPEAGKJU-UHFFFAOYSA-N phosphane silicic acid Chemical compound P.[Si](O)(O)(O)O OYLRFHLPEAGKJU-UHFFFAOYSA-N 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
- H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供半导体衬底，在所述半导体衬底上形成有逻辑区下拉晶体管、有源区上拉晶体管和有源区下拉晶体管的具有第一高度的鳍片；步骤S2：在所述鳍片和所述半导体衬底上形成衬垫氧化物层并在所述鳍片侧壁上的所述衬垫氧化物层上形成间隙壁；步骤S3：以间隙壁为掩膜蚀刻所述半导体衬底，形成第二高度的台阶形鳍片；步骤S4：去除所述间隙壁并在所述有源区上拉晶体管的所述鳍片的表面上形成含磷材料层，以覆盖所述鳍片的表面和所述间隙壁；步骤S5：沉积隔离材料层同时进行退火，以使所述含磷材料层中的磷扩散来调节阈值电压。所述方法进一步提高了器件的性能和良率。
Description
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法、电子装置。
背景技术
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于高器件密度、高性能和低成本的需求，半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。
随着CMOS器件尺寸的不断缩小，短沟道效应成为影响器件性能的一个关键因素，相对于现有的平面晶体管，FinFET是用于20nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍片(鳍形沟道)设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。
静态随机存储器(SRAM)作为挥发性存储器中的一员，具有高速度、低功耗与标准工艺相兼容等优点，广泛应用于PC、个人通信、消费电子产品(智能卡、数码相机、多媒体播放器)等领域。特别是，高速同步SRAM用于诸如工作站等超高速缓存器的应用，超高速缓存为再利用的数据或指令提供高速的存储。
在SRAM器件制备过程中通常需要进行阈值电压离子注入以调节SRAM的阈值电压，但是对于所述SRAM的下拉晶体管的阈值电压离子注入，光刻胶层的遮蔽效应非常严重，由于所述遮蔽效应通过离子注入方法调节NMOS下拉晶体管的阈值电压是不能实现的。
因此目前所述方法存在上述诸多弊端，需要对所述方法进行改进，以便消除所述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有逻辑区下拉晶体管、有源区上拉晶体管和有源区下拉晶体管的具有第一高度的鳍片；
步骤S2：在所述鳍片和所述半导体衬底上形成衬垫氧化物层并在所述鳍片侧壁上的所述衬垫氧化物层上形成间隙壁；
步骤S3：以所述间隙壁为掩膜蚀刻所述半导体衬底，以增加所述鳍片的高度，形成第二高度的台阶形鳍片；
步骤S4：去除所述间隙壁并在所述有源区上拉晶体管的所述鳍片的表面上形成含磷材料层，以覆盖所述鳍片的表面和所述间隙壁；
步骤S5：沉积隔离材料层同时进行退火，以使所述含磷材料层中的磷扩散来调节阈值电压。
可选地，所述方法还进一步包括：
步骤S6：回蚀刻所述隔离材料层，以露出部分所述鳍片。
可选地，在所述步骤S6中还进一步包括去除所述有源区上拉晶体管中露出的所述含磷材料层和所述衬垫氧化物层，同时去除所述逻辑区下拉晶体管和有源区上拉晶体管中露出的所述衬垫氧化物层。
可选地，所述步骤S4包括：
步骤S41：在所述逻辑区下拉晶体管、所述有源区上拉晶体管和所述有源区下拉晶体管上沉积所述含磷材料层，以覆盖所述鳍片以及所述衬垫氧化物层的表面；
步骤S42：在所述有源区上拉晶体管上形成保护层，以覆盖所述有源区上拉晶体管中的所述含磷材料层；
步骤S43：去除所述逻辑区下拉晶体管和所述有源区下拉晶体管中的所述含磷材料层。
可选地，所述步骤S2包括：
步骤S21：在所述衬垫氧化物层上形成间隙壁材料层；
步骤S22：蚀刻所述间隙壁材料层，以在所述鳍片侧壁上的所述衬垫氧化物层上形成所述间隙壁。
可选地，在所述步骤S5中所述退火温度为1000-1050℃，退火时间为10-20s。
可选地，所述步骤S5中所述含磷材料层选用磷硅玻璃。
可选地，所述步骤S1包括：
步骤S11：提供所述半导体衬底，在所述半导体衬底上形成有图案化的掩膜层；
步骤S12：以所述掩膜层为掩膜蚀刻所述半导体衬底，以形成第一高度的所述鳍片。
本发明还提供了一种如上述的方法制备得到的半导体器件。
本发明还提供了一种电子装置，包括上述的半导体器件。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中为了实现对SRAM中上拉晶体管的阈值电压的调节，所述鳍片的蚀刻分为两个步骤，首先部分蚀刻所述半导体衬底以形成第一高度，然后在所有晶体管的表面形成衬垫氧化物和间隙壁，其中所述间隙壁用于后续步骤中形成台阶形鳍片的掩膜同时保护所述衬垫氧化物，然后继续蚀刻所述半导体衬底，以得到总高度的鳍片，并所述上拉晶体管的鳍片上形成含磷材料层，并在沉积隔离材料层的同时进行高温退火，以使所述含磷材料层中磷通过扩散实现阈值电压离子注入工艺，并且所述工艺对所述台阶形鳍片的上部和下部均进行扩散，通过所述方法避免了现有技术中光刻胶遮蔽效应的弊端，进一步提高了器件的性能和良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1a-1k为本发明中所述半导体器件的制备过程示意图；
图2为制备本发明所述半导体器件的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
实施例一
下面结合附图对本发明所述半导体器件以及制备方法做进一步的说明，其中，图1a-1k为本发明中所述半导体器件的制备过程示意图；图2为制备本发明所述半导体器件的工艺流程图。
执行步骤101，提供半导体衬底101并执行离子注入，以形成阱。
在该步骤中所述半导体衬底101可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
其中所述半导体衬底101包括逻辑区和有源区，其中，在所述有源区中可以形成SRAM器件，所述有源区进一步包括NMOS区域和PMOS区域，以在后续的步骤中形成NMOS器件和PMOS器件，作为下拉晶体管和上拉晶体管，在所述逻辑区中还形成逻辑区PMOS，以形成下拉晶体管。
接着在所述半导体衬底101上形成垫氧化物层(Pad oxide)，其中所述垫氧化物层(Pad oxide)的形成方法可以通过沉积的方法形成，例如化学气相沉积、原子层沉积等方法，还可以通过热氧化所述半导体衬底的表面形成，在此不再赘述。
进一步，在该步骤中还可以进一步包含执行离子注入的步骤，以在所述半导体衬底中形成阱，其中注入的离子种类以及注入方法可以为本领域中常用的方法，在此不一一赘述。
接着执行步骤102，在半导体衬底101上形成硬掩膜层，然后图案化所述半导体衬底，以在所述半导体衬底上形成具有第一高度的鳍片。
具体地，如图1a所示，其中，可选地，在所述半导体衬底和所述硬掩膜层之间还可以形成无定形硅，所述无定形硅作为所述硬掩膜层的缓冲层，所述无定形硅可以解决在隔离材料层回蚀刻过程中硬掩膜层SiN脱落的问题。
此外，无定型硅可以作为所述硬掩膜层的缓冲层，可以解决所述衬底Si晶格与SiN的失配和缺失问题；所述无定形硅缓冲层在后续的步骤中继续存在，和后续工艺兼容。
其中，所述硬掩膜层选用SiN。
然后，蚀刻所述无定形硅层、硬掩膜层和所述半导体衬底101，以形成多个第一高度的鳍片102，在该步骤中部分蚀刻所述半导体衬底，以形成所述第一高度，其中所述第一高度小于鳍片的目标高度，需要在后续的步骤中做进一步的蚀刻。
具体地，如图1a所示，其中所述鳍片的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片组。
具体的形成方法包括：在半导体衬底上形成光刻胶层(图中未示出)，形成所述光刻胶层可以采用本领域技术人员所熟习的各种适宜的工艺，图案化所述光刻胶层，形成用于蚀刻半导体衬底以在其上形成鳍片的多个彼此隔离的掩膜，然后以所述光刻胶层为掩膜蚀刻所述无定形硅层、硬掩膜层和所述半导体衬底101，以形成多个具有第一高度的鳍片102。
接着执行步骤103，形成衬垫氧化物层103，以覆盖半导体衬底的表面、鳍片结构的侧壁以及所述硬掩膜层的侧壁和顶部。
具体地，如图1b所示，在一个实施例中，采用现场蒸汽生成工艺(ISSG)形成衬垫氧化物层103。
其中，所述衬垫氧化物层103位于后续形成的台阶形鳍片的上部(尺寸较小的部分)的侧壁上，通过调节所述衬垫氧化物层103的厚度还可以调节所述台阶形鳍片的上部的阈值电压。
接着执行步骤104，在所述鳍片侧壁上的所述衬垫氧化物层上形成间隙壁104。
具体地，如图1c所示，在该步骤中首先在所述衬垫氧化物层上形成间隙壁材料层，其中，所述间隙壁材料层可以选用采用的材料，并不局限于某一种，例如选用SiN。
然后蚀刻所述间隙壁材料层，以去除水平方向上的所述间隙壁材料层，如图1d所示，以在所述鳍片侧壁上的所述衬垫氧化物层上形成间隙壁104。
其中，所述间隙壁用于后续步骤中蚀刻半导体衬底以形成台阶形鳍片的掩膜层同时还可以保护所述衬垫氧化物。
接着执行步骤105，以所述间隙壁为掩膜蚀刻所述半导体衬底，以增加所述鳍片的高度，形成第二高度的台阶形鳍片。
具体地，如图1e所示，由于在步骤101中为部分蚀刻所述半导体衬底，形成的第一高度的鳍片并非为目标高度的鳍片，在该步骤中继续蚀刻所述半导体衬底，以得到第二高度的台阶形鳍片。
在所述台阶形鳍片中，所述鳍片的上部被所述衬垫氧化物层以及所述间隙壁覆盖，所述台阶形鳍片的下部的侧壁露出。
接着执行步骤106，去除所述间隙壁104。
具体地，如图1f所示，在该步骤中去除所述间隙壁104，以露出所述台阶形鳍片上部的所述衬垫氧化物层。
其中，所述去除方法可以选用常用的干法蚀刻或者湿法蚀刻，并不局限于某一种。
接着执行步骤107，在所述逻辑区下拉晶体管、所述有源区上拉晶体管和所述有源区下拉晶体管上沉积所述含磷材料层105，以覆盖所述鳍片以及所述衬垫氧化物层的表面。
具体地，如图1g所示，在该步骤中沉积所述含磷材料层105，以覆盖所述逻辑区下拉晶体管、所述有源区上拉晶体管和所述有源区下拉晶体管。
其中，所述含磷材料层105选用磷硅玻璃，但并不局限于该材料，所述材料仅仅为示例性的。
接着执行步骤108，在所述有源区上拉晶体管上形成保护层，以覆盖所述有源区上拉晶体管中的所述含磷材料层。
具体地，如图1h所示，在该步骤中在所述有源区上拉晶体管上形成覆盖所述含磷材料层的保护层，以在后续的步骤中保留该所述含磷材料层。
其中所述保护层可以为任何容易去除的掩膜层，并不局限于某一种，例如可以选用光刻胶层。
接着执行步骤109，去除所述逻辑区下拉晶体管和所述有源区下拉晶体管中的所述含磷材料层105。
具体地，如图1i，去除有源区上拉晶体管中以外的所述含磷材料层，以露出所述鳍片的底部以及衬垫氧化物层，以形成台阶形鳍片。
其中，所述去除方法可以选用与所述鳍片和所述衬垫氧化物层具有较大蚀刻选择比的方法。
在去除所述含磷材料层105之后，去除所述保护层，例如通过高温灰化的方法去除。
接着执行步骤110，沉积隔离材料层106并进行退火，以使所述含磷材料层中的磷扩散来调节阈值电压同时覆盖所述鳍片结构。
具体地，如图1j所示，沉积隔离材料层，以完全填充鳍片结构之间的间隙。在一个实施例中，隔离材料层的材料可以选择氧化物，例如HARP。
在一个实施例中，采用具有可流动性的化学气相沉积工艺(FCVD)形成隔离材料层106。
其中所述具有可流动性的化学气相沉积工艺选用较高的温度，在沉积的过程中同时完成退火步骤，其中所述退火温度为1000-1050℃，退火时间为10-20s，以使所述磷材料层中的磷充分的扩散，以实现阈值电压离子注入的目的，进而调节鳍片的阈值电压。
在沉积所述隔离材料层106之后还进一步包括平坦化步骤，平坦化所述隔离材料层106至所述鳍片的顶部。
接着执行步骤110，回蚀刻所述隔离材料层，至所述鳍片的目标高度，如图1k所示。
具体地，回蚀刻所述隔离材料层，以露出部分所述鳍片，进而形成具有特定高度的鳍片。
可选地，例如在该步骤中选用SiCoNi制程回蚀刻所述隔离材料层，其中，所述SiCoNi制程的各种参数可以选用常规参数。
具体地，在该步骤中蚀刻所述隔离材料层至所述台阶形结构的平台为止，如图1k所示。
可选地，在该步骤中还进一步包括去除所述有源区上拉晶体管中露出的所述鳍片表面的所述磷材料层和衬垫氧化物层，同时去除所述逻辑区下拉晶体管和有源区上拉晶体管中露出的所述鳍片表面的所述衬垫氧化物层。
至此，完成了本发明实施例的半导体器件的制备过程的介绍。在上述步骤之后，还可以包括其他相关步骤，例如在所述鳍片结构上形成栅极结构，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中为了实现对SRAM中上拉晶体管的阈值电压的调节，所述鳍片的蚀刻分为两个步骤，首先部分蚀刻所述半导体衬底以形成第一高度，然后在所有晶体管的表面形成衬垫氧化物和间隙壁，其中所述间隙壁用于后续步骤中形成台阶形鳍片的掩膜同时保护所述衬垫氧化物，然后继续蚀刻所述半导体衬底，以得到总高度的鳍片，并所述上拉晶体管的鳍片上形成含磷材料层，并在沉积隔离材料层的同时进行高温退火，以使所述含磷材料层中磷通过扩散实现阈值电压离子注入工艺，并且所述工艺对所述台阶形鳍片的上部和下部均进行扩散，通过所述方法避免了现有技术中光刻胶遮蔽效应的弊端，进一步提高了器件的性能和良率。
图2为本发明一具体地实施方式中所述半导体器件制备流程图，具体地包括：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有逻辑区下拉晶体管、有源区上拉晶体管和有源区下拉晶体管的具有第一高度的鳍片；
步骤S2：在所述鳍片和所述半导体衬底上形成衬垫氧化物层并在所述鳍片侧壁上的所述衬垫氧化物层上形成间隙壁；
步骤S3：以所述间隙壁为掩膜蚀刻所述半导体衬底，以增加所述鳍片的高度，形成第二高度的台阶形鳍片；
步骤S4：去除所述间隙壁并在所述有源区上拉晶体管的所述鳍片的表面上形成含磷材料层，以覆盖所述鳍片的表面和所述间隙壁；
步骤S5：沉积隔离材料层同时进行退火，以使所述含磷材料层中的磷扩散来调节阈值电压。
实施例二
本发明还提供了一种半导体器件，本发明还提供了一种半导体器件，所述半导体器件选用实施例1所述的方法制备。
所述半导体器件包括：
半导体衬底101，所述半导体衬底包括逻辑区和有源区，其中所述有源区包括NMOS和PMOS，以分别作为下拉晶体管和上拉晶体管，所述逻辑区中形成有PMOS，以作为逻辑区下拉晶体管；
鳍片102，位于所述半导体衬底上，所述鳍片呈台阶形结构，其中所述台阶形结构；
隔离材料层106，位于所述半导体衬底上并且覆盖部分所述鳍片；
其中，在所述上拉晶体管中在所述台阶形结构鳍片的表面形成有含磷材料层105，其中在所述台阶形结构的上部在所述含磷材料层和鳍片之间还形成有衬垫氧化物层，其中，所述上拉晶体管的所述台阶形结构鳍片中形成有含磷材料层扩散形成的磷扩散区，以用于调节阈值电压。
其中，所述半导体衬底101可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
其中所述半导体衬底101包括逻辑区和有源区，其中，在所述有源区中可以形成SRAM器件，所述有源区进一步包括NMOS区域和PMOS区域，以在后续的步骤中形成NMOS器件和PMOS器件，作为下拉晶体管和上拉晶体管，在所述逻辑区中还形成逻辑区PMOS，以形成下拉晶体管。
其中，所述含磷材料层用于在后续的步骤中执行阈值电压离子注入工艺，即通过退火步骤使所述含磷材料层中的P扩散，以形成阈值电压离子注入区域。
可选地，所述含磷材料层105可以选用含磷玻璃层，例如磷硅玻璃(PSG)，但并不局限于所述示例。
其中，隔离材料层的材料可以选择氧化物，例如HARP。在一个实施例中，采用具有可流动性的化学气相沉积工艺实施所述沉积。
本发明所述上拉晶体管的鳍片上形成含磷材料层，并在沉积隔离材料层的同时进行高温退火，以使所述含磷材料层中磷通过扩散实现阈值电压离子注入工艺，并且所述工艺对所述台阶形鳍片的上部和下部均进行扩散，通过所述方法避免了现有技术中光刻胶遮蔽效应的弊端，进一步提高了器件的性能和良率。
实施例三
本发明还提供了一种电子装置，包括实施例二所述的半导体器件。其中，半导体器件为实施例二所述的半导体器件，或根据实施例一所述的制备方法得到的半导体器件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种半导体器件的制备方法，包括：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有逻辑区下拉晶体管、有源区上拉晶体管和有源区下拉晶体管的具有第一高度的鳍片；
步骤S2：在所述鳍片和所述半导体衬底上形成衬垫氧化物层并在所述鳍片侧壁上的所述衬垫氧化物层上形成间隙壁；
步骤S3：以所述间隙壁为掩膜蚀刻所述半导体衬底，以增加所述鳍片的高度，形成第二高度的台阶形鳍片；
步骤S4：去除所述间隙壁并在所述有源区上拉晶体管的所述鳍片的表面上形成含磷材料层，以覆盖所述鳍片的表面和所述间隙壁；
步骤S5：沉积隔离材料层同时进行退火，以使所述含磷材料层中的磷扩散来调节阈值电压。
2.根据权利要求1所述的方法，其特征在于，所述方法还进一步包括：
步骤S6：回蚀刻所述隔离材料层，以露出部分所述鳍片。
3.根据权利要求2所述的方法，其特征在于，在所述步骤S6中还进一步包括去除所述有源区上拉晶体管中露出的所述含磷材料层和所述衬垫氧化物层，同时去除所述逻辑区下拉晶体管和有源区上拉晶体管中露出的所述衬垫氧化物层。
4.根据权利要求1所述的方法，其特征在于，所述步骤S4包括：
步骤S41：在所述逻辑区下拉晶体管、所述有源区上拉晶体管和所述有源区下拉晶体管上沉积所述含磷材料层，以覆盖所述鳍片以及所述衬垫氧化物层的表面；
步骤S42：在所述有源区上拉晶体管上形成保护层，以覆盖所述有源区上拉晶体管中的所述含磷材料层；
步骤S43：去除所述逻辑区下拉晶体管和所述有源区下拉晶体管中的所述含磷材料层。
5.根据权利要求1所述的方法，其特征在于，所述步骤S2包括：
步骤S21：在所述衬垫氧化物层上形成间隙壁材料层；
步骤S22：蚀刻所述间隙壁材料层，以在所述鳍片侧壁上的所述衬垫氧化物层上形成所述间隙壁。
6.根据权利要求1所述的方法，其特征在于，在所述步骤S5中所述退火温度为1000-1050℃，退火时间为10-20s。
7.根据权利要求1所述的方法，其特征在于，所述步骤S5中所述含磷材料层选用磷硅玻璃。
8.根据权利要求1所述的方法，其特征在于，所述步骤S1包括：
步骤S11：提供所述半导体衬底，在所述半导体衬底上形成有图案化的掩膜层；
步骤S12：以所述掩膜层为掩膜蚀刻所述半导体衬底，以形成第一高度的所述鳍片。
9.一种如权利要求1至8之一所述的方法制备得到的半导体器件。
10.一种电子装置，包括权利要求9所述的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510666567.7A CN106601683B (zh) | 2015-10-15 | 2015-10-15 | 一种半导体器件及其制备方法、电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510666567.7A CN106601683B (zh) | 2015-10-15 | 2015-10-15 | 一种半导体器件及其制备方法、电子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106601683A true CN106601683A (zh) | 2017-04-26 |
| CN106601683B CN106601683B (zh) | 2019-09-27 |
Family
ID=58552493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510666567.7A Active CN106601683B (zh) | 2015-10-15 | 2015-10-15 | 一种半导体器件及其制备方法、电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106601683B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108933105A (zh) * | 2017-05-24 | 2018-12-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109037214A (zh) * | 2017-06-12 | 2018-12-18 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法和电子装置 |
| WO2020048524A1 (zh) * | 2018-09-07 | 2020-03-12 | 上海集成电路研发中心有限公司 | 一种半导体结构的形成方法 |
| CN111354630A (zh) * | 2018-12-20 | 2020-06-30 | 南亚科技股份有限公司 | 半导体结构及其制造方法 |
| US20230411494A1 (en) * | 2018-09-28 | 2023-12-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | High Aspect Ratio Gate Structure Formation |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070158756A1 (en) * | 2006-01-12 | 2007-07-12 | Lars Dreeskornfeld | Production method for a FinFET transistor arrangement, and corresponding FinFET transistor arrangement |
| CN103515390A (zh) * | 2012-06-29 | 2014-01-15 | 台湾积体电路制造股份有限公司 | 包括具有不同鳍轮廓的finfet的集成电路 |
| WO2014204477A1 (en) * | 2013-06-20 | 2014-12-24 | Intel Corporation | Non-planar semiconductor device having doped sub-fin region and method to fabricate same |
-
2015
- 2015-10-15 CN CN201510666567.7A patent/CN106601683B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070158756A1 (en) * | 2006-01-12 | 2007-07-12 | Lars Dreeskornfeld | Production method for a FinFET transistor arrangement, and corresponding FinFET transistor arrangement |
| CN103515390A (zh) * | 2012-06-29 | 2014-01-15 | 台湾积体电路制造股份有限公司 | 包括具有不同鳍轮廓的finfet的集成电路 |
| WO2014204477A1 (en) * | 2013-06-20 | 2014-12-24 | Intel Corporation | Non-planar semiconductor device having doped sub-fin region and method to fabricate same |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108933105A (zh) * | 2017-05-24 | 2018-12-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109037214A (zh) * | 2017-06-12 | 2018-12-18 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法和电子装置 |
| CN109037214B (zh) * | 2017-06-12 | 2021-02-26 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法和电子装置 |
| WO2020048524A1 (zh) * | 2018-09-07 | 2020-03-12 | 上海集成电路研发中心有限公司 | 一种半导体结构的形成方法 |
| US20230411494A1 (en) * | 2018-09-28 | 2023-12-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | High Aspect Ratio Gate Structure Formation |
| CN111354630A (zh) * | 2018-12-20 | 2020-06-30 | 南亚科技股份有限公司 | 半导体结构及其制造方法 |
| CN111354630B (zh) * | 2018-12-20 | 2023-05-05 | 南亚科技股份有限公司 | 半导体结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106601683B (zh) | 2019-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9331079B2 (en) | Semiconductor device and method of manufacturing the same | |
| TW201642466A (zh) | 具有多層順應基底之非平面半導體裝置 | |
| CN106601683B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN105431945A (zh) | 具有带有顶部阻挡层的自对准鳍的非平面半导体器件 | |
| CN106601678B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601680B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601685B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601688A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601675B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN109037214A (zh) | 一种半导体器件及其制备方法和电子装置 | |
| CN106601687B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN109686702B (zh) | 半导体结构及其形成方法 | |
| CN108122840B (zh) | 一种半导体器件及制备方法、电子装置 | |
| CN106601741B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| US9577076B2 (en) | Methods of manufacturing semiconductor devices | |
| CN106601686B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106024713B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| EP3097580B1 (en) | Fin-based semiconductor devices and methods | |
| CN106910685A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601620B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601684B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN105990151A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106898544A (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN107689330B (zh) | 一种半导体器件及制备方法、电子装置 | |
| CN106298914B (zh) | 一种半导体器件及其制备方法、电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |