CN106601627A - 先封后蚀电镀铜柱导通三维封装结构的工艺方法 - Google Patents
先封后蚀电镀铜柱导通三维封装结构的工艺方法 Download PDFInfo
- Publication number
- CN106601627A CN106601627A CN201611192921.8A CN201611192921A CN106601627A CN 106601627 A CN106601627 A CN 106601627A CN 201611192921 A CN201611192921 A CN 201611192921A CN 106601627 A CN106601627 A CN 106601627A
- Authority
- CN
- China
- Prior art keywords
- metal
- sealing
- plastic
- layer
- circuit layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10P72/74—
-
- H10W70/04—
-
- H10W70/095—
-
- H10W44/00—
-
- H10W44/501—
-
- H10W44/601—
-
- H10W74/01—
-
- H10W74/014—
-
- H10W74/019—
-
- H10W74/111—
-
- H10W74/114—
-
- H10W74/121—
-
- H10W74/147—
-
- H10W76/153—
-
- H10W76/157—
-
- H10W90/00—
-
- H10P72/7424—
-
- H10W70/093—
-
- H10W72/0198—
-
- H10W72/884—
-
- H10W90/701—
-
- H10W90/724—
-
- H10W90/754—
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Ceramic Engineering (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
本发明涉及一种先封后蚀电镀铜柱导通三维封装结构的工艺方法，它包括以下步骤：步骤一、取金属载体；步骤二、金属载体表面预镀铜层；步骤三、电镀金属外引脚；步骤四、环氧树脂塑封；步骤五、电镀金属线路层；步骤六、电镀导电金属柱；步骤七、贴装芯片；步骤八、塑封；步骤九、无源器件贴装；步骤十、塑封；步骤十一、载体蚀刻开窗；步骤十二、电镀抗氧化金属层；步骤十三、切割成品。本发明能够埋入元器件提升整个封装功能集成度的问题，且此工艺方法制备的线路层在金属载体的一侧被包封起来，在工艺流程中金属载体保留，可以提高产品的可靠性能。
Description
技术领域
本发明涉及一种先封后蚀电镀铜柱导通三维封装结构的工艺方法，属于半导体封装技术领域。
背景技术
针对半导体封装轻薄短小的要求，现在的金属引线框或者有机基板的封装都在朝两个方向努力：1、降低封装尺寸；2、功能集成。对于降低封装尺寸部分，可以改善的空间有限，所以封装行业内集中于提高功能集成度，就是将部分功能元器件或者其他电子器件以埋入的方式集成于基板内部，以扩大整个封装体的功能集成度，而由于埋入元器件之后的基板层间材料更加复杂多样，并且不同材料的热膨胀系数差异很大，导致整个基板的翘曲问题严重、分层加剧，甚至引起爆板的问题。
发明内容
本发明所要解决的技术问题是针对上述现有技术提供一种先封后蚀电镀铜柱导通三维封装结构的工艺方法，它能够埋入元器件提升整个封装功能集成度，且此工艺方法制备的线路层在金属载体的一侧被包封起来，在工艺流程中金属载体保留，可以提高产品的可靠性能。
本发明解决上述问题所采用的技术方案为：一种先封后蚀电镀铜柱导通三维封装结构的工艺方法，所述方法包括以下步骤：
步骤一、取金属载体
步骤二、在金属载体表面预镀铜层
步骤三、电镀金属外引脚
在金属载体正面通过电镀形成金属外引脚；
步骤四、环氧树脂塑封
将金属外引脚外围区域利用环氧树脂材料进行塑封保护，并通过表面研磨使金属外引脚顶端露出塑封料表面；
步骤五、电镀金属线路层
在步骤四的塑封料表面通过化学镀或电镀方式形成金属线路层；
步骤六、电镀导电金属柱
在金属线路层表面通过电镀形成导电金属柱；
步骤七、贴装芯片
在金属线路层表面贴装芯片；
步骤八、塑封
将金属线路层、导电金属柱和芯片外围区域采用塑封料进行塑封，并通过表面研磨使导电金属柱顶端露出塑封料表面；
步骤九、无源器件贴装
在步骤八露出的导电金属柱顶端贴装无源器件；
步骤十、塑封
将无源器件外围区域采用塑封料进行塑封；
步骤十一、载体蚀刻开窗
在金属载体背面进行蚀刻开窗，使外引脚背面露出；
步骤十二、电镀抗氧化金属层
在露出的金属外引脚背面通过电镀形成抗氧化金属层；
步骤十三、切割成品
将步骤十二完成电镀抗氧化金属层的半成品进行切割作业，使原本以阵列式集合体方式集成在一起的塑封体模块一颗颗切割独立开来，制得先封后蚀电镀铜柱导通三维封装结构成品。
步骤二中的铜层厚度在2~10微米。
步骤二中铜层的制备方式是化学沉积、电沉积或者气相沉积。
所述金属外引脚和金属线路层的材料是铜、铝或镍，所述抗氧化金属层的材料采用金、镍金、镍钯金或锡。
塑封方式采用模具灌胶方式、喷涂设备喷涂方式、贴膜方式或是刷胶的方式。
步骤十一中的蚀刻方法采用氯化铜或者氯化铁的蚀刻工艺。
一种先封后蚀电镀铜柱导通三维封装结构，它包括金属线路层，所述金属线路层正面设置有导电金属柱，所述金属线路层背面设置有金属外引脚，所述金属外引脚外围区域包封有预包封料，所述金属线路层上设置有芯片，所述金属线路层、导电金属柱和芯片的外围区域包封有第一塑封料，所述导电金属柱顶端露出第一塑封料，所述导电金属柱顶端通过焊料设置有第一无源器件，所述第一无源器件外围区域包封有第二塑封料。
所述芯片采用正装或倒装。
所述芯片一侧设置有第二无源器件。
所述芯片有多个。
与现有技术相比，本发明的优点在于：
1、本发明的三维系统级封装结构，在基板中间的夹层制作过程中埋入对象，可以根据系统或功能需要在需要的位置或是区域埋入主动或被动元器件，封装整合的系统功能多，从而同样功能的元器件模块在PCB板上占用的空间比较少，从而降低成本又提升了封装的集成度；
2、本发明的三维系统封装结构，引脚线路层全部设计在金属载体的一侧且被包封在产品内部，防止外露在外的氧化，提高了封装可靠性；
3、本发明的三维系统封装结构，采用在金属载体一侧封装，利用金属载体在封装的工艺流程中保留，可以在塑封料遇冷收缩的时候起到牵制的作用，可以有效的防止整体封装结构的翘曲，并减少产品破裂。
附图说明
图1~图24为本发明一种先封后蚀电镀铜柱导通三维封装结构实施例1工艺方法的各工序示意图。
图25为本发明一种先封后蚀电镀铜柱导通三维封装结构实施例1的示意图。
图26为本发明一种先封后蚀电镀铜柱导通三维封装结构实施例2的示意图。
图27为本发明一种先封后蚀电镀铜柱导通三维封装结构实施例3的示意图。
图28为本发明一种先封后蚀电镀铜柱导通三维封装结构实施例4的示意图。
图29为本发明一种先封后蚀电镀铜柱导通三维封装结构实施例5的示意图。
图30为本发明一种先封后蚀电镀铜柱导通三维封装结构实施例6的示意图。
图31为本发明一种先封后蚀电镀铜柱导通三维封装结构实施例7的示意图。
图32为本发明一种先封后蚀电镀铜柱导通三维封装结构实施例8的示意图。
其中：
金属载体1
定位孔2
铜层3
预包封料4
金属外引脚5
导电层6
金属线路层7
金属凸点8
导电金属柱9
第一塑封料10
倒装芯片11
第一无源器件12
第二塑封料13
正装芯片14
金属线15
第二无源器件16。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
实施例1：单层线路单芯片倒装
如图25所示，本实施例中的一种先封后蚀电镀铜柱导通三维封装结构，它包括金属线路层7，所述金属线路层7正面设置有导电金属柱9，所述金属线路层7背面设置有金属外引脚5，所述金属外引脚5外围区域包封有预包封料4，所述金属线路层7上通过金属凸点8设置有倒装芯片11，所述金属线路层7、导电金属柱9和倒装芯片11的外围区域包封有第一塑封料10，所述导电金属柱9顶端露出第一塑封料10，所述导电金属柱9顶端通过焊料设置有第一无源器件12，所述第一无源器件12外围区域包封有第二塑封料13。
其工艺方法如下：
步骤一、取金属载体
参见图1，取一片厚度合适的金属载体，此板材使用的目的是为线路制作及线路层结构提供支撑，此板材的材质主要以金属材料为主，而金属材料的材质可以是铜材，铁材，不锈钢材或其它可导电功能的金属物质；
步骤二、金属载体表面预镀铜层
参见图2，在金属载体表面预镀铜层，铜层厚度在2~10微米，制备方式可以是化学沉积、电沉积或者气相沉积；
步骤三、光刻作业
参见图3，在预镀铜层的金属载体正面及背面贴覆或印刷可进行曝光显影的光阻材料，以保护后续电镀金属层工艺作业，并利用曝光显影设备对金属载体表面的光阻材料进行曝光、显影与去除部分光阻材料，以露出金属载体表面需要进行金属外引脚电镀的图形区域，光阻材料可以是光阻膜，也可以是光刻胶；
步骤四、电镀金属外引脚
参见图4，在步骤四中金属载体正面去除部分光阻材料的区域内电镀上金属外引脚，金属外引脚材料通常是铜、铝、镍等，也可以是其它导电金属物质；
步骤五、去除光阻材料
参见图5，去除金属载体表面的光阻膜，去除光阻膜的方法可以采用化学药水软化并采用高压水冲洗的方法去除光阻膜；
步骤六、环氧树脂塑封
参见图6，在金属载体正面的金属外引脚外围区域利用环氧树脂材料进行塑封保护，环氧树脂材料可以依据产品特性选择有填料或者没有填料的种类，塑封方式可以采用模具灌胶方式、喷涂设备喷涂方式、贴膜方式或是刷胶的方式；
步骤七、表面研磨
参见图7，在完成环氧树脂塑封后进行环氧树脂表面研磨，目的是使金属外引脚顶端露出塑封体表面以及控制环氧树脂的厚度；
步骤八、环氧树脂表面导电层制备
参见图8，在研磨后的环氧树脂表面进行导电层制备；导电层可以是金属类物质，如镍、钛、铜、银等，也可以使非金属导电高分子材料，如聚苯胺、聚吡咯、聚噻吩等。沉积方式通常为化学沉积、气相沉积、溅射等；
步骤九、光刻作业
参见图9，在步骤八金属载体正面贴覆或印刷可进行曝光显影的光阻材料，并利用曝光显影设备对光阻材料进行曝光、显影与去除部分光阻材料，以露出金属载体表面需要进行金属线路层电镀的图形区域，光阻材料可以是光阻膜，也可以是光刻胶；
步骤十、电镀金属线路层
参见图10，在步骤九中金属载体正面去除部分光阻材料的区域内电镀上金属线路层，金属线路层材料通常是铜、铝、镍等，也可以是其它导电金属物质；
步骤十一、光刻作业
参见图11，在步骤十金属载体正面贴覆或印刷可进行曝光显影的光阻材料，并利用曝光显影设备对光阻材料进行曝光、显影与去除部分光阻材料，以露出金属载体表面需要进行导电金属柱电镀的图形区域，光阻材料可以是光阻膜，也可以是光刻胶；
步骤十二、电镀导电金属柱
参见图12，在步骤十一中金属载体正面去除部分光阻材料的区域内电镀导电金属柱，该导电金属柱用于三维封装结构之间的导通及连接；
步骤十三、去除光阻材料
参见图13，去除金属载体表面的光阻膜，去除光阻膜的方法可以采用化学药水软化并采用高压水冲洗的方法去除光阻膜；
步骤十四、快速蚀刻
参见图14，去除金属载体正面露出的导电层；
步骤十五、芯片倒装
参见图15，在金属线路层上倒装芯片；
步骤十六、塑封
参见图16，将步骤十五中的金属载体正面采用塑封料进行塑封，塑封方式可以采用模具灌胶方式、压缩灌胶、喷涂方式或是用贴膜方式，所述可以采用有填料物质或是无填料物质的环氧树脂；
步骤十七、表面研磨
参见图17，在完成环氧树脂塑封后进行环氧树脂表面研磨，目的是使步骤十二制备的导电金属柱顶端露出塑封体表面以及控制环氧树脂的厚度；
步骤十八、无源器件贴装
参见图18，在步骤十七露出的导电金属柱顶端贴装无源器件；
步骤十九、塑封
参见图19，将步骤十八中的金属载体正面采用塑封料进行塑封，塑封方式可以采用模具灌胶方式、压缩灌胶、喷涂方式或是用贴膜方式，所述可以采用有填料物质或是无填料物质的环氧树脂；
步骤二十、光刻作业
参见图20，在步骤十九金属载体背面贴覆或印刷可进行曝光显影的光阻材料，并利用曝光显影设备对光阻材料进行曝光、显影与去除部分光阻材料，以露出金属载体表面需要进行蚀刻的图形区域，光阻材料可以是光阻膜，也可以是光刻胶。
步骤二十一、载体蚀刻
参见图21，在步骤二十中金属载体背面去除部分光阻材料的区域进行化学蚀刻开窗，蚀刻方法可以采用氯化铜或者氯化铁的蚀刻工艺；
步骤二十二、去除光阻材料
参见图22，去除金属载体表面的光阻膜，去除光阻膜的方法可以采用化学药水软化并采用高压水冲洗的方法去除光阻膜；
步骤二十三、电镀抗氧化金属层
参见图22，在步骤二十二中去除光阻材料后，金属载体表面裸露在外的金属表面进行抗氧化金属层电镀，如金、镍金、镍钯金、锡等；
步骤二十四、切割成品
参见图24，将步骤二十三完成电镀抗氧化金属层的半成品进行切割作业，使原本以阵列式集合体方式集成在一起的塑封体模块一颗颗切割独立开来，制得先封后蚀电镀铜柱导通芯片倒装三维封装结构成品。
实施例2：单层线路单芯片正装堆叠无源器件
参见图26，实施例2与实施例1的区别在于：金属线路层7正面的倒装芯片11替换为正装芯片14，所述正装芯片14与金属线路层7之间通过金属线15相连接。
实施例3：单层线路单无源器件堆叠无源器件
参见图27，实施例3与实施例1的区别在于：金属线路层7正面的倒装芯片11替换为第二无源器件16。
实施例4：单层线路多芯片倒装堆叠无源器件
参见图28，实施例4与实施例1的区别在于：倒装芯片11有多个。
实施例5：单层线路多芯片正装堆叠无源器件
参见图29，实施例5与实施例2的区别在于：正装芯片14有多个。
实施例6：单层线路正装芯片+无源器件堆叠无源器件
参见图30，实施例6与实施例1的区别在于：倒装芯片11一侧设置有第二无源器件16；
实施例7：单层线路倒装芯片+无源器件堆叠无源器件
参见图31，实施例7与实施例2的区别在于：正装芯片14一侧设置有第二无源器件16；
实施例8：单层线路多无源器件堆叠无源器件
参见图32，实施例8与实施例3的区别在于：第二无源器件16有多个。
除上述实施例外，本发明还包括有其他实施方式，凡采用等同变换或者等效替换方式形成的技术方案，均应落入本发明权利要求的保护范围之内。
Claims (8)
1.一种先封后蚀电镀铜柱导通三维封装结构的工艺方法，其特征在于所述方法包括以下步骤：
步骤一、取金属载体
步骤二、金属载体表面预镀铜层
步骤三、电镀金属外引脚
在金属载体正面通过电镀形成金属外引脚；
步骤四、环氧树脂塑封
将金属外引脚外围区域利用环氧树脂材料进行塑封保护，并通过表面研磨使金属外引脚顶端露出塑封料表面；
步骤五、电镀金属线路层
在步骤四的塑封料表面通过电镀形成金属线路层；
步骤六、电镀导电金属柱
在金属线路层表面通过电镀形成导电金属柱；
步骤七、贴装芯片
在金属线路层表面贴装芯片；
步骤八、塑封
将金属线路层、导电金属柱和芯片外围区域采用塑封料进行塑封，并通过表面研磨使导电金属柱顶端露出塑封料表面；
步骤九、无源器件贴装
在步骤八露出的导电金属柱顶端贴装无源器件；
步骤十、塑封
将无源器件外围区域采用塑封料进行塑封；
步骤十一、载体蚀刻开窗
在金属载体背面进行蚀刻开窗，使外引脚背面露出；
步骤十二、电镀抗氧化金属层
在露出的金属外引脚背面通过电镀形成抗氧化金属层；
步骤十三、切割成品
将步骤十二完成电镀抗氧化金属层的半成品进行切割作业，使原本以阵列式集合体方式集成在一起的塑封体模块一颗颗切割独立开来，制得先封后蚀电镀铜柱导通三维封装结构成品。
2.根据权利要求1所述的一种先封后蚀电镀铜柱导通三维封装结构的工艺方法，其特征在于：步骤二中的铜层厚度在2~10微米。
3.根据权利要求1所述的一种先封后蚀电镀铜柱导通三维封装结构的工艺方法，其特征在于：步骤二中铜层的制备方式是化学沉积、电沉积或者气相沉积。
4.根据权利要求1所述的一种先封后蚀电镀铜柱导通三维封装结构的工艺方法，其特征在于：所述金属外引脚和金属线路层的材料是铜、铝或镍，所述抗氧化金属层的材料采用金、镍金、镍钯金或锡。
5.根据权利要求1所述的一种先封后蚀电镀铜柱导通三维封装结构的工艺方法，其特征在于：塑封方式采用模具灌胶方式、喷涂设备喷涂方式、贴膜方式或是刷胶的方式。
6.一种先封后蚀电镀铜柱导通三维封装结构，其特征在于：它包括金属线路层（7），所述金属线路层（7）正面设置有导电金属柱（9），所述金属线路层（7）背面设置有金属外引脚（5），所述金属外引脚（5）外围区域包封有预包封料（4），所述金属线路层（7）上设置有芯片，所述金属线路层（7）、导电金属柱（9）和芯片的外围区域包封有第一塑封料（10），所述导电金属柱（9）顶端露出第一塑封料（10），所述导电金属柱（9）顶端设置有第一无源器件（12），所述第一无源器件（12）外围区域包封有第二塑封料（13）。
7.根据权利要求6所述的一种先封后蚀电镀铜柱导通三维封装结构，其特征在于：所述芯片一侧设置有第二无源器件（16）。
8.根据权利要求6所述的一种先封后蚀电镀铜柱导通三维封装结构，其特征在于：所述芯片有多个。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611192921.8A CN106601627A (zh) | 2016-12-21 | 2016-12-21 | 先封后蚀电镀铜柱导通三维封装结构的工艺方法 |
| US16/471,904 US11217459B2 (en) | 2016-12-21 | 2017-12-14 | Package-before-etch three-dimensional package structure electrically connected by plated copper pillars and process thereof |
| PCT/CN2017/116053 WO2018113575A1 (zh) | 2016-12-21 | 2017-12-14 | 先封后蚀电镀铜柱导通三维封装结构及其工艺方法 |
| US17/537,335 US11823911B2 (en) | 2016-12-21 | 2021-11-29 | Process of package-then-etch three-dimensional package structure electrically connected by plated copper pillars |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611192921.8A CN106601627A (zh) | 2016-12-21 | 2016-12-21 | 先封后蚀电镀铜柱导通三维封装结构的工艺方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106601627A true CN106601627A (zh) | 2017-04-26 |
Family
ID=58602454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611192921.8A Pending CN106601627A (zh) | 2016-12-21 | 2016-12-21 | 先封后蚀电镀铜柱导通三维封装结构的工艺方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US11217459B2 (zh) |
| CN (1) | CN106601627A (zh) |
| WO (1) | WO2018113575A1 (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018113575A1 (zh) * | 2016-12-21 | 2018-06-28 | 江苏长电科技股份有限公司 | 先封后蚀电镀铜柱导通三维封装结构及其工艺方法 |
| CN109817597A (zh) * | 2017-11-21 | 2019-05-28 | 比亚迪股份有限公司 | 一种电池保护芯片封装结构 |
| CN110890356A (zh) * | 2019-11-15 | 2020-03-17 | 矽力杰半导体技术(杭州)有限公司 | 封装结构及其制造方法 |
| CN112349603A (zh) * | 2019-08-07 | 2021-02-09 | 天芯互联科技有限公司 | 一种功率器件的制作方法、功率器件和电子设备 |
| CN112530907A (zh) * | 2020-12-02 | 2021-03-19 | 中国电子科技集团公司第十四研究所 | 一种无源器件堆叠的多芯片封装结构和方法 |
| CN112582350A (zh) * | 2019-09-29 | 2021-03-30 | 江苏长电科技股份有限公司 | 腔体式封装结构及封装方法 |
| CN112864022A (zh) * | 2019-11-26 | 2021-05-28 | 天芯互联科技有限公司 | 封装结构的制作方法及封装结构 |
| CN113643990A (zh) * | 2021-06-29 | 2021-11-12 | 华宇华源电子科技（深圳）有限公司 | 一种提高器件强度的板级封装方法及结构 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN210182379U (zh) * | 2019-03-04 | 2020-03-24 | Pep创新私人有限公司 | 芯片封装结构 |
| CN115274572B (zh) * | 2022-07-21 | 2025-11-28 | 深南电路股份有限公司 | 底部封装体及其制作方法以及堆叠封装结构及其制作方法 |
| US20240203798A1 (en) * | 2022-12-14 | 2024-06-20 | Hrl Laboratories, Llc | End-Point Detection for Backside Metal Thickness Control |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040058472A1 (en) * | 2002-09-25 | 2004-03-25 | Shim Jong Bo | Area array semiconductor package and 3-dimensional stack thereof |
| CN102593110A (zh) * | 2012-01-05 | 2012-07-18 | 三星半导体(中国)研究开发有限公司 | 超细间距焊盘的叠层倒装芯片封装结构及底填充制造方法 |
| CN103400773A (zh) * | 2013-08-06 | 2013-11-20 | 江苏长电科技股份有限公司 | 先封后蚀无源器件三维系统级金属线路板结构及工艺方法 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8064211B2 (en) * | 2006-08-31 | 2011-11-22 | Tdk Corporation | Passive component and electronic component module |
| CN102104033A (zh) * | 2009-12-18 | 2011-06-22 | 中国科学院微电子研究所 | 三维混合信号芯片堆叠封装体及其制备方法 |
| CN102176420A (zh) | 2011-03-22 | 2011-09-07 | 南通富士通微电子股份有限公司 | 三维高密度系统级封装方法 |
| CN102176419B (zh) | 2011-03-22 | 2015-05-06 | 南通富士通微电子股份有限公司 | 高集成度系统级封装方法 |
| WO2012126374A1 (en) | 2011-03-22 | 2012-09-27 | Nantong Fujitsu Microelectronics Co., Ltd. | 3d system-level packaging methods and structures |
| CN103035631B (zh) * | 2011-09-28 | 2015-07-29 | 万国半导体(开曼)股份有限公司 | 联合封装高端和低端芯片的半导体器件及其制造方法 |
| US9831170B2 (en) * | 2011-12-30 | 2017-11-28 | Deca Technologies, Inc. | Fully molded miniaturized semiconductor module |
| CN202651072U (zh) | 2012-06-09 | 2013-01-02 | 江苏长电科技股份有限公司 | 三维线路芯片正装无基岛无源器件封装结构 |
| CN103441111B (zh) | 2013-06-25 | 2016-03-16 | 华进半导体封装先导技术研发中心有限公司 | 一种三维封装互连结构及其制作方法 |
| CN103390563B (zh) * | 2013-08-06 | 2016-03-30 | 江苏长电科技股份有限公司 | 先封后蚀芯片倒装三维系统级金属线路板结构及工艺方法 |
| CN103456645B (zh) * | 2013-08-06 | 2016-06-01 | 江阴芯智联电子科技有限公司 | 先蚀后封三维系统级芯片正装堆叠封装结构及工艺方法 |
| CN103400772B (zh) * | 2013-08-06 | 2016-08-17 | 江阴芯智联电子科技有限公司 | 先封后蚀芯片正装三维系统级金属线路板结构及工艺方法 |
| CN103489792B (zh) * | 2013-08-06 | 2016-02-03 | 江苏长电科技股份有限公司 | 先封后蚀三维系统级芯片倒装封装结构及工艺方法 |
| US9601402B2 (en) * | 2014-02-14 | 2017-03-21 | Phoenix Pioneer Technology Co., Ltd. | Package apparatus and manufacturing method thereof |
| US9627311B2 (en) * | 2015-01-22 | 2017-04-18 | Mediatek Inc. | Chip package, package substrate and manufacturing method thereof |
| US9583433B2 (en) * | 2015-02-25 | 2017-02-28 | Qualcomm Incorporated | Integrated device package comprising conductive sheet configured as an inductor in an encapsulation layer |
| US10199361B2 (en) * | 2016-01-29 | 2019-02-05 | Cyntec Co., Ltd. | Stacked electronic structure |
| CN107424973B (zh) * | 2016-05-23 | 2020-01-21 | 凤凰先驱股份有限公司 | 封装基板及其制法 |
| US20170345805A1 (en) * | 2016-05-27 | 2017-11-30 | Stmicroelectronics (Grenoble 2) Sas | Package including stacked die and passive component |
| US9911720B1 (en) * | 2016-08-19 | 2018-03-06 | Infineon Technologies Americas Corp. | Power switch packaging with pre-formed electrical connections for connecting inductor to one or more transistors |
| US10217716B2 (en) * | 2016-09-12 | 2019-02-26 | Mediatek Inc. | Semiconductor package and method for fabricating the same |
| CN208014673U (zh) * | 2016-11-29 | 2018-10-26 | Pep创新私人有限公司 | 芯片封装结构 |
| CN106531645A (zh) | 2016-12-21 | 2017-03-22 | 江苏长电科技股份有限公司 | 先封后蚀贴装金属导通三维封装结构的工艺方法 |
| CN106601631A (zh) | 2016-12-21 | 2017-04-26 | 江苏长电科技股份有限公司 | 先封后蚀电镀铜柱导通一次包封三维封装结构的工艺方法 |
| CN106601627A (zh) | 2016-12-21 | 2017-04-26 | 江苏长电科技股份有限公司 | 先封后蚀电镀铜柱导通三维封装结构的工艺方法 |
-
2016
- 2016-12-21 CN CN201611192921.8A patent/CN106601627A/zh active Pending
-
2017
- 2017-12-14 WO PCT/CN2017/116053 patent/WO2018113575A1/zh not_active Ceased
- 2017-12-14 US US16/471,904 patent/US11217459B2/en active Active
-
2021
- 2021-11-29 US US17/537,335 patent/US11823911B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040058472A1 (en) * | 2002-09-25 | 2004-03-25 | Shim Jong Bo | Area array semiconductor package and 3-dimensional stack thereof |
| CN102593110A (zh) * | 2012-01-05 | 2012-07-18 | 三星半导体(中国)研究开发有限公司 | 超细间距焊盘的叠层倒装芯片封装结构及底填充制造方法 |
| CN103400773A (zh) * | 2013-08-06 | 2013-11-20 | 江苏长电科技股份有限公司 | 先封后蚀无源器件三维系统级金属线路板结构及工艺方法 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11217459B2 (en) | 2016-12-21 | 2022-01-04 | Jiangsu Changjiang Electronics Technology Co., Ltd. | Package-before-etch three-dimensional package structure electrically connected by plated copper pillars and process thereof |
| US11823911B2 (en) | 2016-12-21 | 2023-11-21 | Jiangsu Changjiang Electronics Technology Co., Ltd. | Process of package-then-etch three-dimensional package structure electrically connected by plated copper pillars |
| WO2018113575A1 (zh) * | 2016-12-21 | 2018-06-28 | 江苏长电科技股份有限公司 | 先封后蚀电镀铜柱导通三维封装结构及其工艺方法 |
| CN109817597A (zh) * | 2017-11-21 | 2019-05-28 | 比亚迪股份有限公司 | 一种电池保护芯片封装结构 |
| CN112349603A (zh) * | 2019-08-07 | 2021-02-09 | 天芯互联科技有限公司 | 一种功率器件的制作方法、功率器件和电子设备 |
| CN112349603B (zh) * | 2019-08-07 | 2024-04-12 | 天芯互联科技有限公司 | 一种功率器件的制作方法、功率器件和电子设备 |
| CN112582350A (zh) * | 2019-09-29 | 2021-03-30 | 江苏长电科技股份有限公司 | 腔体式封装结构及封装方法 |
| CN110890356A (zh) * | 2019-11-15 | 2020-03-17 | 矽力杰半导体技术(杭州)有限公司 | 封装结构及其制造方法 |
| CN112864022A (zh) * | 2019-11-26 | 2021-05-28 | 天芯互联科技有限公司 | 封装结构的制作方法及封装结构 |
| CN112864022B (zh) * | 2019-11-26 | 2024-03-22 | 天芯互联科技有限公司 | 封装结构的制作方法及封装结构 |
| CN112530907A (zh) * | 2020-12-02 | 2021-03-19 | 中国电子科技集团公司第十四研究所 | 一种无源器件堆叠的多芯片封装结构和方法 |
| CN113643990A (zh) * | 2021-06-29 | 2021-11-12 | 华宇华源电子科技（深圳）有限公司 | 一种提高器件强度的板级封装方法及结构 |
| CN113643990B (zh) * | 2021-06-29 | 2024-01-16 | 华宇华源电子科技（深圳）有限公司 | 一种提高器件强度的板级封装方法及结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20220084841A1 (en) | 2022-03-17 |
| US11823911B2 (en) | 2023-11-21 |
| WO2018113575A1 (zh) | 2018-06-28 |
| US11217459B2 (en) | 2022-01-04 |
| US20190385865A1 (en) | 2019-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106601627A (zh) | 先封后蚀电镀铜柱导通三维封装结构的工艺方法 | |
| CN103489792B (zh) | 先封后蚀三维系统级芯片倒装封装结构及工艺方法 | |
| CN103887256A (zh) | 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法 | |
| CN106601636B (zh) | 一种贴装预包封金属导通三维封装结构的工艺方法 | |
| CN106531645A (zh) | 先封后蚀贴装金属导通三维封装结构的工艺方法 | |
| CN106601631A (zh) | 先封后蚀电镀铜柱导通一次包封三维封装结构的工艺方法 | |
| CN106783790A (zh) | 一种具有低电阻损耗三维封装结构及其工艺方法 | |
| CN103400770B (zh) | 先封后蚀芯片倒装凸点三维系统级金属线路板及工艺方法 | |
| CN103400775A (zh) | 先封后蚀三维系统级芯片倒装凸点封装结构及工艺方法 | |
| CN110890284A (zh) | 一种芯片堆叠封装结构及其工艺方法 | |
| CN103311216B (zh) | 高密度多层线路芯片倒装封装结构及制作方法 | |
| CN103400769B (zh) | 先蚀后封三维系统级芯片倒装凸点封装结构及工艺方法 | |
| CN106098643A (zh) | 双向集成芯片重布线埋入式基板结构及其制作方法 | |
| CN103268871B (zh) | 超薄高密度多层线路芯片正装封装结构及制作方法 | |
| CN103400776B (zh) | 先蚀后封三维系统级芯片倒装封装结构及工艺方法 | |
| CN210575836U (zh) | 一种芯片堆叠封装结构 | |
| CN102867802B (zh) | 多芯片倒装先蚀刻后封装基岛露出封装结构及其制造方法 | |
| CN113937013A (zh) | 半导体封装方法及半导体封装结构 | |
| CN102856284B (zh) | 多芯片倒装先封装后蚀刻基岛露出封装结构及其制造方法 | |
| CN102856290B (zh) | 单芯片倒装先蚀刻后封装基岛埋入封装结构及其制造方法 | |
| CN103325761A (zh) | 新型高密度多层线路芯片正装封装结构及制作方法 | |
| CN106601626A (zh) | 先封后蚀电镀铜柱导通三维系统级线路板的工艺方法 | |
| CN106981430B (zh) | 一种贴装金属导通三维系统级线路板的工艺方法 | |
| CN102856271B (zh) | 多芯片倒装先蚀刻后封装无基岛封装结构及其制造方法 | |
| CN102856289B (zh) | 单芯片倒装先蚀刻后封装基岛露出封装结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170426 |