[go: up one dir, main page]

CN1065661C - 安装半导体器件的封装件 - Google Patents

安装半导体器件的封装件 Download PDF

Info

Publication number
CN1065661C
CN1065661C CN97104281A CN97104281A CN1065661C CN 1065661 C CN1065661 C CN 1065661C CN 97104281 A CN97104281 A CN 97104281A CN 97104281 A CN97104281 A CN 97104281A CN 1065661 C CN1065661 C CN 1065661C
Authority
CN
China
Prior art keywords
lead
package
wire
base
upper side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN97104281A
Other languages
English (en)
Other versions
CN1172348A (zh
Inventor
申明秀
洪准基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of CN1172348A publication Critical patent/CN1172348A/zh
Application granted granted Critical
Publication of CN1065661C publication Critical patent/CN1065661C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/10—Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1053—Plug-in assemblages of components, e.g. IC sockets having interior leads
    • H05K7/1061—Plug-in assemblages of components, e.g. IC sockets having interior leads co-operating by abutting
    • H10W72/884—
    • H10W74/00—
    • H10W90/756—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Connecting Device With Holders (AREA)

Abstract

一种安装半导体器件的改进的封装件，包括一个一定形状的管座，多个从管座第一个相对上侧面垂直伸出的导向块，多个从管座第二个相对上侧面垂直伸出彼此一定间距的突起，多个从管座第一个相对上侧面内部延伸出的内连引线，每个内连引线的末端的插入部分插在相邻突起的较低部分之间，多个外连引线，每个外连引线从内连引线的插入部分伸出，并沿管座的第一个侧面延伸，和多个垂直放置在每个突起上表面的导向钩。

Description

安装半导体器件的封装件
本发明涉及安装半导体器件的封装件，特别涉及一种安装半导体器件的改进的封装件，当测试成品的半导体器件时，该封装形式能够安装底部引线器件(BLP)，并且能够更稳定地测试成品的半导体器件。
图1A和1B分别为常规的底部引线半导体器件(BLP)的剖面图和底视图。在图中，引线框2包括多个与基片底部相连接的(未显示)的基片连接引线2a，和多个从基片连接引线2a上延伸出的芯片连接引线2b。半导体芯片1通过粘合剂3粘结到基片连接引线2a的上部。多个导线4为芯片焊盘(未显示)和引线框2的芯片连接引线2b提供电连接。管座5是使用模塑树脂5将导线4，半导体芯片1，及引线框2的引线2a和2b封装而成。在这里，基片连接引线2a的预定部分部分地暴露在外。以上常规工艺在美国专利5，428，248(1995，6，27)中进行了介绍。
如图2A和2B所示，实际上以上介绍的常规底部引线的半导体器件在首先进行电特性测试后使用。测试器件时，将焊锡膏涂在存储器模块印刷电路板(PCB)的焊盘上，然后将显示在图1A和1B中的半导体器件20安装其上，之后分别对它们实行红外回流工艺。此后，将半导体器件20安装在其上的存储器模块PCB10安装在测试装置(未显示)上，对半导体器件20进行电特性测试是为了检查器件是否有缺陷。当发现任何缺陷时，再次进行IR回流工艺以便去除有缺陷的器件，之后再将另一个半导体器件安装其上并进行测试。
然而，由于仅在使用焊锡膏将半导体器件20粘结在存储器模块PCB10上之后进行电特性测试，焊料粘到半导体器件20上，并且由于进行IR回流工艺，半导体器件20也许会受到热损坏，从而产生有缺陷的器件。
因此，本发明的目的在于提供一种可克服常规安装半导体器件的封装中问题的安装半导体器件的封装件。
本发明的另一目的在于提供一种安装半导体器件的改进的封装件，当测试成品的半导体器件时，该封装形式能够减小施加在半导体器件上的应力。
要达到以上目的，提供的安装半导体器件的封装件包括一个水平的预定形状的管座；多个从管座第一个相对上侧面垂直伸出的导向块；多个从管座第二个相对上侧面垂直伸出彼此一定间距的突起；多个从管座第一个相对上侧面向内部延伸的内连引线，每个内连引线的末端的插入部分插在相邻突起的较低部分之间；多个外连引线，每个外连引线从内连引线的插入部分伸出，并沿管座的第一个侧面延伸；和多个垂直放置在每个突起上表面的导向钩。
通过以下详细的介绍和附图说明可更好地理解本发明，但并不限定本发明，其中：
图1A和1B分别为常规的底部引线半导体器件(BLP)的剖面图和底视图；
图2A和2B为显示在图1A和1B中的常规底部引线半导体器件安装在存储器模块印刷电路板(PCB)上的平面图和前视图；
图3A到3C显示的是依照本发明的安装器件的半导体封装件，其中：
图3A为安装器件的半导体封装的端视图；
图3B为安装器件的半导体封装的侧视图；
图3C为安装器件的半导体封装的俯视图。
现在参考附图介绍依照本发明的安装半导体器件的封装件。
图3A到3C显示的是依照本发明的安装器件的半导体封装件。图3A和3B显示的是常规底部引线半导体器件(此后称为器件)的安装状态，图3C显示的是未安装器件的状态。
安装的封装件通常要和被安装的半导体器件形状相对应，即如果半导体器件为矩形，那么管座应为直线形。
多个导向块32垂直于管座30的上表面沿管座30的第一个相对上侧面形成。多个彼此一定间距的突起31沿管座30的第二个相对上侧面形成。器件20要安装的腔体40由突起31和导向块32形成在管座30的上部中央处，而突起31和导向块32位于管座30的上部的外表面。导向块的上表面朝形成腔体40的内部倾斜一定角度，以便器件20很容易地沿倾斜部分32a滑动地插入。
多个引线包括沿管座30的上部第一个两个相对侧面形成的引线33。每个内连引线33插在相邻的突起31之间并朝相对侧延伸。此外，每个内连引线33的内上部在管座30的上部处向上弯曲，与暴露在器件20的底部的底引线2a相接，如图3A所示。
多个外连引线34沿管座的侧面从内连引线33的插入部分伸出。如图3A所示，外连引线34最好弯成J形，但它的形状并不局限于此。例如，外连引线34形成不同的形状如L形。
内连引线33和外连引线34由导电材料制成。
导向钩35垂直地形成在每个突起31的内部的上表面。当安装器件20时，器件的上表面或侧面由导向钩35的端部支撑和保持，从而防止器件20移动。导向钩35的端部朝形成腔体40的内部倾斜，形状类似一个挂钩，以便安装器件20时，可以向导向块32一样滑动地安装。此外，导向钩35最好由塑料制成或富有弹性。
对于在半导体器件的安装封装件上安装底部引线的半导体器件(器件20)，导向块32的倾斜表面32a和导向钩35的倾斜表面35a是便于器件导向地滑动和安装于此。此外，导向块32和导向钩35支撑器件20的侧面。当器件20安装在腔体40中时，暴露在器件20的底部的底引线2a电连接内连引线33。在这里，内连引线向上弯曲部分33a可使连接更可靠。来自连接内连引线33的器件20的底部的底引线2a的电信号通过从内连引线33延伸出的外连引线34准确地传输到外部。当测试器件时，器件20稳固地安装在封装件中，封装件安装在存储器模块PCB上用于测试。此外，由于依照本发明的封装件外表与常规的SOJ或SOP的封装件外表类似，所以安装器件的封装件可安装在常规的SOJ或SOP的测试插座中。
如上所述，本发明的半导体器件的安装封装件，由于可以在更稳固地和更容易地安装底部引线半导体器件后测试，所以当安装存储器模块PCB和测试器件时，可以克服在底部引线半导体中含有焊锡膏的问题，并且避免回流工艺中器件的热损坏。此外，由于依照本发明的封装安装件外表与常规的SOJ或SOP的封装件外表类似，所以不必使用额外的底部引线半导体封装插座来测试器件。即，可以使用常规的SOJ或SOP的封装测试插座来测试器件。
本发明的最佳实施例仅为说明，本领域的技术人员可进行不同的修改，增补和替换，但都不脱离本发明的权利要求的范围和精神。

Claims (5)

1．一种安装半导体器件的封装件包括：
一个水平的预定形状的管座；
多个从管座第一个相对上侧面垂直伸出的导向块；
多个从管座第二个相对上侧面垂直伸出彼此一定间距的突起；
多个从管座第一个相对上侧面内部延伸出的内连引线，每个内连引线的末端的插入部分插在相邻突起的较低部分之间；
多个外连引线，每个外连引线从内连引线的插入部分伸出，并沿管座的第一个侧面延伸；和
多个垂直放置在每个突起上表面的导向钩。
2．如权利要求1所述的封装件，其中导向块的上表面朝形成腔体的内部倾斜一定角度。
3．如权利要求1所述的封装件，其中每个内连引线的部分在管座的上表面向上弯曲。
4．如权利要求1所述的封装件，其中所述的外连引线为J形。
5．如权利要求1所述的封装件，其中所述的外连引线为L形。
CN97104281A 1996-07-29 1997-05-16 安装半导体器件的封装件 Expired - Fee Related CN1065661C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR30959/1996 1996-07-29
KR30959/96 1996-07-29
KR1019960030959A KR100201397B1 (ko) 1996-07-29 1996-07-29 반도체 패키지 장착용 패키지

Publications (2)

Publication Number Publication Date
CN1172348A CN1172348A (zh) 1998-02-04
CN1065661C true CN1065661C (zh) 2001-05-09

Family

ID=19467866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97104281A Expired - Fee Related CN1065661C (zh) 1996-07-29 1997-05-16 安装半导体器件的封装件

Country Status (4)

Country Link
US (1) US6045369A (zh)
JP (1) JP2879672B2 (zh)
KR (1) KR100201397B1 (zh)
CN (1) CN1065661C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000241500A (ja) * 1998-12-22 2000-09-08 Fujitsu Ltd 半導体装置用ソケットの取付構造
CN116946712B (zh) * 2023-06-30 2025-12-12 武汉云岭光电股份有限公司 一种半导体激光器芯片测试系统及方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4498720A (en) * 1982-05-26 1985-02-12 Japan Aviation Electronics Industry Limited Flat pack with housing deformation prevention means

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3912984A (en) * 1974-01-07 1975-10-14 Burroughs Corp Auxiliary circuit package
US4435724A (en) * 1981-09-10 1984-03-06 Wells Electronics, Inc. Single piece carrier for integrated circuit devices
US5117330A (en) * 1990-04-09 1992-05-26 Hewlett-Packard Company Fixture for circuit components
KR0128251Y1 (ko) * 1992-08-21 1998-10-15 문정환 리드 노출형 반도체 조립장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4498720A (en) * 1982-05-26 1985-02-12 Japan Aviation Electronics Industry Limited Flat pack with housing deformation prevention means

Also Published As

Publication number Publication date
KR100201397B1 (ko) 1999-06-15
JPH1097886A (ja) 1998-04-14
US6045369A (en) 2000-04-04
JP2879672B2 (ja) 1999-04-05
KR980012348A (ko) 1998-04-30
CN1172348A (zh) 1998-02-04

Similar Documents

Publication Publication Date Title
US6828511B2 (en) Prefabricated semiconductor chip carrier
US5375320A (en) Method of forming "J" leads on a semiconductor device
JPH0722568A (ja) 半導体装置およびその製造方法
CN1104742C (zh) 底部引线半导体封装及其制造方法
US6177722B1 (en) Leadless array package
US4298769A (en) Hermetic plastic dual-in-line package for a semiconductor integrated circuit
US20050077080A1 (en) Ball grid array (BGA) package having corner or edge tab supports
CN1065661C (zh) 安装半导体器件的封装件
JPH08191111A (ja) 電子部品パッケージ
US6365437B2 (en) Method of connecting a die in an integrated circuit module
WO1993000707A1 (en) Electronic package and method for lead forming
JP3747527B2 (ja) 光データリンク
KR100199854B1 (ko) 칩 스케일 패키지용 리드 프레임 및 그를 이용한 칩 스케일 패키지
JPH08274241A (ja) 半導体パッケージ及びその実装方法
KR20090058862A (ko) 반도체 패키지 테스트 보드
KR940004148B1 (ko) 소켓형 디바이스와 그 제조방법
KR100196992B1 (ko) 리드 프레임 및 이를 구비한 칩 스케일 패키지
KR200141173Y1 (ko) 리드돌출형 반도체 패키지
KR100546697B1 (ko) 반도체 패키지의 와이어 오픈/쇼트 테스터
JP2001319943A (ja) 半導体装置
JP2003243815A (ja) Ｂｇａ型半導体装置と実装基板との接合構造、及び該接合構造を備えた電子機器
JPH06338584A (ja) 半導体装置
KR20020084612A (ko) 압력을 가하여 반도체 패키지를 인쇄회로기판에전기적으로 부착시키는 압착장치 및 상기 압착 장치가장착된 인쇄회로기판
KR20000050570A (ko) 칩의 검사를 위해 임시로 사용되는 캐리어 패키지
KR19990010115A (ko) 소켓

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
FG4A Grant of patent
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20010509

Termination date: 20130516