[go: up one dir, main page]

CN106406817B - 向量友好指令格式及其执行 - Google Patents

向量友好指令格式及其执行 Download PDF

Info

Publication number
CN106406817B
CN106406817B CN201610804703.9A CN201610804703A CN106406817B CN 106406817 B CN106406817 B CN 106406817B CN 201610804703 A CN201610804703 A CN 201610804703A CN 106406817 B CN106406817 B CN 106406817B
Authority
CN
China
Prior art keywords
field
instruction
content
round
data element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610804703.9A
Other languages
English (en)
Other versions
CN106406817A (zh
Inventor
R·C·凡伦天
J·C·三额詹
R·E·桑斯
R·D·凯文
B·L·托尔
S·G·杜兰
J·G·韦德梅耶
S·萨姆德若拉
M·B·吉尔卡尔
E·T·格罗科斯基
J·C·哈尔
D·R·布拉德福德
E·乌尔德-阿迈德-瓦尔
J·C·阿贝尔
M·查尼
S·阿布拉罕
S·赛尔
A·T·福塞斯
C·扬特
L·吴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN106406817A publication Critical patent/CN106406817A/zh
Application granted granted Critical
Publication of CN106406817B publication Critical patent/CN106406817B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8053—Vector processors
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001—Arithmetic instructions
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001—Arithmetic instructions
    • G06F9/30014—Arithmetic instructions with variable precision
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30018—Bit or string instructions
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30025—Format conversion instructions, e.g. Floating-Point to Integer, decimal conversion
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30032—Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G06F9/30038—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations using a mask
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30047—Prefetch instructions; cache control instructions
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/30149—Instruction analysis, e.g. decoding, instruction word fields of variable length instructions
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30185—Instruction operation extension or modification according to one or more bits in the instruction, e.g. prefix, sub-opcode
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30192—Instruction operation extension or modification according to data descriptor, e.g. dynamic data typing
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/018—Spacers formed inside holes at the prospective gate locations, e.g. holes left by removing dummy gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/0142—Manufacturing their gate conductors the gate conductors having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0147—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/8311—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] the IGFETs characterised by having different channel structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H10D88/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/30—Devices controlled by electric currents or voltages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0179—Manufacturing their gate conductors the gate conductors having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0184—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Executing Machine-Instructions (AREA)
  • Advance Control (AREA)
  • Complex Calculations (AREA)
  • Stored Programmes (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Image Processing (AREA)

Abstract

本申请公开了向量友好指令格式及其执行。根据本发明的一种实施例，一种处理器被配置为执行指令集。该指令集包括向量友好指令格式。该向量友好指令格式具有多个字段，多个字段包括基操作字段、修饰符字段、增加操作字段和数据元素宽度字段，其中，第一指令格式通过将不同的值放置在基操作字段、修饰符字段、α字段、β字段和数据元素宽度字段中来支持不同版本的基操作和不同的增加操作，且其中，在指令流中以第一指令格式的指令每次出现时，不同值中的仅一个可以被放置在基操作字段、修饰符字段、α字段、β字段和数据元素宽度字段中的每一个中。

Description

向量友好指令格式及其执行
本发明专利申请是国际申请号为PCT//US2011/054303，国际申请日为2011年09月30日，进入中国国家阶段的申请号为201180070598.6，名称为“向量友好指令格式及其执行”的发明专利申请的分案申请。
对相关申请的交叉引用
本申请要求于2011年4月1日提交的美国临时申请第61/471,043号的权益，该临时申请通过引用合并于此。
背景
领域
本发明的各实施例涉及计算机领域，且尤其涉及受处理器支持的指令集。
背景
指令集，或指令集架构(ISA)，是与编程相关的计算机架构的一部分，包括原生数据类型、指令、寄存器架构、寻址模式、存储器架构、中断和异常处理和外部输入和输出(I/O)。应注意，术语“指令”在此通常是指宏指令——即是说，被提供给处理器以供执行的指令——而不是微指令或微操作码——微指令或微操作码是处理器的解码器解码宏指令的结果。
指令集架构不同于微架构，微架构是被用来实现指令集的一组处理器设计技术。带有不同微架构的处理器可以共享通用指令集。例如，英特尔奔腾4处理器、英特尔酷睿(Core)处理器和加利福尼亚州桑尼维尔市超微半导体有限公司的处理器实现几乎相同的版本的x86指令集(且新近版本已增加了一些扩展)，但具有不同的内部设计。例如，在不同微架构中，可以使用公知的技术以不同的方式实现相同的ISA寄存器架构，这些公知的技术包括专用物理寄存器、使用寄存器重命名机制(例如，使用如美国专利第5,446,912号中所述的寄存器别名表(RAT)、重新排序缓冲器(ROB)和隐退(retirement)寄存器组；使用如美国专利第5,207,132号中所描述的寄存器的多个映射和池)的一个或多个动态分配的物理寄存器，等等。除非以另外方式指定，在此使用短语寄存器架构、寄存器组和寄存器来指代对软件/程序员可见的设备和指令指定寄存器的方式。在要求区分时，将使用形容词“逻辑的”、“架构的”或“软件可见的”来指示寄存器架构中的寄存器/文件，同时使用不同的形容词来指派给定的微架构中的寄存器(例如，物理寄存器、重新排序缓冲器、隐退寄存器、寄存器池)。
指令集包括一种或多种指令格式。给定的指令格式定义各种字段(比特的数量、比特的位置)以便指定要执行的操作和对其执行该操作的(多个)操作数，以及其他。通过指令模板(或子格式)的定义，进一步细分一些指令格式。例如，给定指令格式的指令模板可以被定义为具有指令格式的字段的不同子集(所包括的字段通常是以相同的次序，但是至少一些因为存在较少的所包括的字段而具有不同的比特位置)和/或被定义为具有不同地解释的给定字段。使用给定的指令格式(且，如果已定义，是以该指令格式的指令模板中的给定的一个)来表达给定指令并指定操作和操作数。指令流是特定的指令序列，其中序列中的每一指令是以一种指令格式(且，如果已定义，是以该指令格式的指令模板中的指定的一个)的指令的发生。
科学、金融、自动向量化通用目的、RMS(识别、挖掘和合成)/可视和多媒体应用(例如，2D/3D图形、图像处理、视频压缩/解压缩、语音识别算法和音频操纵)常常要求对大量的数据项执行相同的操作(被称为“数据并行性”)。单指令多数据(SIMD)是指引起处理器对多个数据项执行相同的操作的指令类型。SIMD技术尤其适合可以逻辑上将寄存器中的比特分成多个固定大小的数据元素(其中的每一个表示不同的值)的处理器。例如，64-比特寄存器中的比特可以被指定为作为四个不同的16-比特数据元素操作的源操作数，其中的每一个表示不同的16-比特值。这种类型的数据被称为经封装数据类型或向量数据类型，且这种数据类型的操作数被称为经封装数据操作数或向量操作数。换句话说，经封装数据项或向量是指经封装数据元素的序列；且经封装数据操作数或向量操作数是SIMD指令(也称为经封装数据指令或向量指令)的源操作数或目的地操作数。
作为示例，一种类型的SIMD指令指定单个向量操作，以垂直方式对两个源向量操作数执行该单个向量操作，以便生成相同大小的、带有相同数量的数据元素且以相同的数据元素次序的目的地向量操作数(也称为结果向量操作数)。源向量操作数中的数据元素被称为源数据元素，而目的地向量操作数中的数据元素是指目的地或结果数据元素。这些源向量操作数具有相同的大小且包含相同宽度的数据元素，且因而它们包含相同数量的数据元素。两个源向量操作数中的相同的比特位置中的源数据元素形成一对数据元素(也称为相应的数据元素)。对这些源数据元素对中的每一对分别执行由该SIMD指令指定的操作，以便生成匹配数量的结果数据元素，且因而每一对源数据元素具有相应的结果数据元素。由于操作是垂直的，且由于结果向量操作数具有相同的大小、具有相同数量的数据元素，且结果数据元素以相同的数据元素次序被存储为源向量操作数，因此结果数据元素处于结果向量操作数中的、与源向量操作数中它们的相应的源数据元素对的相同的比特位置。除了这种示例性类型的SIMD指令之外，存在各种其他类型的SIMD指令(例如，具有仅一个或具有多于两个的源向量操作数的SIMD指令；以水平方式操作的SIMD指令；生成具有不同的大小、具有不同大小的数据元素和/或具有不同的数据元素次序的结果向量操作数的SIMD指令)。应理解，术语“目的地向量操作数(或目的地操作数)”被定义为执行由指令指定的操作的直接结果，该指定的操作包括将该目的地操作数存储在一个位置(该位置是寄存器或处于由该指令指定的存储器地址)以使得它可以作为源操作数由另一指令访问(通过另一指令对该相同的位置的指定)。
SIMD技术，例如由具有包括x86、MMXTM、流SIMD扩展(SSE)、SSE2、SSE3、SSE4.1和SSE4.2指令的指令集的酷睿TM处理器采用的SIMD技术，已经允许显著改善应用性能(酷睿TM和MMXTM是加利福尼亚州圣克拉拉市的英特尔公司的注册商标或商标)。已经公布被称为高级向量扩展(AVX)且使用VEX编码方案的另外的未来SIMD扩展集。
附图简述
通过参考下列描述和用来阐释本发明的实施例的附图可以最佳地理解本发明。附图中：
图1A是阐释根据本发明的一种实施例仅具有以向量友好指令格式的指令的指令流的框图；
图1B是阐释根据本发明的一种实施例带有以多种指令格式的指令的指令流的框图；
图2A是阐释根据本发明的实施例的通用向量友好指令格式及其类A指令模板的框图；
图2B是阐释根据本发明的实施例的通用向量友好指令格式及其类B指令模板的框图；
图3A是阐释根据本发明的实施例的示例性专用向量友好指令格式的框图；
图3B是阐释根据本发明的一种实施例的、构成完全操作码字段274的专用向量友好指令格式300的字段的框图；
图3C是阐释根据本发明的一种实施例的、构成寄存器索引字段244的专用向量友好指令格式300的字段的框图；
图3D是阐释根据本发明的一种实施例的、构成增加操作字段(augmentationoperation)250的专用向量友好指令格式300的字段的框图；
图4A是示出根据本发明的一种实施例的向量友好指令格式的字段中的一些字段的相互关系的流程图的一部分；
图4B是示出根据本发明的一种实施例的向量友好指令格式的字段中的一些字段的相互关系的流程图的第二部分；
图4C是示出根据本发明的一种实施例的向量友好指令格式的字段中的一些字段的相互关系的流程图的第三部分；
图4D是示出根据本发明的一种实施例的向量友好指令格式的字段中的一些字段的相互关系的流程图的其余部分；
图4E是根据本发明的一种实施例的框415A-H中的每一个的分解图；
图5是根据本发明的一种实施例的寄存器架构500的框图；
图6A是根据本发明的实施例用于无存储器访问类型操作的寄存器索引字段244的流程图；
图6B是阐释根据本发明的实施例的将寄存器索引字段244、比例字段260、位移量字段262A和位移因子字段262B用于存储器访问类型操作的流程图；
图6C是阐释根据本发明的实施例在disp8、disp32和经缩放位移量的变化之间的差异的表；
图7A是阐释根据本发明的实施例可以由舍入控制字段254A指定的一组可能的操作的表；
图7B是阐释根据本发明的实施例可以由舍入控制字段259A指定的一组可能的操作的表；
图8A是阐释根据本发明的实施例在数据元素宽度是64比特时可以由数据变换字段254B指定的一组可能的数据变换操作的表；
图8B是阐释根据本发明的实施例在数据元素宽度是32比特时可以由数据变换字段254B指定的一组可能的数据变换操作的表；
图9是阐释根据本发明的实施例的叉乘调序(swizzle)815的框图；
图10A是阐释根据本发明的实施例跨越4元素分组820广播元素的框图；
图10B是阐释根据本发明的实施例广播用于32比特数据元素宽度的1元素粒度的框图；
图10C是阐释根据本发明的实施例广播用于32比特数据元素宽度的4元素粒度的框图；
图11A是阐释根据本发明的实施例可以由操作码映射字段指定的一组可能的操作码映射的表；
图11B是阐释根据本发明的实施例可以由操作码映射字段指定的一组可能的前缀编码的表；
图12A是阐释根据本发明的实施例在数据元素宽度是64比特时可以由数据操纵字段(data manipulation field)254C和广播字段257B指定的用于加载/操作整数(load/opint)的一组可能的数据操纵操作的表；
图12B是阐释根据本发明的实施例在数据元素宽度是32比特时可以由数据操纵字段254C和广播字段257B指定的用于加载/操作整数的一组可能的数据操纵操作的表；
图12C是阐释根据本发明的实施例在数据元素宽度是64比特时可以由数据操纵字段254C和广播字段257B指定的用于加载/操作浮点数的一组可能的数据操纵操作的表；
图12D是阐释根据本发明的实施例在数据元素宽度是32比特时可以由数据操纵字段254C和广播字段257B指定的用于加载/操作浮点数(load/op fp)的一组可能的数据操纵操作的表；
图13A是阐释根据本发明的实施例在数据元素宽度是64比特时可以由数据操纵字段254C指定的用于加载/操作整数的一组可能的数据操纵操作的表；
图13B是阐释根据本发明的实施例在数据元素宽度是32比特时可以由数据操纵字段254C指定的用于加载/操作整数的一组可能的数据操纵操作的表；
图13C是阐释根据本发明的实施例在数据元素宽度是64比特时可以由数据操纵字段254C指定的用于加载/操作浮点数的一组可能的数据操纵操作的表；
图13D是阐释根据本发明的实施例在数据元素宽度是32比特时可以由数据操纵字段254C指定的用于加载/操作浮点数的一组可能的数据操纵操作的表；
图14A是阐释根据本发明的实施例在数据元素宽度是64比特时可以由数据操纵字段254C指定的用于存储整数(store int)的一组可能的数据操纵操作的表；
图14B是阐释根据本发明的实施例在数据元素宽度是32比特时可以由数据操纵字段254C指定的用于存储整数的一组可能的数据操纵操作的表；
图14C是阐释根据本发明的实施例在数据元素宽度是64比特时可以由数据操纵字段254C指定的用于存储浮点数(store fp)的一组可能的数据操纵操作的表；
图14D是阐释根据本发明的实施例在数据元素宽度是32比特时可以由数据操纵字段254C指定的用于存储浮点数的一组可能的数据操纵操作的表；
图15A是阐释根据本发明的实施例在数据元素宽度是32比特时可以由数据操纵字段254C指定的用于加载图形(load graphics)的一组可能的数据操纵操作的表；
图15B是阐释根据本发明的实施例在数据元素宽度是32比特时可以由数据操纵字段254C指定的用于加载经封装图形(load packed graphics)的一组可能的数据操纵操作的表；
图15C是阐释根据本发明的实施例在数据元素宽度是32比特时可以由数据操纵字段254C指定的用于存储图形(store graphics)的一组可能的数据操纵操作的表；
图16A是阐释根据本发明的实施例在数据元素宽度是32比特且第二源和目的地相同时使用写掩码寄存器K1中的写掩码来归并的示例性操作1600的框图；
图16B是阐释根据本发明的实施例在数据元素宽度是32比特且第二源和目的地相同时使用全部为1的硬布线掩码(硬布线写掩码由指定写掩码寄存器K0的指令使用)来归并的示例性操作1625的框图；
图16C是阐释根据本发明的实施例对于8、16、32和64比特数据元素宽度写掩码寄存器中的比特与512比特向量的数据元素位置的对应关系的框图；
图16D是阐释根据本发明的实施例在数据元素宽度是32比特且第二源和目的地不相同时使用写掩码寄存器K1中的写掩码来归并的示例性操作1660的框图；
图16E是阐释根据本发明的实施例在数据元素宽度是32比特且第二源和目的地不相同时使用写掩码寄存器K1中的写掩码来归零的示例性操作1666的框图；
图17A阐释根据本发明的实施例的来自示例性专用向量友好指令格式的字段的子集；
图17B阐释根据本发明的实施例的来自图17A的专用向量友好指令格式中所编码的示例性专用向量友好指令的字段的子集；
图17C阐释根据本发明的实施例的来自图17A的专用向量友好指令格式中所编码的示例性专用向量友好指令的字段的子集；
图17D阐释根据本发明的实施例的来自图17A的专用向量友好指令格式中所编码的示例性专用向量友好指令的字段的子集；
图18A阐释根据本发明的实施例的来自示例性专用向量友好指令格式的字段的子集；
图18B阐释根据本发明的实施例来自以图18A的专用向量友好指令格式编码的示例性专用向量友好指令的字段的子集；
图18C阐释根据本发明的实施例来自以图18A的专用向量友好指令格式编码的示例性专用向量友好指令的字段的子集；
图18D阐释根据本发明的实施例来自以图18A的专用向量友好指令格式编码的示例性专用向量友好指令的字段的子集；
图18E阐释根据本发明的实施例来自以图18A的专用向量友好指令格式编码的示例性专用向量友好指令的字段的子集；
图18F阐释根据本发明的实施例来自以图18A的专用向量友好指令格式编码的示例性专用向量友好指令的字段的子集；
图19A是阐释根据本发明的实施例的无存储器访问、类A的完全舍入控制类型操作210指令模板的哪些字段被用于第一示例性处理器流水线的不同阶段的框图；
图19B是阐释根据本发明的实施例的无存储器访问、类A的数据变换类型操作215指令模板的哪些字段被用于第一示例性处理器流水线的不同阶段的框图；
图19C是阐释根据本发明的实施例的类A的存储器访问220指令模板的哪些字段被用于第一示例性处理器流水线的不同阶段的框图；
图20A是阐释根据本发明的实施例的无存储器访问、类A的完全舍入控制类型操作210指令模板的哪些字段被用于第二示例性处理器流水线的不同阶段的框图；
图20B是阐释根据本发明的实施例的无存储器访问、类A的数据变换类型操作215指令模板的哪些字段被用于第二示例性处理器流水线的不同阶段的框图；
图20C是阐释根据本发明的实施例的类A的存储器访问220指令模板的哪些字段被用于第二示例性处理器流水线的不同阶段的框图；
图21A是阐释根据本发明的实施例的无存储器访问、类A的完全舍入控制类型操作210指令模板的哪些字段被用于第三示例性处理器流水线的不同阶段的框图；
图21B是阐释根据本发明的实施例的无存储器访问、类A的数据变换类型操作215指令模板的哪些字段被用于第三示例性处理器流水线的不同阶段的框图；
图21C是阐释根据本发明的实施例的类A的存储器访问220指令模板的哪些字段被用于第三示例性处理器流水线的不同阶段的框图；
图22A是阐释根据本发明的实施例的无存储器访问、类A的完全舍入控制类型操作210指令模板的哪些字段被用于第四示例性处理器流水线的不同阶段的框图；
图22B是阐释根据本发明的实施例的无存储器访问、类A的数据变换类型操作215指令模板的哪些字段被用于第四示例性处理器流水线的不同阶段的框图；
图22C是阐释根据本发明的实施例的类A的存储器访问220指令模板的哪些字段被用于第四示例性处理器流水线的不同阶段的框图；
图23A是根据本发明的实施例的单个CPU核心及其到片内互连网络2302的连接以及其2级(L2)高速缓存2304的本地子集的框图；
图23B是根据本发明的实施例图23A中的CPU核心的部分的分解图；
图24是阐释根据本发明的实施例的示例性乱序架构的框图；
图25是根据本发明的实施例的系统2500的框图；
图26是根据本发明的实施例的第二系统2600的框图；
图27是根据本发明的实施例的第三系统2700的框图；
图28是根据本发明的实施例的SoC 2800的框图；
图29是根据本发明的实施例的带有集成的存储器控制器和图形的单核心处理器和多核心处理器2900的框图；以及
图30是对照根据本发明的实施例使用软件指令转换器来将源指令集中的二进制指令转换到目标指令集中的二进制指令的框图。
各实施例的描述
在下列描述中，陈述了诸如逻辑实现操作码、指定操作数的方式、资源划分/共享/复制实现、系统组件的类型和相互关系以及逻辑划分/集成选择等的众多特定细节，以便提供对本发明的更透彻的理解。然而，本领域中的技术人员应明白，可以不需要这样的特定细节就实践本发明。在其他实例中，没有详细示出控制结构、门级电路和完全软件指令序列，以便不模糊本发明。借助于所包括的描述，本领域中的普通技术人员无需过度的实验就可以实现适当的功能性。
还应明白，贯穿本说明书例如对“一种实施例”、“一实施例”或“一个或多个实施例”的引用，意味着在本发明的实施例的实践中可以包括具体的特征，但是每一实施例并不必定包括具体的特征。类似地，应明白，出于简化本公开并帮助理解各种创造性方面的目的，在单个实施例、图或其描述中有时将各种特征的描述分组在一起。进一步，在结合实施例描述具体的特征、结构或特性时，无论是否明确地描述，宣布这是在本领域的技术人员实现结合其他实施例来实现这样的特征、结构或特性的知识范围内。然而，这种公开方法不应被解释为反映本发明需要比每一权利要求中明确记载的更多的功能的意图。相反，如下列权利要求所反映的，创造性方面可能存在于少于一个单一公开实施例的所有特征。因而，详细描述之后的权利要求据此明确地被合并该详细描述中，且每一权利要求独立成为本发明的单独的实施例。
在下列描述和权利要求中，可以使用术语“耦合”和“连接”以及它们的派生词。应理解，这些术语不预期是相互的同义词。“耦合”被用来指示两个或更多个元素，这些两个或更多个元素可以或可以不与彼此直接物理接触或电接触、共操作或相互交互。“连接”用来指示在相互耦合的两个或更多个元素之间的通信的建立。
将参考各框图的示例性实施例来描述各流程图的操作。然而，应理解，可以由不同于参考框图所讨论的那些实施例的本发明的实施例执行各流程图的操作，且参考框图所讨论的各实施例可以执行不同于参考流程图所讨论的那些操作的操作。
为便于理解，图中已经使用虚线来表示某些项的可选属性(例如，本发明的给定实现不支持的特征；给定实现所支持的但用于一些情形且不用于其他情形的特征)。
向量友好指令格式——图1-16
向量友好指令格式是适用于向量指令的指令格式(例如，存在向量操作专用的某些字段)。尽管描述了其中通过向量友好指令格式支持向量和标量操作两者的实施例，但备选实施例仅使用向量操作向量友好指令格式。
指令格式的数量——图1A-1B
一种指令格式——图1A
图1A是阐释根据本发明的一种实施例的仅具有以向量友好指令格式的指令的指令流的框图。该指令流包括全都以向量友好格式100A-100J的J个指令的序列。在本发明的一种实施例中，处理器仅支持向量指令格式且可以执行这一指令流。
多种指令格式-图1B
图1B是阐释根据本发明的一种实施例的带有以多种指令格式的指令的指令流的框图。以向量友好指令格式、第二格式或第三格式表示该指令流中的每一指令。该指令流包括J指令110A-110J。在本发明的一种实施例中，处理器支持多种指令格式(包括图1B中所示出的格式)且可以执行图1A-1B两者中的指令流。
示例性通用向量友好指令格式——图2A-B
图2A-B是阐释根据本发明的实施例的通用向量友好指令格式及其指令模板的框图。图2A是阐释根据本发明的实施例的通用向量友好指令格式及其类A指令模板的框图；而图2B是阐释根据本发明的实施例的通用向量友好指令格式及其类B指令模板的框图。具体地，为通用向量友好指令格式200定义类A和类B指令模板，两者均包括无存储器访问205指令模板和存储器访问220指令模板。向量友好指令格式的上下文中的术语“通用”是指指令格式不是依赖于任何特定的指令集。尽管将描述其中以向量友好指令格式的指令对源自寄存器(无存储器访问205指令模板)或寄存器/存储器(存储器访问220指令模板)的向量操作的实施例，但本发明的备选实施例可以仅支持这些中的一种。而且，尽管将描述其中存在以向量指令格式的加载和存储指令的本发明的实施例，但替代地或附加地，备选实施例具有以将向量移入寄存器和将向量移出寄存器(例如，从存储器进入到寄存器、从寄存器进入到存储器、在寄存器之间)的不同的指令格式的指令。进一步，尽管将描述支持两类的指令模板的本发明的实施例，但备选实施例可以仅支持这些中的一种或多于两种。
尽管将描述其中向量友好指令格式支持以下的本发明的实施例：带有32比特(4字节)或64比特(8字节)数据元素宽度(或大小)的64字节向量操作数长度(或大小)(且因而，64字节向量由16个双字元大小的元素组成，或替代地由8个四字元大小的元素组成)；带有16比特(2字节)或8比特(1字节)数据元素宽度(或大小)的64字节向量操作数长度(或大小)；带有32比特(4字节)、64比特(8字节)、16比特(2字节)或8比特(1字节)数据元素宽度(或大小)的32字节向量操作数长度(或大小)；以及带有32比特(4字节)、64比特(8字节)、16比特(2字节)或8比特(1字节)数据元素宽度(或大小)的16字节向量操作数长度(或大小)；但备选实施例可以支持带有更多、更少、或不同的数据元素宽度(例如，128比特(16字节)数据元素宽度)的更多、更少和/或不同的向量操作数大小(例如，256字节向量操作数)。
图2A中的类A指令模板包括：1)在无存储器访问205指令模板内示出无存储器访问、完全舍入控制类型操作210指令模板和无存储器访问、数据变换类型操作215指令模板；以及2)在存储器访问220指令模板内示出存储器访问，时效性的225指令模板和存储器访问、非时效性的230指令模板。图2B中的类B指令模板包括：1)在无存储器访问205指令模板内示出无存储器访问、写掩码控制、部分舍入控制类型操作212指令模板和无存储器访问、写掩码控制、vsize类型操作217指令模板；以及2)在存储器访问220指令模板内示出存储器访问、写掩码控制227指令模板。
格式
通用向量友好指令格式200包括下面以图2A-B中所阐释的次序列出的下列字段。
格式字段240——这一字段中的专用值(指令格式标识符值)唯一地标识向量友好指令格式，且因而标识指令流中以向量友好指令格式的指令的发生。因而，格式字段240的内容将以第一指令格式的指令的发生与以其他指令格式的指令的发生区分开来，由此允许将向量友好指令格式引入到具有其他指令格式的指令集中。因而，在仅具有通用向量友好指令格式的指令集不需要这一字段的意义上，这一字段是可选的。
基操作字段242——其内容区分不同的基操作。如本文稍后描述的，基操作字段242可以包括操作码字段和/或是操作码字段的部分。
寄存器索引字段244——如果源操作数和目的地操作数是在寄存器或存储器中，则其内容直接地或通过地址生成指定源操作数和目的地操作数的位置。这些包括足够从PxQ(例如32x512)寄存器组选择N个寄存器的数量的比特。尽管在一种实施例中N可以是多达三个源存器和一个目的地寄存器，但备选实施例可以支持更多或更少源寄存器和目的地寄存器(例如，在两个源中的一个也充当目的地时可以支持多达两个源，在三个源中的一个也充当目的地时可以支持多达三个源，可以支持多达两个源和一个目的地)。尽管在一种实施例中P＝32，但备选实施例可以支持更多或更少寄存器(例如，16)。尽管在一种实施例中Q＝512比特，但备选实施例可以支持更多或更少比特(例如，128、1024)。
修饰符字段246——其内容将指定存储器访问的以通用向量指令格式的指令的发生与不指定存储器访问的那些区分开来；即是说，区分无存储器访问205指令模板和存储器访问220指令模板。存储器访问操作读和/或写存储器分层(在一些情况中使用寄存器中的值来指定源地址和/或目的地地址)，同时非存储器访问操作不这样做(例如，源和目的地是寄存器)。尽管在一种实施例中这一字段也选择在执行存储器地址计算的三种不同的方式之间，但备选实施例可以支持更多、更少或不同的执行存储器地址计算的方式。
增加操作字段250——其内容区分除了基操作之外要执行各种不同的操作中的哪一种。这一字段是上下文特异的。在本发明的一种实施例中，这一字段被分割成类字段268、α字段252和β字段254。增加操作字段允许公共的操作组在单个指令而不是2、3或4个指令中执行。下面是使用增加字段250来减少所要求的指令的数量的指令的一些示例(本文中稍后更详细地描述其命名法)。
其中[rax]要用于地址生成的基指针，且其中{}指示由数据操纵字段指定的转换操作(稍后在这里更详细地描述)。
比例字段260——其内容允许缩放索引字段的内容以供存储器地址生成(例如，用于使用2比例*索引+基的地址生成)。
位移量字段262A——其内容被用作存储器地址生成的部分(例如，用于使用2比例*索引+基+位移量的地址生成)。
位移因子字段262B(注意，直接在位移因子字段262B上的位移量字段262A的毗邻指示一个或另一个被使用)——其内容被用作地址生成的部分；它指定要由存储器访问的大小(N)缩放的位移因子——其中N是存储器访问中的字节的数量(例如，用于使用2比例*索引+基+经缩放位移量的地址生成)。冗余的低阶比特被忽略，且因此，位移因子字段的内容乘以存储器操作数总大小(N)，以便生成计算有效的地址时所使用的最终位移量。由处理器硬件在运行时基于完全操作码字段274(稍后在此描述)和如本文稍后描述的数据操纵字段254C确定值N。在位移量字段262A和位移因子字段262B不被用于无存储器访问205指令模板和/或不同的实施例可以实现两者中的仅一个或零个的意义上，位移量字段262A和位移因子字段262B是可选的。
数据元素宽度字段264——其内容辨别要使用多种数据元素宽度中的哪一个(在一些实施例中用于所有指令；在其他实施例中用于仅一些指令)。在如果仅支持一种数据元素宽度和/或使用操作码的某一方面支持数据元素宽度则不需要这一字段的意义上，这一字段是可选的。
写掩码字段270——其内容对于每一数据元素位置控制目的地向量操作数中的该数据元素位置是否反映基操作和增加操作的结果。类A指令模板支持归并写掩码(merging-writemasking)，而类B指令模板支持归并写掩码和归零写掩码(zeroing-writemasking)两者。在归并时，向量掩码允许在(由基操作和增加操作指定的)任何操作执行期间保护目的地中的任何元素集免遭更新；在另一种实施例中，在相应的掩码比特具有0时，保留目的地的每一元素的旧值。相反，在归零时，向量掩码允许在(由基操作和增加操作指定的)任何操作执行期间归零目的地中的任何元素集；在一种实施例中，在相应的掩码比特具有0值时，目的地的元素被设置为0。这一功能性的子集是控制正在执行的操作的向量长度的能力(即是说，从第一个到最后一个修改各元素的跨距)；然而，所修改的元素连续不是必要。因而，写掩码字段270允许部分向量操作，包括加载、存储、运算、逻辑等等。而且，这掩码可以被用于故障抑制(fault suppression)(即，通过掩码目的地的数据元素位置以便防止接收可以/将引起故障的任何操作的结果——例如，假设存储器中的向量跨过页面边界且第一页面而非第二页面将引起页面故障，如果位于第一页面的向量的所有数据元素被写掩码所掩码，则可以忽略页面故障)。进一步，写掩码允许包含某些类型的条件语句的“向量化循环”。尽管描述了其中写掩码字段270的内容选择多个写掩码寄存器中的包含要使用的写掩码的一个写掩码寄存器的本发明的实施例(且因而写掩码字段270的内容间接地标识要执行的掩码)，相反地或另外，备选实施例允许掩码写字段270的内容直接地指定要执行的掩码。进一步，在以下情况中，归零允许性能改进：1)寄存器重命名被用于其目的地操作数也不是源的指令(也称为非三元指令(non-ternary instruction))，这是因为在寄存器重命名流水线阶段期间目的地不再是隐源(implicit source)(来自当前的目的地寄存器的数据元素不需要被复制到已重命名的目的地寄存器，或者以某种方式伴随着操作而被携带，这是因为不是操作的结果的任何数据元素(任何已掩码数据元素)将被归零)；以及2)在回写阶段期间，这是因为正在写入零。
立即数字段(Immediate field)272——其内容允许立即数的指定。在这一字段不出现在不支持即时的通用向量友好格式的一种实现中且不出现在不使用即时的指令中的意义上，这一字段是可选的。
指令模板类选择
类字段268——其内容区分不同的指令类。参考图2A-B，这一字段的内容在类A和类B指令之间选择。在图2A-B中，圆角正方形被用来指示特定的值出现在字段中(例如，图2A-B中分别用于类字段268的类A 268A和类B 268B)。
类A的无存储器访问指令模板
在类A的非存储器访问205指令模板的情况中，α字段252被解释为RS字段252A，其内容辨别要执行不同的增加操作类型中的哪一种(例如，分别指定为用于无存储器访问、舍入类型操作210和无存储器访问、数据变换类型操作215指令模板的舍入252A.1和数据变换252A.2)，而β字段254辨别要执行指定类型的操作中的哪一个。图2中，圆角框被用来指示存在特定的值(例如，修饰符字段246中的无存储器访问246A；用于α字段252/rs字段252A的舍入252A.1和数据变换252A.2)。在无存储器访问205指令模板中，不存在比例字段260、位移量字段262A和位移量比例字段262B。
在无存储器访问完全舍入控制类型操作210指令模板中，β字段254被解释为舍入控制字段254A，其内容提供静态的舍入。尽管在所描述的本发明的实施例中，舍入控制字段254A包括抑制所有浮点异常(SAE)字段256和舍入操作控制字段258，但备选实施例可以支持可以将这些概念两者编码到相同的字段中或仅具有这些概念/字段中的一个或另一个(例如，可以仅具有舍入操作字段258)。
SAE字段256——其内容辨别是否禁用异常事件报告；在SAE字段256的内容指示允许抑制时，给定指令不报告任何种类的浮点异常标志且不引发任何浮点异常处理程序。
舍入操作字段258——其内容辨别要执行一组舍入操作中的哪一个(例如，向上舍入、向下舍入、向零舍入和就近舍入)。因而，舍入操作字段258允许按每一指令改变舍入模式，且因而在要求这一点时尤其有用。在其中处理器包括用于指定舍入模式的控制寄存器的本发明的一种实施例中，舍入操作字段258的内容覆写该寄存器值(能够选择舍入模式而不必对这样的控制寄存器执行保存-修改-还原是有益的)。
在无存储器访问数据变换类型操作215指令模板中，β字段254被解释为数据变换字段254B，其内容辨别要执行多种数据变换中的哪一种(例如，无数据变换、调序、广播)。
类A的存储器访问指令模板
在类A的存储器访问220指令模板的情况中，α字段252被解释为驱逐提示字段252B，其内容辨别要使用驱逐提示(eviction hint)中的哪一个(在图2A中，时效性的(temporal)252B.1和非时效性的(non-temporal)252B.2分别被指定为用于存储器访问、时效性的225指令模板和存储器访问、非时效性的230指令模板)，而β字段254被解释为数据操纵字段254C，其内容辨别要执行多个数据操纵操作(也称为原语)中的哪一个(例如，无操纵；广播；源的向上转换；以及目的地的向下转换)。存储器访问220指令模板包括比例字段260，且可选地包括位移量字段262A或位移量比例字段262B。
向量存储器指令执行从存储器的向量加载和到存储器的向量存储，且带有转换支持。如同常规向量指令一样，向量存储器指令以逐个数据元素的方式从存储器传递数据/将数据传递到存储器，且实际上被传递的元素由被选择为写掩码的向量掩码的内容规定。在图2A中，圆角方框被用来指示字段中存在特定的值(例如，用于修饰符字段246的存储器访问246B；用于α字段252/驱逐提示字段252B的时效性的252B.1和非时效性的252B.2)
时效性的数据是可能足够快地被再次使用以便受益于缓存的数据。然而，这是提示，且不同的处理器可以以不同的方式实现它，包括完全地忽略该提示。
非时效性的数据是不太可能足够快地被再次使用以受益于1级高速缓存中的缓存且应被给予用于驱逐的优先级的数据。然而，这是提示，且不同的处理器可以以不同的方式实现它，包括完全地忽略该提示。
类B的指令模板
在类B的指令模板的情况中，α字段252被解释为写掩码控制(Z)字段252C，其内容辨别由写掩码字段270控制的写掩码是否应当是归并或归零。
类B的无存储器访问指令模板
在类B的非存储器访问205指令模板的情况中，β字段254的部分被解释为RL字段257A，其内容辨别要执行不同的增加操作类型中的哪一种(例如，舍入257A.1和向量长度(VSIZE)257A.2分别被指定为用于无存储器访问、写掩码控制、部分舍入控制类型操作212指令模板和无存储器访问、写掩码控制、VSIZE类型操作217指令模板)，而β字段254的其余部分辨别要执行指定类型的操作中的哪些。在图2中，圆角框被用来指示存在特定的值(例如，修饰符字段246中的无存储器访问246A；用于RL字段257A的舍入257A.1和VSIZE257A.2)。在无存储器访问205指令模板中，不存在比例字段260、位移量字段262A和位移量比例字段262B。
在无存储器访问、写掩码控制、部分舍入控制类型操作210指令模板中，β字段254的其余部分被解释为舍入操作字段259A且禁用异常事件报告(给定指令不报告任何种类的浮点异常标志且不引发任何浮点异常处理程序)。
舍入操作字段259A——只是作为舍入操作字段258，其内容辨别要执行一组舍入操作中的哪一个(例如，向上舍入、向下舍入、向零舍入和就近舍入)。因而，舍入操作字段259A允许按每一指令改变舍入模式，且因而在要求这一点时尤其有用。在其中处理器包括用于指定舍入模式的控制寄存器的本发明的一种实施例中，舍入操作字段259A的内容覆写该寄存器值(能够选择舍入模式而不必对这样的控制寄存器执行保存-修改-还原是有益的)。
在无存储器访问、写掩码控制、VSIZE类型操作217指令模板中，β字段254的其余部分被解释为向量长度字段259B，其内容辨别要对多种数据向量长度中的哪一种(例如，128、256或512比特)来执行。
类B的存储器访问指令模板
在类B的存储器访问220指令模板的情况中，β字段254的部分被解释为广播字段257B，其内容辨别是否要执行广播类型数据操纵操作，而β字段254的其余部分被解释为向量长度字段259B。存储器访问220指令模板包括比例字段260，且可选地包括位移量字段262A或位移量比例字段262B。
关于各字段的附加注释
关于通用向量友好指令格式200，完全操作码字段274被示出为包括格式字段240、基操作字段242和数据元素宽度字段264。尽管示出了其中完全操作码字段274包括所有这些字段的一种实施例，但在不支持所有这些字段的实施例中，完全操作码字段274包括少于所有这些字段。完全操作码字段274提供操作代码。
增加操作字段250、数据元素宽度字段264和写掩码字段270允许对于以通用向量友好指令格式的每一指令来指定这些特征。
写掩码字段和数据元素宽度字段的组合创建类型化指令(typed instruction)，这是因为它们允许基于不同的数据元素宽度应用掩码。
该指令格式要求相对小的数量的比特，这是因为它基于其他字段的内容出于不同的目的再次使用不同的字段。举例来说，一种观点认为，修饰符字段的内容在图2A-B上的无存储器访问205指令模板和图2A-B上的存储器访问220指令模板之间选择；而类字段268的内容在图2A的指令模板210/215和图2B的指令模板212/217之间在那些非存储器访问205指令模板内选择；而类字段268的内容在图2A的指令模板225/230和图2B的指令模板227之间的那些存储器访问220指令模板内选择。从另一观点来看，类字段268的内容分别在图2A的类A指令模板和图2B的类B指令模板之间选择；而修饰符字段的内容在图2A的指令模板205和220之间的那些类A指令模板内选择；而修饰符字段的内容在图2B的指令模板205和220之间的那些类B指令模板内选择。在类字段的内容指示类A指令模板的情况中，修饰符字段246的内容选择(在rs字段252A和EH字段252B之间的)α字段252的解释。以相关的方式，修饰符字段246和类字段268的内容选择α字段是否被解释为rs字段252A、EH字段252B或写掩码控制(Z)字段252C。在该类和修饰符字段指示类A无存储器访问操作的情况中，增加字段的β字段的解释基于rs字段的内容而改变；而在该类和修饰符字段指示类B无存储器访问操作的情况中，β字段的解释取决于RL字段的内容。在该类和修饰符字段指示类A存储器访问操作的情况中，增加字段的β字段的解释基于基操作字段的内容而改变；而在该类和修饰符字段指示类B存储器访问操作的情况中，增加字段的β字段的广播字段257B的解释基于基操作字段的内容而改变。因而，基操作字段、修饰符字段和增加操作字段的组合允许指定甚至更多种多样的增加操作。
在不同的情形中，在类A和类B内出现的各种指令模板是有益的。在出于性能原因期望归零写掩码或较小的向量长度时，类B是有用的。例如，在使用重命名时，归零允许避免欺骗相关性，这是由于我们不再需要人工地与目的地归并；作为另一示例，在借助于向量掩码仿真较短的向量大小时，向量长度控制减缓了存储-加载转发问题。在期望以下时，该类A是有用的：1)在同一时刻使用舍入模式控制的同时允许浮点异常(即，在SAE字段的内容指示否时)；2)可以使用向上转换、调序、交换和/或向下转换；3)对图形数据类型操作。举例来说，向上转换、调序、交换、向下转换和图形数据类型减少在与以不同的格式的源一起工作时所要求的指令的数量；作为另一示例，允许异常的能力提供与定向舍入模式的完全IEEE兼容。而且，在本发明的一些实施例中，不同的处理器或在处理器内的不同核心可以仅支持类A、仅支持类B或支持两者。举例来说，预期用于通用计算的高性能通用乱序核心可以仅支持类B，预期主要用于图形和/或科学(吞吐量)计算的核心可以仅支持类A，且预期用于两者的核心可以支持两者(当然，具有来自这两个类的模板和指令但不是来自这两个类的所有模板和指令的某种混合的核心落在本发明的范围内)。而且，单个处理器可以包括多个核心，其中的所有核心都支持相同的类或其中不同的核心支持不同的类。举例来说，在带有单独的图形和通用核心的处理器中，预期主要用于图形和/或科学计算的图形核心中的一个可以仅支持类A，而通用核心中的一个或多个可以是带有预期用于仅支持类B的通用计算的乱序执行和寄存器重命名的高性能通用核心。不具有单独的图形核心的另一处理器可以包括支持类A和类B两者的一个或多个通用有序或乱序核心。当然，在本发明的不同的实施例中，来自一个类的特征也可以在其他类中实现。用高级语言编写的程序将被放置(例如，被即时编译或静态编译)在多种不同的可执行形式，包括：1)仅具有目标处理器所支持的用于执行的(各)类的指令的形式；或2)具有使用所有类的指令的不同组合编写的备选例程且具有基于当前执行代码的处理器所支持的指令选择例程以便执行的控制流代码的形式。
示例性专用向量友好指令格式——图3A-D
图3A是阐释根据本发明的实施例的示例性专用向量友好指令格式的框图。图3A示出专用向量友好指令格式300，在指定各字段的位置、大小、解释和次序以及那些字段中的一些的值的意义上，向量友好指令格式300是专用的。专用向量友好指令格式300可以被用来扩展x86指令集，且因而各字段中的一些与现有x86指令集及其扩展(例如，AVX)中所使用的那些相似或相同。这种格式保持与带有扩展的现有x86指令集的前缀编码字段、实际操作码字节字段、MOD R/M字段、SIB字段、位移量字段和立即数字段一致。将阐释从图2的各字段到图3A的字段的映射。
应理解，尽管出于说明性目的在通用向量友好指令格式200的上下文中参考专用向量友好指令格式300描述了本发明的实施例，但除了所声明的场合外，本发明不限于专用向量友好指令格式300。例如，通用向量友好指令格式200设想用于各种字段的各种可能的大小，而专用向量友好指令格式300被示出为具有特定的大小的字段。作为特定的示例，尽管数据元素宽度字段264被阐释为以专用向量友好指令格式300的一个比特字段，但本发明不限于此(即是说，通用向量友好指令格式200设想其他大小的数据元素宽度字段264)。
格式-图3A
通用向量友好指令格式200包括下面以图3A中所述阐释的次序列出的下列字段。
EVEX前缀302——以四字节形式编码。
格式字段240(EVEX字节0，比特[7:0])-第一字节(EVEX字节0)是格式字段240，且它包含0x62(在本发明的一种实施例中用于辨别向量友好指令格式的唯一值)。
第二-第四字节(EVEX字节1-3)包括提供特定能力的多个比特字段。
REX字段305(EVEX字节1，比特[7-5])——由EVEX.R比特字段(EVEX字节1，比特[7]–R)、EVEX.X比特字段(EVEX字节1，比特[6]–X)和257BEX字节1比特[5]–B)组成。EVEX.R、EVEX.X和EVEX.B比特字段提供与相应的VEX比特字段相同的功能性，且使用1s补码形式来编码，即ZMM0被编码为1111B，ZMM15被编码为0000B。指令的其他字段编码本领域中已知的寄存器索引的低三比特(rrr、xxx和bbb)，以使得可以通过添加EVEX.R、EVEX.X和EVEX.B形成Rrrr、Xxxx和Bbbb。
REX’字段310——这是REX’字段310的第一部分，并且是被用来编码扩展32寄存器集的高16或低16的EVEX.R’比特字段(EVEX字节1，比特[4]-R’)。在本发明的一种实施例中，这一比特以及下面所指示的其他比特以比特反转格式存储，以便区别于(在公知的x86 32比特模式中)BOUND指令，BOUND指令的实际操作码字节是62，但在(下面描述的)MOD R/M字段中不接受MOD字段中的值11；本发明的备选实施例不以反转格式存储这一比特和下面的其他所指示的比特。值1被用来编码低16寄存器。换句话说，通过组合EVEX.R’、EVEX.R和来自其他字段的其他RRR来形成R’Rrrr。
操作码映射字段315(EVEX字节1，比特[3:0]–mmmm)——其内容编码暗示前导操作码字节(0F、0F 38或0F 3A)。
数据元素宽度字段264(EVEX字节2，比特[7]–W)——由记号法EVEX.W表示。EVEX.W被用来定义数据类型(32比特数据元素或64比特数据元素)的粒度(大小)。
EVEX.vvvv 320(EVEX字节2，比特[6:3]-vvvv)——EVEX.vvvv的作用可以包括以下：1)EVEX.vvvv编码以反转(1s补码)形式指定的第一源寄存器操作数且对带有2个或更多个源操作数的指令有效；2)EVEX.vvvv编码目的地寄存器操作数，该目的地寄存器操作数以1s补码形式指定以便得到某种向量偏移；或3)EVEX.vvvv不编码任何操作数，该字段被保留且应包含1111b。因而，EVEX.vvvv字段320编码以反转(1s补码)形式存储的第一源寄存器的指定符的4低阶比特。取决于指令，额外不同的EVEX比特字段被用来将指定符大小扩展到32个寄存器。
EVEX.U 268类字段(EVEX字节2，比特[2]-U)——如果EVEX.U＝0，则它指示类A或EVEX.U0；如果EVEX.U＝1，则它指示类B或EVEX.U1。
前缀编码字段325(EVEX字节2，比特[1:0]-pp)——为基操作字段提供附加比特。除了提供对以EVEX前缀格式的旧版SSE指令的支持之外，这也具有压缩SIMD前缀的益处(不同于要求一个字节来表达SIMD前缀，EVEX前缀仅要求2比特)。在一种实施例中，为了支持使用以旧版格式和EVEX前缀格式两者的SIMD前缀(66H、F2H、F3H)的旧版SSE指令，这些旧版SIMD前缀被编码成SIMD前缀编码字段；且在被提供给解码器的PLA之前在运行时被扩展成旧版SIMD前缀(因此PLA可以无需修改就执行这些旧版指令的旧版格式和EVEX格式两者)。尽管较新的指令可以直接将EVEX前缀编码字段的内容用作操作码扩展，某些实施例以相似的方式以便获得一致性，但允许由这些旧版SIMD前缀指定不同的含义。备选实施例可以重新设计PLA以便支持2比特SIMD前缀编码，且因而不要求扩展。
α字段252(EVEX字节3，比特[7]——EH；也称为EVEX.EH、EVEX.rs、EVEX.RL、EVEX.写掩码控制和EVEX.N；也用α阐释)——如先前所描述的，这一字段是上下文专属的。稍后在此提供附加描述。
β字段254(EVEX字节3，比特[6:4]-SSS，也称为EVEX.s2-0、EVEX.r2-0、EVEX.rr1、EVEX.LL0、EVEX.LLB；也用βββ阐释)——如先前所描述的，这一字段是上下文特异的。稍后在此提供附加描述。
REX’字段310——这是REX’字段的其余部分且是可以被用来编码扩展32寄存器集的上16或低16的EVEX.V’比特字段(EVEX字节3，比特[3]-V’)。以比特反转格式存储这一比特。值1被用来编码低16寄存器。换句话说，V’VVVV通过组合EVEX.V’、EVEX.vvvv来形成。
写掩码字段270(EVEX字节3，比特[2:0]-kkk)——其内容指定如先前所描述的写掩码寄存器中的寄存器的索引。在本发明的一种实施例中，特定的值EVEX.kkk＝000具有专用的行为暗示没有写掩码被用于具体的指令(这可以以各种方式实现，包括将硬布线的写掩码用于绕过掩码硬件的所有硬件)。
这也称为操作码字节。在这一字段中指定操作码的部分。
修饰符字段246(MODR/M.MOD，比特[7-6]–MOD字段342)——如先前所描述的，MOD字段342的内容区分存储器访问和无存储器访问操作。本文稍后将进一步描述这一字段。
MODR/M.reg字段344，比特[5-3]——ModR/M.reg字段的作用可以是总结为两种情形：ModR/M.reg编码目的地寄存器操作数或源寄存器操作数，或ModR/M.reg被看作是操作码扩展且不被用来编码任何指令操作数。
MODR/M.r/m字段346，比特[2-0]——ModR/M.r/m字段的作用可以包括以下：ModR/M.r/m编码引用存储器地址的指令操作数，或ModR/M.r/m编码目的地寄存器操作数或源寄存器操作数。
比例字段260(SIB.SS，比特[7-6]——如先前所描述的，比例字段260的内容被用于存储器地址生成。本文稍后将进一步描述这一字段。
SIB.xxx 354(比特[5-3]和SIB.bbb 356(比特[2-0])——先前已经相对于寄存器索引Xxxx和Bbbb提及了这些字段的内容。
位移量字段262A(字节7-10)——在MOD字段342包含10时，字节7-10是位移量字段262A，且它与旧版32比特位移量(disp32)一样工作，并且以字节粒度工作。
位移因子字段262B(字节7)——在MOD字段342包含01时，字节7是位移因子字段262B。这一字段位置与旧版x86指令集8比特位移量(disp8)的位置相同，旧版x86指令集8比特位移量(disp8)以字节粒度工作。由于disp8是扩展的符号数，它可以仅在-128和127字节偏移之间寻址；对于64字节高速缓存线条，disp8使用8比特，该8比特可以被设置为仅四个实际有用的值-128、-64、0和64；由于常常需要更大的范围，使用disp32；然而，disp32要求4字节。与disp8和disp32相反，位移因子字段262B是disp8的重新解释；在使用位移因子字段262B时，通过位移因子字段的内容乘以存储器操作数访问的大小(N)来确定实际的位移量。这种类型的位移量被称为disp8*N。这减少了平均指令长度(被用于该位移量但带有大得多的范围的单个字节)。这样的已压缩位移量是基于这样的假设：有效的位移量是存储器访问的粒度的倍数，且因此不需要编码地址偏移的冗余低阶比特。换句话说，位移因子字段262B代替了旧版x86指令集8比特位移量。因而，以与x86指令集8比特位移量相同的方式编码位移因子字段262B(因此ModRM/SIB编码规则没有发生改变)，仅有的例外是disp8被过载为disp8*N。换句话说，编码规则或编码长度没有发生改变，但仅在硬件对位移量值的解释中发生改变(这需要按存储器操作数的大小缩放位移量以便获得逐个字节的地址偏移)。
立即数字段272如先前所描述的操作。
完全操作码字段——图3B
图3B是阐释根据本发明的一种实施例构成完全操作码字段274的专用向量友好指令格式300的字段的框图。具体地，完全操作码字段274包括格式字段240、基操作字段242和数据元素宽度(W)字段264。基操作字段242包括前缀编码字段325、操作码映射字段315和实际操作码字段330。
寄存器索引字段——图3C
图3C是阐释根据本发明的一种实施例构成寄存器索引字段244的专用向量友好指令格式300的字段的框图。具体地，寄存器索引字段244包括REX字段305、REX’字段310、MODR/M.reg字段344、MODR/M.r/m字段346、VVVV字段320、xxx字段354和bbb字段356。
增加操作字段——图3D
图3D是阐释根据本发明的一种实施例构成增加操作字段250的专用向量友好指令格式300的字段的框图。在类(U)字段268包含0时，它表示EVEX.U0(类A 268A)；在它包含1时，它表示EVEX.U1(类B 268B)。在U＝0和MOD字段342包含11(表示无存储器访问操作)时，α字段252(EVEX字节3，比特[7]–EH)被解释为rs字段252A。在rs字段252A包含1(舍入252A.1)时，β字段254(EVEX字节3，比特[6:4]-SSS)被解释为舍入控制字段254A。舍入控制字段254A包括一比特SAE字段256和二比特舍入操作字段258。在rs字段252A包含0(数据变换252A.)时，β字段254(EVEX字节3，比特[6:4]-SSS)被解释为三比特数据变换字段254B。在U＝0和MOD字段342包含00、01或10(表示存储器访问操作)时，α字段252(EVEX字节3，比特[7]–EH)被解释为驱逐提示(EH)字段252B且β字段254(EVEX字节3，比特[6:4]-SSS)被解释为三比特数据操纵字段254C。
在U＝1时，α字段252(EVEX字节3，比特[7]–EH)被解释为写掩码控制(Z)字段252C。在U＝1和MOD字段342包含11(表示无存储器访问操作)时，β字段254的部分(EVEX字节3，比特[4]-S0)被解释为RL字段257A；在它包含1(舍入257A.1)时，β字段254的其余部分(EVEX字节3，比特[6-5]-S2-1)被解释为舍入操作字段259A，而在RL字段257A包含0(VSIZE 257.A2)时，β字段254的其余部分(EVEX字节3，比特[6-5]-S2-1)被解释为向量长度字段259B(EVEX字节3，比特[6-5]-L1-0)。在U＝1和MOD字段342包含00、01、或10(表示存储器访问操作)时，β字段254(EVEX字节3，比特[6:4]-SSS)被解释为向量长度字段259B(EVEX字节3，比特[6-5]-L1-0)和广播字段257B(EVEX字节3，比特[4]-B)。
一些附加点
向量格式将寄存器的数量扩展到32(REX’)。
非破坏性源寄存器编码(适用于三个和四个操作数语法)：这是以指令语法的第一源操作数。它由记号法EVEX.vvvv表示。使用1s补码形式(反转形式)来编码这一字段，即ZMM0被编码为1111B、ZMM15被编码为0000B。注意，将源扩展至32寄存器需要EVEX中的额外比特字段。
EVEX.W定义用于某些指令的数据类型大小(32比特或64比特)。
32扩展寄存器集编码：EVEX前缀提供附加的比特字段以便用下列专用比特字段针对每个源32编码寄存器：EVEX.R’和EVEX.V’(与EVEX.X一起，用于寄存器-寄存器格式)。
SIMD前缀的压缩：旧版SSE指令有效地将SIMD前缀(66H、F2H、F3H)用作操作码扩展字段。EVEX前缀编码允许这样的旧版SSE指令使用512比特向量长度的功能能力。
二字节和三字节操作码的压缩：近来引入的旧版SSE指令采用二字节操作码和三字节操作码。一个或两个前导字节是：0FH和0FH 3AH/0FH 38H。一字节转义(0FH)和二字节转义(0FH 3AH、0FH 38H)也可以被解释为操作码扩展字段。EVEX.mmm字段提供压缩以便允许无需恒定字节序列0FH、0FH 3AH、0FH 38H就编码多个旧版指令。
示出向量友好指令格式的字段中的一些的相互关系的示例性流程图——图4A-4E
图4A–4D阐释示出根据本发明的一种实施例的向量友好指令格式的字段中的一些的相互关系的流程图；而图4E是根据本发明的一种实施例的框415A-H中的每一个的分解图。在框400中，判断初始字段的值是否指示向量友好指令格式(例如，0x62)。如果不是，则控制转到框402，其中根据该指令集的其他格式中的一种来处理该指令。如果是，则控制转到框492。
在框492，它判断类(U)字段的内容是否指示类A或类B指令模板。在类A的情况中，控制转到两个分离的框：框404A和490。否则，控制通过带圆圈的B转到图4C上的两个不同的框：框404B和框493。
在框404A，判断修饰符字段的内容是指示无存储器访问操作还是指示存储器访问操作。在无存储器访问操作的情况中(例如，MOD字段342＝11)，控制转到框406和408。在存储器访问操作的情况中(例如，MOD字段342＝00、01或10)，控制转到框422、框430和框440A中的每一个(在图4B上通过带圆圈的A)。
标记有α字段252的圆角盒包括框408和框422，这是因为它们表示α字段252的不同解释。具体地，框408表示将α字段252解释为rs字段252A，而框422表示将α字段252解释为驱逐提示字段252B。
在框406，如图6A中所阐释的，使用寄存器索引字段244的内容。
在框408，判断rs字段252A的内容是指示舍入类型操作(例如，rs字段252A＝1)还是指示数据变换类型操作(例如，rs字段252A＝0)。在前一种情况中，控制转到框410、框412A和框414中的每一个。在后一种情况中，控制转到框416。
标记有β(舍入控制)字段254A的圆角盒包括框410和框412A。框410阐释关于SAE字段256的内容(是否抑制浮点异常)的判断，而框412A阐释基于舍入操作字段258的内容的判断(辨别一组可能的舍入操作中的一个)。图7A中阐释了在框410和412A中作出的判断。
框414、416、442、448、454、460、468和474全都阐释关于数据元素宽度(w)字段264的内容的判断。如图4中所阐释的，数据元素宽度字段264是图3A的专用向量友好指令格式300中的1比特字段。因而，这些框判决数据元素宽度是否64比特(例如，1)或32比特(例如，0)。对于框414，这一判决标记该流的这一分支的结束。相反，对于64比特和32比特数据元素宽度，控制分别从框416传到框418或框420。
标记有β(数据变换)字段254B的圆角盒包括框418和框420两者；且因而表示其中β字段254被解释为数据变换字段254B的情况。在框418和420，数据变换字段254B的内容被用来辨别要执行多种数据变换操作中的哪一种。图8A和图8B中分别示出用于框418和框420的可能的数据变换操作的组。
在框422，驱逐提示字段252B的内容被用来辨别应当使用一组可能的驱逐提示选项中的哪一个。图4阐释使用来自专用向量友好指令格式300的1比特驱逐提示字段252B。具体地，驱逐提示选项是非时效性的的(1)和时效性的的(0)。这标记该流程图的这一分支的结束。
在框430，如图6B中所指示那样使用寄存器索引字段244、比例字段260和位移量字段262A或位移因子字段262B的内容。这标记该流程图的这一分支的结束。
在框440A，基操作字段242内容被用来辨别要执行一组不同的存储器访问操作中的哪一个。下表阐释根据本发明的一种实施例的一组受支持的存储器访问操作，以及用于每一操作的从框440A开始的控制流。本发明的备选实施例可以支持更多、更少或不同的存储器访问操作。
存储器访问操作类型 框
加载/操作整数(load/op int) 442
加载/操作浮点(load/op fp) 448
加载整数(load int) 454
加载浮点(load fp) 460
存储整数(store int) 468
存储浮点(store fp) 474
加载图形(load gr) 480
加载经封装图形(load p.gr) 482
存储图形(store gr) 484
如先前所描述的，框442、448、454、460、468和474基于数据元素宽度判断控制流中的改变；下表中阐释控制流。
类似地，分别在图15A、15B和15C中阐释框480、482和484的判决。标记有β(数据操纵)字段254C的圆角盒包括框444A、446A、450A、452A、456、458、462、464、470、472、476、478、480、482和484；由此阐释数据操纵字段254C的内容辨别要执行一组可能的数据操纵操作中的哪一个。
在框490，写掩码(k)字段270的内容和数据元素宽度(w)字段264的内容被用来确定操作中要使用的写掩码。图4阐释其中存在八个写掩码寄存器且寄存器000指示不应使用写掩码的实施例。在写掩码字段270的内容指示不同于000时，控制转到图16A-D。
在框404B，判断修饰符字段的内容是指示无存储器访问操作还是指示存储器访问操作。在无存储器访问操作的情况中(例如，MOD字段342＝11)，控制转到框406(在图4A上通过带圆圈的E)和495。在存储器访问操作的情况中(例如，MOD字段342＝00、01或10)，控制转到框498、框430中的每一个(在图4A上通过带圆圈的D)和框440B(在图4D上通过带圆圈的C)。
标记有β字段254的部分的圆角盒包括框495、框412B和框498，这是因为它们表示β字段254的部分的不同解释。具体地，框495表示将β字段254的部分解释为RL字段257A，而图4D上标记有广播字段257B的圆角盒表示将β字段254的这一部分解释为广播字段257B。
在框495，判断RL字段257A的内容是指示舍入类型操作(例如，RL字段257A＝1)还是指示向量长度类型操作(例如，RL字段257A＝0)。在前一种情况中，控制转到框412B和框415A中的每一个。在后一种情况中，控制转到框498和框415B中的每一个。
框412B阐释基于舍入操作字段259A的内容的判决(辨别一组可能的舍入操作中的一个)。图7B中阐释在框412B中作出的判决。
框415A-H全都阐释关于对其操作的数据元素的宽度的判决。正如所阐释的，类B的受支持的数据元素(在U＝1时)是64比特、32比特、16比特和8比特。稍后在此参考图4E描述执行这些框的示例性方式。框415A-B分别标记该流程图的这些分支的结束。对于415A，到16比特和8比特数据元素宽度的线条被示出为是虚的，这是因为在本发明的一种实施例中，这些不受支持；相反，如果不存在对16比特或8比特数据元素操作的类B的存储器访问类型操作，那么，预期RL字段257A的内容是0，且因而引起控制从框495流到框415B和498(换句话说，部分舍入是不可用的)。
在框498，向量长度(LL)字段259B的内容被用来确定对其操作的向量的大小。图4阐释其中支持以下情形的实施例：1)128比特(00)；2)256比特(01)；512比特(10)；同时保留(11)。已保留的11可以用于不同的目的、不同类型的指令或本发明的不同的实施例。例如，11可以用于下列示例性目的：1)指派1024比特的向量长度；或2)指派应当使用动态向量长度寄存器。不同的实施例可以不同地实现动态向量长度寄存器，包括被用来编码可由程序读取和写入的向量长度的特殊寄存器。动态向量长度寄存器存储将用于指令的向量长度的值。尽管不同的实施例可以通过动态向量长度寄存器支持多种不同的向量长度，但本发明的一种实施例支持128比特的倍数(例如，128、256、512、1024、2048…)。当存在一组充当动态向量长度寄存器的一个或多个寄存器时，本发明的不同实施例可以选自使用不同的技术的那些寄存器(例如，基于指令的类型)。
在框440B，基操作字段242的内容被用来辨别要执行一组不同的存储器访问操作中的哪一个。下表阐释根据本发明的一种实施例的一组受支持的存储器访问操作，以及对于每一个离开框440B的控制流。本发明的备选实施例可以支持更多、更少或不同的存储器访问操作。
存储器访问操作类型 框
加载/操作整数(load/op int) 415C
加载/操作浮点(load/op fp) 415D
加载整数(load int) 415E
加载浮点(load fp) 415F
存储整数(store int) 415G
存储浮点(store fp) 415H
如先前所描述的，框415C-H基于数据元素宽度确定控制流中的改变；下表阐释该控制流。
标记有广播字段257B的圆角盒包括框444B、446B、450B和452B；由此阐释广播字段257B的内容辨别是否执行广播操作。正如所阐释的，本发明的一种实施例允许广播(b)字段257B的内容选择是否对64比特和32比特的数据元素宽度执行广播操作，对16比特和8比特数据元素宽度，这不是选项；相反，如果存在对16比特或8比特数据元素操作的类B的存储器访问类型操作，那么，预期广播(B)字段257B的内容是0。
在框493，α字段252的内容(写掩码控制(Z)字段252C)、写掩码(k)字段270的内容和数据元素宽度的判断被用来确定要执行的写掩码操作(归并或归零)和该操作中要使用的写掩码。在本发明的一些实施例中，α字段252(预期写掩码控制(Z字段252C)在执行存储的存储器访问操作上是零(对于零掩码)。以与框415相同的方式完成数据元素宽度的确定。图4阐释其中存在八个写掩码寄存器且寄存器000指示不应使用写掩码的实施例。在写掩码字段270的内容指示不同于000时，控制转到图16D-E。
图4E是根据本发明的一种实施例的框415A-H中的每一个的分解图。具体地，阐释了表示用于框415A-H中的每一个的流的单个流415流。在框417A，实际操作码字段330的内容中的一些或全部被用来在两组数据元素宽度之间选择：第一组417A.1(例如，包括64比特和32比特)和第二组417A.2(例如，16比特和8比特)。尽管基于如框417B中所阐释的数据元素宽度(w)字段264为第一组417A.1确定数据元素宽度，但在第二组471A.2内，存在确定数据元素宽度的两种方式：417A.2.2(仅基于实际操作码字段330)和417A.2.1(基于如框417C中所阐释的数据元素宽度(w)字段264)。如图4中所阐释的，数据元素宽度字段264是图3A的专用向量友好指令格式300中的1比特字段。因而，这些框417B判决数据元素宽度是64比特(例如，1)还是32比特(例如，0)；而框417C判决数据元素宽度是16比特(例如，1)还是8比特(例如，0)。尽管图4E阐释实际操作码字段417A涉及确定数据元素宽度，但备选实施例可以被实现为只使用w字段(例如，具有一比特w字段且仅支持两种数据元素大小；具有二比特w字段且支持四数据元素大小)。
尽管已经参考图4描述了本发明的实施例，但备选实施例可以使用不同的流。例如，正如借助于框480、482和484所阐释的，仅支持一种数据元素宽度的操作不需要拥有数据元素宽度判决(例如，框442A)且不要求两个β字段判决(例如，框444A和446A)；备选实施例可以对于所有这样的操作仅支持一种数据元素宽度、对于所有类型的操作支持两种数据元素宽度(这将要求关于加载图形、加载经封装图形和存储图形操作的数据元素宽度和额外β字段判决)、或对于其他操作中的一些不支持不同数据元素宽度(例如，对load/op操作不支持不同的数据元素宽度)。在相似的上下文中，备选实施例可以对于无存储器访问舍入类型操作和无存储器访问数据变换类型操作中的一个或多个不支持不同的数据元素宽度(在前一种情况中，框414和415A将不出现；在后一种情况中，框415B将不出现，而框416将不出现且框418和420将被合并)。作为另一示例，本发明的不同实施例可以不包括类(U)字段268且仅支持类A或B指令模板中的一个；可以包括SAE字段256且不包括舍入操作字段258；可以不包括舍入操作字段259A；可以不包括驱逐提示字段252B；可以不包括类A和B指令模板中的任一个或两者的舍入类型操作；可以不包括数据变换类型操作；可以不包括无存储器访问205和存储器访问220中的任一个或两者的向量长度字段259B；仅支持load/op和加载操作中的一个或另一个；可以不包括掩码写字段270；可以不包括写掩码控制(Z)字段252C；和/或可以不包括向量长度字段259(B)。
示例性寄存器架构——图5
图5是根据本发明的一种实施例的寄存器架构500的框图。在下面列出该寄存器架构的寄存器组和寄存器：
向量寄存器组510——在所阐释的实施例中，存在512比特宽的32个向量寄存器；这些寄存器被称为zmm0到zmm31。低16zmm寄存器的低阶256比特被覆写在寄存器ymm0-16上。低16zmm寄存器的低阶128比特(ymm寄存器的低阶128比特)被覆写在寄存器xmm0-15上。专用向量友好指令格式300如下表中所阐释的对这些已覆写的寄存器组操作。
换句话说，向量长度字段259B在最大长度和一个或多个其他较短长度之间选择，其中每一这样的较短长度是前述长度的一半长度；且不带有向量长度字段259B的指令模板对最大向量长度操作。进一步，在一种实施例中，专用向量友好指令格式300的类B指令模板对经封装或标量单精度/双精度浮点数据和经封装或标量整数数据操作。标量操作是对zmm/ymm/xmm寄存器中的最低阶数据元素位置执行的操作；取决于实施例，高阶数据元素位置要么保持与在指令之前一样，要么被归零。
写掩码寄存器515——在所阐释的实施例中，存在8个写掩码寄存器(k0到k7)，每一个的大小是64比特。如先前所描述的，在本发明的一种实施例中，向量掩码寄存器k0不能被用作写掩码；在通常指示k0的编码被用于写掩码时，它选择硬布线的写掩码0xFFFF，这有效地禁止了该指令的写掩码。
多媒体扩展控制状态寄存器(MXCSR)520——在所阐释的实施例中，这种32比特寄存器提供用于浮点操作的状态和控制比特。
通用寄存器525——在所阐释的实施例中，存在与现有x86寻址模式一起使用以便寻址存储器操作数的十六个64比特通用寄存器。通过名称RAX、RBX、RCX、RDX、RBP、RSI、RDI、RSP和R8到R15引用这些寄存器。
扩展标志(EFLAGS)寄存器530——在所阐释的实施例中，这种32比特寄存器被用来记录多个指令的结果。
浮点控制字(FCW)寄存器540和浮点状态字(FSW)寄存器530——在所阐释的实施例中，这些寄存器由x87指令集扩展用来在FCW的情况中设置舍入模式、异常掩码和标志，且在FSW的情况中保持对异常的跟踪。
标量浮点栈区寄存器组(x87栈区)545，其又称为MMX经封装整数平寄存器组550——在所阐释的实施例中，x87栈区是被用来使用x87指令集扩展对32/64/80比特浮点数据执行标量浮点操作的八元素栈区；而MMX寄存器被用来对64比特经封装整数数据执行操作，并保持用于在MMX和XMM寄存器之间执行的一些操作的操作数。
片段寄存器555——在所阐释的实施例中，存在六个16比特寄存器，被用来存储用于分段地址生成的数据。
RIP寄存器565——在所阐释的实施例中，这是存储指令指针的64比特寄存器。
本发明的备选实施例可以使用更宽或更窄的寄存器。另外，本发明的备选实施例可以使用更多、更少或不同的寄存器组和寄存器。
寄存器索引字段、比例字段、位移量字段和位移因子字段流——图6A-6C
修饰符字段＝无存储器访问——图6A
图6A是根据本发明的实施例的无存储器访问类型操作的寄存器索引字段244的流程图。图6A从椭圆600开始，椭圆600指示根据mod字段342(＝11)正在执行寄存器到寄存器寻址。离开框600，控制转到框605。
在框605，从寄存器索引字段244选择比特以便寻址寄存器。对于专用向量友好指令格式300，基于REX字段305、reg字段344、r/m字段346、VVVV字段320、xxx字段354和bbb字段356，带有扩展的现有x86指令集允许多种多样的不同的寄存器寻址选项。REX’字段310扩展这些选项。离开框605，控制转到框610。
在框610，选择寄存器A(例如，zmm19)且控制转到框615。在框615，选择寄存器B(例如，zmm5)且控制可选地传到框620。在框625，选择寄存器C(例如，zmm7)。寄存器A可以是源操作数寄存器；寄存器B可以是源操作数寄存器、目的地操作数寄存器或源/目的地操作数寄存器；且寄存器C可以是源操作数寄存器、目的地操作数寄存器或源/目的地操作数。
修饰符字段＝存储器访问——图6B
图6B是阐释根据本发明的实施例将寄存器索引字段244、比例字段260、位移量字段262A和位移因子字段262B用于存储器访问类型操作的流程图。图6B从椭圆630开始，椭圆630指示寄存器-存储器寻址(mod字段342＝00、01或10)。离开630，控制转到框635。
在框635，从寄存器索引字段选择各比特以便寻址寄存器，且控制转到框640。
在框640，选择寄存器A(例如，zmm19)且控制可选地传到框645。在框645，选择寄存器B(例如，zmm31)且控制转到框650。在其中不使用框645的情况中，控制直接地从框640传到框650。
在框650，REX字段305、REX’字段310、mod r/m字段340、SIB字节350和位移量字段262A或位移因子字段262B的内容被用来寻址存储器；具体地，从REX字段305和SIB字节350拉出索引和基，而从SIB字节350拉出比例字段260的内容(ss字段352)。离开框650，控制转到框660。
在框660，判断存储器访问模式(例如，基于mod字段342的内容)。在存储器访问模式是无位移量模式(mod字段342＝00)时，控制转到框665，框665中如下生成地址：2ss*索引+基。
在存储器访问模式是未经缩放位移量模式时(mod字段342＝10)，控制转到框670，框670中如下生成地址：2ss*索引+基+disp32。在其中存储器访问模式是经缩放位移量模式的情况中(mod字段342＝01)，控制转到框675，框675中如下生成地址：2ss*索引+基+经缩放位移量；其中经缩放位移量(disp8*n)＝位移因子字段262B的内容乘以存储器访问大小(N)，其中N依赖于完全操作码字段274(例如，基操作字段和/或数据元素宽度字段)和增加操作字段250(例如，类字段268和数据操纵字段254C、向量长度字段259B和/或广播字段257B)的内容。
经缩放位移量–图6C
图6C是阐释根据本发明的实施例在disp8、disp32和经缩放位移量的变化之间的差异的表。表的各列是：1)“字节”，其指示按字节递增的地址；2)“disp8字段”，这是被用来存储从-128到127的1字节字段；3)“disp32字段”，这是被用来存储从-231到231-1的4字节字段；4)“disp32*N字段”，这是被用来存储从-128到127的1字节字段，该列具有带有“N＝1”、“N＝2”和“N＝64”的子列。
“字节”列中的各行的值沿着该列向下增加。第二列、第三列和每一子列包括各行中加黑的圆，其用于可以由该字段生成的地址。值得注意的是，disp8字段、disp32字段和其中N＝1具有用于每一字节的加黑的点，且这些字节的范围表示这些字段按字节粒度递增。相反，N＝2列按两个字节递增，且因此仅具有用于在其范围内的每一其他字节的加黑的点；因而，与disp8字段相比，它具有较宽的范围但具有较粗的粒度，而在相同的时间它要求disp32字段的字节的四分之。N＝64列按64字节递增，且因此仅具有用于在其范围内的每一第64个字节的加黑的点；因而，与disp8字段和N＝2相比，它具有较宽的范围但具有较粗的粒度，而同时它同样要求disp32字段的字节的四分之一。
舍入字段表–图7A-B
图7A是阐释根据本发明的实施例可以由舍入控制字段254A指定的一组可能的操作的表。图7A示出包含β字段254的可能内容的第一列(该可能内容充当舍入控制字段254A且被分解成SAE字段256和舍入操作字段258)。
类似地，图7B是阐释根据本发明的实施例可以由舍入控制字段259A指定的一组可能的操作的表。在类B指令模板的情况中，不存在SAE字段256，且浮点异常抑制总是活动的。
注意，在其中一些指令已经允许静态地经由即时比特规定舍入模式的一种实施例中，即时比特比舍入模式操作字段258和259A优先。
数据类型
下表列出在此使用的一些示例性数据类型(其中的一些在 10中描述(参见数据转换规则(2010年8月17日))：
UNORM指示无符号归一化整数，这意味着对于n比特数，所有0意味着0.0f，且所有1意味着1.0f。表示从0.0f到1.0f均匀隔开的浮点值的序列，例如2比特UNORM表示0.0f、1/3、2/3和1.0f。
SNORM指示有符号归一化整数，意味着对于n比特2的补数，最大值意味着1.0f(例如5比特值01111映射到1.0f)，且最小值值意味着-1.0f(例如5比特值10000映射到-1.0f)。另外，第二最小值数映射到-1.0f(例如5比特值10001映射到-1.0f)。因而存在用于-1.0f的两种整数表示。存在用于0.0f的单个表示，以及用于1.0f的单个表示。这得到用于范围(-1.0f...0.0f)内的均匀隔开的浮点值的一组整数表示，且也得到用于范围(0.0f...1.0f)的数字的表示的补集。
如先前所描述的，SIMD技术尤其适用于可以逻辑上将寄存器中的比特分割成多个固定/一定大小的数据元素(其中的每一个表示不同的值)的处理器。这种类型的数据被称为经封装数据类型或向量数据类型，且这种数据类型的操作数被称为经封装数据操作数或向量操作数。通常，向量操作数的数据元素属于相同的数据类型；给定数据元素的数据类型被称为数据元素数据类型。在所有数据元素的数据元素数据类型相同时，那么，向量操作数可以被称为属于该数据类型(例如，在向量操作数的所有数据元素都是32比特浮点数据元素数据类型的情况下，则向量操作数可以被称为32比特浮点向量操作数)。
描述了支持单值数据元素数据类型和多值数据元素数据类型的本发明的实施例。单值数据元素数据类型在每一数据元素中存储单个值；在本发明的一些实施例中使用的单值数据元素数据类型的示例是32比特浮点、64比特浮点、32比特无符号整数、64比特无符号整数、32比特有符号整数和64比特有符号整数。多值数据元素数据类型在每一数据元素位置中存储其中包含多个值的分组；在本发明的一些实施例中使用的多值数据元素数据类型的示例是下面描述的经封装图形数据元素数据类型：
UNORM10A10B10C2D：三个UNORM10值和一个UNORM2值的32比特分组，从位于32b字段的最重要的比特的最后2b(10b)字段(例如，unorm2D[31-30]float 10C[29-20]float10B[20-10]float 10A[9-0]，其中D-A指定y插槽位置且前述名称/数字指示格式)开始。
FLOAT11A11B10C：两个FLOAT11值和一个FLOAT10值的32比特分组，从位于于高阶比特的最后一个(例如，float 10C[31-22]float 11B[21-11]float 11A[10-0])开始。
应注意，尽管上面的多值数据元素数据类型的分组中不同的值由不同数量的比特表示，但备选实施例可以具有不同的配置(例如，由不同的数量的比特的值表示的更多值，由相同数量的比特表示的所有值)。
尽管描述了支持单值数据元素数据类型和多值数据元素数据类型两者的实施例，但备选实施例可以支持一个或另一个。另外，尽管描述了利用某些数据类型的本发明的实施例，但本发明的备选实施例可以利用更多、更少或不同的数据类型。
数据变换字段表——图8A和8B
图8A-8B是阐释根据本发明的实施例可以由数据变换字段指定的一组可能的数据变换操作的表。两个表中的第一列阐释数据变换字段254B的内容的可能值；第二列阐释函数，且第三列阐释用法。
数据元素大小字段＝64比特——图8A
图8A是阐释根据本发明的实施例在数据元素宽度是64比特时可以由数据变换字段指定的一组可能的数据变换操作的表。该表被称为64比特寄存器SwizzUpConv调序原语，且它代表框418。记号法：dcba指示形成源中的一个256比特块的64比特元素(’a’为最不重要且’d’为最重要)，因此aaaa意味着源中的256比特块的最不重要的元素被复制到目的地中的相同的256比特块的所有四个元素；然后，对于源和目的地中的两个256比特块重复所叙述的模式。记号法’hgfe dcba’被用来指示完全源寄存器，其中’a’是最不重要的元素且’h’是最重要的元素。然而，由于每一256比特块对寄存器调序执行相同的置换，仅阐释了最不重要的块。
数据元素大小字段＝32比特——图8B
图8B是阐释根据本发明的实施例在数据元素宽度是32比特时可以由数据变换字段指定的一组可能的数据变换操作的表。该表被称为32比特寄存器SwizzUpConv调序原语且它代表框420。记号法：dcba指示形成源中的一个128比特块的32比特元素(’a’为最不重要且’d’为最重要)，因此aaaa意味着源中的128比特块的最不重要的元素被复制到目的地中的相同的128比特块的所有四个元素；然后，对源和目的地中的所有四个128比特块重复所叙述的模式。短语’ponm lkji hgfe dcba’被用来指示源寄存器，其中’a’是最不重要的元素且’p’是最重要的元素。然而，由于每一128比特块对寄存器调序执行相同的置换，仅示出最不重要的块。
图8B集中了两个示例性操作以便进一步阐释图8A-8B中所示出的全部操作的含义：图9中阐释的叉乘调序815和图10A中阐释的跨越4元素分组820广播元素。
示例性调序操作——图9
图9是阐释根据本发明的实施例的叉乘调序815的框图。图9示出源操作数900和目的地操作数910，两者均为512比特宽且被分成连续128块(称为分组位置3-0)，其中每一块被分成四个32比特数据元素(例如，源操作数900中的分组位置0的内容是D0 C0 B0 A0，而目的地操作数910中的分组位置0的内容是D0 A0 C0 B0。
示例性广播操作——图10A-10C
图10A是阐释根据本发明的实施例跨越4元素分组820广播元素的框图。图10A示出源操作数1000和目的地操作数1010，两者均为512比特宽且被分成连续的128块(称为分组位置3-0)，其中每一框被分成四个32比特数据元素(例如，源操作数1000中的分组位置0的内容是D0 C0 B0 A0，而目的地操作数1010中的分组位置0的内容是A0 A0 A0 A0；源操作数1000中的分组位置1的内容是D1 C1 B1 A1，而目的地操作数1010中的分组位置1的内容是A1 A1 A1 A1)。
尽管图10A是用于无存储器访问操作的示例广播，但图10B-10C是用于存储器访问操作的示例广播。在源存储器操作数包含少于总数量的元素时，它可以广播(被重复)以便形成有效的源操作数的完全数量的元素(对于32比特指令是16，对于64比特指令是8)。图12A-12D中提及了这些类型的广播操作。存在两种广播粒度：
1元素粒度，其中源存储器操作数的1个元素被广播16次，以便形成完全16元素有效源操作数(对于32比特指令)，或广播8次以便形成完全8元素有效源操作数(对于64比特指令)。图10B是阐释根据本发明的实施例对于32比特数据元素宽度广播1元素粒度的框图。图12B中将该操作的示例标记为1210。图10B示出具有一个32比特数据元素(A0)的源自存储器的源操作数1020以及为512比特宽且包含十六个32比特数据元素的目的地操作数1030(目的地操作数1030中所有数据元素都是A0)。1元素广播可用于混合向量和标量源的指令，其中各源中的一个跨越不同的操作是通用的。
4元素粒度，其中源存储器操作数的4元素广播4次，以便形成完全16元素有效源操作数(对于32比特指令)，或广播2次，以便形成完全8元素有效源操作数(对于64比特指令)。图10C是阐释根据本发明的实施例对于32比特数据元素广播4元素粒度的框图。图12B中将该操作的示例标记为1220。图10C示出具有四个32比特数据元素(D0 C0 B0 A0)的源自存储器的源操作数1040以及为512比特宽且被分成连续的128块(称为分组位置3-0)的目的地操作数1050，其中每一块被分成四个32比特数据元素(例如，目的地操作数1050的分组位置3-0的每一个中的内容是D0 C0 B0 A0)。在对经封装值(类似的色彩分量RGBA)的数组执行计算的场合，4到16广播对AOS(结构的数组)源代码非常有用；在这种情况中，当存在跨越向量指令的不同操作时使用通用分组时，4到16是有益的(16元素向量被认为是每个有4元素的4个分组的数组)。
基操作字段表——图11A和11B
操作码映射字段——图11A
图11A是阐释根据本发明的实施例可以由操作码映射字段指定的一组可能的操作码映射的表。第一列阐释操作码映射字段315的内容的可能的值；第二列暗示前导操作码字节，且第三列暗示是否出现即时。
前缀编码字段——图11B
图11B是阐释根据本发明的实施例可以由操作码映射字段指定的一组可能的前缀编码的表。第一列阐释前缀编码字段325的内容的可能的值；且第二列阐释该前缀的含义。
数据操纵字段表——图12-15
图12-15是阐释根据本发明的实施例的多组可能的数据操纵操作和广播操作的表，数据操纵操作和广播操作可以分别由数据操纵字段254C指定且对于图12A-D由广播字段257B指定。该表中的第一列阐释数据操纵字段254C的内容的可能的值；第二列阐释函数，且第三列阐释用法。
用于Load/OP的数据操纵字段表——图12A-12D
图12A-12D是阐释根据本发明的实施例的多组可能的数据操纵操作和广播操作的表，数据操纵操作和广播操作可以分别由用于load/op指令的数据操纵字段254C和广播字段257B指定。在图3A-D中的示例性专用向量友好指令格式的情况中，数据操纵字段254C是三比特字段且广播字段257B是一比特字段。在所阐释的实施例中，广播字段257B的内容在图12A-D中出现的表中前两行之间选择；换句话说，其内容在数据操纵字段254C中的000和001等效物之间选择。在图12A-D中使用仅包括该表的前两行的括号来阐释这一点。
图12A是阐释根据本发明的实施例在数据元素宽度是64比特时可以由数据操纵字段254C和广播字段257B指定为用于load/op int的一组可能的数据操纵操作的表。该表被称为64比特整数Load-op SwizzUpConvi64(四字元)调序/转换原语，且它代表框444A和框444B。
图12B是阐释根据本发明的实施例在数据元素宽度是32比特时可以由数据操纵字段254C和广播字段257B指定为用于load/op int的一组可能的数据操纵操作的表。该表被称为32比特整数Load-op SwizzUPConvi32调序/转换原语，且它代表框446A和框446B。
图12C是阐释根据本发明的实施例在数据元素宽度是64比特时可以由数据操纵字段254C和广播字段257B指定为用于load/op fp的一组可能的数据操纵操作的表。该表被称为64比特浮点Load-op SwizzUPConvf64调序/转换原语，且它代表框450A和框450B。
图12D是阐释根据本发明的实施例在数据元素宽度是32比特时可以由数据操纵字段254C和广播字段257B指定为用于load/op fp的一组可能的数据操纵操作的表。该表被称为32比特浮点Load-op SwizzUPConvf32调序/转换原语，且它代表框452A和框452B。
用于加载的数据操纵字段表——图13A-13D
图13A-13D是阐释根据本发明的实施例可以由数据操纵字段指定为用于加载指令的多组可能的数据操纵操作的表。
加载整数且数据元素大小字段＝64比特——图13A
图13A是阐释根据本发明的实施例在数据元素宽度是64比特时可以由数据操纵字段254C指定为用于加载int的一组可能的数据操纵操作的表。该表被称为UpConvi64，且它代表框456。
图13B是阐释根据本发明的实施例在数据元素宽度是32比特时可以由数据操纵字段254C指定为用于加载int的一组可能的数据操纵操作的表。该表被称为UpConvi32，且它代表框458。
图13C是阐释根据本发明的实施例在数据元素宽度是64比特时可以由数据操纵字段254C指定为用于load fp的一组可能的数据操纵操作的表。该表被称为UpConvf64，且它代表框462。
加载浮点且数据元素大小字段＝32比特——图13D
图13D是阐释根据本发明的实施例在数据元素宽度是32比特时可以由数据操纵字段254C指定为用于load fp的一组可能的数据操纵操作的表。该表被称为UpConvf32，且它代表框464。
在图13A-13D(load/op表)中的每一个中所指定的多组可能的数据操纵操作是相应的图12A-12D(加载表)中的那些的子集。具体地，各子集不包括广播操作。这样做是因为完全操作码字段274中的某些值(例如，指定聚集或广播操作的那些)不能与数据操纵字段254C中所指定的广播组合使用，且因而完全操作码字段274中的这样的值仅可以与图12A-12D(加载表)的加载一起使用。作为更具体的示例，如果完全操作码字段274中存在指定广播操作的值，则数据操纵字段254C不能也指示广播操作。尽管本发明的某些实施例包括带有单独的load/op和加载表的单独的load/op和加载操作，但备选实施例不需要具有这种强制机制(例如，它们可以仅支持load/op，它们可以仅支持加载，它们可以判断完全操作码字段274中的广播引起忽略数据操纵字段254C中的广播)。
图14A-14D是阐释根据本发明的实施例可以由数据操纵字段指定为用于存储指令的多组可能的数据操纵操作的表。
图14A是阐释根据本发明的实施例在数据元素宽度是64比特时可以由数据操纵字段254C指定为用于存储整数(store int)的一组可能的数据操纵操作的表。该表被称为DownConvi64，且它代表框470。
图14B是阐释根据本发明的实施例在数据元素宽度是32比特时可以由数据操纵字段254C指定为用于存储整数(store int)的一组可能的数据操纵操作的表。该表被称为DownConvi32，且它代表框472。
图14C是阐释根据本发明的实施例在数据元素宽度是64比特时可以由数据操纵字段254C指定为用于存储浮点数(store fp)的一组可能的数据操纵操作的表。该表被称为DownConvf64，且它代表框476。
图14D是阐释根据本发明的实施例在数据元素宽度是64比特时可以由数据操纵字段254C指定为用于存储浮点数(store fp)的一组可能的数据操纵操作的表。该表被称为DownConvf32，且它代表框478。
用于图形数据类型的数据操纵字段表——图15A-15C
图15A-15C是阐释根据本发明的实施例可以由数据操纵字段指定为用于对图形数据类型操作的指令的多组可能的数据操纵操作的表。
图15A是阐释根据本发明的实施例在数据元素宽度是32比特时可以由数据操纵字段254C指定为用于加载图形的一组可能的数据操纵操作的表。该表被称为UpConvg32，且它代表框480。
图15B是阐释根据本发明的实施例在数据元素宽度是32比特时可以由数据操纵字段254C指定为用于加载经封装图形的一组可能的数据操纵操作的表。该表被称为UpConvpg32，且它代表框482。
图15C是阐释根据本发明的实施例在数据元素宽度是32比特时可以由数据操纵字段254C指定为用于存储图形的一组可能的数据操纵操作的表。该表被称为UpConvg32，且它代表框484。
写掩码字段——图16A-D
图16A-16B阐释根据本发明的实施例的借助于不同的写掩码和相同的第二源和目的地执行的两个归并操作。图16A是阐释根据本发明的实施例在数据元素宽度是32比特时并且在第二源和目的地是相同的时使用写掩码寄存器K1中的写掩码来归并的示例性操作1600的框图。图16A示出源操作数1605；源/目的地操作数1610；掩码寄存器K1的内容1615(低16比特包括一和零的混合)；以及目的地操作数1620。掩码寄存器K1中的低16比特位置中的每一个对应于数据元素位置中的一个(K1[0]对应于数据元素位置0，K1[1]对应于数据元素位置1，等等)。对于目的地操作数1620中的每一数据元素位置，分别取决于掩码寄存器K1中相应的比特位置是零还是1，它包含源/目的地1610中该数据元素位置的内容或操作(被阐释为添加)的结果。在其他实施例中，用第二源操作数代替源/目的地操作数1610。在那些实施例中，从在其中掩码寄存器K1的相应的比特位置是零(如果有的话)的数据元素位置的那些中的操作以前，目的地操作数1620包含目的地操作数1620的内容，且包含其中掩码寄存器K1的相应比特位置是1(如果有的话)的数据元素位置的那些中的操作的结果。
如先前所描述的，本发明的一种实施例使用K0来指示不应当执行掩码。图16B阐释根据本发明的实施例在数据元素宽度是32比特时并且在第二源和目的地是相同的时使用全为1的硬布线的掩码来归并(硬布线的写掩码由指定写掩码寄存器k0的指令使用)的示例性操作1625的框图。除了用硬布线的掩码1630代替K1 1615且用目的地操作数1635代替目的地操作数1620之外，图16B与图16A相同。硬布线的掩码1630都是一，且因而目的地操作数1635包含表示操作的结果的数据元素。
图16C是阐释根据本发明的实施例对于8、16、32和64比特数据元素宽度写掩码寄存器中的比特与512比特向量的数据元素位置的对应关系的框图。具体地，阐释了64比特寄存器KN 1640，其中在数据元素宽度是8比特时使用了所有64比特，在数据元素宽度是16比特时仅使用了最不重要的32比特，在数据元素宽度是32比特时仅使用了最不重要的16比特，且在数据元素宽度是64比特时仅使用了最不重要的8比特。对于256比特向量，在数据元素宽度是8比特时仅使用了最不重要的32比特，在数据元素宽度是16比特时仅使用了最不重要的16比特，在数据元素宽度是32比特时仅使用了最不重要的8比特，且在数据元素宽度是64比特时仅使用了最不重要的4比特。对于128比特向量，在数据元素宽度是8比特时仅使用了最不重要的16比特，在数据元素宽度是16比特时仅使用了最不重要的8比特，在数据元素宽度是32比特时仅使用了最不重要的2比特，且在数据元素宽度是64比特时仅使用了最不重要的2比特。
给定掩码寄存器的值可以作为向量比较指令的直接结果而建立、从GP寄存器传递或作为两个掩码之间的逻辑操作的直接结果而计算。
图16D是阐释根据本发明的实施例在数据元素宽度是32比特时以及在第二源和目的地不同时使用写掩码寄存器K1中的写掩码来归并的示例性操作1660的框图。
图16E是阐释根据本发明的实施例在数据元素宽度是32比特时以及在第二源和目的地不同时使用写掩码寄存器K1中的写掩码来归零的示例性操作1666的框图。尽管仅相对于在目的地不同于源时的操作阐释归零操作，但在第二源和目的地相同时归零也起作用。
示例性模板和指令——图17-18
提供下列记号法以便介绍图17-18。
操作数记号法
向量操作数值记号法
SwizzUpConv、FullUpConv和DownConv函数约定
用于EVEX.U0的示例性指令编码——图17A-D
图17A阐释根据本发明的实施例来自示例性专用向量友好指令格式的字段的子集。具体地，图17A示出EVEX前缀302、实际操作码字段330和MOD R/M字段340。在这一实施例，格式字段240包含0x62以便指示该指令格式是向量友好指令格式。
图17B-17D均阐释根据本发明的实施例来自以图17A的专用向量友好指令格式编码的示例性专用向量友好指令的字段的子集。在图17B-17D的描述中，描述了一些字段的具体使用以便例示那些字段用于VADDPS指令的各种示例性配置的可能编码。在图17B-17D的每一个中，格式字段240包含0x62以便指示以向量友好指令格式编码该指令且实际操作码字段330包含VADDPS操作码。图17B-17D均阐释根据本发明的实施例的EVEX.U0类中的VADDPS指令的编码；图17B和图17C均阐释无存储器访问205指令模板中的VADDPS的EXEV.U0编码，而图17D阐释存储器访问220指令模板中的VADDPS的EVEX.U0编码。VADDPS指令将来自第一寄存器或存储器操作数(例如zmm3)的经封装的单精度浮点值添加到第二寄存器(例如zmm2)，并根据写掩码(例如k1)将结果存储在第三寄存器(例如zmm1)中。取决于指令的编码，这一指令允许各种舍入操作、数据变换操作或数据操纵操作。这一指令可以由下列指令助记符描述：EVEX.U0.NDS.512.0F 58/r VADDPS zmm1{k1},zmm2,Sf32(zmm3/mV){eh}。
图17B阐释无存储器访问、完全舍入控制类型操作210指令模板中的VADDPS指令的编码。数据元素宽度字段264是0，以便指示32比特数据元素宽度。类字段268(即EVEX.U)被设定为0，以便指示EVEX.U0类。α字段252被解释为RS字段252A(即EVEX.rs)且被设定为1(即RS字段252A.1)，以便选择舍入控制类型操作。由于α字段252充当RS字段252A.1，β字段254被解释为舍入操作字段258(即EVEX.r2-0)。具体地，EVEX.r2被解释为SAE字段256，而EVEX.r1-0充当舍入控制字段254A。修饰符字段246(即MODR/M.MOD 342)被设定为11，以便指示无存储器访问(即寄存器zmm3是第一源操作数而不是存储器操作数)。
图17C阐释无存储器访问、数据变换类型操作215指令模板中的VADDPS指令的编码。除了α字段252和β字段254之外，图17C的编码与图17B相同。α字段252被解释为RS字段252A(即EVEX.rs)且被设定为0(即RS字段252A.2)，以便选择数据变换类型操作。由于α字段252充当RS字段252A.2，β字段254被解释为数据变换字段254B(即EVEX.s2-0)。
图17D阐释存储器访问220指令模板中的VADDPS指令的编码。数据元素宽度字段264是0，以便指示32比特数据元素宽度。类字段268(即EVEX.U)被设定为0，以便指示EVEX.U0类。α字段252被解释为驱逐提示字段252B(即EVEX.EH)。β字段254被解释为数据操纵字段254C(即EVEX.s2-0)。修饰符字段246(即MODR/M.MOD 342)被设定为00、01或10，以便指示第一源操作数是存储器操作数；在图17D中这被示出为(即除了11之外的任何输入)。
用于EVEX.U1的示例性指令编码——图18A-18F
图18A阐释根据本发明的实施例来自示例性专用向量友好指令格式的字段的子集。具体地，图18A示出EVEX前缀302、实际操作码字段330和MOD R/M字段340。在这一实施例，格式字段240包含0x62，以便指示该指令格式是向量友好指令格式。
图18B-18F均阐释根据本发明的实施例来自以图18A的专用向量友好指令格式编码的示例性专用向量友好指令的字段的子集。在图18B-18F的描述中，描述了一些字段的具体使用以便例示那些字段用于VADDPS指令的各种示例性配置的可能编码。在图18B-18F的每一个中，格式字段240包含0x62以便指示以向量友好指令格式编码该指令且实际操作码字段330包含VADDPS操作码。图18B-18F均阐释根据本发明的实施例的EVEX.U1类中的VADDPS指令的编码；图18B-18E均阐释无存储器访问205指令模板中的VADDPS的EXEV.U1编码，而图18F阐释存储器访问220指令模板中的VADDPS的EVEX.U1编码。
图18B阐释无存储器访问、写掩码控制、部分舍入控制类型操作212指令模板中的VADDPS指令的编码。数据元素宽度字段264是0，以便指示32比特数据元素宽度。类字段268(即EVEX.U)被设定为1，以便指示EVEX.U1类。α字段252被解释为写掩码控制字段252C(在归并或归零写掩码之间选择)。β字段254的最不重要的比特被解释为RL字段257A且被设定为1，以便指示部分舍入类型操作(即舍入257A.1)。β字段254的两个最重要的比特被解释为舍入操作字段259A。修饰符字段246(即MODR/M.MOD 342)被设定为11，以便指示无存储器访问(即寄存器zmm3是第一源操作数而不是存储器操作数)。在这种编码中，VADDPS指令将来自第一寄存器(例如zmm3)的经封装单精度浮点值添加到第二寄存器(例如zmm2)，并根据写掩码(例如k1)将经舍入的结果存储到第三寄存器(例如zmm1)。这可以由下列助记符描述：用于归零写掩码的EVEX.U1.NDS.512.0F.W0 58/r VADDPS zmm1{k1}{z},zmm2,zmm3{er}，且用于归并写掩码的不带有{z}的相同助记符。尽管这一部分中在下面示出的其他助记符全都包括{z}，但应理解，不带有{z}的相同助记符类似地也是可能的。
图18C-18E均阐释无存储器访问、写掩码控制、VSIZE类型操作217指令模板中的VADDPS指令的编码。除了β字段之外，图18C-18E的编码与图17B相同。在图18C-18E中的每一个中，β字段254的最不重要的比特被解释为RL字段257A且被设定为0，以便指示VSIZE类型操作257A.2。β字段254的两个最重要的比特被解释为向量长度字段259B。
在图18C中，向量长度字段259B被设定为10，以便指示512比特的向量大小。在图18D中，向量长度字段259B被设定为01，以便指示256比特的向量大小。在图18E中，向量长度字段259B被设定为00，以便指示128比特的向量大小。在这种编码中，VADDPS指令将来自第一寄存器(例如zmm3)的经封装单精度浮点值添加到第二寄存器(例如zmm2)，并根据写掩码(例如k1)将结果存储在第三寄存器(例如zmm1)中。图18C可以由下列助记符描述：EVEX.U1.NDS.512.0F.W0 58/r VADDPS zmm1{k1}{z},zmm2,zmm3。图18D可以由下列助记符描述：EVEX.U1.NDS.256.0F.W0 58/r VADDPS ymm1{k1}{z},ymm2,ymm3。图18E可以由下列助记符描述：EVEX.U1.NDS.128.0F.W0 58/r VADDPS xmm1{k1}{z},xmm2,xmm3。
图18F阐释存储器访问、写掩码控制227指令模板中的VADDPS指令的编码。数据元素宽度字段264是0，以便指示32比特数据元素宽度。类字段268(即EVEX.U)被设定为1，以便指示EVEX.U1类。α字段252被解释为写掩码控制字段252C(在归并或归零写掩码之间选择)。β字段254的最不重要的比特被解释为广播字段257B。β字段254的两个最重要的比特被解释为向量长度字段259B。修饰符字段246(即MODR/M.MOD 342)被设定为00、01或10，以便指示第一源操作数是存储器操作数；在图18F中这被示出为(即除了11之外的任何输入)。在这种编码中，VADDPS指令将可以在加载时广播的、来自存储器操作数的经封装单精度浮点值添加到第一寄存器(例如zmm2)，并根据写掩码(例如k1)将结果存储在第二寄存器(例如zmm1)。在向量长度字段指示512比特的向量时，这可以由下列助记符描述：EVEX.U1.NDS.512.0F.W0 58/r VADDPS zmm1{k1}{z},zmm2,B32(mV)。在向量长度字段指示256比特的向量时，这可以由下列助记符描述：EVEX.U1.NDS.256.0F.W0 58/r VADDPS ymm1{k1}{z},ymm2,B32(mV)。在向量长度字段指示128比特的向量时，这可以由下列助记符描述：EVEX.U1.NDS.128.0F.W0 58/r VADDPS xmm1{k1}{z},xmm2,B32(mV)。
示例性偏移量8*N值
在本发明的一种实施例中，取决于所使用的指令模板和下面描述的其他因素，基于基操作字段、数据元素宽度字段和增加操作字段中的两个或更多个的内容，确定存储器访问大小N。在本发明的一种实施例中，对于U＝0(类A)，下表示出存储器中所访问的向量(或元素)的大小，且类似地示出用于经压缩位移量的位移因子(disp8*N)。注意，一些指令以元素粒度而不是在存储器的级别的完全向量粒度工作，且因此应使用下表中的“元素级别”列。函数列的标签(例如，U/Si64)表示由基操作字段(例如，U/Si表示load int和load/opint)和数据元素宽度(例如，64是64比特数据元素宽度)指定的存储器访问类型。这一列中的值是图3的实施例中的数据操纵字段254C的可能的值。参见图4B，各种存储器访问类型被示出为(在一些情况中通过数据元素宽度判决)流动到它们的数据操纵图12A-15C；各种表12A-15C驱动N的值的选择，且因而根据需要被放置在列2和3上。作为示例，load/op int 64比特数据元素宽度存储器访问操作流到图12A，在此处数据操纵字段254C的内容被用来选择数据操纵操作(如图12A中所述)和值N(如下面所指示的)两者。作为另一示例，load int64比特数据元素宽度存储器访问操作(其指示基操作字段242中的广播)流到图13A，在此处数据操纵字段254C的内容被用来选择数据操纵操作(如图13A中所述，它不包括广播数据变换)和值N(如下面所指示)两者。因而，第二列用于其基操作字段242不指定广播或元素级别存储器访问的指令；第三列的第一子列用于其基操作字段242指定广播但是不指定元素级别存储器访问的指令；且第三列的第二子列用于其基操作字段242指定广播或元素级别存储器访问的指令。
SwizzleUpConverti64和UpConverti64
SwizzleUpConverti32和UpConverti32
SwizzleUpConvertf64和UpConvertf64
SwizzleUpConvertf32和UpConvertf32
DownConversioni64
DownConversioni32
DownConversionf64
DownConversionf32
UpConvertg32
UpConvertpg32
DownConversiong32
在本发明的一种实施例中，对于U＝1(类B)，通过结合存储器访问大小N来使用disp8，各种指令具有使用经压缩位移量的能力，对于不同类型的指令，基于以下来确定存储器访问大小N：向量长度(通过向量长度字段259B的内容来确定)、向量操作的类型以及是否正在执行广播(基操作字段242和/或广播字段257B的值)和数据元素宽度(通过如图4E中所描述的实际操作码字段330和/或数据元素宽度字段264的内容来确定)。通常，存储器访问大小N对应于存储器输入中的字节的数量(例如，在访问完全512比特存储器向量时是64)。在本发明的一种实施例中，下面的第一表解释下面的第二表中所使用的一些术语，且下面的第二表给出对于各种类型的指令的值N。下面各表中的元组是存储器中的经封装数据结构。
保存比特
而且，在本发明的一些实施例中，不同的处理器或在处理器内的不同核心可以仅支持类A、仅支持类B或支持这两类。举例来说，预期用于通用计算的高性能通用乱序核心可以仅支持类B，预期主要用于图形和/或科学(吞吐量)计算核心可以仅支持类A，且预期用于两者的核心可以支持两者(当然，具有来自这两个类的模板和指令但不是来自这两个类的所有模板和指令的某种混合的核心落在本发明的范围内)。而且，单个处理器可以包括多个核心，其中的所有核心都支持相同的类或其中不同的核心支持不同的类。举例来说，在带有单独的图形和通用核心的处理器中，预期主要用于图形和/或科学计算的图形核心中的一个可以仅支持类A，而通用核心中的一个或多个可以是预期用于仅支持类B的通用计算的高性能通用乱序核心。不具有分离的图形核心的另一处理器可以包括支持类A和类B两者的一个或多个通用有序或乱序核心。当然，在本发明的不同的实施例中，来自一个类的特征也可以在其他类中实现。用高级语言编写的程序将被放置(例如，被即时编译或静态编译)在多种不同的可执行形式，包括：1)目标处理器所支持的用于执行的仅具有(各)类的指令的形式；或2)具有使用所有类的指令的不同组合编写的备选例程且具有基于当前执行代码的处理器所支持的指令选择例程以便执行的控制流代码的形式。
对于加载、广播和插入，本发明的一种实施例借助于基操作字段实现不同版本的广播，且因而不需要广播字段257B。对于字节/字操作，本发明的一种实施例不支持带有广播字段257B的广播，这是因为支持这种特征的硬件成本当前不合理。对于聚集(这是一种类型的加载)，本发明的一种实施例借助于基操作字段实现不同版本的广播，且因而不需要广播字段257B。对于分散、提取和存储，一种实施例不支持带有广播字段257B的广播，这是因为这些类型的指令具有寄存器源(不是存储器源)和存储器目的地，且仅在存储器是源时广播才是有意义的。聚集指令的掩码是完成掩码；且因而归并写掩码操作是当前所期望的操作。对存储、分散或提取执行归零写掩码将归零存储器中的位置——这是通常不使用向量存储、分散或提取的操作。作为比较，在本发明的一种实施例中，归零写掩码将是不正常的，这是由于如果比较结果是否定的(例如，在平等比较的情况中所比较的两个元素不相等)则比较已经写0，且因而可以干扰如何解释比较结果。
示例性流水线——图19-22
图19-22是阐释根据本发明的实施例在四个示例性处理器流水线的不同阶段中利用图2A中的指令模板的哪些字段的框图。应注意，在所要求的理解水平上，所阐释的流水线阶段和它们的函数是公知的。图19-22中的每一个包括A、B和C图，A、B和C图分别阐释无存储器访问、完全舍入控制类型操作210指令模板；无存储器访问、数据变换类型操作215指令模板；以及存储器访问225/230指令模板。尽管图19-22中的每一个示出不同的示例性流水线，但在A-C图的每一个中对于每一图号示出相同的流水线。例如，图19A示出无存储器访问、完全舍入控制类型操作210指令模板和第一示例性指令流水线；图19B示出无存储器访问数据变换类型操作215以及与图19A中相同的示例性流水线；而图20A示出无存储器访问、完全舍入类型控制操作210指令模板和第二示例性处理器流水线。
图19-22分别阐释处理器流水线1900、处理器流水线2000、处理器流水线2100和处理器流水线2200。跨越不同的示例性流水线，流水线阶段名称是相同的，为便于理解使用了相同的标号；然而，这不暗示跨越不同的示例性流水线的相同名称的流水线阶段是相同的，只是它们执行相似的操作(但它可以包括更多或更少的子操作)。
示例性普通流水线——图19
处理器流水线1900表示普通处理器流水线，且因而它包括提取阶段1910、解码阶段1920、寄存器读/存储器读阶段1930、数据变换阶段1940、执行阶段1950和回写/存储器写阶段1960。
括号和从指令模板到处理器流水线阶段的带箭头线条阐释由流水线阶段中的不同阶段所利用的字段。例如，在图19A中，所有字段均被解码阶段1920利用；寄存器索引字段244被寄存器读/存储器读阶段1930利用；基操作字段292、rs字段252A(舍入252A.1)、SAE字段256、舍入操作字段258和数据元素宽度字段264被执行阶段1950利用；数据元素宽度字段264也被回写/写存储器阶段1960利用；并且写掩码字段270被执行阶段1950或回写/存储器写阶段1960使用(可选地在两个不同的阶段中使用写掩码字段270表示，写掩码字段可以禁止在执行阶段1950中对已掩码数据元素的操作的执行(由此阻止在写/存储器写阶段1960中更新那些数据元素位置)，或者执行阶段1950可以执行该操作，且在写/存储器写阶段1960期间应用写掩码，以便防止已掩码数据元素位置的更新)。
应注意，带箭头的线条并不必定表示由不同的字段利用的仅有阶段，而是表示该字段将可能具有最大影响的场合。如在A和B图之间，应注意，主要差异在于：增加操作字段250被执行阶段1950用于舍入操作；增加操作字段250被数据变换阶段1940用于数据变换类型操作；且从数据元素宽度字段264到执行阶段1950的线条被移动到数据变换阶段1940。图19C示出基操作字段242替代地去往寄存器读/存储器读阶段1930；增加操作字段250的EH字段252B被寄存器读/存储器读阶段1930利用；比例字段260、位移量字段262A/位移因子字段262B、写掩码字段270和数据元素宽度字段264可选地被寄存器读/存储器读阶段1930或回写/存储器写1960利用，这取决于它是存储器读操作还是存储器写操作。由于流水线阶段将利用立即数字段272是公知的，为了不模糊本发明，不表示用于该字段的映射。
示例性有序流水线——图20
处理器流水线2000表示有序处理器流水线，且具有与处理器流水线1900相同的已命名流水线阶段，但在提取阶段1910和解码阶段1920之间插入长度解码阶段2012。
图20A-20C的映射图19A-19C中的那些基本相同。
第一示例性乱序流水线——图21
处理器流水线2100表示具有与处理器流水线2000相同的已命名流水线阶段的第一示例性乱序流水线，但也具有以下：1)在解码阶段1920和寄存器读/存储器读阶段1930之间插入的分配阶段2122、重命名阶段2124和调度阶段2126；以及2)在写回/存储器写阶段1960之后添加的重新排序缓冲器(rob)读阶段2162、异常处理阶段2164和提交阶段2166。
在图21A-21C中，各映射通常与图20A-20C中的映射相同，但有以下例外：1)寄存器索引字段244和修饰符字段246被重命名阶段2124利用；2)仅在图21A中，写掩码字段270也可选地被异常处理阶段2164用来在已掩码数据元素位置上抑制异常；以及3)仅在图21A中，取决于将在何处抑制浮点异常，SAE字段256可选地被执行阶段1950和异常处理阶段2164使用。
第二示例性乱序流水线——图22
处理器流水线2200表示与处理器流水线2100相同的已命名流水线阶段的第二示例性乱序流水线，但有以下例外：数据变换和执行阶段已经被合并，以便形成执行/数据变换阶段2245。
图22A-22C中的映射与图21A-21C中的那些基本相同，但有以下例外：分离地去往数据变换阶段1940和执行阶段1950的映射替代地去往执行/数据变换阶段2245。
示例性流水线上的类B指令模板
下表阐释根据本发明的实施例如何修改图19-22以便容纳图2B中的指令模板的字段。
解码阶段1920
各种不同的公知的解码单元可以被用于解码阶段1920。例如，解码单元可以将每一宏指令解码单个宽的微指令。作为另一示例，解码单元可以将一些宏指令解码成单个宽的微指令，但将其他宏指令解码成多个宽的微指令。作为尤其适用于乱序处理器流水线的另一示例，解码单元可以将每一宏指令解码成一个或多个微操作，其中可以乱序发起每一微操作且乱序执行。
还应注意，解码单元可以被实现为带有一个或多个解码器，且每一解码器可以被实现为可编程逻辑阵列(PLA)，如本领域中公知的。作为示例，给定的解码单元可以：1)具有将不同的宏指令引导到不同的解码器的导引逻辑；2)可以解码指令集的子集(但该子集以外的由第二、第三和第四解码器解码)且每次生成两个微码的第一解码器；3)均可以仅解码整个指令集的子集且每次生成仅一个微码的第二、第三和第四解码器；4)可以仅解码整个指令集的子集且每次生成四个微码的微定序器ROM；以及5)确定将谁的输出提供给微操作队列的由解码器和微定序器ROM馈入的多路复用逻辑。解码器单元的其他实施例可以具有解码更多或更少的指令和指令子集的更多或更少的解码器。例如，一种实施例可以具有均可以每次生成两个微操作的第二、第三和第四解码器；且可以包括每次生成八个微操作的微定序器ROM。
示例性处理器架构——图23-24
示例性有序处理器架构——图23A-23B
图23A-B阐释示例性有序处理器架构的框图。这一示例性实施例是围绕增加了宽向量处理器(VPU)的有序CPU核心的多个例示而设计的。取决于确切的应用，各核心通过高带宽互连网络与某种固定功能逻辑、存储器I/O接口以及其他必要的I/O逻辑通信。例如，这一实施例作为独立GPU的实现将通常包括PCIe总线。
图23A是根据本发明的实施例的单个CPU核心的框图，以及它到片上互连网络2302的连接和它的2级(L2)高速缓存2304的本地子集。指令解码器2300支持带有包括专用向量指令格式300的扩展的x86指令集。尽管在本发明的一种实施例中，(为了简化设计)标量单元2308和向量单元2310使用不同的寄存器集(分别是标量寄存器2312和向量寄存器2314)，并且将在它们之间传输的数据写到存储器且然后从1级(L1)高速缓存2306读回，但本发明的备选实施例可以使用不同的方法(例如，使用单个寄存器集或包括允许在两个寄存器组之间传递数据而无需写回和读回的通信路径)。
L1高速缓存2306允许低延迟访问将存储器高速缓存成标量和向量单元。连同以向量友好指令格式的加载操作指令一起，这意味着L1高速缓存2306可以在某种程度上被看作是类似于扩展寄存器组。这显著地改善多种算法尤其是带有驱逐提示字段252B的算法的性能。
L2高速缓存2304的本地子集是分割成分离的本地子集(每个CPU核心一个子集)的全局L2高速缓存的部分。每一CPU具有到其自己的L2高速缓存2304的本地子集的直接访问路径。CPU核心读取的数据被存储在其L2高速缓存子集2304中且可以快速地访问，与其他CPU访问它们自己的本地L2高速缓存子集并行进行。CPU核心写入的数据被存储在其自己的L2高速缓存子集2304中且如果必要的话从其他子集清除掉。环状网络确保共享数据的相干性。
图23B是根据本发明的实施例的图23A中的CPU核心的部分的分解图。图23B包括L1高速缓存2304的L1数据高速缓存2306A部分，以及关于向量单元2310和向量寄存器2314的更多细节。具体地，向量单元2310是16比特宽的向量处理单元(VPU)(参见16比特宽的ALU2328)，其执行整数、单精度浮点数和双精度浮点数指令。VPU借助于调序单元2320支持调序寄存器输入、借助于数字转换单元2322A-B支持数字转换以及借助于复制单元2324支持对存储器输入的复制。写掩码寄存器2326允许推断所得到的向量写入。
可以以各种方式调序寄存器数据，例如以便支持矩阵乘法。可以跨越VPU通道复制来自存储器的数据。这是图形和非图形并行数据处理两者中的通用操作，它显著地增加高速缓存效率。
环状网络是双向的，以便允许诸如CPU核心、L2高速缓存及其他逻辑块等的代理在芯片内相互通信。每一环状数据路径是每个方向512比特宽。
示例性乱序架构——图24
图24是阐释根据本发明的实施例的示例性乱序架构的框图。具体地，图24阐释已经被修改为合并向量友好指令格式及其执行的公知的示例性乱序架构。在图24中，箭头指示在两个或更多个单元之间的耦合，且箭头的方向指示在那些单元之间的数据流的方向。图24包括被耦合到执行引擎单元2410和存储器单元2415的前端单元2405；执行引擎单元2410还被耦合到存储器单元2415。
前端单元2405包括被耦合到2级(L2)分支预测单元2422的1级(L1)分支预测单元2420。L1和L2分支预测单元2420和2422被耦合到L1指令高速缓存单元2424。L1指令高速缓存单元2424被耦合到指令转换后备缓冲器(TLB)2426，指令转换后备缓冲器(TLB)2426还被耦合到指令提取和预解码单元2428。指令提取和预解码单元2428被耦合到指令队列单元2430，指令队列单元2430还被耦合解码单元2432。解码单元2432包括复杂解码器单元2434和三个简单解码器单元2436、2438和2440。解码单元2432包括微代码ROM单元2442。解码单元2432可以如先前上面在解码阶段部分所描述那样操作。L1指令高速缓存单元2424还被耦合到存储器单元2415中的L2高速缓存单元2448。指令TLB单元2426还被耦合到存储器单元2415中的二级TLB单元2446。解码单元2432、微代码ROM单元2442和循环流检测器单元2444均被耦合到执行引擎单元2410中的重命名/分配器单元2456。
执行引擎单元2410包括被耦合到隐退单元2474和统一调度程序单元2458的重命名/分配器单元2456。隐退单元2474还被耦合到执行单元2460且包括重新排序缓冲器单元2478。统一调度程序单元2458还被耦合到物理寄存器组单元2476，物理寄存器组单元2476被耦合到执行单元2460。物理寄存器组单元2476包括向量寄存器单元2477A、写掩码寄存器单元2477B和标量寄存器单元2477C；这些寄存器单元可以提供向量寄存器510、向量掩码寄存器515和通用寄存器525；且物理寄存器组单元2476可以包括未示出的附加寄存器组(例如，在MMX上别名为经封装整数平坦的寄存器组550的标量浮点栈区寄存器组545)。执行单元2460包括三个混合的标量和向量单元2462、2464和2472；加载单元2466；存储地址单元2468；存储数据单元2470。加载单元2466、存储地址单元2468和存储数据单元2470还分别进一步被耦合到存储器单元2415中的数据TLB单元2452。
存储器单元2415包括二级TLB单元2446，二级TLB单元2446是被耦合到数据TLB单元2452。数据TLB单元2452被耦合到L1数据高速缓存单元2454。L1数据高速缓存单元2454还被耦合到L2高速缓存单元2448。在一些实施例中，L2高速缓存单元2448还被耦合到在存储器单元2415中和/或在存储器单元2415外的L3和更高的高速缓存单元2450。
作为示例，示例性乱序架构可以如下实现进程流水线2200：1)指令提取和预解码单元2428执行提取阶段1910和长度解码阶段2012；2)解码单元2432执行解码阶段1920；3)重命名/分配器单元2456执行分配阶段2122和重命名阶段2124；4)统一调度程序2458执行调度阶段2126；5)物理寄存器组单元2476、重新排序缓冲器单元2478和存储器单元2415执行寄存器读/存储器读阶段1930；执行单元2460执行执行/数据变换阶段2245；6)存储器单元2415和重新排序缓冲器单元2478执行回写/存储器写阶段1960；7)隐退单元2474执行ROB读2162阶段；8)在异常处理阶段2164中可以涉及各种单元；以及9)隐退单元2474和物理寄存器组单元2476执行提交阶段2166。
示例性单核心和多核心处理器——图29
图29是根据本发明的实施例带有集成的存储器控制器和图形的单核心处理器和多核心处理器2900的框图。图29中的实线盒阐释带有单个核心2902A、系统代理2910、一组一个或多个总线控制器单元2916的处理器2900，而可选增加的虚线盒阐释带有多个核心2902A-N、系统代理单元2910中的一组一个或多个集成的存储器控制器单元2914和集成的图形逻辑2908的备选处理器2900。
存储器分层包括在核心内的一个或多个级别的高速缓存、一组或一个或多个共享的高速缓存单元2906和耦合至一组集成的存储器控制器单元2914的外部存储器(未示出)。一组共享的高速缓存单元2906可以包括一个或多个中级高速缓存，例如2级(L2)、3级(L3)、4级(L4)或其他级别的高速缓存、末级高速缓存(LLC)和/或其组合。尽管在一种实施例中基于互连单元2912的环互连集成的图形逻辑2908、一组共享的高速缓存单元2906和系统代理单元2910，但备选实施例可以将任何数量的公知技术用来互连这样的单元。
在一些实施例中，核心2902A-N中的一个或多个能够被多线程化。系统代理2910包括协调和操作核心2902A-N的那些组件。系统代理单元2910可以包括例如功率控制单元(PCU)和显示单元。PCU可以是用于调节核心2902A-N和集成的图形逻辑2908的功率状态所需要的逻辑和组件或包括这样的逻辑和组件。显示单元用于驱动一个或多个外部连接的显示器。
在架构和/或指令集方面，核心2902A-N可以是同质或异质的。例如，核心2902A-N中的一些可以是有序的(例如，类似于图23A和23B中所示出的)而其他是乱序的(例如，类似于图24中所示出的)。作为另一示例，核心2902A-N中的两个或更多个能够执行相同的指令集，而其他仅能够执行该指令集的子集或不同的指令集。各核心中的至少一个能够执行在此描述的向量友好指令格式。
处理器可以是通用处理器，例如核心TM i3、i5、i7、2Duo和Quad、XeonTM或安腾处理器，这些处理器可从加利福尼亚州圣克拉拉市英特尔公司商购。替代地，处理器可以来自另一公司。处理器可以是专用处理器，诸如例如网络或通信处理器、压缩引擎、图形处理器、协处理器、嵌入式处理器等等。处理器可以在一个或多个芯片上实现。处理器2900可以是利用诸如例如BiCMOS、CMOS或NMOS之类的多种工艺技术中的任何一种工艺技术的一个或多个基片的部分和/或可以在其上实现。
示例性计算机系统和处理器——图25-28
图25-27是适于包括处理器2900的示例性系统，而图28是可以包括核心2902中的一个或多个的示例性片上系统(SoC)。本领域中已知用于膝上型计算机、台式机、手持式PC、个人数字助理、工程工作站、服务器、网络设备、网络集线器、交换机、嵌入式处理器、数字信号处理器(DSP)、图形设备、视频游戏设备、机顶盒、微控制器、蜂窝式电话、便携式媒体播放器、手持式和各种其他电子设备的其他系统设计和配置也是合适的。通常，能够合并在此公开的处理器和/或其他执行逻辑的多种多样的系统或电子设备往往是适用的。
现在参见图25，所示出的是根据本发明的一种实施例的系统2500的框图。系统2500可以包括一个或多个处理器2510、2515，它们被耦合到图形存储器控制器中枢(GMCH)2520。在图25中用虚线指示附加处理器2515的可选属性。
每一处理器2510、2515可以是某种版本的处理器2900。然而，应注意，集成图形逻辑和集成存储器控制单元存在于处理器2510、2515中是不太可能的。
图25阐释GMCH 2520可以被耦合到存储器2540，存储器2540可以是例如动态随机存取存储器(DRAM)。对于至少一种实施例，DRAM可以与非易失性高速缓存相关联。
GMCH 2520可以是芯片组或芯片组的部分。GMCH 2520可以与处理器2510、2515通信并控制在处理器2510、2515和存储器2540之间的交互。GMCH 2520也可以充当在处理器2510、2515和系统2500的其他元件之间的加速总线接口。对于至少一种实施例，GMCH 2520经由诸如前端总线(FSB)2595等的多点总线与处理器2510、2515通信。
此外，GMCH 2520被耦合到显示器2545(例如平板显示器)。GMCH 2520可以包括集成图形加速器。GMCH 2520还被耦合到输入/输出(I/O)控制器中枢(ICH)2550，输入/输出(I/O)控制器中枢(ICH)2550可以被用来将各种外围设备耦合到系统2500。例如在图25的实施例中示出的是外部图形设备2560以及另一外围设备2570，外部图形设备2560可以是被耦合到ICH 2550的单独的图形设备。
替代地，附加的或不同的处理器也可以出现在系统2500中。例如，附加处理器2515可以包括与处理器2510相同的附加处理器、对处理器2510来说是异质或非对称的附加处理器、加速器(诸如例如图形加速器或数字信号处理(DSP)单元)、现场可编程门阵列或任何其他处理器。在包括架构特性、微架构特性、热消耗特性、功率消耗特性等等的品质指标谱(spectrum of metrics of merit)方面，在物理资源2510、2515之间可以存在各种差异。这些差异可以有效地表明它们本身在处理元件2510、2515当中的非对称性和多机种性。对于至少一种实施例，各种处理元件2510、2515可以驻留在相同的芯片封装中。
现在参见图26，所示出的是根据本发明的实施例的第二系统2600的框图。如图26中所示出的，多处理器系统2600是点对点互连系统，且包括经由点对点互连2650耦合的第一处理器2670和第二处理器2680。如图26中所示出的，处理器2670和2680中的每一个可以是某种版本的处理器2900。
备选地，处理器2670、2680中的一个或多个可以是不同于处理器的元件，例如加速器或现场可编程门阵列。
尽管被示出为仅带有两个处理器2670、2680，但应理解，本发明的范围不限于此。在其他实施例中，一个或多个附加处理元件可以出现在给定的处理器中。
处理器2670可以还包括集成的存储器控制器中枢(IMC)2672和点对点(P-P)接口2676和2678。类似地，第二处理器2680可以包括IMC 2682和P-P接口2686和2688。处理器2670、2680可以使用PtP接口电路2678、2688经由点对点(PtP)接口2650交换数据。如图26中所示出，IMC 2672和2682将处理器耦合到各自的存储器，即存储器2632和存储器2634，存储器2642和存储器2644可以是本地附加到各自的处理器的主存储器的部分。
处理器2670、2680均可以使用点对点接口电路2676、2694、2686、2698经由单独的P-P接口2652、2654与芯片组2690交换数据。芯片组2690也可以经由高性能图形接口2639与高性能图形电路2638交换数据。
共享的高速缓存(未示出)可以被包括在任一处理器中，或者在两个处理器外但经由P-P互连与各处理器连接，以使得如果处理器被置于低功率模式则处理器中的任一个或两者的本地高速缓存信息可以被存储在共享的高速缓存中。
芯片组2690可以经由接口2696耦合到第一总线2616。在一种实施例中，第一总线2616可以是外围组件互连(PCI)总线，或诸如PCI Express总线或另一第三代I/O互连总线等的总线，尽管本发明的范围不限于此。
如图26中所示出，各种I/O设备2614可以被耦合到第一总线2616以及总线桥2618，总线桥2618将第一总线2616耦合到第二总线2620。在一种实施例中，第二总线2620可以是低针数(LPC)总线。在一种实施例中，各种设备可以被耦合到第二总线2620，这些设备包括例如键盘/鼠标2622、通信设备2626和诸如盘驱动器或其他大容量存储设备等的数据存储单元2628，数据存储单元2628可以包括代码2630。进一步，音频I/O 2624可以被耦合到第二总线2620。注意，其他架构是可能的。例如，代替图26的点对点架构，系统可以实现多点总线或其他这样的架构。
现在参见图27，所示出的是根据本发明的实施例的第三系统2700的框图。图26和27中类似的元件带有类似的标号；且图27中已经忽略图26的某些方面，以便避免模糊图27的其他方面。
图27阐释处理元件2670、2680分别可以包括集成存储器和I/O控制逻辑(“CL”)2672和2682。对于至少一种实施例，CL 2672、2682可以包括存储器控制器中枢逻辑(IMC)，例如以上结合图29和26所描述的。另外，CL 2672、2682也可以包括I/O控制逻辑。图27阐释不仅是存储器2632、2634被耦合到CL 2672、2682，I/O设备2714也被耦合到控制逻辑2672、2682。旧版I/O设备2715被耦合到芯片组2690。
现在参见图28，所示出的是根据本发明的实施例的SoC 2800的框图。图29中类似的元件带有类似的标号。而且，虚线盒是关于更多高级的SoC的可选特征。在图28中，互连单元2802被耦合到：包括一组一个或多个核心2902A-N和共享高速缓存单元2906的应用处理器2810；系统代理单元2910；总线控制器单元2916；集成存储器控制器单元2914；一组或一个或多个媒体处理器2820，它可以包括集成图形逻辑2908、用于提供静态图像和/或摄像机功能性的图像处理器2824、用于提供硬件音频加速的音频处理器2826以及用于提供视频编码/解码加速的视频处理器2828；静态随机存取存储器(SRAM)单元2830；直接存储器访问(DMA)单元2832；以及用于耦合到一个或多个外部显示器的显示单元2840。
在此公开的机制的实施例可以用硬件、软件、固件或这样的实现方法的组合实现。本发明的实施例可以被实现为在包括至少一个处理器、存储系统(包括易失性和非易失性存储器和/或存储元素)、至少一个输入设备和至少一个输出设备的可编程系统上执行的计算机程序或程序代码。
诸如图26中所阐释的代码2630等的程序代码可以被应用到输入数据以执行在此描述的函数并生成输出信息。输出信息可以用已知的方式被应用到一个或多个输出设备。为了本申请的目的，处理系统包括具有诸如例如数字信号处理器(DSP)、微控制器、专用集成电路(ASIC)或微处理器等的处理器的任何系统。
程序代码可以用高级过程语言或面向对象编程语言实现以便与处理系统通信。如果期望的话，程序代码也可以用汇编语言或机器语言实现。事实上，在此描述的机制不限于任何特定编程语言的范围。在任何情况中，语言可以是编译语言或解释语言。
至少一种实施例的一个或多个方面可以由被存储在机器可读介质上的代表性指令实现，代表性指令表示在处理器内的各种逻辑，这些逻辑在由机器读取时引起机器组合逻辑执行在此描述的技术。被称为“IP核心”的这样的表示可以被存储在有形的机器可读介质上并被提供给各种顾客或制造性设备以便加载到实际上构成逻辑或处理器的制造机器。
这样的机器可读存储介质可以包括而不限于由机器或设备制造或形成的制品的非瞬态有形排列，包括诸如以下的存储介质：硬盘，任何其他类型的盘(包括软盘、光盘(紧致盘只读存储器(CD-ROM)、可重写紧致盘(CD-RW))和磁-光盘)，半导体设备例如只读存储器(ROM)、诸如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)等的随机存取存储器(RAM)、可擦除可编程只读存储器(EPROM)、闪速存储器、电可擦除可编程只读存储器(EEPROM)，磁卡或光卡，或适用于存储电子指令的任何其他类型介质。
因此，本发明的实施例也包括包含指令向量友好指令格式或包含诸如硬件描述语言(HDL)等的定义在此描述的结构、电路、装置、处理器和/或系统特征的设计数据的非瞬态有形机器可读介质。这样的实施例也可以被称为程序产品。
在一些情况中，指令转换器可以被用来将指令从源指令集转换到目标指令集。例如，指令转换器可以转换(例如，使用静态二进制转换、包括动态编译的动态二进制转换)、拟态、模拟或以另外方式将指令转换成要由核心处理的一个或多个其他指令。指令转换器可以用软件、硬件、固件或其组合实现。指令转换器可以是在处理器上、处理器之外或部分在处理器上且部分在处理器之外。
图30是对比根据本发明的实施例使用软件指令转换器来将源指令集的二进制指令转换成目标指令集的二进制指令的框图。在所阐释的实施例中，指令转换器是软件指令转换器，但替代地指令转换器可以用软件、固件、硬件或其各种组合实现。图30示出可以使用x86编译器3004来编译高级语言3002的程序以便生成x86二进制代码3006，x86二进制代码3006可以由带有至少一个x86指令集核心的处理器3016原生地执行(假设所编译的指令中的一些是以向量友好指令格式的)。带有至少一个x86指令集核心的处理器3016表示满足以下的任何处理器：通过兼容地执行或以另外方式处理(1)英特尔x86指令集核心的指令集的很大一部分或(2)目标是在带有至少一个x86指令集核心的英特尔处理器上运行的应用或其他软件的目标代码版本，该处理器可以执行与带有至少一个x86指令集核心的英特尔处理器基本相同的功能，以便取得与带有至少一个x86指令集核心的英特尔处理器基本相同的结果。x86编译器3004表示可操作为生成x86二进制代码3006(例如，目标代码)的编译器，x86二进制代码3006可以借助于或无需附加的联动装置处理在带有至少一个x86指令集核心的处理器3016上执行。类似地，图30示出可以使用替代的指令集编译器3008来编译高级语言3002的程序以便生成替代的指令集二进制代码3010，该替代的指令集二进制代码3010可以由不带有至少一个x86指令集核心的处理器3014(例如，带有执行加利福尼亚州桑尼维尔市MIPS Technologies的MIPS指令集的核心和/或执行加利福利亚州桑尼维尔市的ARM Holdings的ARM指令集的核心的处理器)原生地执行。指令转换器3012被用来将x86二进制代码3006转换成可以由不带有x86指令集核心的处理器3014原生地执行的代码。这种经转换的代码不可能与替代的指令集二进制代码3010相同，这是因为能够这样做的指令转换器是难以制作的；然而，经转换的代码将完成一般操作且由来自备选指令集的指令构成。因而，指令转换器3012表示通过模拟、仿真或任何其他过程允许不具有x86指令集处理器或核心的处理器或其他电子设备执行x86二进制代码3006的软件、固件、硬件或其组合。
在此公开的向量友好指令格式的指令的某些操作可以由硬件组件执行，且可以用机器可执行指令实现，该机器可执行指令被用来引起或至少得到用执行操作的指令编程的电路或其他硬件组件。仅作为几个例子，电路可以包括通用或专用处理器或逻辑电路。操作也可以可选地由硬件和软件的组合执行。执行逻辑和/或处理器可以包括响应于机器指令或从机器指令导出的、存储指令所指定的结果操作数的一个或多个控制信号的特定的或具体的电路或其他逻辑。例如，在此公开的指令的实施例可以在图25-28的一个或多个系统中执行，且向量友好指令格式的指令的实施例可以被存储在要在系统中执行的程序代码中。另外，这些图的处理元件可以利用在此详述的详尽的流水线和/或架构(例如，有序和乱序架构)中的一种。例如，有序架构的解码单元可以解码指令、将经解码的指令传送给向量或标量单元等等。
以上描述旨在阐释本发明的优选实施例。从上面的讨论上明显看出，尤其是在成长迅速且难以预见进一步的改进的这样的技术领域中，可以由本领域中的技术人员在不偏离在所附权利要求和它们的等效物的范围内的本发明的原理的前提下对本发明的排列和细节进行修改。例如，可以组合或进一步分割方法的一个或多个操作。
备选实施例
尽管已经描述了将原生地执行向量友好指令格式的实施例，但本发明的备选实施例可以通过在执行不同的指令集(例如，执行加利福尼亚州桑尼维尔市MIPS Technologies的MIPS指令集的处理器，执行加利福利亚州桑尼维尔市的ARM Holdings的ARM指令集的处理器)的处理器上运行的模拟层来执行向量友好指令格式。而且，尽管各图中的流程图示出由本发明的某些实施例执行的操作的具体次序，但应理解，这样的次序是示例性(例如，备选实施例可以以不同的次序执行操作、组合某些操作、重叠某些操作等等)。
在上面的描述中，出于解释的目的，已经陈述了众多具体细节以便提供对本发明的实施例的透彻理解。然而，本领域中的技术人员将明显看出，无须这些具体细节中的一些就可以实践一个或多个其他实施例。提供具体的实施例不是为了限制本发明而是为了阐释本发明的实施例。本发明的范围不应由上面提供的特定示例确定而应仅由所附权利要求书确定。

Claims (102)

1.一种计算装置，包括：
处理器，被配置为执行指令集，其中，所述指令集包括第一指令格式，其中，所述第一指令格式具有多个字段，所述多个字段包括类字段、α字段和β字段，其中，所述第一指令格式通过将不同的值放置在所述α字段和所述β字段来支持不同的增加操作，其中，在指令流中的所述第一指令格式的指令每次出现时，所述不同的值中的仅一个可以被放置在所述α字段和所述β字段中的每一个中，所述处理器包括，
解码单元，所述解码单元以如下方式解码以所述第一指令格式的带有所述类字段的内容的所述指令的出现，所述类字段的内容指定第一类：
对于未指定存储器访问的出现中的每一个，基于该出现中的所述α字段的内容，辨别是否用舍入类型操作来增加，其中，在所述α字段的内容指示所述舍入类型操作时，所述β字段被解释为抑制所有浮点异常SAE字段和舍入操作字段；
对于未指定存储器访问和通过所述α字段的内容指定所述舍入类型操作的出现中的每一个，基于该出现中的所述SAE字段的内容，辨别浮点异常是否将被抑制；以及
对于未指定存储器访问和通过所述α字段的内容指定所述舍入类型操作的出现中的每一个，基于该出现中的所述舍入操作字段的内容，
辨别要应用多个舍入操作中的哪一个。
2.如权利要求1所述的计算装置，其特征在于，所述多个舍入操作包括就近舍入、向下舍入、向上舍入和向零舍入。
3.如权利要求1所述的计算装置，其特征在于，所述解码单元也以如下方式解码以所述第一指令格式的带有所述类字段的内容的所述指令的出现，且所述类字段的内容指定第二类：
对于未指定存储器访问的出现中的每一个，将所述β字段解释为包括RL字段；
对于未指定存储器访问的出现中的每一个，基于该出现中的所述RL字段的内容，辨别是用舍入类型操作还是用向量长度类型操作来增加，其中，在所述RL字段的内容指示所述舍入类型操作时，所述β字段的其余部分被解释为舍入操作字段，且其中，在所述RL字段的内容指示所述向量长度类型操作时，所述β字段的其余部分改为被解释为向量长度字段；
对于未指定存储器访问和通过所述RL字段的内容指定所述舍入类型操作的出现中的每一个，基于所述β字段的内容及其作为该出现中的所述舍入操作字段的解释，辨别要应用所述多个舍入操作中的哪一个。
4.如权利要求3所述的计算装置，其特征在于，对于不指定存储器访问和通过所述RL字段的内容指定所述舍入类型操作的出现中的每一个，抑制浮点异常。
5.如权利要求3到4中的任何一项所述的计算装置，其特征在于，所述解码单元也以如下方式解码以所述第一指令格式的带有所述类字段的内容的所述指令的出现，所述类字段的内容指定所述第二类：
对于未指定存储器访问和通过所述RL字段的内容指定所述向量长度类型操作的所述出现中的每一个，基于所述β字段的内容及其作为该出现中所述向量长度字段的解释，辨别要使用多个向量长度中的哪一个。
6.如权利要求5所述的计算装置，其特征在于，所述多个向量长度包括128、256和512比特。
7.如权利要求1所述的计算装置，其特征在于，由所述第一类操作的向量的长度是512比特。
8.如权利要求1所述的计算装置，其特征在于，所述第一指令格式还包括数据元素宽度字段，其中，所述第一指令格式通过所述数据元素宽度字段中的不同的值支持不同的数据元素宽度的指定。
9.如权利要求8所述的计算装置，其中，所述第一指令格式通过所述数据元素宽度字段中的不同的值支持所述第一类的32比特和64比特数据元素宽度的指定。
10.一种计算装置，包括：
处理器，被配置为执行指令集，其中，所述指令集包括第一指令格式，其中，所述第一指令格式具有多个字段，所述多个字段包括基操作字段、修饰符字段、类字段、α字段和β字段，其中，通过将不同的值放置在所述基操作字段、所述修饰符字段、所述类字段、所述α字段和所述β字段中，所述第一指令格式支持不同版本的基操作和不同的增加操作，且其中，在指令流中的所述第一指令格式的指令每次出现时，所述不同的值中的仅一个可以被放置在所述基操作字段、所述修饰符字段、所述类字段、所述α字段和所述β字段中的每一个中，其中，所述类字段中的第一值指定第一类且第二值指定第二类，所述处理器包括，
解码单元，所述解码单元以如下方式解码以所述第一指令格式的带有所述类字段的内容的所述指令的出现，所述类字段的内容指定所述第二类：
基于那些不同的出现中的所述修饰符字段的内容，将指定存储器访问的以所述第一指令格式的指令的出现与未指定存储器访问的指令的出现区分开来，其中，在所述修饰符字段的内容指定存储器访问时，所述β字段被解释为广播字段和向量长度字段，其中，在所述修饰符字段的内容未指定存储器访问时，所述β字段的部分被解释为RL字段；
对于通过所述修饰符字段的内容指定存储器访问的出现中的每一个，基于所述β字段的内容及其作为该出现中的所述广播字段和所述向量长度字段的解释，辨别是否广播以及要使用多个向量长度中的哪一个；以及
对于不通过所述修饰符字段的内容指定存储器访问的出现中的每一个，基于该出现中的所述RL字段的内容，辨别是用舍入类型操作还是用向量长度类型操作来增加，其中，在所述RL字段的内容指示所述舍入类型操作时，所述β字段的其余部分被解释为舍入操作字段，且其中，在所述RL字段的内容指示所述向量长度类型操作时，所述β字段的其余部分替代地被解释为所述向量长度字段；
对于未通过所述修饰符字段的内容指定存储器访问和通过所述RL字段的内容指定所述舍入类型操作的出现中的每一个，基于所述β字段的内容及其作为该出现中的所述舍入操作字段的解释，辨别要应用多个舍入操作中的哪一个；以及
对于所述出现中的每一个，基于所述α字段的内容及其作为该出现中的写掩码控制字段的解释，辨别是执行归并写掩码操作还是执行归零写掩码操作。
11.如权利要求10所述的计算装置，其特征在于，所述多个舍入操作包括就近舍入、向下舍入、向上舍入和向零舍入。
12.如权利要求10所述的计算装置，其特征在于，所述第一指令格式还包括数据元素宽度字段，其中，所述第一指令格式通过所述数据元素宽度字段中的不同的值支持不同的数据元素宽度的指定。
13.如权利要求12所述的计算装置，其特征在于，所述不同的数据元素宽度包括32比特和64比特。
14.如权利要求12所述的计算装置，其特征在于，所述第一指令格式也通过在所述基操作字段中的实际操作码字段中的不同的值支持8比特和16比特数据元素宽度的指定。
15.如权利要求12所述的计算装置，其特征在于，所述第一指令格式还包括在所述基操作字段中的实际操作码字段，其中，对于所述出现中的每一个，所述实际操作码字段的内容辨别所述数据元素宽度字段的内容是在64比特和32比特数据元素大小之间选择还是在16比特和8比特数据元素大小之间选择。
16.如权利要求10所述的计算装置，其特征在于，所述多个向量长度包括128比特、256比特和512比特。
17.如权利要求10所述的计算装置，其特征在于，所述广播包括1元素粒度广播。
18.如权利要求10所述的计算装置，其特征在于，所述不同版本的基操作中的至少某些对所述指令的两个源操作数操作，且所述指令的目的地操作数不覆写所述两个源操作数中的任一个。
19.如权利要求10所述的计算装置，其特征在于，所述不同版本的基操作中的至少某些对所述指令的两个源操作数操作，且所述指令的目的地操作数覆写所述两个源操作数中的一个。
20.如权利要求10到19中的任何一项所述的计算装置，其特征在于，所述第二类支持指定带有经缩放位移量的存储器访问操作的所述修饰符字段的内容，在这种情况中，所述第一指令格式包括位移因子字段和从中拉出比例、索引和基的多个字段，其中，基于存储器访问的大小乘以所述位移因子字段的内容生成所述经缩放位移量，且其中，所述比例、索引、基和经缩放位移量被用来生成所述存储器访问的地址。
21.如权利要求20所述的计算装置，其特征在于，通过2比例*索引+基+经缩放位移量生成所述地址。
22.如权利要求20所述的装置，其特征在于，所述位移因子字段的内容被解释为在-128和127之间的有符号值。
23.如权利要求20所述的装置，其特征在于，所述存储器访问的受支持大小是1字节、2字节、4字节、8字节、16字节、32字节和64字节。
24.一种计算装置，包括：
处理器，被配置为执行指令集，其中，所述指令集包括第一指令格式，其中，所述第一指令格式具有多个字段，所述多个字段包括基操作字段、修饰符字段和β字段，其中，所述第一指令格式通过将不同的值放置在所述基操作字段、所述修饰符字段和所述β字段中来支持不同版本的基操作和不同的增加操作，且其中，在以所述第一指令格式的指令每次出现时，所述不同的值中的仅一个可以被放置在所述基操作字段、所述修饰符字段和所述β字段中的每一个中，所述处理器包括，
解码单元，用于解码以所述第一指令格式的多个指令，其中，所述解码单元被配置为以如下方式解码所述以所述第一指令格式的多个指令：
基于那些不同的指令中的所述修饰符字段的内容，将所述多个指令中指定存储器访问的那些指令与未指定存储器访问的那些指令区分开来，其中在所述修饰符字段的内容未指定存储器访问时，所述β字段的部分被解释为RL字段；
对于未通过所述修饰符字段的内容指定存储器访问的所述多个指令中的每一个，基于该指令中的所述RL字段的内容辨别是用舍入类型操作还是用向量长度类型操作来增加，其中，在所述RL字段的内容指示所述舍入类型操作时，所述β字段的其余部分被解释为舍入操作字段，且其中，在所述RL字段的内容指示所述向量长度类型操作时，所述β字段的其余部分替代地被解释为向量长度字段；
对于未通过所述修饰符字段的内容指定存储器访问和通过所述RL字段的内容指定所述舍入类型操作的所述多个指令中的每一个，基于所述β字段的内容及其作为该指令中的所述舍入操作字段的解释，辨别要应用多个舍入操作中的哪一个；以及
对于未通过所述修饰符字段的内容指定存储器访问和通过所述RL字段的内容指定所述向量长度类型操作的所述多个指令中的每一个，基于所述β字段的内容及其作为该指令中的所述向量长度字段的解释，辨别要使用多个向量长度中的哪一个。
25.如权利要求24所述的计算装置，其特征在于，所述多个舍入操作包括就近舍入、向下舍入、向上舍入和向零舍入。
26.如权利要求24所述的计算装置，其特征在于，所述多个向量长度包括128比特、256比特和512比特。
27.如权利要求24所述的计算装置，其特征在于，对于未通过所述修饰符字段的内容指定存储器访问和通过所述RL字段的内容指定所述舍入类型操作的所述指令中的每一个，所有浮点异常被抑制。
28.如权利要求24所述的计算装置，其特征在于，所述第一指令格式还包括数据元素宽度字段，且所述数据元素宽度字段、所述基操作字段和所述向量长度字段中的两个或更多个的内容确定存储器访问大小，所述存储器访问大小被用来指定存储器访问。
29.如权利要求24所述的计算装置，其特征在于，所述基操作的所述不同版本中的至少某些对两个源操作数操作并产生目的地操作数，所述目的地操作数不覆写所述两个源操作数中的任一个。
30.如权利要求24所述的计算装置，其特征在于，所述基操作的所述不同版本中的至少某些对两个源操作数操作并产生目的地操作数，所述目的地操作数覆写所述两个源操作数中的一个。
31.如权利要求24到30中的任何一项所述的计算装置，其特征在于，所述第一指令格式还包括数据元素宽度字段，其中，所述第一指令格式通过所述数据元素宽度字段中的不同的值支持不同的数据元素宽度的指定。
32.如权利要求31所述的计算装置，其特征在于，所述不同的数据元素宽度包括32比特和64比特。
33.如权利要求31所述的计算装置，其特征在于，所述第一指令格式也通过在所述基操作字段中的实际操作码字段中的不同的值支持8比特和16比特数据元素宽度的指定。
34.如权利要求31所述的计算装置，其特征在于，所述第一指令格式还包括在所述基操作字段中的实际操作码字段，其中，对于在所述出现中的每一个，所述实际操作码字段的内容辨别所述数据元素宽度字段的内容是在64比特和32比特数据元素大小之间选择还是16比特和8比特数据元素大小之间选择。
35.一种机器可读介质，包含代码，所述代码在被执行时使机器用于：
执行指令集，其中，所述指令集包括第一指令格式，其中，所述第一指令格式具有多个字段，所述多个字段包括类字段、α字段和β字段，其中，所述第一指令格式通过将不同的值放置在所述α字段和所述β字段来支持不同的增加操作，其中，在指令流中的所述第一指令格式的指令每次出现时，所述不同的值中的仅一个可以被放置在所述α字段和所述β字段中的每一个中，
以如下方式解码以所述第一指令格式的带有所述类字段的内容的所述指令的出现，所述类字段的内容指定第一类：
对于未指定存储器访问的出现中的每一个，基于该出现中的所述α字段的内容，辨别是否用舍入类型操作来增加，其中，在所述α字段的内容指示所述舍入类型操作时，所述β字段被解释为抑制所有浮点异常SAE字段和舍入操作字段；
对于未指定存储器访问和通过所述α字段的内容指定所述舍入类型操作的出现中的每一个，基于该出现中的所述SAE字段的内容，辨别浮点异常是否将被抑制；以及
对于未指定存储器访问和通过所述α字段的内容指定所述舍入类型操作的出现中的每一个，基于该出现中的所述舍入操作字段的内容，辨别要应用多个舍入操作中的哪一个。
36.如权利要求35所述的机器可读介质，其特征在于，所述多个舍入操作包括就近舍入、向下舍入、向上舍入和向零舍入。
37.如权利要求35所述的机器可读介质，其特征在于，还包含代码，所述代码在被执行时使机器用于以如下方式解码以所述第一指令格式的带有所述类字段的内容的所述指令的出现，且所述类字段的内容指定第二类：
对于未指定存储器访问的出现中的每一个，将所述β字段解释为包括RL字段；
对于未指定存储器访问的出现中的每一个，基于该出现中的所述RL字段的内容，辨别是用舍入类型操作还是用向量长度类型操作来增加，其中，在所述RL字段的内容指示所述舍入类型操作时，所述β字段的其余部分被解释为舍入操作字段，且其中，在所述RL字段的内容指示所述向量长度类型操作时，所述β字段的其余部分改为被解释为向量长度字段；
对于未指定存储器访问和通过所述RL字段的内容指定所述舍入类型操作的出现中的每一个，基于所述β字段的内容及其作为该出现中的所述舍入操作字段的解释，辨别要应用所述多个舍入操作中的哪一个。
38.如权利要求37所述的机器可读介质，其特征在于，对于不指定存储器访问和通过所述RL字段的内容指定所述舍入类型操作的出现中的每一个，抑制浮点异常。
39.如权利要求37到38中的任何一项所述的机器可读介质，其特征在于，还包含代码，所述代码在被执行时使机器用于以如下方式解码以所述第一指令格式的带有所述类字段的内容的所述指令的出现，所述类字段的内容指定所述第二类：
对于未指定存储器访问和通过所述RL字段的内容指定所述向量长度类型操作的所述出现中的每一个，基于所述β字段的内容及其作为该出现中所述向量长度字段的解释，辨别要使用多个向量长度中的哪一个。
40.如权利要求39所述的机器可读介质，其特征在于，所述多个向量长度包括128、256和512比特。
41.如权利要求35所述的机器可读介质，其特征在于，由所述第一类操作的向量的长度是512比特。
42.如权利要求35所述的机器可读介质，其特征在于，所述第一指令格式还包括数据元素宽度字段，其中，所述第一指令格式通过所述数据元素宽度字段中的不同的值支持不同的数据元素宽度的指定。
43.如权利要求42所述的机器可读介质，其中，所述第一指令格式通过所述数据元素宽度字段中的不同的值支持所述第一类的32比特和64比特数据元素宽度的指定。
44.一种机器可读介质，包含代码，所述代码在被执行时使机器用于：
执行指令集，其中，所述指令集包括第一指令格式，其中，所述第一指令格式具有多个字段，所述多个字段包括基操作字段、修饰符字段、类字段、α字段和β字段，其中，通过将不同的值放置在所述基操作字段、所述修饰符字段、所述类字段、所述α字段和所述β字段中，所述第一指令格式支持不同版本的基操作和不同的增加操作，且其中，在指令流中的所述第一指令格式的指令每次出现时，所述不同的值中的仅一个可以被放置在所述基操作字段、所述修饰符字段、所述类字段、所述α字段和所述β字段中的每一个中，其中，所述类字段中的第一值指定第一类且第二值指定第二类，
以如下方式解码以所述第一指令格式的带有所述类字段的内容的所述指令的出现，所述类字段的内容指定所述第二类：
基于那些不同的出现中的所述修饰符字段的内容，将指定存储器访问的以所述第一指令格式的指令的出现与未指定存储器访问的指令的出现区分开来，其中，在所述修饰符字段的内容指定存储器访问时，所述β字段被解释为广播字段和向量长度字段，其中，在所述修饰符字段的内容未指定存储器访问时，所述β字段的部分被解释为RL字段；
对于通过所述修饰符字段的内容指定存储器访问的出现中的每一个，基于所述β字段的内容及其作为该出现中的所述广播字段和所述向量长度字段的解释，辨别是否广播以及要使用多个向量长度中的哪一个；以及
对于不通过所述修饰符字段的内容指定存储器访问的出现中的每一个，基于该出现中的所述RL字段的内容，辨别是用舍入类型操作还是用向量长度类型操作来增加，其中，在所述RL字段的内容指示所述舍入类型操作时，所述β字段的其余部分被解释为舍入操作字段，且其中，在所述RL字段的内容指示所述向量长度类型操作时，所述β字段的其余部分替代地被解释为所述向量长度字段；
对于未通过所述修饰符字段的内容指定存储器访问和通过所述RL字段的内容指定所述舍入类型操作的出现中的每一个，基于所述β字段的内容及其作为该出现中的所述舍入操作字段的解释，辨别要应用多个舍入操作中的哪一个；以及
对于所述出现中的每一个，基于所述α字段的内容及其作为该出现中的写掩码控制字段的解释，辨别是执行归并写掩码操作还是执行归零写掩码操作。
45.如权利要求44所述的机器可读介质，其特征在于，所述多个舍入操作包括就近舍入、向下舍入、向上舍入和向零舍入。
46.如权利要求44所述的机器可读介质，其特征在于，所述第一指令格式还包括数据元素宽度字段，其中，所述第一指令格式通过所述数据元素宽度字段中的不同的值支持不同的数据元素宽度的指定。
47.如权利要求46所述的机器可读介质，其特征在于，所述不同的数据元素宽度包括32比特和64比特。
48.如权利要求46所述的机器可读介质，其特征在于，所述第一指令格式也通过在所述基操作字段中的实际操作码字段中的不同的值支持8比特和16比特数据元素宽度的指定。
49.如权利要求46所述的机器可读介质，其特征在于，所述第一指令格式还包括在所述基操作字段中的实际操作码字段，其中，对于所述出现中的每一个，所述实际操作码字段的内容辨别所述数据元素宽度字段的内容是在64比特和32比特数据元素大小之间选择还是在16比特和8比特数据元素大小之间选择。
50.如权利要求44所述的机器可读介质，其特征在于，所述多个向量长度包括128比特、256比特和512比特。
51.如权利要求44所述的机器可读介质，其特征在于，所述广播包括1元素粒度广播。
52.如权利要求44所述的机器可读介质，其特征在于，所述不同版本的基操作中的至少某些对所述指令的两个源操作数操作，且所述指令的目的地操作数不覆写所述两个源操作数中的任一个。
53.如权利要求44所述的机器可读介质，其特征在于，所述不同版本的基操作中的至少某些对所述指令的两个源操作数操作，且所述指令的目的地操作数覆写所述两个源操作数中的一个。
54.如权利要求44到53中的任何一项所述的机器可读介质，其特征在于，所述第二类支持指定带有经缩放位移量的存储器访问操作的所述修饰符字段的内容，在这种情况中，所述第一指令格式包括位移因子字段和从中拉出比例、索引和基的多个字段，其中，基于存储器访问的大小乘以所述位移因子字段的内容生成所述经缩放位移量，且其中，所述比例、索引、基和经缩放位移量被用来生成所述存储器访问的地址。
55.如权利要求54所述的机器可读介质，其特征在于，通过2比例*索引+基+经缩放位移量生成所述地址。
56.如权利要求54所述的机器可读介质，其特征在于，所述位移因子字段的内容被解释为在-128和127之间的有符号值。
57.如权利要求54所述的机器可读介质，其特征在于，所述存储器访问的受支持大小是1字节、2字节、4字节、8字节、16字节、32字节和64字节。
58.一种机器可读介质，包含代码，所述代码在被执行时使机器用于：
执行指令集，其中，所述指令集包括第一指令格式，其中，所述第一指令格式具有多个字段，所述多个字段包括基操作字段、修饰符字段和β字段，其中，所述第一指令格式通过将不同的值放置在所述基操作字段、所述修饰符字段和所述β字段中来支持不同版本的基操作和不同的增加操作，且其中，在以所述第一指令格式的指令每次出现时，所述不同的值中的仅一个可以被放置在所述基操作字段、所述修饰符字段和所述β字段中的每一个中，
以如下方式解码所述以所述第一指令格式的多个指令：
基于那些不同的指令中的所述修饰符字段的内容，将所述多个指令中指定存储器访问的那些指令与未指定存储器访问的那些指令区分开来，其中在所述修饰符字段的内容未指定存储器访问时，所述β字段的部分被解释为RL字段；
对于未通过所述修饰符字段的内容指定存储器访问的所述多个指令中的每一个，基于该指令中的所述RL字段的内容辨别是用舍入类型操作还是用向量长度类型操作来增加，其中，在所述RL字段的内容指示所述舍入类型操作时，所述β字段的其余部分被解释为舍入操作字段，且其中，在所述RL字段的内容指示所述向量长度类型操作时，所述β字段的其余部分替代地被解释为向量长度字段；
对于未通过所述修饰符字段的内容指定存储器访问和通过所述RL字段的内容指定所述舍入类型操作的所述多个指令中的每一个，基于所述β字段的内容及其作为该指令中的所述舍入操作字段的解释，辨别要应用多个舍入操作中的哪一个；以及
对于未通过所述修饰符字段的内容指定存储器访问和通过所述RL字段的内容指定所述向量长度类型操作的所述多个指令中的每一个，基于所述β字段的内容及其作为该指令中的所述向量长度字段的解释，辨别要使用多个向量长度中的哪一个。
59.如权利要求58所述的机器可读介质，其特征在于，所述多个舍入操作包括就近舍入、向下舍入、向上舍入和向零舍入。
60.如权利要求58所述的机器可读介质，其特征在于，所述多个向量长度包括128比特、256比特和512比特。
61.如权利要求58所述的机器可读介质，其特征在于，对于未通过所述修饰符字段的内容指定存储器访问和通过所述RL字段的内容指定所述舍入类型操作的所述指令中的每一个，所有浮点异常被抑制。
62.如权利要求58所述的机器可读介质，其特征在于，所述第一指令格式还包括数据元素宽度字段，且所述数据元素宽度字段、所述基操作字段和所述向量长度字段中的两个或更多个的内容确定存储器访问大小，所述存储器访问大小被用来指定存储器访问。
63.如权利要求58所述的机器可读介质，其特征在于，所述基操作的所述不同版本中的至少某些对两个源操作数操作并产生目的地操作数，所述目的地操作数不覆写所述两个源操作数中的任一个。
64.如权利要求58所述的机器可读介质，其特征在于，所述基操作的所述不同版本中的至少某些对两个源操作数操作并产生目的地操作数，所述目的地操作数覆写所述两个源操作数中的一个。
65.如权利要求58到64中的任何一项所述的机器可读介质，其特征在于，所述第一指令格式还包括数据元素宽度字段，其中，所述第一指令格式通过所述数据元素宽度字段中的不同的值支持不同的数据元素宽度的指定。
66.如权利要求65所述的机器可读介质，其特征在于，所述不同的数据元素宽度包括32比特和64比特。
67.如权利要求65所述的机器可读介质，其特征在于，所述第一指令格式也通过在所述基操作字段中的实际操作码字段中的不同的值支持8比特和16比特数据元素宽度的指定。
68.如权利要求65所述的机器可读介质，其特征在于，所述第一指令格式还包括在所述基操作字段中的实际操作码字段，其中，对于在所述出现中的每一个，所述实际操作码字段的内容辨别所述数据元素宽度字段的内容是在64比特和32比特数据元素大小之间选择还是16比特和8比特数据元素大小之间选择。
69.一种计算机实现的系统，包括：
用于执行指令集的装置，其中，所述指令集包括第一指令格式，其中，所述第一指令格式具有多个字段，所述多个字段包括类字段、α字段和β字段，其中，所述第一指令格式通过将不同的值放置在所述α字段和所述β字段来支持不同的增加操作，其中，在指令流中的所述第一指令格式的指令每次出现时，所述不同的值中的仅一个可以被放置在所述α字段和所述β字段中的每一个中，
用于解码的装置，用于以如下方式解码以所述第一指令格式的带有所述类字段的内容的所述指令的出现，所述类字段的内容指定第一类：
对于未指定存储器访问的出现中的每一个，基于该出现中的所述α字段的内容，辨别是否用舍入类型操作来增加，其中，在所述α字段的内容指示所述舍入类型操作时，所述β字段被解释为抑制所有浮点异常SAE字段和舍入操作字段；
对于未指定存储器访问和通过所述α字段的内容指定所述舍入类型操作的出现中的每一个，基于该出现中的所述SAE字段的内容，辨别浮点异常是否将被抑制；以及
对于未指定存储器访问和通过所述α字段的内容指定所述舍入类型操作的出现中的每一个，基于该出现中的所述舍入操作字段的内容，辨别要应用多个舍入操作中的哪一个。
70.如权利要求69所述的系统，其特征在于，所述多个舍入操作包括就近舍入、向下舍入、向上舍入和向零舍入。
71.如权利要求69所述的系统，其特征在于，所述用于解码的装置也以如下方式解码以所述第一指令格式的带有所述类字段的内容的所述指令的出现，且所述类字段的内容指定第二类：
对于未指定存储器访问的出现中的每一个，将所述β字段解释为包括RL字段；
对于未指定存储器访问的出现中的每一个，基于该出现中的所述RL字段的内容，辨别是用舍入类型操作还是用向量长度类型操作来增加，其中，在所述RL字段的内容指示所述舍入类型操作时，所述β字段的其余部分被解释为舍入操作字段，且其中，在所述RL字段的内容指示所述向量长度类型操作时，所述β字段的其余部分改为被解释为向量长度字段；
对于未指定存储器访问和通过所述RL字段的内容指定所述舍入类型操作的出现中的每一个，基于所述β字段的内容及其作为该出现中的所述舍入操作字段的解释，辨别要应用所述多个舍入操作中的哪一个。
72.如权利要求71所述的系统，其特征在于，对于不指定存储器访问和通过所述RL字段的内容指定所述舍入类型操作的出现中的每一个，抑制浮点异常。
73.如权利要求71到72中的任何一项所述的系统，其特征在于，所述用于解码的装置也以如下方式解码以所述第一指令格式的带有所述类字段的内容的所述指令的出现，所述类字段的内容指定所述第二类：
对于未指定存储器访问和通过所述RL字段的内容指定所述向量长度类型操作的所述出现中的每一个，基于所述β字段的内容及其作为该出现中所述向量长度字段的解释，辨别要使用多个向量长度中的哪一个。
74.如权利要求73所述的系统，其特征在于，所述多个向量长度包括128、256和512比特。
75.如权利要求69所述的系统，其特征在于，由所述第一类操作的向量的长度是512比特。
76.如权利要求69所述的系统，其特征在于，所述第一指令格式还包括数据元素宽度字段，其中，所述第一指令格式通过所述数据元素宽度字段中的不同的值支持不同的数据元素宽度的指定。
77.如权利要求76所述的系统，其中，所述第一指令格式通过所述数据元素宽度字段中的不同的值支持所述第一类的32比特和64比特数据元素宽度的指定。
78.一种计算机实现的系统，包括：
用于执行指令集的装置，其中，所述指令集包括第一指令格式，其中，所述第一指令格式具有多个字段，所述多个字段包括基操作字段、修饰符字段、类字段、α字段和β字段，其中，通过将不同的值放置在所述基操作字段、所述修饰符字段、所述类字段、所述α字段和所述β字段中，所述第一指令格式支持不同版本的基操作和不同的增加操作，且其中，在指令流中的所述第一指令格式的指令每次出现时，所述不同的值中的仅一个可以被放置在所述基操作字段、所述修饰符字段、所述类字段、所述α字段和所述β字段中的每一个中，其中，所述类字段中的第一值指定第一类且第二值指定第二类，
用于解码的装置，用于以如下方式解码以所述第一指令格式的带有所述类字段的内容的所述指令的出现，所述类字段的内容指定所述第二类：
基于那些不同的出现中的所述修饰符字段的内容，将指定存储器访问的以所述第一指令格式的指令的出现与未指定存储器访问的指令的出现区分开来，其中，在所述修饰符字段的内容指定存储器访问时，所述β字段被解释为广播字段和向量长度字段，其中，在所述修饰符字段的内容未指定存储器访问时，所述β字段的部分被解释为RL字段；
对于通过所述修饰符字段的内容指定存储器访问的出现中的每一个，基于所述β字段的内容及其作为该出现中的所述广播字段和所述向量长度字段的解释，辨别是否广播以及要使用多个向量长度中的哪一个；以及
对于不通过所述修饰符字段的内容指定存储器访问的出现中的每一个，基于该出现中的所述RL字段的内容，辨别是用舍入类型操作还是用向量长度类型操作来增加，其中，在所述RL字段的内容指示所述舍入类型操作时，所述β字段的其余部分被解释为舍入操作字段，且其中，在所述RL字段的内容指示所述向量长度类型操作时，所述β字段的其余部分替代地被解释为所述向量长度字段；
对于未通过所述修饰符字段的内容指定存储器访问和通过所述RL字段的内容指定所述舍入类型操作的出现中的每一个，基于所述β字段的内容及其作为该出现中的所述舍入操作字段的解释，辨别要应用多个舍入操作中的哪一个；以及
对于所述出现中的每一个，基于所述α字段的内容及其作为该出现中的写掩码控制字段的解释，辨别是执行归并写掩码操作还是执行归零写掩码操作。
79.如权利要求78所述的系统，其特征在于，所述多个舍入操作包括就近舍入、向下舍入、向上舍入和向零舍入。
80.如权利要求78所述的系统，其特征在于，所述第一指令格式还包括数据元素宽度字段，其中，所述第一指令格式通过所述数据元素宽度字段中的不同的值支持不同的数据元素宽度的指定。
81.如权利要求80所述的系统，其特征在于，所述不同的数据元素宽度包括32比特和64比特。
82.如权利要求80所述的系统，其特征在于，所述第一指令格式也通过在所述基操作字段中的实际操作码字段中的不同的值支持8比特和16比特数据元素宽度的指定。
83.如权利要求80所述的系统，其特征在于，所述第一指令格式还包括在所述基操作字段中的实际操作码字段，其中，对于所述出现中的每一个，所述实际操作码字段的内容辨别所述数据元素宽度字段的内容是在64比特和32比特数据元素大小之间选择还是在16比特和8比特数据元素大小之间选择。
84.如权利要求80所述的系统，其特征在于，所述多个向量长度包括128比特、256比特和512比特。
85.如权利要求80所述的系统，其特征在于，所述广播包括1元素粒度广播。
86.如权利要求80所述的系统，其特征在于，所述不同版本的基操作中的至少某些对所述指令的两个源操作数操作，且所述指令的目的地操作数不覆写所述两个源操作数中的任一个。
87.如权利要求80所述的系统，其特征在于，所述不同版本的基操作中的至少某些对所述指令的两个源操作数操作，且所述指令的目的地操作数覆写所述两个源操作数中的一个。
88.如权利要求78到87中的任何一项所述的系统，其特征在于，所述第二类支持指定带有经缩放位移量的存储器访问操作的所述修饰符字段的内容，在这种情况中，所述第一指令格式包括位移因子字段和从中拉出比例、索引和基的多个字段，其中，基于存储器访问的大小乘以所述位移因子字段的内容生成所述经缩放位移量，且其中，所述比例、索引、基和经缩放位移量被用来生成所述存储器访问的地址。
89.如权利要求88所述的系统，其特征在于，通过2比例*索引+基+经缩放位移量生成所述地址。
90.如权利要求88所述的系统，其特征在于，所述位移因子字段的内容被解释为在-128和127之间的有符号值。
91.如权利要求88所述的系统，其特征在于，所述存储器访问的受支持大小是1字节、2字节、4字节、8字节、16字节、32字节和64字节。
92.一种计算机实现的系统，包括：
用于执行指令集的装置，其中，所述指令集包括第一指令格式，其中，所述第一指令格式具有多个字段，所述多个字段包括基操作字段、修饰符字段和β字段，其中，所述第一指令格式通过将不同的值放置在所述基操作字段、所述修饰符字段和所述β字段中来支持不同版本的基操作和不同的增加操作，且其中，在以所述第一指令格式的指令每次出现时，所述不同的值中的仅一个可以被放置在所述基操作字段、所述修饰符字段和所述β字段中的每一个中，
用于解码的装置，用于以如下方式解码所述以所述第一指令格式的多个指令：
基于那些不同的指令中的所述修饰符字段的内容，将所述多个指令中指定存储器访问的那些指令与未指定存储器访问的那些指令区分开来，其中在所述修饰符字段的内容未指定存储器访问时，所述β字段的部分被解释为RL字段；
对于未通过所述修饰符字段的内容指定存储器访问的所述多个指令中的每一个，基于该指令中的所述RL字段的内容辨别是用舍入类型操作还是用向量长度类型操作来增加，其中，在所述RL字段的内容指示所述舍入类型操作时，所述β字段的其余部分被解释为舍入操作字段，且其中，在所述RL字段的内容指示所述向量长度类型操作时，所述β字段的其余部分替代地被解释为向量长度字段；
对于未通过所述修饰符字段的内容指定存储器访问和通过所述RL字段的内容指定所述舍入类型操作的所述多个指令中的每一个，基于所述β字段的内容及其作为该指令中的所述舍入操作字段的解释，辨别要应用多个舍入操作中的哪一个；以及
对于未通过所述修饰符字段的内容指定存储器访问和通过所述RL字段的内容指定所述向量长度类型操作的所述多个指令中的每一个，基于所述β字段的内容及其作为该指令中的所述向量长度字段的解释，辨别要使用多个向量长度中的哪一个。
93.如权利要求92所述的系统，其特征在于，所述多个舍入操作包括就近舍入、向下舍入、向上舍入和向零舍入。
94.如权利要求92所述的系统，其特征在于，所述多个向量长度包括128比特、256比特和512比特。
95.如权利要求92所述的系统，其特征在于，对于未通过所述修饰符字段的内容指定存储器访问和通过所述RL字段的内容指定所述舍入类型操作的所述指令中的每一个，所有浮点异常被抑制。
96.如权利要求92所述的系统，其特征在于，所述第一指令格式还包括数据元素宽度字段，且所述数据元素宽度字段、所述基操作字段和所述向量长度字段中的两个或更多个的内容确定存储器访问大小，所述存储器访问大小被用来指定存储器访问。
97.如权利要求92所述的系统，其特征在于，所述基操作的所述不同版本中的至少某些对两个源操作数操作并产生目的地操作数，所述目的地操作数不覆写所述两个源操作数中的任一个。
98.如权利要求92所述的系统，其特征在于，所述基操作的所述不同版本中的至少某些对两个源操作数操作并产生目的地操作数，所述目的地操作数覆写所述两个源操作数中的一个。
99.如权利要求92到98中的任何一项所述的系统，其特征在于，所述第一指令格式还包括数据元素宽度字段，其中，所述第一指令格式通过所述数据元素宽度字段中的不同的值支持不同的数据元素宽度的指定。
100.如权利要求99所述的系统，其特征在于，所述不同的数据元素宽度包括32比特和64比特。
101.如权利要求99所述的系统，其特征在于，所述第一指令格式也通过在所述基操作字段中的实际操作码字段中的不同的值支持8比特和16比特数据元素宽度的指定。
102.如权利要求99所述的系统，其特征在于，所述第一指令格式还包括在所述基操作字段中的实际操作码字段，其中，对于在所述出现中的每一个，所述实际操作码字段的内容辨别所述数据元素宽度字段的内容是在64比特和32比特数据元素大小之间选择还是16比特和8比特数据元素大小之间选择。
CN201610804703.9A 2011-04-01 2011-09-30 向量友好指令格式及其执行 Active CN106406817B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161471043P 2011-04-01 2011-04-01
US61/471,043 2011-04-01
CN201180070598.6A CN103502935B (zh) 2011-04-01 2011-09-30 向量友好指令格式及其执行

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201180070598.6A Division CN103502935B (zh) 2011-04-01 2011-09-30 向量友好指令格式及其执行

Publications (2)

Publication Number Publication Date
CN106406817A CN106406817A (zh) 2017-02-15
CN106406817B true CN106406817B (zh) 2019-06-14

Family

ID=46931820

Family Applications (5)

Application Number Title Priority Date Filing Date
CN201710936456.2A Active CN107608716B (zh) 2011-04-01 2011-09-30 向量友好指令格式及其执行
CN201510464707.2A Active CN104951277B (zh) 2011-04-01 2011-09-30 向量友好指令格式及其执行
CN201610804703.9A Active CN106406817B (zh) 2011-04-01 2011-09-30 向量友好指令格式及其执行
CN201180070598.6A Active CN103502935B (zh) 2011-04-01 2011-09-30 向量友好指令格式及其执行
CN202011424482.5A Pending CN112463219A (zh) 2011-04-01 2011-09-30 向量友好指令格式及其执行

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201710936456.2A Active CN107608716B (zh) 2011-04-01 2011-09-30 向量友好指令格式及其执行
CN201510464707.2A Active CN104951277B (zh) 2011-04-01 2011-09-30 向量友好指令格式及其执行

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201180070598.6A Active CN103502935B (zh) 2011-04-01 2011-09-30 向量友好指令格式及其执行
CN202011424482.5A Pending CN112463219A (zh) 2011-04-01 2011-09-30 向量友好指令格式及其执行

Country Status (11)

Country Link
US (8) US20130305020A1 (zh)
EP (4) EP4250101A3 (zh)
JP (3) JP5739055B2 (zh)
KR (1) KR101595637B1 (zh)
CN (5) CN107608716B (zh)
DE (1) DE102020102331A1 (zh)
ES (1) ES2943248T3 (zh)
GB (1) GB2502936A (zh)
PL (1) PL3422178T3 (zh)
TW (2) TWI467477B (zh)
WO (1) WO2012134532A1 (zh)

Families Citing this family (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2943248T3 (es) 2011-04-01 2023-06-12 Intel Corp Formato de instrucción compatible con vectores y ejecución del mismo
US10157061B2 (en) 2011-12-22 2018-12-18 Intel Corporation Instructions for storing in general purpose registers one of two scalar constants based on the contents of vector write masks
WO2013095552A1 (en) * 2011-12-22 2013-06-27 Intel Corporation Vector instruction for presenting complex conjugates of respective complex numbers
CN110471699B (zh) 2011-12-23 2023-07-28 英特尔公司 用于指令处理的处理器核、方法和系统
WO2013095613A2 (en) * 2011-12-23 2013-06-27 Intel Corporation Apparatus and method of mask permute instructions
CN111831334B (zh) 2011-12-23 2024-05-24 英特尔公司 经改进的插入指令的装置和方法
US20140059322A1 (en) * 2011-12-23 2014-02-27 Elmoustapha Ould-Ahmed-Vall Apparatus and method for broadcasting from a general purpose register to a vector register
US9946540B2 (en) 2011-12-23 2018-04-17 Intel Corporation Apparatus and method of improved permute instructions with multiple granularities
US9411739B2 (en) * 2012-11-30 2016-08-09 Intel Corporation System, method and apparatus for improving transactional memory (TM) throughput using TM region indicators
US9189236B2 (en) * 2012-12-21 2015-11-17 Intel Corporation Speculative non-faulting loads and gathers
US9823924B2 (en) 2013-01-23 2017-11-21 International Business Machines Corporation Vector element rotate and insert under mask instruction
US9778932B2 (en) 2013-01-23 2017-10-03 International Business Machines Corporation Vector generate mask instruction
US9715385B2 (en) 2013-01-23 2017-07-25 International Business Machines Corporation Vector exception code
US9804840B2 (en) 2013-01-23 2017-10-31 International Business Machines Corporation Vector Galois Field Multiply Sum and Accumulate instruction
US9513906B2 (en) 2013-01-23 2016-12-06 International Business Machines Corporation Vector checksum instruction
US9471308B2 (en) 2013-01-23 2016-10-18 International Business Machines Corporation Vector floating point test data class immediate instruction
US9207942B2 (en) * 2013-03-15 2015-12-08 Intel Corporation Systems, apparatuses,and methods for zeroing of bits in a data element
US9817663B2 (en) * 2013-03-19 2017-11-14 Apple Inc. Enhanced Macroscalar predicate operations
US9645820B2 (en) * 2013-06-27 2017-05-09 Intel Corporation Apparatus and method to reserve and permute bits in a mask register
US9405539B2 (en) 2013-07-31 2016-08-02 Intel Corporation Providing vector sub-byte decompression functionality
CN104346285B (zh) * 2013-08-06 2018-05-11 华为技术有限公司 内存访问处理方法、装置及系统
US20150052330A1 (en) * 2013-08-14 2015-02-19 Qualcomm Incorporated Vector arithmetic reduction
US10296334B2 (en) * 2014-12-27 2019-05-21 Intel Corporation Method and apparatus for performing a vector bit gather
US10296489B2 (en) 2014-12-27 2019-05-21 Intel Corporation Method and apparatus for performing a vector bit shuffle
US11544214B2 (en) 2015-02-02 2023-01-03 Optimum Semiconductor Technologies, Inc. Monolithic vector processor configured to operate on variable length vectors using a vector length register
GB2540939B (en) * 2015-07-31 2019-01-23 Advanced Risc Mach Ltd An apparatus and method for performing a splice operation
GB2540944B (en) * 2015-07-31 2018-02-21 Advanced Risc Mach Ltd Vector operand bitsize control
GB2543302B (en) * 2015-10-14 2018-03-21 Advanced Risc Mach Ltd Vector load instruction
US10768935B2 (en) * 2015-10-29 2020-09-08 Intel Corporation Boosting local memory performance in processor graphics
US10691456B2 (en) 2015-11-13 2020-06-23 International Business Machines Corporation Vector store instruction having instruction-specified byte count to be stored supporting big and little endian processing
US10691453B2 (en) 2015-11-13 2020-06-23 International Business Machines Corporation Vector load with instruction-specified byte count less than a vector size for big and little endian processing
US9990317B2 (en) * 2015-11-24 2018-06-05 Qualcomm Incorporated Full-mask partial-bit-field (FM-PBF) technique for latency sensitive masked-write
US10180829B2 (en) * 2015-12-15 2019-01-15 Nxp Usa, Inc. System and method for modulo addressing vectorization with invariant code motion
US10338920B2 (en) * 2015-12-18 2019-07-02 Intel Corporation Instructions and logic for get-multiple-vector-elements operations
US20170185402A1 (en) * 2015-12-23 2017-06-29 Intel Corporation Instructions and logic for bit field address and insertion
US10019264B2 (en) * 2016-02-24 2018-07-10 Intel Corporation System and method for contextual vectorization of instructions at runtime
GB2548602B (en) * 2016-03-23 2019-10-23 Advanced Risc Mach Ltd Program loop control
US10977033B2 (en) * 2016-03-25 2021-04-13 Micron Technology, Inc. Mask patterns generated in memory from seed vectors
CN111651205B (zh) * 2016-04-26 2023-11-17 中科寒武纪科技股份有限公司 一种用于执行向量内积运算的装置和方法
US10282204B2 (en) * 2016-07-02 2019-05-07 Intel Corporation Systems, apparatuses, and methods for strided load
US10275243B2 (en) 2016-07-02 2019-04-30 Intel Corporation Interruptible and restartable matrix multiplication instructions, processors, methods, and systems
US10176110B2 (en) 2016-07-18 2019-01-08 International Business Machines Corporation Marking storage keys to indicate memory used to back address translation structures
US10761849B2 (en) 2016-09-22 2020-09-01 Intel Corporation Processors, methods, systems, and instruction conversion modules for instructions with compact instruction encodings due to use of context of a prior instruction
US10268580B2 (en) * 2016-09-30 2019-04-23 Intel Corporation Processors and methods for managing cache tiering with gather-scatter vector semantics
US11023231B2 (en) * 2016-10-01 2021-06-01 Intel Corporation Systems and methods for executing a fused multiply-add instruction for complex numbers
EP3336691B1 (en) * 2016-12-13 2022-04-06 ARM Limited Replicate elements instruction
EP3336692B1 (en) 2016-12-13 2020-04-29 Arm Ltd Replicate partition instruction
US10657126B2 (en) * 2016-12-23 2020-05-19 Cadreon LLC Meta-join and meta-group-by indexes for big data
GB2560159B (en) 2017-02-23 2019-12-25 Advanced Risc Mach Ltd Widening arithmetic in a data processing apparatus
IL267998B2 (en) 2017-02-23 2023-12-01 Advanced Risc Mach Ltd Element by vector operations in a data processing apparatus
US11163565B2 (en) 2017-03-20 2021-11-02 Intel Corporation Systems, methods, and apparatuses for dot production operations
WO2019009870A1 (en) 2017-07-01 2019-01-10 Intel Corporation SAVE BACKGROUND TO VARIABLE BACKUP STATUS SIZE
GB2564853B (en) * 2017-07-20 2021-09-08 Advanced Risc Mach Ltd Vector interleaving in a data processing apparatus
CN108875926A (zh) * 2017-10-30 2018-11-23 上海寒武纪信息科技有限公司 语言翻译方法及相关产品
US11360930B2 (en) 2017-12-19 2022-06-14 Samsung Electronics Co., Ltd. Neural processing accelerator
US11816483B2 (en) 2017-12-29 2023-11-14 Intel Corporation Systems, methods, and apparatuses for matrix operations
US11093247B2 (en) 2017-12-29 2021-08-17 Intel Corporation Systems and methods to load a tile register pair
US11669326B2 (en) 2017-12-29 2023-06-06 Intel Corporation Systems, methods, and apparatuses for dot product operations
US11809869B2 (en) 2017-12-29 2023-11-07 Intel Corporation Systems and methods to store a tile register pair to memory
US11023235B2 (en) 2017-12-29 2021-06-01 Intel Corporation Systems and methods to zero a tile register pair
US11789729B2 (en) 2017-12-29 2023-10-17 Intel Corporation Systems and methods for computing dot products of nibbles in two tile operands
CN108388446A (zh) * 2018-02-05 2018-08-10 上海寒武纪信息科技有限公司 运算模块以及方法
US10664287B2 (en) 2018-03-30 2020-05-26 Intel Corporation Systems and methods for implementing chained tile operations
US11093579B2 (en) 2018-09-05 2021-08-17 Intel Corporation FP16-S7E8 mixed precision for deep learning and other algorithms
US11990137B2 (en) 2018-09-13 2024-05-21 Shanghai Cambricon Information Technology Co., Ltd. Image retouching method and terminal device
US11579883B2 (en) 2018-09-14 2023-02-14 Intel Corporation Systems and methods for performing horizontal tile operations
US10970076B2 (en) 2018-09-14 2021-04-06 Intel Corporation Systems and methods for performing instructions specifying ternary tile logic operations
US10866786B2 (en) 2018-09-27 2020-12-15 Intel Corporation Systems and methods for performing instructions to transpose rectangular tiles
US10990396B2 (en) 2018-09-27 2021-04-27 Intel Corporation Systems for performing instructions to quickly convert and use tiles as 1D vectors
US10719323B2 (en) 2018-09-27 2020-07-21 Intel Corporation Systems and methods for performing matrix compress and decompress instructions
US10896043B2 (en) 2018-09-28 2021-01-19 Intel Corporation Systems for performing instructions for fast element unpacking into 2-dimensional registers
US10963256B2 (en) 2018-09-28 2021-03-30 Intel Corporation Systems and methods for performing instructions to transform matrices into row-interleaved format
US10929143B2 (en) 2018-09-28 2021-02-23 Intel Corporation Method and apparatus for efficient matrix alignment in a systolic array
US11366663B2 (en) 2018-11-09 2022-06-21 Intel Corporation Systems and methods for performing 16-bit floating-point vector dot product instructions
US10963246B2 (en) 2018-11-09 2021-03-30 Intel Corporation Systems and methods for performing 16-bit floating-point matrix dot product instructions
US10929503B2 (en) 2018-12-21 2021-02-23 Intel Corporation Apparatus and method for a masked multiply instruction to support neural network pruning operations
US11294671B2 (en) 2018-12-26 2022-04-05 Intel Corporation Systems and methods for performing duplicate detection instructions on 2D data
US11886875B2 (en) * 2018-12-26 2024-01-30 Intel Corporation Systems and methods for performing nibble-sized operations on matrix elements
US20200210517A1 (en) 2018-12-27 2020-07-02 Intel Corporation Systems and methods to accelerate multiplication of sparse matrices
US10942985B2 (en) 2018-12-29 2021-03-09 Intel Corporation Apparatuses, methods, and systems for fast fourier transform configuration and computation instructions
US10922077B2 (en) 2018-12-29 2021-02-16 Intel Corporation Apparatuses, methods, and systems for stencil configuration and computation instructions
US11016731B2 (en) 2019-03-29 2021-05-25 Intel Corporation Using Fuzzy-Jbit location of floating-point multiply-accumulate results
US11269630B2 (en) 2019-03-29 2022-03-08 Intel Corporation Interleaved pipeline of floating-point adders
US11175891B2 (en) 2019-03-30 2021-11-16 Intel Corporation Systems and methods to perform floating-point addition with selected rounding
US10990397B2 (en) 2019-03-30 2021-04-27 Intel Corporation Apparatuses, methods, and systems for transpose instructions of a matrix operations accelerator
US11403097B2 (en) 2019-06-26 2022-08-02 Intel Corporation Systems and methods to skip inconsequential matrix operations
US11334647B2 (en) 2019-06-29 2022-05-17 Intel Corporation Apparatuses, methods, and systems for enhanced matrix multiplier architecture
KR102720155B1 (ko) * 2019-09-17 2024-10-21 삼성전자주식회사 집적회로 소자 및 이의 제조 방법
US11714875B2 (en) 2019-12-28 2023-08-01 Intel Corporation Apparatuses, methods, and systems for instructions of a matrix operations accelerator
US11099848B1 (en) * 2020-01-30 2021-08-24 Arm Limited Overlapped-immediate/register-field-specifying instruction
US12046652B2 (en) * 2020-06-25 2024-07-23 Intel Corporation Plug and recess process for dual metal gate on stacked nanoribbon devices
US11972230B2 (en) 2020-06-27 2024-04-30 Intel Corporation Matrix transpose and multiply
US12112167B2 (en) 2020-06-27 2024-10-08 Intel Corporation Matrix data scatter and gather between rows and irregularly spaced memory locations
KR102799581B1 (ko) * 2020-08-07 2025-04-22 삼성전자주식회사 반도체 메모리 장치
US12254316B2 (en) * 2020-08-28 2025-03-18 Altera Corporation Vector processor architectures
US11941395B2 (en) 2020-09-26 2024-03-26 Intel Corporation Apparatuses, methods, and systems for instructions for 16-bit floating-point matrix dot product instructions
US11379390B1 (en) 2020-12-14 2022-07-05 International Business Machines Corporation In-line data packet transformations
US12183739B2 (en) * 2020-12-18 2024-12-31 Intel Corporation Ribbon or wire transistor stack with selective dipole threshold voltage shifter
US12474928B2 (en) 2020-12-22 2025-11-18 Intel Corporation Processors, methods, systems, and instructions to select and store data elements from strided data element positions in a first dimension from three source two-dimensional arrays in a result two-dimensional array
US12001385B2 (en) 2020-12-24 2024-06-04 Intel Corporation Apparatuses, methods, and systems for instructions for loading a tile of a matrix operations accelerator
US12001887B2 (en) 2020-12-24 2024-06-04 Intel Corporation Apparatuses, methods, and systems for instructions for aligning tiles of a matrix operations accelerator
US12051697B2 (en) * 2021-04-19 2024-07-30 Samsung Electronics Co., Ltd. Integrated circuit devices including stacked gate structures with different dimensions
US12107168B2 (en) * 2021-08-25 2024-10-01 International Business Machines Corporation Independent gate length tunability for stacked transistors
US12260217B2 (en) * 2022-12-02 2025-03-25 SiFive, Inc. Using renamed registers to support multiple vset{i}vl{i} instructions
US20250031444A1 (en) * 2023-07-18 2025-01-23 Samsung Electronics Co., Ltd. 3d-stacked semiconductor device manufactured using channel spacer
EP4661068A1 (en) * 2024-06-06 2025-12-10 Huawei Technologies Co., Ltd. Semiconductor structure and a method of fabricating thereof
CN119312082B (zh) * 2024-12-13 2025-02-28 北京麟卓信息科技有限公司 一种基于数据访问语义分析的avx数据向量分割优化方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1688966A (zh) * 2002-08-09 2005-10-26 英特尔公司 包括对准或者广播指令的多媒体协处理器控制机制

Family Cites Families (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3189094A (en) * 1963-01-03 1965-06-15 Halliburton Co Firing apparatus for gun perforators
JPS57209570A (en) 1981-06-19 1982-12-22 Fujitsu Ltd Vector processing device
JP2539357B2 (ja) * 1985-03-15 1996-10-02 株式会社日立製作所 デ−タ処理装置
US4873630A (en) 1985-07-31 1989-10-10 Unisys Corporation Scientific processor to support a host processor referencing common memory
US4945479A (en) * 1985-07-31 1990-07-31 Unisys Corporation Tightly coupled scientific processing system
JPH0724013B2 (ja) 1986-09-10 1995-03-15 株式会社日立製作所 ベクトルプロセツサ
JPH04156613A (ja) * 1990-10-20 1992-05-29 Fujitsu Ltd 命令バッファ装置
JP2956707B2 (ja) * 1990-10-29 1999-10-04 富士通株式会社 情報処理装置
US5207132A (en) 1991-10-16 1993-05-04 Textron Inc. Elliptical lobed drive system
US5418973A (en) * 1992-06-22 1995-05-23 Digital Equipment Corporation Digital computer system with cache controller coordinating both vector and scalar operations
WO1994003860A1 (en) * 1992-08-07 1994-02-17 Thinking Machines Corporation Massively parallel computer including auxiliary vector processor
JP3248992B2 (ja) * 1993-07-13 2002-01-21 富士通株式会社 マルチプロセッサ
US5446912A (en) 1993-09-30 1995-08-29 Intel Corporation Partial width stalls within register alias table
US5619198A (en) * 1994-12-29 1997-04-08 Tektronix, Inc. Number format conversion apparatus for signal processing
US6643765B1 (en) * 1995-08-16 2003-11-04 Microunity Systems Engineering, Inc. Programmable processor with group floating point operations
US6049863A (en) * 1996-07-24 2000-04-11 Advanced Micro Devices, Inc. Predecoding technique for indicating locations of opcode bytes in variable byte-length instructions within a superscalar microprocessor
US5903769A (en) 1997-03-31 1999-05-11 Sun Microsystems, Inc. Conditional vector processing
US6505290B1 (en) 1997-09-05 2003-01-07 Motorola, Inc. Method and apparatus for interfacing a processor to a coprocessor
US6189094B1 (en) * 1998-05-27 2001-02-13 Arm Limited Recirculating register file
US6185670B1 (en) * 1998-10-12 2001-02-06 Intel Corporation System for reducing number of opcodes required in a processor using an instruction format including operation class code and operation selector code fields
US7529907B2 (en) * 1998-12-16 2009-05-05 Mips Technologies, Inc. Method and apparatus for improved computer load and store operations
JP2002536712A (ja) * 1999-01-28 2002-10-29 エーティーアイ インターナショナル エスアールエル 第２のアーキテクチャのコンピュータにおける第１のコンピュータアーキテクチャ用プログラムの実行
US8127121B2 (en) * 1999-01-28 2012-02-28 Ati Technologies Ulc Apparatus for executing programs for a first computer architechture on a computer of a second architechture
US6625724B1 (en) 2000-03-28 2003-09-23 Intel Corporation Method and apparatus to support an expanded register set
US6857061B1 (en) * 2000-04-07 2005-02-15 Nintendo Co., Ltd. Method and apparatus for obtaining a scalar value directly from a vector register
US6788303B2 (en) * 2001-02-27 2004-09-07 3Dlabs Inc., Ltd Vector instruction set
US6986025B2 (en) * 2001-06-11 2006-01-10 Broadcom Corporation Conditional execution per lane
US7529912B2 (en) * 2002-02-12 2009-05-05 Via Technologies, Inc. Apparatus and method for instruction-level specification of floating point format
US7941651B1 (en) * 2002-06-27 2011-05-10 Intel Corporation Method and apparatus for combining micro-operations to process immediate data
JP2005535966A (ja) * 2002-08-09 2005-11-24 インテル・コーポレーション アライメントまたはブロードキャスト命令を含むマルチメディア・コプロセッサの制御メカニズム
US7917734B2 (en) 2003-06-30 2011-03-29 Intel Corporation Determining length of instruction with multiple byte escape code based on information from other than opcode byte
US7734748B1 (en) * 2003-10-03 2010-06-08 Nortel Networks Limited Method and apparatus for intelligent management of a network element
GB2409059B (en) * 2003-12-09 2006-09-27 Advanced Risc Mach Ltd A data processing apparatus and method for moving data between registers and memory
US7302627B1 (en) * 2004-04-05 2007-11-27 Mimar Tibet Apparatus for efficient LFSR calculation in a SIMD processor
US7052968B1 (en) * 2004-04-07 2006-05-30 Advanced Micro Devices, Inc. Method and system for aligning IC die to package substrate
US7493474B1 (en) * 2004-11-10 2009-02-17 Altera Corporation Methods and apparatus for transforming, loading, and executing super-set instructions
US7430207B2 (en) 2005-02-07 2008-09-30 Reti Corporation Preemptive weighted round robin scheduler
WO2007049150A2 (en) 2005-09-28 2007-05-03 Arc International (Uk) Limited Architecture for microprocessor-based systems including simd processing unit and associated systems and methods
US7457938B2 (en) * 2005-09-30 2008-11-25 Intel Corporation Staggered execution stack for vector processing
US7627735B2 (en) 2005-10-21 2009-12-01 Intel Corporation Implementing vector memory operations
US20070157030A1 (en) * 2005-12-30 2007-07-05 Feghali Wajdi K Cryptographic system component
US7725682B2 (en) * 2006-01-10 2010-05-25 International Business Machines Corporation Method and apparatus for sharing storage and execution resources between architectural units in a microprocessor using a polymorphic function unit
US9710269B2 (en) * 2006-01-20 2017-07-18 Qualcomm Incorporated Early conditional selection of an operand
US8010953B2 (en) * 2006-04-04 2011-08-30 International Business Machines Corporation Method for compiling scalar code for a single instruction multiple data (SIMD) execution engine
US7676647B2 (en) * 2006-08-18 2010-03-09 Qualcomm Incorporated System and method of processing data using scalar/vector instructions
US7779391B2 (en) * 2006-09-05 2010-08-17 International Business Machines Corporation Method of employing instructions to convert UTF characters with an enhanced extended translation facility
KR100813533B1 (ko) * 2006-09-13 2008-03-17 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 데이터 마스크 방법
US9223751B2 (en) * 2006-09-22 2015-12-29 Intel Corporation Performing rounding operations responsive to an instruction
US8572354B2 (en) * 2006-09-28 2013-10-29 3Dlabs Inc., Ltd. Programmable logic unit and method for translating and processing instructions using interpretation registers
US20080100628A1 (en) 2006-10-31 2008-05-01 International Business Machines Corporation Single Precision Vector Permute Immediate with "Word" Vector Write Mask
US7996710B2 (en) * 2007-04-25 2011-08-09 Hewlett-Packard Development Company, L.P. Defect management for a semiconductor memory system
US7836278B2 (en) * 2007-07-25 2010-11-16 Advanced Micro Devices, Inc. Three operand instruction extension for X86 architecture
US8561037B2 (en) * 2007-08-29 2013-10-15 Convey Computer Compiler for generating an executable comprising instructions for a plurality of different instruction sets
TWI351179B (en) 2007-08-20 2011-10-21 Lite On Technology Corp Data processing method and computer system medium thereof
EP2602710A1 (en) 2007-11-05 2013-06-12 Aspen Acquisition Corporation Method of encoding register instruction fields
US20090172348A1 (en) 2007-12-26 2009-07-02 Robert Cavin Methods, apparatus, and instructions for processing vector data
US8667250B2 (en) 2007-12-26 2014-03-04 Intel Corporation Methods, apparatus, and instructions for converting vector data
US9529592B2 (en) 2007-12-27 2016-12-27 Intel Corporation Vector mask memory access instructions to perform individual and sequential memory access operations if an exception occurs during a full width memory access operation
US8281109B2 (en) 2007-12-27 2012-10-02 Intel Corporation Compressed instruction format
US8681173B2 (en) 2007-12-31 2014-03-25 Intel Corporation Device, system, and method for improving processing efficiency by collectively applying operations
US8108614B2 (en) 2007-12-31 2012-01-31 Eric Sprangle Mechanism for effectively caching streaming and non-streaming data patterns
US8447962B2 (en) 2009-12-22 2013-05-21 Intel Corporation Gathering and scattering multiple data elements
US7984273B2 (en) 2007-12-31 2011-07-19 Intel Corporation System and method for using a mask register to track progress of gathering elements from memory
GB2456775B (en) 2008-01-22 2012-10-31 Advanced Risc Mach Ltd Apparatus and method for performing permutation operations on data
US8046400B2 (en) * 2008-04-10 2011-10-25 Via Technologies, Inc. Apparatus and method for optimizing the performance of x87 floating point addition instructions in a microprocessor
US20100024183A1 (en) * 2008-06-30 2010-02-04 Cuprys Lawrence M Removable tool for a display assembly
JP5357475B2 (ja) * 2008-09-09 2013-12-04 ルネサスエレクトロニクス株式会社 データプロセッサ
US8326904B2 (en) * 2009-01-27 2012-12-04 International Business Machines Corporation Trigonometric summation vector execution unit
US8438367B2 (en) * 2009-05-19 2013-05-07 Via Technologies, Inc. Instruction extraction through prefix accumulation
US8533438B2 (en) * 2009-08-12 2013-09-10 Via Technologies, Inc. Store-to-load forwarding based on load/store address computation source information comparisons
US8996845B2 (en) 2009-12-22 2015-03-31 Intel Corporation Vector compare-and-exchange operation
US8627042B2 (en) 2009-12-30 2014-01-07 International Business Machines Corporation Data parallel function call for determining if called routine is data parallel
US8667042B2 (en) 2010-09-24 2014-03-04 Intel Corporation Functional unit for vector integer multiply add instruction
US9141386B2 (en) 2010-09-24 2015-09-22 Intel Corporation Vector logical reduction operation implemented using swizzling on a semiconductor chip
US9092213B2 (en) 2010-09-24 2015-07-28 Intel Corporation Functional unit for vector leading zeroes, vector trailing zeroes, vector operand 1s count and vector parity calculation
US8972698B2 (en) 2010-12-22 2015-03-03 Intel Corporation Vector conflict instructions
US20120185670A1 (en) 2011-01-14 2012-07-19 Toll Bret L Scalar integer instructions capable of execution with three registers
US20120254593A1 (en) 2011-04-01 2012-10-04 Jesus Corbal San Adrian Systems, apparatuses, and methods for jumps using a mask register
US20120254589A1 (en) 2011-04-01 2012-10-04 Jesus Corbal San Adrian System, apparatus, and method for aligning registers
US20120254588A1 (en) 2011-04-01 2012-10-04 Jesus Corbal San Adrian Systems, apparatuses, and methods for blending two source operands into a single destination using a writemask
US20120254591A1 (en) 2011-04-01 2012-10-04 Hughes Christopher J Systems, apparatuses, and methods for stride pattern gathering of data elements and stride pattern scattering of data elements
ES2943248T3 (es) 2011-04-01 2023-06-12 Intel Corp Formato de instrucción compatible con vectores y ejecución del mismo
US20120254592A1 (en) 2011-04-01 2012-10-04 Jesus Corbal San Adrian Systems, apparatuses, and methods for expanding a memory source into a destination register and compressing a source register into a destination memory location
US10157061B2 (en) 2011-12-22 2018-12-18 Intel Corporation Instructions for storing in general purpose registers one of two scalar constants based on the contents of vector write masks
CN107092465B (zh) 2011-12-23 2021-06-29 英特尔公司 用于提供向量混合和置换功能的指令和逻辑
KR101606305B1 (ko) 2011-12-28 2016-03-24 인텔 코포레이션 적층된 트랜지스터들을 포함하는 집적회로 장치 및 그 제조방법
US9590089B2 (en) * 2011-12-30 2017-03-07 Intel Corporation Variable gate width for gate all-around transistors
US11579881B2 (en) * 2017-06-29 2023-02-14 Intel Corporation Instructions for vector operations with constant values

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1688966A (zh) * 2002-08-09 2005-10-26 英特尔公司 包括对准或者广播指令的多媒体协处理器控制机制

Also Published As

Publication number Publication date
EP2695054B1 (en) 2018-08-15
CN104951277A (zh) 2015-09-30
CN112463219A (zh) 2021-03-09
TW201243715A (en) 2012-11-01
JP2014509764A (ja) 2014-04-21
GB2502936A (en) 2013-12-11
TWI506546B (zh) 2015-11-01
US11573798B2 (en) 2023-02-07
EP3422178A2 (en) 2019-01-02
JP5739055B2 (ja) 2015-06-24
EP4250101A3 (en) 2024-01-03
JP6058732B2 (ja) 2017-01-11
US20220129274A1 (en) 2022-04-28
KR101595637B1 (ko) 2016-02-18
US9513917B2 (en) 2016-12-06
EP3422178B1 (en) 2023-02-15
JP6339164B2 (ja) 2018-06-06
CN103502935B (zh) 2016-10-12
US11740904B2 (en) 2023-08-29
US20140149724A1 (en) 2014-05-29
US20240061683A1 (en) 2024-02-22
EP3422178A3 (en) 2019-04-10
CN103502935A (zh) 2014-01-08
US20190196830A1 (en) 2019-06-27
CN104951277B (zh) 2017-11-21
EP3805921B1 (en) 2023-09-06
GB201317902D0 (en) 2013-11-27
EP3805921A3 (en) 2021-06-30
US20200394042A1 (en) 2020-12-17
US20240427600A1 (en) 2024-12-26
US20130305020A1 (en) 2013-11-14
JP2015158940A (ja) 2015-09-03
CN107608716B (zh) 2020-12-15
US12086594B2 (en) 2024-09-10
US10795680B2 (en) 2020-10-06
CN106406817A (zh) 2017-02-15
WO2012134532A1 (en) 2012-10-04
EP2695054A1 (en) 2014-02-12
ES2943248T3 (es) 2023-06-12
CN107608716A (zh) 2018-01-19
DE102020102331A1 (de) 2020-09-03
EP4250101A2 (en) 2023-09-27
KR20130137700A (ko) 2013-12-17
US11210096B2 (en) 2021-12-28
US20190227800A1 (en) 2019-07-25
JP2017079078A (ja) 2017-04-27
TWI467477B (zh) 2015-01-01
EP2695054A4 (en) 2017-05-31
EP3805921A2 (en) 2021-04-14
TW201520890A (zh) 2015-06-01
PL3422178T3 (pl) 2023-06-26

Similar Documents

Publication Publication Date Title
CN106406817B (zh) 向量友好指令格式及其执行
CN106775592B (zh) 处理器、用于计算系统的方法、机器可读介质和计算机系统
CN104040482B (zh) 用于在打包数据元素上执行增量解码的系统、装置和方法
CN104126168B (zh) 打包数据重新安排控制索引前体生成处理器、方法、系统及指令
CN106802788B (zh) 用于处理sha-2安全散列算法的方法和设备
CN104049954B (zh) 多数据元素与多数据元素比较处理器、方法、系统和指令
CN107153524A (zh) 用于给出相应复数的复共轭的矢量指令
CN106371804B (zh) 用于执行置换操作的设备和方法
CN107967149A (zh) 从源写掩码寄存器在目的地写掩码寄存器中设置输出掩码的系统、装置和方法
CN109791488A (zh) 用于执行用于复数的融合乘-加指令的系统和方法
CN107102844A (zh) 超级乘加（超级madd）指令
CN109471659A (zh) 使用写掩码将两个源操作数混合进单个目的地的系统、装置和方法
CN108196823A (zh) 用于执行双块绝对差求和的系统、装置和方法
CN109240744A (zh) 排序加速处理器、方法、系统和指令
CN108241504A (zh) 经改进的提取指令的装置和方法
TW201346754A (zh) 執行將寫入罩暫存器轉換成向量暫存器中的索引值列表的系統、裝置及方法
CN109086073A (zh) 浮点舍入处理器、方法、系统和指令
CN110045987A (zh) 用于sha256算法的消息调度的指令处理器
CN107908427A (zh) 用于多维数组中的元素偏移量计算的指令
CN108509219A (zh) 去交织跨距数据元素处理器、方法、系统和指令
CN109313549A (zh) 用于向量的元素排序的装置、方法和系统
CN107391086A (zh) 改进置换指令的装置和方法
CN107220029A (zh) 掩码置换指令的装置和方法
CN108268244A (zh) 用于算术递归的系统、装置和方法
CN106445469A (zh) 打包数据操作掩码移位处理器、方法、系统及指令

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant