[go: up one dir, main page]

CN106354187A - 感测电路及感测电路的控制方法 - Google Patents

感测电路及感测电路的控制方法 Download PDF

Info

Publication number
CN106354187A
CN106354187A CN201610800650.3A CN201610800650A CN106354187A CN 106354187 A CN106354187 A CN 106354187A CN 201610800650 A CN201610800650 A CN 201610800650A CN 106354187 A CN106354187 A CN 106354187A
Authority
CN
China
Prior art keywords
sensing
terminal
transistor
output
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610800650.3A
Other languages
English (en)
Other versions
CN106354187B (zh
Inventor
卢文哲
刘育荣
黄明益
詹仁宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AUO Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN106354187A publication Critical patent/CN106354187A/zh
Application granted granted Critical
Publication of CN106354187B publication Critical patent/CN106354187B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current 
    • G05F1/46Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/561Voltage to current converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Eyeglasses (AREA)

Abstract

本发明公开了一种感测电路,包含感测模块以及读取模块。感测模块用以接收感测电压并相应地输出输出电流。感测模块包含感测晶体管以及电流镜单元。感测晶体管的第一端用以接收参考电压。感测晶体管用以根据参考电压与感测电压输出参考电流。电流镜单元电性耦接感测晶体管,用以根据参考电流映射输出输出电流。读取模块与感测模块电性耦接于一节点,并根据输出电流输出一输出电压信号。节点的电压电平与参考电压大致相同。

Description

感测电路及感测电路的控制方法
技术领域
本发明内容关于一种感测电路,且特别是关于一种采用感测电路的电路结构及控制方法。
背景技术
近来,由压电材料所制成的压电薄膜感测器被广泛使用于脉搏测量或其他生理信号测量等压力测量的相关应用当中。
然而,目前压电材料所能产生的电压与电流变化十分微弱,因此其输出信号容易被环境中的噪声或后端电路所干扰,使得测量结果容易失真。
发明内容
本发明内容的一态样为感测电路。感测电路包含感测模块以及读取模块。感测模块用以接收感测电压并相应地输出输出电流。感测模块包含感测晶体管以及电流镜单元。感测晶体管的第一端用以接收参考电压。感测晶体管用以根据参考电压与感测电压输出参考电流。电流镜单元电性耦接感测晶体管,用以根据参考电流映射输出输出电流。读取模块与感测模块电性耦接于一节点,并根据输出电流输出一输出电压信号。节点的电压电平与参考电压大致相同。
本发明内容的另一态样为感测电路。压力感测电路包含感测元件、感测晶体管、第一晶体管、第二晶体管以及读取模块。感测元件用以根据感测结果输出感测电压。感测晶体管包含用以接收第一参考电压的第一端、第二端,以及电性耦接于感测元件,用以自感测元件接收感测电压的控制端。第一晶体管包含电性耦接于感测晶体管第二端的第一端、用以接收第二参考电压的第二端,以及电性耦接于第一晶体管第一端的控制端。第二晶体管包含第一端、用以接收第二参考电压的第二端,以及电性耦接于第一晶体管控制端的控制端。读取模块包含输入端以及输出端。读取模块的输入端的电压电平与第一参考电压大致相同。读取模块的输出端用以根据感测电压输出一输出电压信号。
本发明内容的又一态样为感测电路的控制方法。控制方法包含由提供感测模块参考电压;根据感测电压于感测模块的输出端相应地输出输出电流;通过读取模块控制感测模块的输出端的电压电平,使感测模块的输出端的电压电平与参考电压大致相同;以及根据输出电流通过该读取模块输出一输出电压信号。
附图说明
图1为根据本发明内容部分实施例所绘示的感测电路的示意图。
图2为根据本发明内容部分实施例所绘示的电压波形图。
图3为根据本发明内容其他部分实施例所绘示的感测电路的示意图。
图4为根据本发明内容其他部分实施例所绘示的感测电路的示意图。
图5为根据本发明内容其他部分实施例所绘示的感测电路的示意图。
图6为根据本发明内容其他部分实施例所绘示的感测电路的示意图。
图7为根据本发明内容其他部分实施例所绘示的感测电路的示意图。
图8为根据本发明内容部分实施例所绘示的感测电路的控制方法的流程图。
其中,附图标记:
100 感测电路
110 感测元件
120 感测模块
122 电流镜单元
140 读取模块
300、400、500、600、700 感测电路
322、522、622、722 电流镜单元
800 控制方法
S810~S840 步骤
Q1 感测晶体管
Q2、Q3、Q4 晶体管
OP1 运算放大器
S1 开关
C1 电容
R1、R2、R3 电阻
N1、N2 节点
VDD、VSS 参考电压
Vp 感测电压
Vo 输出电压信号
I1 参考电流
I2 输出电流
CLK 时脉信号
具体实施方式
下文举实施例配合所附图式作详细说明,以更好地理解本发明内容的态样,但所提供的实施例并非用以限制本发明所涵盖的范围,而结构操作的描述非用以限制其执行的顺序,任何由元件重新组合的结构,所产生具有均等功效的装置,皆为本发明所涵盖的范围。此外,根据业界的标准及惯常做法,图式仅以辅助说明为目的,并未依照原尺寸作图,实际上各种特征的尺寸可任意地增加或减少以便于说明。下述说明中相同元件将以相同的符号标示来进行说明以便于理解。
在全篇说明书与申请专利范围所使用的用词(terms),除有特别注明外,通常具有每个用词使用在此领域中、在此发明的内容中与特殊内容中的平常意义。某些用以描述本发明的用词将于下或在此说明书的别处讨论,以提供本领域技术人员在有关本发明的描述上额外的引导。
此外,在本文中所使用的用词“包含”、“包括”、“具有”、“含有”等等,均为开放性的用语,即意指“包含但不限于”。此外,本文中所使用的“及/或”,包含相关列举项目中一或多个项目的任意一个以及其所有组合。
于本文中,当一元件被称为“连接”或“耦接”时,可指“电性连接”或“电性耦接”。“连接”或“耦接”亦可用以表示二或多个元件间相互搭配操作或互动。此外,虽然本文中使用“第一”、“第二”、…等用语描述不同元件,该用语仅是用以区别以相同技术用语描述的元件或操作。除非上下文清楚指明,否则该用语并非特别指称或暗示次序或顺位,亦非用以限定本发明。
请参考图1。图1为根据本发明内容部分实施例所绘示的感测电路100的示意图。如图1所示,在部分实施例中,感测电路100包含感测元件110、感测模块120以及读取模块140。在结构上,感测模块120的输入端电性耦接感测元件110的输出端。读取模块140的输入端电性耦接感测模块120的输出端。藉由感测模块120和读取模块140的协同操作,感测电路100可根据感测元件110输出的感测电压Vp相应地提供输出电压信号Vo。具体来说,在部分实施例中,感测模块120用以自输入端接收感测电压Vp,并相应地自输出端产生输出电流I2。读取模块140用以自输入端接收输出电流I2,并自输出端输出上述输出电压信号Vo。
举例来说,在部分实施例中,感测元件110可为由压电材料,例如压电聚偏氟乙烯(PVDF)高分子聚合物等等,所制成的压电薄膜感测器。感测元件110相应于压力输出感测电压Vp后,感测电路100可输出相应的输出电压信号Vo以判断压力大小。藉此,感测电路100可用于检测人体脉搏或其他各种生物特征。
如图1所示,在部分实施例中,感测模块120可包含感测晶体管Q1以及电流镜单元122。在结构上,感测晶体管Q1的第一端用以接收参考电压VDD,感测晶体管Q1的第二端电性耦接于电流镜单元122的参考臂,感测晶体管Q1的控制端用以接收感测电压Vp。如此一来,感测晶体管Q1便可根据参考电压VDD与感测电压Vp输出参考电流I1至电流镜单元122的参考臂。
在部分实施例中,电流镜单元122包含晶体管Q2、Q3。举例来说,晶体管Q2、Q3可为N型金属氧化物半导体场效晶体管(N-type Metal-Oxide-Semiconductor Field-EffectTransistor,nMOSFET、nMOS)。在结构上。晶体管Q2的第一端电性耦接于感测晶体管Q1的第二端,晶体管Q2的第二端电性耦接于接地端,用以接收参考电压VSS,晶体管Q3的第一端电性耦接于感测模块的输出端(即:节点N1),晶体管Q3的第二端电性耦接于接地端,用以接收参考电压VSS。晶体管Q2、Q3的控制端彼此电性耦接,并电性耦接至晶体管Q2的第一端,以形成电流镜电路。如图所示,在部分实施例中,由于晶体管Q2的第一端与控制端彼此电性耦接,晶体管Q2的栅源间电压即为晶体管Q2的第一端与参考电压VSS的压差。当感测电压Vp提高时,随着感测晶体管Q1的第二端的电压电平提高,晶体管Q2的栅源间电压亦随之提高,使得参考电流I1随之提高。如此一来,当参考电流I1流经电流镜单元122的参考臂上的晶体管Q2时,于电流镜单元122的输出臂上便会有相应于参考电流I1的输出电流I2产生并流经晶体管Q3。输出电流I2与参考电流I1之间的比例关系可藉由选用适当参数的晶体管元件进行设计,其具体原理于此不再赘述。
藉此,通过感测晶体管Q1与电流镜单元122的操作,感测模块120便可将感测元件110输出的感测电压Vp转换为适当的电流信号(即:输出电流I2)至读取模块140。举例来说,在部分实施例中,电流镜单元122产生的输出电流I2可将参考电流I1的电流值依比例放大。如此一来,即便感测元件110所输出的感测电压Vp与电流镜单元122参考侧相应产生的参考电流I1仅有微小变化,电流镜单元122输出侧映射产生的输出电流I2以及根据输出电流I2产生的输出电压信号Vo仍可代表所检测到的压力大小,避免线路上的环境噪声与后端电路干扰导致处理电路误判。藉此,感测电路100可提升感测的灵敏度与准确度。
如图1所示,在部分实施例中,读取模块140包含运算放大器OP1、电阻R1、电容C1以及开关S1。在结构上,运算放大器OP1包含第一输入端(如:负极端)、第二输入端(如:正极端)以及输出端,其中第一输入端电性耦接于读取模块140的输入端(即:节点N1),第二输入端用以接收参考电压VDD,输出端用以输出一输出电压信号Vo。电阻R1、电容C1以及开关S1电性耦接于运算放大器OP1的第一输出端与输出端之间。换言之,电阻R1、电容C1以及开关S1彼此以并联形式电性耦接,形成运算放大器OP1的反馈电路。假设运算放大器OP1的输入阻抗足够大,则运算放大器OP1的第一输入端与第二输入端为虚短路(Virtual Short),大致具有相同电压电平。如此一来,由于运算放大器OP1的第二输入端接收参考电压VDD,因此节点N1的电压电平便与参考电压VDD大致相同。
在部分实施例中,开关S1用以接收时脉信号CLK,并根据时脉信号CLK选择性地导通。当开关S1导通时,放大器电路的反馈阻抗为零,读取模块140可视为电压随耦器,使得输出电压信号Vo具有与参考电压VDD实质上相同的电压电平。
相对地,当开关S1截止时,放大器电路的反馈电路为彼此并联的电阻R1与电容C1。由于感测模块120输出的输出电流I2流经电阻R1,因此输出电压信号Vo的电压电平为(VDD+I2·R1)。由于输出电流I2的电流大小相应于感测电压Vp,因此输出电压信号Vo亦相应于感测电压Vp,如此一来,后端的处理电路便可根据输出电压信号Vo判断感测元件110所感应到的压力大小。在部分实施例中,电容C1可做为滤波元件,滤除输出电压信号Vo中的交流振荡成分,以避免后端电路误判信号。
请一并参考图2。图2为根据本发明内容部分实施例所绘示的电压波形图。为方便及清楚说明起见,图2中所绘示的电压波形配合图1所示实施例中的感测电路100进行说明,但并非用以限制本发明内容。
如图2所示,在部分实施例中,当感测元件110感应到压力后,其输出的感测电压Vp相应于压力大小而具有特定的电压大小与波形。当时脉信号CLK处于高电平时,开关S1导通,输出电压信号Vo为一低电平的定值(如:参考电压VDD)。相对地,当时脉信号CLK处于低电平时,开关S1截止,输出电压信号Vo便会具有相应于感测电压Vp的电压大小与波形。(如:VDD+I2·R1)。如此一来,读取模块140便可根据时脉信号CLK进行信号取样,以输出上述输出电压信号Vo。
如此一来,在感测电路100根据感测电压Vp提供输出电压信号Vo的过程中,作为读取模块140的输入端与感测模块120的输出端的节点N1的电压电平大致维持在参考电压VDD。藉此,电流镜单元122参考侧的参考电流I1便可准确地映射至输出侧的输出电流I2。
具体来说,当晶体管Q2、Q3的漏源间电压不匹配时,晶体管的通道长度调变效应(Channel length modulation effect),会导致参考电流I1与输出电流I2的比例关系具有误差。输出电流I2和参考电流I1的关系式可由下式表示:
I 2 = I 1 × ( W Q 3 L Q 3 × L Q 2 W Q 2 ) ( 1 + λV D S Q 3 1 + λV D S Q 2 ) ,
其中WQ2、WQ3分别代表晶体管Q2、Q3的栅极宽度、LQ2、LQ3分别代表晶体管Q2、Q3的栅极长度,VDSQ2、VDSQ3分别代表晶体管Q2、Q3的漏源间电压,λ代表通道长度调变效应系数。
感测电路100藉由控制节点N1的电压电平,可控制晶体管Q3的漏源间电压(即:VDSQ3),并降低因为节点N1电压浮动所导致晶体管Q2、Q3的漏源间电压不匹配现象。如此一来,输出电流I2与输出电压信号Vo的误差也随之降低,使得感测电路100的整体感测精准度提升。
在图1中所绘示的感测模块120仅为示意之用,并非用以限制本案。在本发明内容各个实施例中,感测模块120可由不同的电路实现,以下段落将搭配相应图式进行说明。
请参考图3。图3为根据本发明内容其他部分实施例所绘示的感测电路300的示意图。于图3中,与图1的实施例有关的相似元件以相同的参考标号表示以便于理解,且相似元件的具体原理已于先前段落中详细说明,若非与图3的元件间具有协同运作关系而必要介绍者,于此不再赘述。在图3所绘示的实施例中,与图1所绘示的感测电路100相比,电流镜单元322中的晶体管Q2、Q3可为P型金属氧化物半导体场效晶体管(P-type Metal-Oxide-Semiconductor Field-Effect Transistor,pMOSFET、pMOS)。
此外,在图3所示实施例中,感测晶体管Q1的第一端电性耦接于接地端,用以接收参考电压VSS,感测晶体管Q1的第二端电性耦接于电流镜单元322的参考臂,感测晶体管Q1的控制端用以接收感测电压Vp,以根据参考电压VSS与感测电压Vp输出参考电流I1至电流镜单元322的参考臂。
在结构上,晶体管Q2的第一端电性耦接于感测晶体管Q1的第二端,晶体管Q2的第二端用以接收参考电压VDD,晶体管Q3的第一端电性耦接于感测模块120的输出端(即:节点N1),晶体管Q3的第二端用以接收参考电压VDD。晶体管Q2、Q3的控制端彼此电性耦接,并电性耦接至晶体管Q2的第一端,以形成电流镜电路。
如此一来,与图1中所绘示的电流镜单元122相似,当参考电流I1流经电流镜单元322的参考臂上的晶体管Q2时,于电流镜单元322的输出臂上便会有相应于参考电流I1的输出电流I2产生并流经晶体管Q3。
请参考图4。图4为根据本发明内容其他部分实施例所绘示的感测电路400的示意图。于图4中,与图1的实施例有关的相似元件以相同的参考标号表示以便于理解,且相似元件的具体原理已于先前段落中详细说明,若非与图4的元件间具有协同运作关系而必要介绍者,于此不再赘述。在图4所绘示的实施例中,与图1所绘示的感测电路100相比,读取模块140更包含彼此串连的电阻R2、R3。在结构上,电阻R2的第一端用以接收电压Vin,电阻R2的第二端电性耦接于运算放大器OP1的第二输入端(如:正极输入端)以及电阻R3的第一端。电阻R3的第二端电性耦接于接地端。
如此一来,藉由电阻R2、R3的分压,运算放大器OP1的第二输入端(如:正极输入端)便可操作在适当的电压电平,使得第二输入端(如:正极输入端)的电压电平与参考电压VDD大致相同。举例来说,在部分实施例中,运算放大器OP1的第二输入端的电压电平为Vin.[(R3)/(R2+R3)]。换言之,通过调整电阻R2、R3的阻值,便可控制运算放大器OP1的第二输入端的电压电平与参考电压VDD大致相同,进而使得虚短路的节点N1的电压电平与参考电压VDD大致相同。
请参考图5。图5为根据本发明内容其他部分实施例所绘示的感测电路500的示意图。于图5中,与图1的实施例有关的相似元件以相同的参考标号表示以便于理解,且相似元件的具体原理已于先前段落中详细说明,若非与图5的元件间具有协同运作关系而必要介绍者,于此不再赘述。在图5所绘示的实施例中,与图1所绘示的感测电路100相比,电流镜单元522包含晶体管Q2、Q3、Q4。在部分实施例中,晶体管Q2、Q3、Q4可为nMOS。
在结构上,晶体管Q2的第一端电性耦接于感测晶体管Q1的第二端,晶体管Q2的第二端用以接收参考电压VSS。晶体管Q3的第一端电性耦接于晶体管Q4的第二端,晶体管Q3的第二端电性耦接于晶体管Q2的第二端,用以接收参考电压VDD。晶体管Q2、Q3的控制端彼此电性耦接,并电性耦接至晶体管Q2的第一端。晶体管Q4的第一端电性耦接于感测模块120的输出端(即:节点N2),晶体管Q4的控制端电性耦接于感测晶体管Q1的控制端,用以接收感测电压Vp,以形成电流镜电路。
如此一来,与图1中所绘示的电流镜单元122相似,当参考电流I1流经电流镜单元522的参考臂上的晶体管Q2时,于电流镜单元522的输出臂上便会有相应于参考电流I1的输出电流I2产生并流经晶体管Q3、Q4。
与前述实施例相似,由于运算放大器OP1的正极输入端与负极输入端为虚短路(Virtual Short),因此节点N2的电压电平便与参考电压VDD大致相同。如此一来,感测模块120中的感测晶体管Q1与晶体管Q4彼此对称,晶体管Q2与晶体管Q3彼此对称,便可进一步降低电流镜单元522参考臂与输出臂上因电压不匹配,受通道长度调变效应所导致的电流误差。换言之,通过设置与感测晶体管Q1对应的晶体管Q4,可进一步降低参考电流I1与输出电流I2之间的误差。
具体来说,和图1所示实施例相比,在图1中节点N1的电压电平与参考电压VDD大致相同。然而,由于感测晶体管Q1本身所导致的压降,使得实际上晶体管Q2的漏源间电压与晶体管Q3的漏源间电压并非完全匹配。如此一来,由于晶体管的通道长度调变效应,会导致参考电流I1与输出电流I2的比例关系仍具有误差。相对地,在图5中,节点N2的电压电平与参考电压VDD大致相同。由于电流镜电路522中设置了与感测晶体管Q1对应的晶体管Q4,因此参考臂上感测晶体管Q1所导致的压降与输出臂上晶体管Q4所导致的压降相同。如此一来,晶体管Q2的漏源间电压与晶体管Q3的漏源间电压便大致相同。藉此,参考臂和输出臂上电压不匹配的现象可获得改善,进而降低参考电流I1与输出电流I2的误差。
藉此,读取模块140根据输出电流I2所输出的输出电压信号Vo便能更为精确,以提升感测电路100感测压力的准确度。
此外,虽然在图5所绘示的实施例中,感测晶体管Q1与晶体管Q2~Q4皆为同型晶体管(如:N型金氧半晶体管),但本发明内容并不以此为限。请参考图6。图6为根据本发明内容其他部分实施例所绘示的感测电路600的示意图。于图6中,与图5的实施例有关的相似元件以相同的参考标号表示以便于理解,且相似元件的具体原理已于先前段落中详细说明,若非与图5的元件间具有协同运作关系而必要介绍者,于此不再赘述。在图6所绘示的实施例中,与图5所绘示的感测电路500相比,电流镜单元622中的晶体管Q2、Q3为n型金氧半晶体管,电流镜单元622中的晶体管Q4以及感测晶体管Q1为p型金氧半晶体管。换言之,在部分实施例中,晶体管Q2、Q3可为第一型晶体管,晶体管Q4与感测晶体管Q1可为相异于第一型晶体管的第二型晶体管。
此外,在部分实施例中,感测晶体管Q1与晶体管Q2~Q4亦可皆为P型金氧半晶体管。请参考图7。图7为根据本发明内容其他部分实施例所绘示的感测电路700的示意图。于图7中,与图5的实施例有关的相似元件以相同的参考标号表示以便于理解,且相似元件的具体原理已于先前段落中详细说明,若非与图5的元件间具有协同运作关系而必要介绍者,于此不再赘述。
在图7所绘示的实施例中,与图5所绘示的感测电路500相比,感测晶体管Q1以及电流镜单元722中的晶体管Q2、Q3、Q4为p型金氧半晶体管。
和图3中所绘示的实施例相似,由于运算放大器OP1的正极输入端与负极输入端为虚短路的特性,节点N2的电压电平与参考电压VSS大致相同。如此一来,感测模块120中的感测晶体管Q1与晶体管Q4彼此对称,晶体管Q2与晶体管Q3彼此对称,便可进一步降低参考电流I1与输出电流I2之间的误差,其具体原理与前述实施例相似,并已于先前段落中详细说明,故于此不再赘述。
请参考图8。图8为根据本发明内容部分实施例所绘示的感测电路的控制方法800的流程图。为方便及清楚说明起见,下述控制方法800是配合图1~图7实施例中所绘示的感测电路100、300~700进行说明,但不以此为限,任何熟习此技艺者,在不脱离本发明内容的精神和范围内,当可对作各种更动与润饰。如图8所示,控制方法800包含步骤S810、S820、S830以及S840。
首先,在步骤S810中,由感测模块120接收参考电压(如:参考电压VDD)。
接着,在步骤S820中,根据感测电压Vp于感测模块120的输出端相应地输出输出电流I2。具体来说,在部分实施例中,输出输出电流I2的步骤可包含由感测晶体管Q1根据参考电压(如:参考电压VDD)与感测电压Vp输出参考电流I1,以及由电流镜单元(如:电流镜单元122)根据参考电流I1映射输出输出电流I2。
接着,在步骤S830中,由读取模块140控制感测模块120的输出端的电压电平与参考电压(如:参考电压VDD或参考电压VSS)大致相同。具体来说,在部分实施例中,控制感测模块120的输出端的电压电平包含由运算放大器OP1的第一输入端(如:负极输入端)控制感测模块120的输出端的电压电平,以及由运算放大器OP1的第二输入端(如:正极输入端)接收参考电压(如:参考电压VDD)。
最后,在步骤S840中,由读取模块140根据输出电流I2输出一输出电压信号Vo。具体来说,在部分实施例中,输出上述输出电压信号Vo的步骤更包含由开关S1根据时脉信号CLK选择性地导通运算放大器OP1的第一输入端与运算放大器OP1的输出端。当开关S1关断时,由运算放大器OP1的输出端输出相应于感测电压Vp的输出电压信号Vo。当开关S1导通时,由运算放大器OP1的输出端输出具有低电平(如:参考电压VDD)的输出电压信号Vo。
如此一来,读取模块140便可根据时脉信号CLK进行信号取样并输出电压信号Vo,后端的处理电路便可根据输出电压信号Vo判断感测元件110所感应到的压力大小。
值得注意的是,虽然本文将所公开的方法示出和描述为一系列的步骤或事件,但是应当理解,所示出的这些步骤或事件的顺序不应解释为限制意义。例如,部分步骤可以以不同顺序发生和/或与除了本文所示和/或所描述的步骤或事件以外的其他步骤或事件同时发生。另外,实施本文所描述的一个或多个态样或实施例时,并非所有于此示出的步骤皆为必需。此外,本文中的一个或多个步骤亦可能在一个或多个分离的步骤和/或阶段中执行。
所属技术领域具有通常知识者可直接了解此控制方法800如何基于上述多个不同实施例中的感测电路100、300~700以执行该等操作及功能,故不再此赘述。
综上所述,在本发明内容各个实施例中,感测电路通过运算放大器的虚短路特性,将感测模块与读取模块电性耦接处节点的电压电平控制在与感测晶体管相同的参考电压,可使得感测模块中的感测晶体管以及电流镜单元中的晶体管具有对称的通道长度调变效应,以降低电流镜单元将参考电流映射产生输出电流时所产生的信号误差。如此一来,读取模块根据输出电流输出的输出电压信号便可具有较高的准确度。
此外,在部分实施例中,电流镜单元可包含对应于感测晶体管的晶体管,使得感测模块内的晶体管彼此对称,进一步降低信号误差。
值得注意的是,在不冲突的情况下,在本发明内容各个图式、实施例及实施例中的特征与电路可以相互组合。图式中所绘示的电路仅为示例之用,简化以使说明简洁并便于理解,并非用以限制本发明内容。
虽然本发明内容已以实施方式揭露如上,然其并非用以限定本发明内容,任何熟习此技艺者,在不脱离本发明内容的精神和范围内,当可作各种更动与润饰,因此本发明内容的保护范围当视后附的申请专利范围所界定者为准。

Claims (13)

1.一种感测电路,其特征在于,包含:
一感测模块,用以接收一感测电压并相应地输出一输出电流,该感测模块包含:
一感测晶体管,该感测晶体管的一第一端用以接收一参考电压,该感测晶体管用以根据该参考电压与该感测电压输出一参考电流;以及
一电流镜单元,电性耦接该感测晶体管,用以根据该参考电流映射输出该输出电流;以及
一读取模块,该读取模块与该感测模块电性耦接于一节点,并根据该输出电流输出一输出电压信号,其中该节点的电压电平与该参考电压大致相同。
2.根据权利要求1所述的感测电路,其特征在于,该读取模块包含:
一运算放大器,包含:
一第一输入端,电性耦接于该节点;
一第二输入端,用以接收该参考电压;以及
一输出端,用以输出该输出电压信号;以及
一第一电阻,电性耦接于该运算放大器的该第一输入端与该输出端之间。
3.根据权利要求2所述的感测电路,其特征在于,该读取模块更包含:
一第一开关,电性耦接于该运算放大器的该第一输入端与该输出端之间,该第一开关用以根据一时脉信号选择性地导通。
4.根据权利要求3所述的感测电路,其特征在于,当该第一开关导通时,该输出电压信号具有一低电平,当该第一开关关断时,该输出电压信号相应于该感测电压。
5.根据权利要求1所述的感测电路,其特征在于,该感测晶体管的一控制端用以接收该感测电压,该电流镜单元包含:
一第一晶体管,包含:
一第一端,电性耦接于该感测晶体管的一第二端;
一第二端;以及
一控制端,电性耦接于该第一晶体管的该第一端;以及
一第二晶体管,包含:
一第一端,电性耦接于该节点;
一第二端,电性耦接于该第一晶体管的该第二端;以及
一控制端,电性耦接于该第一晶体管的该控制端。
6.根据权利要求1所述的感测电路,其特征在于,该感测晶体管的一控制端用以接收该感测电压,该电流镜单元包含:
一第一晶体管,包含:
一第一端,电性耦接于该感测晶体管的一第二端;
一第二端;以及
一控制端,电性耦接于该第一晶体管的该第一端;
一第二晶体管,包含:
一第一端;
一第二端,电性耦接于该第一晶体管的该第二端;以及
一控制端,电性耦接于该第一晶体管的该控制端;以及
一第三晶体管,包含:
一第一端,电性耦接于该节点;
一第二端,电性耦接于该第二晶体管的该第一端;以及
一控制端,电性耦接于该感测晶体管的该控制端。
7.一种感测电路,其特征在于,包含:
一感测元件,用以根据感测结果输出一感测电压;
一感测晶体管,包含:
一第一端,用以接收一第一参考电压;
一第二端;以及
一控制端,电性耦接于该感测元件,用以自该感测元件接收该感测电压;
一第一晶体管,包含:
一第一端,电性耦接于该感测晶体管的该第二端;
一第二端,用以接收一第二参考电压;以及
一控制端,电性耦接于该第一晶体管的该第一端;
一第二晶体管,包含:
一第一端;
一第二端,用以接收该第二参考电压;以及
一控制端,电性耦接于该第一晶体管的该控制端;以及
一读取模块,包含:
一输入端,该输入端的电压电平与该第一参考电压大致相同;以及
一输出端,用以根据该感测电压输出一输出电压信号。
8.根据权利要求7所述的感测电路,其特征在于,该第二晶体管的该第一端电性耦接于该读取模块的该输入端,该读取模块包含:
一运算放大器,包含:
一第一输入端,电性耦接于该读取模块的该输入端;
一第二输入端,用以接收该第一参考电压;以及
一输出端,用以输出该输出电压信号;
一第一电阻,电性耦接于该运算放大器的该第一输入端与该输出端之间;以及
一第一开关,电性耦接于该运算放大器的该第一输入端与该输出端之间。
9.根据权利要求7所述的感测电路,其特征在于,更包含:
一第三晶体管,包含:
一第一端,电性耦接于该读取模块的该输入端;
一第二端,电性耦接于该第二晶体管的该第一端;以及
一控制端,电性耦接于该感测晶体管的该控制端。
10.一种感测电路的控制方法,其特征在于,包含:
提供一感测模块一参考电压;
根据一感测电压于该感测模块的一输出端相应地输出一输出电流;
通过一读取模块控制该感测模块的该输出端的电压电平,使该感测模块的该输出端的电压电平与该参考电压大致相同;以及
根据该输出电流通过该读取模块输出一输出电压信号。
11.根据权利要求10所述的控制方法,其特征在于,输出该输出电流包含:
通过一感测晶体管根据该参考电压与该感测电压输出一参考电流;以及
通过一电流镜单元根据该参考电流映射输出该输出电流。
12.根据权利要求10所述的控制方法,其特征在于,控制该感测模块的该输出端的电压电平包含:
通过一运算放大器的一第一输入端控制该感测模块的该输出端的电压电平;以及
提供该运算放大器的一第二输入端接收该参考电压。
13.根据权利要求12所述的控制方法,其特征在于,输出该输出电压信号更包含:
通过一第一开关根据一时脉信号选择性地导通该运算放大器的该第一输入端与该运算放大器的一输出端;以及
当该第一开关关断时,由该运算放大器的该输出端输出相应于该感测电压的该输出电压信号。
CN201610800650.3A 2016-06-27 2016-09-02 感测电路及感测电路的控制方法 Expired - Fee Related CN106354187B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105120215 2016-06-27
TW105120215A TWI638145B (zh) 2016-06-27 2016-06-27 感測電路及感測電路的控制方法

Publications (2)

Publication Number Publication Date
CN106354187A true CN106354187A (zh) 2017-01-25
CN106354187B CN106354187B (zh) 2018-04-06

Family

ID=57858894

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610800650.3A Expired - Fee Related CN106354187B (zh) 2016-06-27 2016-09-02 感测电路及感测电路的控制方法

Country Status (2)

Country Link
CN (1) CN106354187B (zh)
TW (1) TWI638145B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108777150A (zh) * 2018-05-02 2018-11-09 友达光电股份有限公司 感测电路
CN109965854A (zh) * 2018-08-29 2019-07-05 友达光电股份有限公司 感测部件及脉象测量方法
CN112904923A (zh) * 2019-12-03 2021-06-04 瑞昱半导体股份有限公司 电流产生电路
CN115379140A (zh) * 2021-05-20 2022-11-22 意法半导体股份有限公司 收集感测信号的方法、相应传感器装置和成像相机

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI689706B (zh) * 2018-12-21 2020-04-01 財團法人工業技術研究院 定位感測處理裝置
US10742183B2 (en) 2018-12-21 2020-08-11 Industrial Technology Research Institute Processing device for position sensing comprising a transforming differential current signal to a voltage signal performance

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1269632A (zh) * 1998-10-30 2000-10-11 英特赛尔公司 过流感测电路和自调节消隐
CN101138050A (zh) * 2005-03-23 2008-03-05 斯班逊有限公司 具有电流补偿的漏极电压调整的电流感测电路
CN101583923A (zh) * 2007-01-03 2009-11-18 苹果公司 多重触摸自动扫描
US8575947B1 (en) * 2008-11-21 2013-11-05 Cypress Semiconductor Corporation Receive demodulator for capacitive sensing
WO2016007316A1 (en) * 2014-07-11 2016-01-14 Qualcomm Incorporated Current sense circuit using a single opamp having dc offset auto-zeroing
WO2016028387A1 (en) * 2014-08-21 2016-02-25 Cypress Semiconductor Corporation Providing a baseline capacitance for a capacitance sensing channel
KR20160050534A (ko) * 2014-10-30 2016-05-11 에스케이하이닉스 주식회사 누설 전류 감지부를 구비하는 반도체 집적 회로 장치 및 그 구동방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270660A (en) * 1992-05-05 1993-12-14 Xerox Corporation Electrostatic voltmeter employing high voltage integrated circuit devices

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1269632A (zh) * 1998-10-30 2000-10-11 英特赛尔公司 过流感测电路和自调节消隐
CN101138050A (zh) * 2005-03-23 2008-03-05 斯班逊有限公司 具有电流补偿的漏极电压调整的电流感测电路
CN101583923A (zh) * 2007-01-03 2009-11-18 苹果公司 多重触摸自动扫描
US8575947B1 (en) * 2008-11-21 2013-11-05 Cypress Semiconductor Corporation Receive demodulator for capacitive sensing
WO2016007316A1 (en) * 2014-07-11 2016-01-14 Qualcomm Incorporated Current sense circuit using a single opamp having dc offset auto-zeroing
WO2016028387A1 (en) * 2014-08-21 2016-02-25 Cypress Semiconductor Corporation Providing a baseline capacitance for a capacitance sensing channel
KR20160050534A (ko) * 2014-10-30 2016-05-11 에스케이하이닉스 주식회사 누설 전류 감지부를 구비하는 반도체 집적 회로 장치 및 그 구동방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108777150A (zh) * 2018-05-02 2018-11-09 友达光电股份有限公司 感测电路
CN108777150B (zh) * 2018-05-02 2021-02-23 友达光电股份有限公司 感测电路
CN109965854A (zh) * 2018-08-29 2019-07-05 友达光电股份有限公司 感测部件及脉象测量方法
CN112904923A (zh) * 2019-12-03 2021-06-04 瑞昱半导体股份有限公司 电流产生电路
CN115379140A (zh) * 2021-05-20 2022-11-22 意法半导体股份有限公司 收集感测信号的方法、相应传感器装置和成像相机
CN115379140B (zh) * 2021-05-20 2025-03-18 意法半导体股份有限公司 收集感测信号的方法、相应传感器装置和成像相机

Also Published As

Publication number Publication date
TW201800722A (zh) 2018-01-01
TWI638145B (zh) 2018-10-11
CN106354187B (zh) 2018-04-06

Similar Documents

Publication Publication Date Title
CN106354187B (zh) 感测电路及感测电路的控制方法
CN111555721B (zh) 放大接口以及用于校正放大接口的对应测量系统和方法
CN101431294B (zh) 分压电路及磁传感器电路
US9638761B2 (en) Magnetic sensor circuit with power supply fluctuation detection
EP3012971A1 (en) Amplifier circuit and amplifier-circuit chip
CN110345981B (zh) 电阻式传感器的检测系统
US10914618B2 (en) Readout circuit for sensor and readout method thereof
US20130099825A1 (en) Voltage comparator
CN1949668B (zh) 一种单端输入的迟滞比较电路
US20150035550A1 (en) High accuracy measurement of on-chip component parameters
US7388387B2 (en) Method and apparatus for measurement of electrical resistance
TWI484148B (zh) 溫度感測電路
CN102865935A (zh) 温度传感器
JP5981890B2 (ja) ホール素子駆動回路
CN103063874B (zh) 超低相位差智能压电式加速度传感器
CN115333486A (zh) 基于霍尔传感器的放大电路
US20070170956A1 (en) Sense amplifier
CN106419862B (zh) 信号读取电路及其控制方法和脉搏检测器
CN104897943A (zh) 高灵敏度低功耗电流检测电路
US9454174B2 (en) Power supply voltage monitoring circuit, and electronic circuit including the power supply voltage monitoring circuit
CN102915066B (zh) 用于输出基准电压的电路
US20250013256A1 (en) Reference current generating circuit
CN107026626B (zh) 一种自动增益控制电路和实现方法
CN112997405A (zh) 接近传感器
CN110174177B (zh) 信号检测电路和信号检测方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180406

Termination date: 20200902

CF01 Termination of patent right due to non-payment of annual fee