CN106329959A - 高压自供电电路 - Google Patents

Abstract

本发明提供一种高压自供电电路，所述高压自供电电路包括：JFET调整管、限流电阻、第一开关管、第二开关管、稳压电容、控制电路、以及功率MOS管。本发明与传统的高压供电电路相比，采用了一种新颖的高压自供电电路结构及方法，芯片省去了VCC供电引脚，外围电路更为精简，节省了高压启动电阻和稳压电容，系统成本低，体积小。电路内部省去了钳位二极管和调制电路，电路结构简单，可靠性高，芯片面积大幅缩减，芯片成本及系统成本大大降低。进一步地，带有限流功能的高压自供电电路，在系统建立过程中充电电流受到限制，电流值能够保持恒定，VDD电压线性上升，有效防止了上电过程中的过冲现象及电流过大对器件造成的损伤。

Description

高压自供电电路

技术领域

本发明属于集成电路设计领域，特别是涉及一种高压自供电电路。

背景技术

在LED驱动电路中，通常会用到高压供电电路，将母线电压经处理后转换为供内部电路使用的电平。传统的方法是将母线电压经启动电阻限流后由钳位二极管稳压，再由芯片内部的调制电路处理后得到所需电平。这种方法电源引脚是必不可少的，而且还需要启动电阻、反馈电阻、钳位二极管及稳压电容等外围器件，系统成本高，体积大。

传统的高压供电电路如图1所示，交流输入电压经桥堆整流及电容C1滤波后形成母线电压，母线电压经启动电阻Rstart限流后为电容C2充电，VCC电压逐渐上升，最终稳定在钳位二极管D1的稳压值。由于VCC电压受工艺、温度等因素影响，精度较低，因此VCC电压需经过内部调制电路Regulator调制后产生精准的内部电平VDD，为芯片内部其他模块供电。

该高压供电电路由于使用高压启动电阻，内部电路需集成钳位二极管，且需要调制电路，因此电路较为复杂，芯片VCC管脚也是必不可少，系统成本高，体积大。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种高压自供电电路，用于解决现有技术中电路较为复杂、系统成本高、体积大的问题。

为实现上述目的，本发明提供一种高压自供电电路，所述高压自供电电路包括：JFET调整管、限流电阻、第一开关管、第二开关管、稳压电容、控制电路、以及功率MOS管，其中：所述JFET调整管的栅极和衬底接地，漏极接功率MOS管的第二极，源极接限流电阻的第一端和第二开关管的第二极；所述限流电阻的第二端接第一开关管的第二极和第二开关管的栅极；所述第一开关管的栅极由控制电路控制，第一极和衬底接地；所述第二开关管的第二极和衬底为接VDD电压，并接稳压电容的第一极板；所述稳压电容的第二极板接地；所述控制电路由VDD供电，并受系统环路调制，其第一输出端用于控制功率MOS管的工作状态，同时所述控制电路检测VDD电压值，其第二输出端用于控制第一开关管的工作状态；所述功率MOS管的栅极连接所述控制电路的第一输出端，第二极与JFET调整管的漏极相连接，第一极和衬底接地。

作为本发明的高压自供电电路的一种优选方案，所述功率MOS管的第二极作为芯片输出端口，片外接电感及肖特基二极管，同时作为自供电电路的电源输入端。

作为本发明的高压自供电电路的一种优选方案，所述第一开关管、第二开关管为NMOS管，其第一极为源极，第二极为漏极。

作为本发明的高压自供电电路的一种优选方案，所述功率MOS管为功率NMOS管，其第一极为源极，第二极为漏极。

作为本发明的高压自供电电路的一种优选方案，还包括限流检测电阻及限流控制管，其中：所述限流检测电阻的第一端与第二开关管的第一极、限流控制管的栅极相连，第二端与VDD电压相连；所述限流控制管的第二极与限流电阻的第二端、第二开关管的栅极和第一开关管的第二极相连，栅极与第二开关管的第一极和限流检测电阻的第二端相连，第一极和衬底与VDD电压相连。

进一步地，所述限流控制管为NMOS管，其第一极为源极，第二极为漏极。

如上所述，本发明的高压自供电电路，具有以下有益效果：与传统的高压供电电路相比，本发明采用了一种高压自供电电路结构，芯片省去了VCC供电引脚，外围电路更为精简，节省了高压启动电阻和稳压电容，系统成本低，体积小。电路内部省去了钳位二极管和调制电路，电路结构简单，可靠性高，芯片面积大幅缩减，芯片成本及系统成本大大降低。进一步地，带有限流功能的高压自供电电路，在系统建立过程中充电电流受到限制，电流值能够保持恒定，VDD电压线性上升，有效防止了上电过程中的过冲现象及电流过大对器件造成的损伤。

附图说明

图1显示为现有技术中的一种高压供电电路的电路结构示意图。

图2显示为本发明的高压自供电电路的电路结构示意图。

图3显示为本发明的高压自供电电路的时序图。

图4显示为本发明的带限流功能的高压自供电电路的电路结构示意图。

图5显示为本发明的无限流和带限流高压自供电电路的电压电流时序图。

元件标号说明

J1 JFET调整管

R1 限流电阻

NM1 第一开关管

NM2 第二开关管

C3 稳压电容

Control 控制电路

NM0 功率MOS管

R2 限流检测电阻

NM3 限流控制管

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图2～图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例1

如图2所示，本实施例提供一种高压自供电电路，所述高压自供电电路包括：JFET调整管J1、限流电阻R1、第一开关管NM1、第二开关管NM2、稳压电容C3、控制电路Control、以及功率MOS管NM0，其中：所述JFET调整管J1的栅极和衬底接地，漏极接功率MOS管NM0的第二极，源极接限流电阻R1的第一端和第二开关管NM2的第二极；所述限流电阻R1的第二端接第一开关管NM1的第二极和第二开关管NM2的栅极；所述第一开关管NM1的栅极由控制电路Control控制，第一极和衬底接地；所述第二开关管NM2的第二极和衬底为接VDD电压，并接稳压电容C3的第一极板；所述稳压电容C3的第二极板接地；所述控制电路Control由VDD供电，并受系统环路调制，其第一输出端用于控制功率MOS管NM0的工作状态，同时所述控制电路Control检测VDD电压值，其第二输出端用于控制第一开关管NM1的工作状态；所述功率MOS管NM0的栅极连接所述控制电路Control的第一输出端，第二极与JFET调整管J1的漏极相连接，第一极和衬底接地，所述功率MOS管NM0的第二极作为芯片输出端口，片外接电感及肖特基二极管，同时作为自供电电路的电源输入端。

在本实施例中，所述第一开关管NM1、第二开关管NM2为NMOS管，其第一极为源极，第二极为漏极，所述功率MOS管NM0为功率NMOS管，其第一极为源极，第二极为漏极。

具体地，如图2所示，所述高压自供电电路包括：

由JFET器件J1构成的JFET调整管，其栅极和衬底电位为GND，漏极接功率MOS管NM0的漏极SW，源极接限流电阻R1和第二开关管NM2的漏极；

由R1构成的限流电阻，一端接JFET调整管J1的源极和第二开关管NM2的漏极，另一端接第一开关管NM1的漏极和NM2的栅极；

由NM1构成的第一开关管，其栅极由控制电路Control控制，漏极接限流电阻R1和D第二开关管NM2的栅极，源极和衬底接地GND；

由NM2构成的第二开关管，栅极接限流电阻R1和第一开关管NM1的漏极，漏极接限流电阻R1另一端和JFET调整管J1源极，源极和衬底为VDD电压，并接稳压电容C3的上极板；

由C3构成的稳压电容，上极板为VDD，接第二开关管NM2的源极和衬底，下极板接地GND；

由Control模块构成的控制电路，由VDD供电，受系统环路调制，其第一输出端DRV用于控制功率MOS管NM0的工作状态，同时Control模块检测VDD电压值，其第二输出端VDD_OK用于控制第一开关管NM1的工作状态；

由NM0构成的功率MOS管NM0，其栅极由控制电路Control的第一输出端DRV控制，漏极为芯片SW端，片外接电感及肖特基二极管，同时作为自供电电路的电源输入端，与JFET调整管J1漏极相连接，其源极和衬底接地GND。

总的来说，本实施例的高压自供电电路主要由JFET调整管J1、限流电阻R1、第一开关管NM1、第二开关管NM2、稳压电容C3、控制电路Control、以及功率MOS管NM0，由功率MOS管漏极SW端供电，受控制模块Control输出端VDD_OK控制，产生的VDD电压经滤波电容C3稳压后输出，为芯片内部其他模块供电。SW端电压为母线电压经LED及电感降压后接入芯片得到，并受功率MOS管NM0调制。

本实施例的高压自供电电路工作原理及实施方式结合图2所示的电路图及图3所示时序图进行详细说明。

T0时刻，芯片上电，开始启动，此时内部电平VDD为0V，由于Control模块由VDD供电，因此此时其输出信号DRV和VDD_OK均为0V，此时功率MOS管NM0和第一开关管NM1均关断。母线电压经LED和电感L1降压后接入芯片SW端，作为自供电电路的电源与JFET调整管J1漏极相连。由于功率MOS管NM0关断，因此此时SW端为高电平。由于第一开关管NM1关断，第二开关管NM2栅极和漏极与稳压电阻R1相连，电位相等，因此第二开关管NM2导通，由于此时VDD电压为0V，因此JFET调整管J1源极电压为低电平，JFET调整管J1导通。SW通过JFET调整管J1、第二开关管NM2为稳压电容C3充电，VDD电位逐渐升高，只到达到设定值。

T1时刻，VDD达到设定值，芯片开始正常工作。当Control模块检测到VDD达到设定值后输出信号VDD_OK翻转为高电平，此时第一开关管NM1导通，将第二开关管NM2的栅极电压下拉到GND，因此第二开关管NM2关断。此时SW无法再通过JFET调整管J1及第二开关管NM2为稳压电容C3充电，VDD电压由稳压电容C3储存的电荷维持，由于芯片内部模块静态电流的消耗，VDD电压逐渐下降。当芯片开始正常工作以后，Control模块会检测SW电压和电感电流，经系统环路调制后通过DRV信号控制功率管处于交替导通关断状态，进而实现LED电流的恒流控制。

T2时刻，VDD电平下降到设定值下限，Control模块检测到之后，输出信号VDD_OK翻转为低电平，第一开关管NM1关断，第二开关管NM2栅极和漏极由限流电阻R1相连，电位相等，因此第二开关管NM2导通，SW通过JFET调整管J1、第二开关管NM2为稳压电容C3充电，VDD电位逐渐升高，直到达到设定值。

T3时刻，VDD达到设定值，该高压自供电电路工作状态与T1时刻相同，因此系统稳定后，电路工作状态及模式在T1至T3时刻循环。

当芯片开始正常工作后，受系统环路调制，DRV信号会控制功率管交替导通关断。当DRV为高电平时功率MOS管NM0导通，此时SW电位为0V；当DRV为低电平时功率MOS管NM0关断，此时SW为高电平，具备充电能力。因此Control模块内部逻辑设定，只有当DRV信号为低电平时，检测到VDD电平下降到设定值下限之后，VDD_OK信号才会翻转为低电平。

以上所述，为本发明所采用的一种新颖的高压自供电电路结构及方法，通过功率管漏极SW为电路供电，芯片省去了VCC供电引脚，因此外围电路更为精简，节省了高压启动电阻和稳压电容，系统成本低，体积小。电路内部由于采用JFET作为调整管，省去了钳位二极管和调制电路，电路结构简单，可靠性高，且芯片面积大幅缩减，芯片成本及系统成本大大降低。

实施例2

如图4所示，本实施例提供一种带限流功能的高压自供电电路，其基本结构如实施例1，其中，本实施例的带限流功能的高压自供电电路还包括限流检测电阻R2及限流控制管NM3，所述限流检测电阻R2的第一端与第二开关管NM2的第一极、限流控制管NM3的栅极相连，第二端与VDD电压相连；所述限流控制管NM3的第二极与限流电阻R1的第二端、第二开关管NM2的栅极和第一开关管NM1的第二极相连，栅极与第二开关管NM2的第一极和限流检测电阻R2的第二端相连，第一极和衬底与VDD电压相连。在本实施例中，所述限流控制管NM3为NMOS管，其第一极为源极，第二极为漏极。

具体地，在传统供电电路中，由于系统外围使用了启动电阻，在为稳压电容充电的同时也起到了限流的作用。在本发明所示的电路结构中，由于节省了高压启动电阻，内部电平VDD上升过程中，稳压电容C3的充电电流可通过其他方法进行限流，即在上述高压自供电电路结构基础上衍生出了带有限流功能的高压自供电电路结构，其电路图如图4所示，其中包括：

在高压自供电电路基础上增加由R2构成的限流检测电阻，一端与第二开关管NM2源极、限流控制管NM3栅极相连，另一端为VDD端，以及

由NM3构成的限流控制管，其漏极与限流电阻R1、第二开关管NM2的栅极和第一开关管NM1的漏极相连，其栅极与NM2的源极和限流检测电阻R2相连，其源极和衬底为VDD端。

本实施例的带限流功能的高压自供电电路工作原理及VDD电压控制方式与实施例1类似，下面结合图4所示电路图和图5所示的无限流功能和带有限流功能的两种电路在工作过程中VDD电压电流时序图，重点阐述限流功能的电路工作原理及控制方法。

实施例1中的无限流功能的高压自供电电路在工作过程中的VDD电压和充电电流IVDD随时间变化波形图如图5中VDD1和IVDD1所示：

T0时刻为芯片初始态，此时芯片尚未工作，VDD电压为零，充电电流IVDD为零。

T1时刻，芯片开始工作，VDD电压开始升高，具体工作原理如实施例1所述，不再赘述。此时由于VDD电压较低，JFET调整管J1源极电压较低，此时IVDD充电电流很大，VDD电压上升快速。随着VDD电压逐渐升高，JFET调整管J1源极电压逐渐升高，充电电流IVDD逐渐下降。此时VDD电压上升斜率逐渐减小。

T2时刻，VDD电压达到设定值，之后第二开关管NM2关断，充电电流IVDD降为零。在VDD电压上升过程中，充电电流IVDD随VDD电压升高而减小，并受第二开关管NM2和JFET调整管J1工艺及器件参数影响，但由于没有限流电路，具体电流值难以控制。

本实施例的带限流功能的高压自供电电路在工作过程中的VDD电压和充电电流IVDD随时间变化波形图如图5中VDD2和IVDD2所示：

T0时刻为芯片初始态，此时芯片尚未工作，VDD电压为零，充电电流IVDD为零。

T1时刻，芯片开始工作，控制信号VDD_OK翻转为低电平，此时由于充电电流IVDD为零，限流检测电阻R2上的压降为零，限流控制管NM3关断，第二开关管NM2的栅极电压被限流电阻R1拉高，第二开关管NM2导通，充电电流IVDD增大，并开始为稳压电容C3充电，VDD电压逐渐升高。随着充电电流IVDD增大，限流检测电阻R2上的压降逐渐增大，即限流控制管NM3的栅源电压增高。当充电电流IVDD增大到某一电流值后，限流检测电阻R2上的压降会导致限流控制管NM3导通，并将第二开关管NM2栅极电压拉低，第二开关管NM2的栅源电压减小，充电电流不再增大，此时的IVDD电流即为充电电流的限流值。此时电路中限流电阻R1、限流检测电阻R2、第二开关管NM2和限流控制管NM3构成负反馈电路，系统环路控制充电电流稳定在限流值上，并以此电流持续为VDD稳压电容C3充电，VDD电压线性升高。充电电流的限流值由限流控制管NM3的栅源电压和限流检测电阻R2的阻值决定，即：

I_VDD＝V_{GS_NM3}/R2，

由此可知，调节限流检测电阻R2的阻值，即可方便的设定充电电流的限流值。

T3时刻，VDD电压达到设定值，控制信号VDD_OK翻转为高电平，第一开关管NM1导通并将第二开关管NM2栅极电压拉低，第二开关管NM2关断，充电电流IVDD降为零。

该电路中，由于VDD电压建立过程中充电电流受到限制，因此充电电流能够保持恒定，VDD电压线性上升，有效防止了上电过程中的过冲现象及电流过大对器件造成的损伤。

如上所述，本发明提供一种高压自供电电路，所述高压自供电电路包括：JFET调整管J1、限流电阻R1、第一开关管NM1、第二开关管NM2、稳压电容C3、控制电路Control、以及功率MOS管NM0，其中：所述JFET调整管J1的栅极和衬底接地，漏极接功率MOS管NM0的第二极，源极接限流电阻R1的第一端和第二开关管NM2的第二极；所述限流电阻R1的第二端接第一开关管NM1的第二极和第二开关管NM2的栅极；所述第一开关管NM1的栅极由控制电路Control控制，第一极和衬底接地；所述第二开关管NM2的第二极和衬底为接VDD电压，并接稳压电容C3的第一极板；所述稳压电容C3的第二极板接地；所述控制电路Control由VDD供电，并受系统环路调制，其第一输出端用于控制功率MOS管NM0的工作状态，同时所述控制电路Control检测VDD电压值，其第二输出端用于控制第一开关管NM1的工作状态；所述功率MOS管NM0的栅极连接所述控制电路Control的第一输出端，第二极与JFET调整管J1的漏极相连接，第一极和衬底接地，所述功率MOS管NM0的第二极作为芯片输出端口，片外接电感及肖特基二极管，同时作为自供电电路的电源输入端。本发明与传统的高压供电电路相比，采用了一种新颖的高压自供电电路结构及方法，芯片省去了VCC供电引脚，外围电路更为精简，节省了高压启动电阻和稳压电容，系统成本低，体积小。电路内部省去了钳位二极管和调制电路，电路结构简单，可靠性高，芯片面积大幅缩减，芯片成本及系统成本大大降低。进一步地，带有限流功能的高压自供电电路，在系统建立过程中充电电流受到限制，电流值能够保持恒定，VDD电压线性上升，有效防止了上电过程中的过冲现象及电流过大对器件造成的损伤。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (6)

1.一种高压自供电电路，其特征在于，所述高压自供电电路包括：JFET调整管、限流电阻、第一开关管、第二开关管、稳压电容、控制电路、以及功率MOS管，其中：

所述JFET调整管的栅极和衬底接地，漏极接功率MOS管的第二极，源极接限流电阻的第一端和第二开关管的第二极；所述限流电阻的第二端接第一开关管的第二极和第二开关管的栅极；所述第一开关管的栅极由控制电路控制，第一极和衬底接地；所述第二开关管的第二极和衬底为接VDD电压，并接稳压电容的第一极板；所述稳压电容的第二极板接地；所述控制电路由VDD供电，并受系统环路调制，其第一输出端用于控制功率MOS管的工作状态，同时所述控制电路检测VDD电压值，其第二输出端用于控制第一开关管的工作状态；所述功率MOS管的栅极连接所述控制电路的第一输出端，第二极与JFET调整管的漏极相连接，第一极和衬底接地。

2.根据权利要求1所述的高压自供电电路，其特征在于：所述功率MOS管的第二极作为芯片输出端口，片外接电感及肖特基二极管，同时作为自供电电路的电源输入端。

3.根据权利要求1所述的高压自供电电路，其特征在于：所述第一开关管、第二开关管为NMOS管，其第一极为源极，第二极为漏极。

4.根据权利要求1所述的高压自供电电路，其特征在于：所述功率MOS管为功率NMOS管，其第一极为源极，第二极为漏极。

5.根据权利要求1所述的高压自供电电路，其特征在于，还包括限流检测电阻及限流控制管，其中：所述限流检测电阻的第一端与第二开关管的第一极、限流控制管的栅极相连，第二端与VDD电压相连；所述限流控制管的第二极与限流电阻的第二端、第二开关管的栅极和第一开关管的第二极相连，栅极与第二开关管的第一极和限流检测电阻的第二端相连，第一极和衬底与VDD电压相连。

6.根据权利要求5所述的高压自供电电路，其特征在于：所述限流控制管为NMOS管，其第一极为源极，第二极为漏极。