[go: up one dir, main page]

CN106328199A - 存储设备、存储系统和操作存储设备的方法 - Google Patents

存储设备、存储系统和操作存储设备的方法 Download PDF

Info

Publication number
CN106328199A
CN106328199A CN201610518434.XA CN201610518434A CN106328199A CN 106328199 A CN106328199 A CN 106328199A CN 201610518434 A CN201610518434 A CN 201610518434A CN 106328199 A CN106328199 A CN 106328199A
Authority
CN
China
Prior art keywords
block
exemplary embodiment
piece
district
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610518434.XA
Other languages
English (en)
Other versions
CN106328199B (zh
Inventor
南尚完
金斗铉
边大锡
尹治元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN106328199A publication Critical patent/CN106328199A/zh
Application granted granted Critical
Publication of CN106328199B publication Critical patent/CN106328199B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)

Abstract

存储设备提供如下。存储单元区包括多个块，每个块包括多个NAND串。控制逻辑基于相对于存储单元区的第一边缘的第一距离和相对于存储单元区的第二边缘的第二距离中较小的距离将所述多个块划分成多个块区，并且使用用于操作的操作参数的多个偏置集来控制对存储单元区执行的操作。每个偏置集与块区之一相关联。

Description

存储设备、存储系统和操作存储设备的方法
相关申请的交叉引用
本申请要求2015年7月2日向韩国知识产权局提交的第10-2015-0094938号韩国专利申请的权益，其公开通过引用整体并入本文。
技术领域
本发明构思涉及存储设备和包括存储设备的存储系统。
背景技术
存储设备被用于储存数据，并且被分类为易失性存储设备和非易失性存储设备。快闪存储设备是非易失性存储设备的示例，并且可以被用在便携式电话、数码相机、便携式数字助理(PDA)、移动计算设备、固定计算设备和其他设备中。
发明内容
根据本发明构思的示范性实施例，存储设备提供如下。存储单元区包括多个块，每个块包括多个NAND串。控制逻辑基于相对于存储单元区的第一边缘的第一距离和相对于存储单元区的第二边缘的第二距离中较小的距离将多个块划分成多个块区，并且使用用于操作的操作参数的多个偏置集来控制对存储单元执行的操作。每个偏置集与块区之一相关联。
如果操作周期计数等于或小于阈值，则辅助操作控制器可以控制以使得分别使用第一算法集和第二算法集对第一块区和第二块区执行辅助操作，以及如果操作周期计数大于阈值，则辅助操作控制器可以控制以使得分别使用第三算法集和第二算法集对第一块区和第二块区执行操作，第三算法集是通过修改第一算法集使得由于操作周期计数的增加而导致的对第一块执行的操作的速度的差被降低，来确定的。
如果操作周期计数等于或小于阈值，则辅助操作控制器可以控制以使得使用基准算法集对第一块区和第二块区执行辅助操作，以及如果操作周期计数大于阈值，则辅助操作控制器可以控制以使得分别使用第一算法集和第二算法集对第一块区和第二块区执行辅助操作。
块区信息可以根据操作周期计数或数据保留时段被修改。
存储单元区可以存储关于块区和块之间的关系的多个块区信息、或者算法集，每个算法集与每个块区相关联。
存储单元区可以进一步存储每个块的操作周期计数，辅助操作控制器可以控制以使得基于存储在存储单元区中的多个块区域信息、算法集或操作周期计数对存储单元区执行辅助操作。
存储单元区可以进一步存储每个块的数据保留时段，辅助操作控制器可以控制以使得基于存储在存储单元区中的块区域信息、算法集或数据保留时段对存储单元区执行辅助操作。
辅助操作控制器可以从外部接收块区信息或算法集。
根据本发明构思的示范性实施例，存储系统提供如下。存储设备包括存储单元区，存储单元区包括多个块，每个块包括多个NAND串。存储控制器基于相对于存储单元区的第一边缘和第二边缘的较小距离将多个块划分成多个块区，确定操作参数的多个偏置集，并且将操作参数发送到存储设备。每个偏置集与块区之一相关联。
存储设备还可以包括多个字线和多个位线，每个字线沿第一方向延伸而且每个位线沿与第一方向交叉的第二方向延伸，以及存储单元区的第一和第二边缘平行于第一方向。
存储控制器可以经由命令、地址或数据将操作参数发送到存储设备。
存储控制器可以包括参数确定单元，其被配置为基于块区信息、操作周期计数或数据保留时段来确定操作参数，块区信息包括块区和块之间的关系，并且每个块是使用地址确定的。
操作参数可以根据存储设备的芯片信息进行修改。
如果操作周期计数或数据保留时段大于阈值，则参数确定单元可以将操作参数发送到存储设备。
存储系统还可以包括非易失性存储器，其被配置为存储关于操作参数的参数信息、块区信息、操作周期计数或数据保留时段，参数确定单元从非易失性存储器接收块区信息、操作周期计数或数据保留时段以确定操作参数。
存储设备可以存储块区信息、操作周期计数或数据保留时段，参数确定单元从存储设备接收块区信息、操作周期计数或数据保留时段以确定操作参数。
参数确定单元可以从主机接收块区信息、操作周期计数或数据保留时段以确定操作参数。
存储控制器还可以包括缓冲存储器，其被配置为存储关于操作参数、块区信息、操作周期计数或数据保留时段的参数信息。
存储设备还可以包括连接到存储单元区的外围电路，存储控制器还包括块区确定单元，用于通过基于相对于第一和第二边缘的距离和相对于外围电路的距离将多个块划分成块区来确定块区信息，参数确定单元根据块区确定要被分配的不同的操作参数。
存储控制器还可以包括块区确定单元，其被配置为根据操作模式将块区信息存储为表示块区和块之间的关系的表。
存储单元区可以包括布置在衬底上的多个下部块和布置在多个下部块上的多个上部块，存储控制器还可以包括块区确定单元，其被配置为通过将多个下部块和多个上部块划分成块区来生成块区信息。
存储控制器还可以包括算法确定单元，其被配置为生成算法信息以使得每个算法与块区之一相关联，存储设备使用算法信息对存储单元区执行辅助操作。
算法确定单元可以基于操作周期计数或数据保留时段来修改算法信息。
如果操作周期计数或数据保留时段大于阈值，则算法确定单元可以将算法信息发送到存储设备。
操作存储设备的方法提供如下。存储设备具有存储单元区，存储单元区包括多个块，每个块包括其中形成有多个NAND串的多个沟道孔。块被设置为多个块区。多个偏置集被施加到存储单元区以执行操作。偏置集中的第一偏置集被施加到块区中的第一块区，而且偏置集中的第二偏置集被施加到块区中的第二块区。第一块区包括位于距存储单元区的边缘的第一距离内的至少一个块。第二块区包括位于距存储单元区的边缘的第一距离和第二距离之间的至少一个块。第二偏置集不同于第一偏置集。
该方法还可以包括将每个偏置集分配给每个块区。
多个偏置集可以包括多个修改的偏置集，其是根据每个块的操作周期计数或每个块的数据保留时段对偏置集进行修改而得到的。
块的设置可以基于沟道孔直径而进行。
沟道孔直径可以从单元区的边缘朝向中心增加。
附图说明
通过参照附图对本发明构思的示范性实施例的详细描述，本发明构思的这些和其他特征将变得更加明显，在附图中：
图1是示出根据本发明构思的示范性实施例的存储系统的示意框图；
图2是示出图1的存储设备的详细框图；
图3示出了图2的存储设备的示例；
图4示出了图2的存储设备的示例；
图5是根据示范性实施例的作为图3的块之一的第一块的透视图；
图6是示出图5的第一块的等效电路的电路图；
图7示出了根据本发明构思的示范性实施例的单元区的示例；
图8示出了根据本发明构思的示范性实施例的单元区的示例；
图9示出了根据本发明构思的示范性实施例的单元区的示例；
图10A和10B示出了分别包括在图9的第一和第二块中的串的横截面；
图11是示出对图9的第一和第二块执行编程操作和擦除操作的结果的曲线图；
图12是示出根据阈值电压的图9的第一和第二块的第一分布的曲线图；
图13A示出了关于存储设备的编程操作根据各层的基准偏置条件；
图13B示出了关于存储设备的编程操作根据各层的修改的偏置条件；
图14A示出了根据本发明构思的示范性实施例的关于存储设备的编程操作的各块的偏置条件的示例；
图14B示出了根据本发明构思的示范性实施例的关于存储设备的编程操作的各块的偏置条件的示例；
图15示出了根据本发明构思的示范性实施例的存储设备；
图16是示出存储在图15的块区存储单元中的块区信息的示例的表；
图17示出了图15的存储设备的第一修改的示例；
图18是示出存储在图17的块区存储单元中的块区信息的示例的表；
图19示出了图15的存储设备的第二修改的示例；
图20是示出存储在图19的块区存储单元中的块区信息的示例的表；
图21示出了图15的存储设备的第三修改的示例；
图22A和22B是示出图21的存储单元阵列的示例的电路图；
图23是示出存储在图21的块区存储单元中的块区信息的示例的表；
图24示出了图21的存储设备的修改的示例；
图25是示出存储在图24的块区存储单元中的块区信息的示例的表；
图26是根据本发明构思的示范性实施例的操作存储设备的方法的流程图；
图27是根据本发明构思的示范性实施例的操作存储设备的方法的流程图；
图28是示出根据本发明构思的示范性实施例的存储在块区存储单元中的块区信息的示例的表；
图29是示出根据本发明构思的示范实施例的编程操作的偏置条件的表；
图30A是示出根据本发明构思的示范性实施例的各块的编程启动电压电平的曲线图；
图30B是示出根据本发明构思的示范性实施例的相对于不同块区的编程启动电压的曲线图；
图31A是示出根据本发明构思的示范性实施例的各块的编程持续时间的曲线图；
图31B是示出根据本发明构思的示范性实施例的相对于不同块区的编程持续时间的曲线图；
图32是示出根据本发明构思的示范性实施例的各块的编程禁止电压的曲线图；
图33是示出根据本发明构思的示范性实施例的各块的编程验证电压的曲线图；
图34是示出根据本发明构思的示范性实施例的基于各块的循环的编程时间增量的曲线图；
图35是示出根据本发明构思的示范性实施例的各块的验证跳过循环的曲线图；
图36是示出根据本发明构思的示范实施例的擦除操作的偏置条件的表；
图37是示出根据本发明构思的示范性实施例的各块的擦除电压的曲线图；
图38是示出根据本发明构思的示范性实施例的各块的字线擦除电压的曲线图；
图39是示出根据本发明构思的示范性实施例的各块的擦除验证电压的曲线图；
图40是示出根据本发明构思的示范性实施例的读操作的偏置条件的表；
图41是示出根据本发明构思的示范性实施例的各块的读确定电压的曲线图；
图42是示出根据本发明构思的示范性实施例的块的读禁止电压的曲线图；
图43示出了根据本发明构思的示范性实施例的存储设备；
图44是示出根据阈值电压的图9的第一和第二块的第二分布的曲线图；
图45是根据本发明构思的示范性实施例的操作存储设备的方法的示例的流程图；
图46是根据本发明构思的示范性实施例的操作存储设备的方法的示例的流程图；
图47是示出根据本发明构思的示范实施例的编程操作的偏置条件的表；
图48是示出根据本发明构思的示范实施例的擦除操作的偏置条件的表；
图49是示出根据本发明构思的示范实施例的擦除操作的偏置条件的表；
图50是根据本发明构思的示范性实施例的操作存储设备的方法的示例的流程图；
图51是根据本发明构思的示范性实施例的操作存储设备的方法的示例的流程图；
图52示出了根据本发明构思的示范性实施例的存储设备；
图53A是示出在完成存储设备的编程之后根据阈值电压的分布的曲线图；
图53B是示出在完成具有图53A的分布的存储设备的编程之后、在经过了预定持续时间之后根据阈值电压的分布的曲线图；
图54是根据本发明构思的示范性实施例的操作存储设备的方法的示例的流程图；
图55是根据本发明构思的示范性实施例的操作存储设备的方法的示例的流程图；
图56是根据本发明构思的示范性实施例的操作存储设备的方法的示例的流程图；
图57示出了根据本发明构思的示范性实施例的存储设备；
图58示出了根据本发明构思的示范性实施例的存储设备；
图59示出了存储在图58的算法表存储单元中的表；
图60是根据本发明构思的示范性实施例的操作存储设备的方法的流程图；
图61是根据本发明构思的示范性实施例的操作存储设备的方法的流程图；
图62示出了存储在图58的算法表存储单元中的表；
图63是根据本发明构思的示范性实施例的操作存储设备的方法的流程图；
图64是示出根据本发明构思的示范性实施例的存储系统的示意性框图；
图65是根据本发明构思的示范性实施例的存储控制器和存储设备的操作的流程图；
图66是根据本发明构思的示范性实施例的存储控制器和存储设备的操作的流程图；
图67是示出根据本发明构思的示范性实施例的存储系统的修改的示例的框图；
图68是根据本发明构思的示范性实施例的存储控制器、存储设备和非易失性存储器的操作的流程图；
图69是示出根据本发明构思的示范性实施例的存储系统的示意性框图；
图70是示出根据本发明构思的示范性实施例的存储系统的修改的示例的框图；
图71是示出应用了根据本发明构思的示范性实施例的存储设备的存储卡系统的框图；
图72是示出包括根据本发明构思的示范性实施例的存储设备的计算系统的框图；
图73是示出应用了根据本发明构思的示范性实施例的存储设备的固态盘(SSD)系统的框图；以及
图74是示出应用了根据本发明构思的示范性实施例的存储设备的通用闪存(UFS)系统的框图。
具体实施方式
下面将参照附图详细描述本发明构思的示范性实施例。然而，本发明构思可以以不同的形式具体实施，并且不应当被理解为受限于这里阐述的实施例。在附图中，为了清楚起见，层和区域的厚度可以被夸大。还应当理解，当一个元件被称为在另一元件或衬底“上”时，它可以直接在另一元件或衬底上，或者也可以存在中间层。还应当理解，当一个元件被称为“耦合到”或“连接到”另一元件时，它可以直接耦合到或连接到另一元件，或者也可以存在中间元件。贯穿说明书和附图，相同的参考数字可以指相同的元件。
图1是根据本发明构思的示范性实施例的存储系统10的示意框图。
参照图1，存储系统10可以包括存储设备100和存储控制器200，而且存储设备100可以包括存储单元(cell)阵列110和控制逻辑120。
存储单元阵列110可以包括多个存储单元，其可以是，例如，快闪存储单元。此后，为了便于描述，假定存储单元是NAND快闪存储单元。然而，本发明构思不限于此。例如，多个存储单元可以是电阻存储单元，诸如电阻RAM(RRAM)、相变RAM(PRAM)或磁RAM(MRAM)。
存储单元阵列100可以是三维(3D)存储阵列。3D存储阵列被单片地形成在存储单元阵列的一个或多个物理级(level)中，具有布置在硅衬底之上的有源区域以及与这些存储单元的操作相关联的电路，不论这样的相关联的电路在这样的衬底之上还是之内。术语“单片”指的是，阵列的每一级的层(layer)被直接沉积在阵列的每个下面的级的层中。
3D存储阵列包括垂直NAND串，其被垂直定向以使得至少一个存储单元位于另一存储单元上方。在示范性实施例中，存储单元可以包括电荷捕获层。
通过引用并入本文的以下专利文献描述了适合于三维存储阵列的配置，其中，三维存储阵列被配置为多个级，在这些级之间共享字线和/或位线：第7679133号、第8553466号、第8654587号、第8559235号美国专利和第2011/0233648号美国专利公开。
存储单元阵列110可以包括至少一个单元区(cell region)，而且每个单元区可以包括多个块。每个块可以包括多个NAND串，而且每个NAND串可以包括被垂直堆叠在衬底上的多个存储单元。在示范性实施例中，每个单元区的多个块可以基于块相对于单元区的边缘的距离，被划分成至少两个块区。
这里，单元区可以被称为MAT或分组(bank)。单元区可以是就制造过程而言的单位。例如，单元区可以被定义为在衬底中形成的阱区。在这种情况下，不同的单元区可以形成在不同的阱区中。在示范性实施例中，至少一个单元区可以形成在同一阱区中。单元区可以被称为“存储单元区”。
控制逻辑120可以使用分别与至少两个块区相对应的偏置条件(其可以被成为偏置集)，控制在存储单元阵列110的每个块区上执行的操作。控制逻辑120可以通过使用块区信息和参数信息来控制在存储单元阵列上针对每个块区执行的操作。块区信息是指关于多个块区(每个块区包括至少一个块)的信息。块区信息可以是关于与布置在单元区中的多个块相对应的块区的信息。单元区的边缘可以平行于字线的延伸方向。参数信息可以是关于用于指示根据各块区的偏置条件的操作参数的信息。
响应于来自主机的读/写请求，存储控制器200可以读取存储在存储设备100中的数据，或者可以控制存储设备100将数据写入存储设备100。例如，存储控制器200可以向存储设备100提供地址ADDR、命令CMD和控制信号CTRL，并且因此可以控制相对于存储设备100的编程(或写)操作、读操作和擦除操作。而且，写目标数据DATA和读目标数据DATA可以在存储控制器200和存储设备100之间发送或接收。
尽管未示出，但是存储控制器200可以包括随机存取存储器(RAM)、处理单元、主机接口和存储器接口。RAM可以被用作处理单元的操作存储器。处理单元可以控制存储控制器200的操作。主机接口可以包括用于在主机与存储控制器200之间交换数据的协议。例如，存储控制器200可以通过使用包括USB、MMC、PCI-E、ATA(高级技术附件)、串行ATA、并行ATA、SCSI、ESDI和集成电子驱动器(IDE)的各种接口协议中的至少一个，与外部源(即，主机)通信。
图2是示出图1的存储设备100的详细框图。
参照图2，存储设备100可以包括存储单元阵列110、控制逻辑120、电压发生器130、行(row)解码器140和页缓冲器150。虽然未示出，但是存储设备100还可以包括数据输入/输出电路或输入/输出接口。
存储单元阵列110可以包括多个存储单元，并且可以连接到字线WL、串选择线SSL、地选择线GSL和位线BL。例如，存储单元阵列110可以经由字线WL、串选择线SSL和地选择线GSL连接到行解码器140，并且可以经由位线BL连接到页缓冲器150。
存储单元阵列110可以包括包括单级单元的单级单元块、包括多级单元的多级单元块、和包括三级单元的三级单元块中的至少一个。在示范性实施例中，存储单元阵列110的所有块可以是相同级的单元块。例如，存储单元阵列110的所有块可以是多级单元块。在示范性实施例中，块可以是不同级的单元块。例如，存储单元阵列110的一些块可以是单级单元块，而另一些块可以是多级单元块或三级单元块。
控制逻辑120可以基于从存储控制器200接收的命令CMD、地址ADDR和控制信号CTRL来输出各种控制信号，以将数据写入存储单元阵列110或从存储单元阵列110读取数据。因此，控制逻辑120可以整体控制存储设备100中的各种操作。
从控制逻辑120生成的各种控制信号可以被提供给电压发生器130、行解码器140和页缓冲器150。例如，控制逻辑120可以向电压发生器130提供电压控制信号CTRL_vol，可以向行解码器140提供行地址X-ADDR，并且可以向页缓冲器150提供列地址Y-ADDR。然而，本发明构思不限于此，并且控制逻辑120还可以向电压发生器130、行解码器140和页缓冲器150提供其它控制信号。
电压发生器130可以基于电压控制信号CTRL_vol生成各种类型的电压，以用于对存储单元阵列110执行编程、读和擦除操作。例如，电压发生器130可以生成用于驱动字线WL的字线驱动电压，例如，编程电压(或写电压)、读电压、编程禁止电压、擦除验证电压或编程验证电压。另外，电压发生器130还可以生成用于驱动串选择线SSL的串选择线驱动电压和用于驱动地选择线GSL的地选择线驱动电压。另外，电压发生器130还可以生成要被提供给存储单元阵列110的擦除电压。
行解码器140可以响应于从控制逻辑120接收的行地址X-ADDR，从字线WL当中选择一些字线WL。例如，在读操作期间，行解码器140可以向所选择的字线施加读电压，并且向未选字线施加读禁止电压。此外，在编程操作期间，行解码器140可以向所选择的字线施加编程电压，并且向未选字线施加编程禁止电压。此外，行解码器140可以响应于从控制逻辑120接收的行地址X-ADDR，从串选择线SSL当中选择一些串选择线SSL或者从地选择线GSL当中选择一些地选择线GSL。
页缓冲器150可以经由位线BL连接到存储单元阵列110，并且响应于从控制逻辑120接收的列地址Y-ADDR，从位线BL当中选择一些位线。例如，在读操作期间，页缓冲器150可以操作为感测放大器并且感测存储在存储单元阵列110中的数据DATA。同时，在编程操作期间，页缓冲器150可以操作为写驱动器，并且将期望的数据DATA输入到存储单元阵列110。
图3示出了根据本发明构思的、作为图2的存储设备100的示范性实施例的存储设备100A。
参照图3，存储设备100A可以包括存储单元阵列110a、控制逻辑120、行解码器140a和页缓冲器150a。存储单元阵列110a可以包括单元区CR1，而且单元区CR1可以被连接到行解码器140a和页缓冲器150a。
单元区CR1可以包括多个块BLK1至BLKz，并且每个块可以具有三维结构(或垂直结构)。例如，每个块包括沿第一至第三方向延伸的结构。例如，每个块包括沿第三方向(例如，Z方向)延伸的多个串或NAND串。多个串可以沿第一和第二方向(例如，X方向和Y方向)彼此间隔开预定距离。
块BLK1至BLKz可以由行解码器140a选择。例如，行解码器140a可从块BLK1至BLKz当中选择与块地址相对应的块。每个块连接到多个位线BL、多个串选择线SSL、多个字线WL、地选择线GSL和公共源极线CSL。块BLK1至BLKz将在后面参照图5描述。
图4示出了根据本发明构思的、作为图2的存储设备100的示范性存储设备100B。
参照图4，存储设备100B可以包括存储单元阵列110b、控制逻辑120、第一至第四行解码器140a至140d和第一至第四页缓冲器150a至150d。存储单元阵列110b可以包括四个单元区CR1至CR4。每个单元区具有与图3的单元区CR1基本相同的结构，而且参照图3提供的详细描述也可以施加到本示范性实施例，并且因此重复的描述将被省略。
第一单元区CR1可以连接到第一行解码器140a和第一页缓冲器150a。第二单元区CR2可以连接到第二行解码器140b和第二页缓冲器150b。第三单元区CR3可以连接到第三行解码器140c和第三页缓冲器150c。第四单元区CR4可以连接到第四行解码器140d和第四页缓冲器150d。
第一至第四行解码器140a至140d可以彼此独立地操作，并且第一至第四页缓冲器150a至150d也可以彼此独立地操作。因此，对于第一至第四单元区CR1至CR4的操作可以彼此独立地执行。因此，单元区可以是可独立操作的单元，而且编程、读或擦除操作可以同时在至少一个单元区上执行。
图5是根据示范性实施例的图3中的第一块BLK1的透视图。
参照图5，第一块BLK1可以沿与衬底SUB垂直的方向形成。虽然图5示出了第一块BLK1包括两个选择线GSL和SSL、八个字线WL1至WL8和三个位线BL1至BL3的情况，但是第一块BLK1不限于此，并且可以包括更多或更少的线。
衬底SUB可以掺杂有杂质，其具有第一导电类型(例如，P型)并且在衬底SUB上沿第一方向延伸，并且可以提供公共源极线CSL，其掺杂有第二导电类型(例如，n型)的杂质。可以在衬底SUB的两个相邻公共源极线CSL之间的区上提供多个绝缘层IL。多个绝缘层IL可以沿第一方向(例如，X方向)延伸并且沿第三方向(例如，Z方向)顺序地布置。多个绝缘层IL可以沿第三方向彼此间隔开预定距离。例如，多个绝缘层IL可以包括绝缘材料，诸如硅氧化物。
可以在衬底SUB的两个相邻公共源极线CSL之间的区上提供多个柱P。多个柱P可以沿第一方向顺序地排列，并且沿第三方向穿透多个绝缘层IL。例如，多个柱P可以穿透多个绝缘层IL并且接触衬底SUB。例如，每个柱P的表面层S可以包括硅，并且掺杂有具有第一导电类型的杂质。表面层S可以用作沟道区。同时，每个柱P的内部层I可以包括绝缘材料，诸如硅氧化物，或者空气隙。
可以沿着绝缘层IL、柱P和衬底SUB的暴露表面在两个相邻公共源极线CSL之间的区上提供电荷存储层CS。例如，电荷存储层CS可以具有氧化物-氮化物-氧化物(ONO)结构。另外，可以在两个相邻公共源极线CSL之间的区中的电荷存储层CS的暴露表面上提供栅极电极GE。
可以在多个柱P上分别提供漏极或漏极触点DR。例如，漏极或漏极触点DR可以包括掺杂有具有第二导电类型的杂质的硅材料。可以在漏极DR上提供位线BL。位线BL可以沿第二方向(例如，Y方向)延伸，并且沿第一方向彼此间隔开预定距离。
图6是根据示范性实施例的图5的第一块BLK1的电路图。
参照图6，第一块BLK1可以是垂直NAND快闪存储器，并且图3中所示的块BLK1至BLKz中的每一个可以如图6那样具体实施。第一块BLK1可以包括多个NAND串NS11至NS33、多个字线WL1至WL8、多个位线BL1至BL3、多个地选择线GSL1至GSL3、多个串选择线SSL1至SSL3和公共源极线CSL。本发明构思不限于此。例如，根据示范性实施例，NAND串的数目、字线的数目、位线的数目、地选择线的数目和串选择线的数目可以以各种方式改变。
NAND串NS11、NS21和NS31可以被提供在第一位线BL1和公共源极线CSL之间，NAND串NS12、NS22和NS32可以被提供在第二位线BL2和公共源极线CSL之间，而且NAND串NS13、NS23和NS33可以被提供在第三位线BL3和公共源极线CSL之间。NAND串中的每一个(例如，NS11)可以包括串选择晶体管SST、多个存储单元MC1至MC8和地选择晶体管GST，它们是串联连接的。下文中，为了便于描述，NAND串将被简称为串。
被公共连接到一个位线的串可以构成一列。例如，公共连接到第一位线BL1的串NS11、NS21和NS31可以对应于第一列，并且公共连接到第二位线BL2的串NS12、NS22和NS32可以对应于第二列。公共连接到第三位线BL3的串NS13、NS23和NS33可以对应于第三列。
被连接到一个串选择线的串可以构成一行。例如，连接到第一串选择线SSL1的串NS11、NS12和NS13可以对应于第一行，而且连接到第二串选择线SSL2的串NS21、NS22和NS23可以对应于第二行。连接到第三串选择线SSL3的串NS31、NS32和NS33可以对应于第三行。
串选择晶体管SST可以被连接到串选择线SSL1至SSL3。多个存储单元MC1至MC8可以被分别连接到字线WL1至WL8。地选择晶体管GST可以被连接到地选择线GSL。串选择晶体管SST可以被连接到相应的位线BL，而且地选择晶体管GST可以被连接到公共源极线CSL。
被布置在同一级的字线(例如，WL1)可以被公共连接，而且串选择线SSL1至SSL3可以彼此分离。地选择线GSL1至GSL3可以彼此分离。例如，当被连接到第一字线WL1并且属于串NS11、NS12和NS13的存储单元被编程时，第一字线WL1和第一串选择线SSL1可以被选择。
图7示出了根据本发明构思的示范性实施例的单元区CR1_A。
参照图7，单元区CR1_A可以由在衬底(例如，图5的衬底SUB)上形成的阱区来定义，并且可以由四个边缘来定义。下文中，四个边缘当中的沿第一方向(例如，X方向)的边缘被称为第一和第二边缘EDG1和EDG2。第一和第二边缘EDG1和EDG2可以平行于字线WL1和WL8的延伸方向。此外，第一和第二边缘可以是衬底上包括单元区CR1_A的P阱区的边界。
单元区CR1_A可以包括垂直堆叠在衬底上的多个栅极电极GE，并且多个栅极导电层可以包括地选择线GSL、多个字线WL1和WL8、和串选择线SSL。绝缘层可以被布置在每个栅极电极GE的下面或上面。同时，字线WL1和WL8、串选择线SSL和地选择线GSL可以通过字线切割WLC(word line cut)来分离。
栅极电极GE的表面可以从衬底远离且减小，并且因此，栅极电极GE可以以阶梯方式来堆叠。如上所述的阶梯形的垫结构可以被称为字线垫WLP(word line pad)。触点(contact)可以在字线垫WLP上形成，并且当字线垫WLP经由触点连接到布线(wiring line)时，字线垫WLP可以从外围电路接收电信号。在示范性实施例中，单元区CR1_A可以包括字线垫WLP。
在示范性实施例中，字线WL1和WL8可以沿第一方向延伸，并且因此，字线WL1和WL8沿第一方向的长度可以大于其沿第二方向(例如，Y方向)的长度。同样地，块BLK1至BLKz中的每一个沿第一方向的长度可以大于其沿第二方向的长度。下面将描述其中单元区CR1_A沿第一方向的长度大于其沿第二方向的长度的示范性实施例。然而，本发明构思不限于此，并且基于根据存储容量所需的块数，单元区CR1_A沿第二方向的长度可以变化。因此，在示范性实施例中，单元区CR1_A沿第一方向的长度可以小于其沿第二方向的长度。
图8示出了根据本发明构思的示范性实施例的作为单元区的示例的CR1_B。
参照图8，单元区CR1_B可以由在衬底(例如，图5的衬底SUB)上形成的阱区来定义，并且可以由四个边缘来定义。不同于图7的单元区CR1_A，单元区CR1_B不需要包括字线垫。本发明构思不限于图7或图8所示的那些。例如，单元区可以以各种方式来定义。
图9示出了根据本发明构思的示范性实施例的单元区CR1_C。
参照图9，与图7中所示的单元区CR1_A或图8中所示的单元区CR1_B相比，单元区CR1_C还包括多个沟道孔CH。柱(例如，图5的柱P)可以分别在多个沟道孔中形成。为了便于说明，图7和图8中所示的栅极电极GE未被示出。
在本示范性实施例中，沟道孔的大小，例如，沟道孔直径，可以根据单元区CR1_C内的位置而变化。例如，邻近于第一和第二边缘EDG1和EDG2的沟道孔CH具有低外周密度，并且因此可以具有不同于其他沟道孔CH的直径。下文中，沟道孔直径将被描述为沟道孔大小的示例。然而，沟道孔的大小并不限于沟道孔直径。
在示范性实施例中，处于单元区CR1_C的中心区域的沟道孔CH的直径可以大于邻近于第一和第二边缘EDG1和EDG2的沟道孔CH的直径。下面将描述其中处于单元区CR1_C的中心区域的沟道孔CH的直径大于邻近于第一和第二边缘EDG1和EDG2的沟道孔CH的直径的示范性实施例。
然而，本发明构思不限于此。例如，处于单元区CR1_C的中心区域的沟道孔CH的直径可以小于邻近于第一和第二边缘EDG1和EDG2的沟道孔CH的直径。在这种情况下，将要在下面描述的操作参数条件可以相反地施加以补偿由于沟道孔大小的差异所引起的存储设备的操作特性方面的差异。
存储设备可以通过执行诸如模制(molding)处理和蚀刻处理的处理来制造。沟道孔CH可以通过在图7或图8中所示的栅极电极GE和绝缘层上执行蚀刻处理从而除去栅极电极GE和绝缘层中的每个的一部分来形成。例如，沟道孔CH可以使用等离子蚀刻处理来形成。这里，单元区CR1_C的中心部分可以比其边缘部分被蚀刻更多，并且因此，单元区CR1_C的边缘部分中的沟道孔CH的直径D1可以小于单元区CR1_C的中心部分中的沟道孔CH的直径D2。
在本示范性实施例中，第一块BLKa可以邻近于第二边缘EDG2，并且可以与第二边缘EDG2间隔第一距离d1。第二块BLKb可以不邻近于第一和第二边缘EDG1和EDG2，并且处于单元区CR1_C的中心，并且可以与第二边缘EDG2间隔第二距离d2。第二距离d2可以大于第一距离d1。包括在第一块BLKa中的第一沟道孔CHa的第一直径D1可以小于包括在第二块BLKb中的第二沟道孔CHb的第一直径D2。
图10A和10B分别示出了图9的第一和第二块BLKa和BLKb的串的横截面。
参照图10A，包括表面层S和内部层I的柱可以被形成在包括在第一块BLKa中的第一沟道孔CHa中，而且电荷存储层CS可以围绕第一沟道孔CHa形成，并且电荷存储层CS可以具有(氧化物-氮化物-氧化物)ONO结构。
参照图10A，包括表面层S和内部层I的柱可以被形成在包括在第二块BLKb中的第二沟道孔CHb中，而且电荷存储层CS可以围绕第二沟道孔CHb形成，并且电荷存储层CS可以具有ONO结构。在示范性实施例中，包括在第二块BLKb中的电荷存储层CS的厚度可以不同于包括在第一块BLKa中的电荷存储层CS的厚度。
存储单元的特性可以由于沟道孔的直径的差异而变化。例如，在具有栅极全围绕结构(其中，栅极电极围绕沟道孔的周围布置)的3D存储设备中，如果沟道孔直径减小，则栅极电极(例如，图5的栅极电极GE)和沟道区S之间形成的电场的大小增大。因此，具有相似于第一沟道孔CHa的相对小的沟道孔直径的存储单元的编程和擦除速度可以高于具有相似于第二沟道孔CHb的相对大的沟道孔直径的存储单元的编程和擦除速度。
如上所述的存储单元的操作特性的差异不仅仅是由于沟道孔的直径的差异而引起的。例如，存储单元的操作特性的差异可以由沟道孔形状或电荷存储层的厚度等产生。在示范性实施例中，沟道孔的形状的差异或电荷存储层的厚度的差异可以根据各个块而变化。
例如，构成布置在栅极电极和沟道区之间的电荷存储层的各层的厚度和组成比可以根据沟道孔径而不同。例如，当将具有ONO结构的电荷存储层沉积到沟道孔中时，各沟道孔的沉积区域和沉积表面粗糙度可以根据沟道孔直径而不同，并且因此，沉积气体接触要沉积的沉积表面的速度可以变化。诸如ONO层的厚度的几何形状的差异可以导致存储单元的操作特性的差异。
因此，根据块位置的存储单元的特性可以具有将要在下面描述的基于沟道孔大小的特性，但是其特性在预定数目的编程之后或者在预定数目的操作之后可以被改变，并且改变后的不同的特性可以包括与之前的特性相反的特性。存储单元的特性的改变将在下面相对于存储单元的几何形状来描述，所述存储单元的几何形状包括，但不限于，沟道孔大小、沟道孔形状或者电荷存储层的厚度。为了便于描述，将相对于沟道孔大小来描述关于存储单元的特性的改变。
返回参照图9，在单元区CR1_C中形成块以便沿第一方向，即，沿字线方向包括与一个页相对应的所有存储单元，并且沿第二方向，即，位线方向包括一些串。因此，每个块沿第一方向延伸，并且沟道孔大小，即，沟道孔直径可以以块为单位而不同。
在本示范性实施例中，包括在邻近于单元区CR1_C的第一边缘EDG1的块和邻近于单元区CR1_C的第二边缘EDG2的块中的沟道孔的直径可以被视为小于包括在单元区CR1_C的中心的块中的沟道孔的直径。因此，相对于邻近于单元区CR1_C的第一边缘EDG1的块和邻近于第二边缘EDG2的块的编程和擦除速度可以高于相对于单元区CR1_C的中心的块的编程和擦除速度。例如，包括在第一块BLKa中的存储单元的编程和擦除速度可以高于包括在第二块BLKb中的存储单元的编程和擦除速度。
图11是示出对图9的第一和第二块BLKa和BLKb执行编程操作和擦除操作的结果的曲线图。
参照图11，横轴表示块沿第二方向，即，位线方向的位置，并且纵轴表示阈值电压。例如，实线11a表示根据已编程的存储单元的块位置的阈值电压的中心值，并且虚线11b表示根据已擦除的存储单元的块位置的阈值电压的中心值。
如上参照图9所述，邻近于单元区CR1_C的第一和第二边缘EDG1和EDG2的存储单元具有比在单元区CR1_C的中心的存储单元小的沟道孔直径。因此，当根据单阱偏置条件执行编程操作时，邻近于单元区CR1_C的第一和第二边缘EDG1和EDG2的存储单元的编程速度快于布置在单元区CR1_C的中心的存储单元的编程速度。因此，如果单元区CR1_C之内的所有存储单元都经受相同的编程操作，则在编程操作之后，邻近于边缘EDG1和EGD2的存储单元的阈值电压高于单元区CR1_C的中心区处的存储单元的阈值电压。因此，已编程的存储单元的阈值电压分布，实线11a，可以具有U形。
此外，当对具有单阱偏置条件的单元区CR1_C内的所有存储单元执行擦除操作时邻近于第一和第二边缘EDG1和EDG2的存储单元的擦除速度高于单元区CR1_C的中心区处的存储单元的擦除速度。因此，已擦除的存储单元的阈值电压分布，虚线11b，可以具有倒U形。
图12是示出根据编程状态的图9的第一和第二块BLKa和BLKb的第一分布的曲线图。
参照图12，横轴表示阈值电压Vth，并且纵轴表示存储单元的数目。例如，如果存储单元是被编程为两个比特的多级单元，则存储单元可以具有擦除状态E、第一编程状态P1、第二编程状态P2和第三编程状态P3中的一个。
第一分布指的是对在第一和第二块BLKa和BLKb的编程操作和擦除操作的初始分布。例如，第一分布表示当相对于第一和第二块BLKa和BLKb的编程/擦除(P/E)周期等于或小于阈值时第一和第二块BLKa和BLKb的分布。这里，虚线12a是相对于第一块BLKa的分布，实线12b是相对于第二块BLKb分布。
如上参照图9所述，由于包括在第一块BLKa中的存储单元的沟道孔直径D1小于包括在第二块BLKb中的存储单元的沟道孔直径D2，因此相对于包括在第一块BLKa中的存储单元的擦除速度高于相对于第二块BLKb的擦除速度。因此，第一块BLKa的擦除状态E的阈值电压可以低于第二块BLKb的擦除状态E的阈值电压。因此，相对于第一块BLKa的擦除状态E和第一编程状态P1之间的EP1谷(A_init)可以大于第二块BLKb的EP1谷(B_init)(即，A_init>B_init)。在这种情况下，EP1谷可以指擦除状态E的峰阈值电压和第一编程状态P1的峰阈值电压之间的阈值差。峰阈值电压可以指分布之内、存储单元的数目最大处的阈值电压。在确定EP1谷时，可以包括可经由错误校正码(ECC)对其进行校正的存储单元。
同时，如上参照图9所述，由于包括在第一块BLKa中的存储单元的沟道孔直径D1小于包括在第二块BLKb中的存储单元的沟道孔直径D2，因此相对于包括在第一块BLKa中的存储单元的编程速度高于相对于第二块BLKb中的存储单元的编程速度。因此，第一块BLKa的第一编程状态P1的阈值电压可以高于第二块BLKb的第一编程状态P1的阈值电压。因此，相对于第一块BLKa的第一编程状态P1和第二编程状态P2之间的P1P2谷可以小于第二块BLKb的P1P2谷。P1P2谷指第一编程状态P1的峰阈值电压和第二编程状态P2的峰阈值电压之间的阈值差。
如上，所述沟道孔直径根据3D存储设备中的各个块而变化。因此，如果在不管块也不管沟道孔直径的情况下使用单个偏置条件来执行编程操作和擦除操作，则存储设备的性能可能下降。
图13A示出了相对于存储设备的编程操作根据各层的基准偏置条件。
参照图13A，示出了与包括在3D存储设备中的串相对应的沟道孔CH1。如上所述，沟道孔CH1通过蚀刻堆叠在衬底上的栅极电极和绝缘层的部分来形成，并且因此，沟道孔CH1可以是沟道孔CH1的直径向下变得更小的锥形蚀刻轮廓。随着沟道孔CH1更深，沟道孔CH1的锥形侧壁可以由于流入到沟道孔CH1的蚀刻剂的减少所致。因此，越接近衬底，沟道孔CH1的直径可以越小。
在示范性实施例中，沟道孔CH1可以根据沟道孔直径被分成四个区域。例如，沟道孔直径小于40纳米的区域可以被称为第一区域Z1，沟道孔直径等于或大于40纳米且小于60纳米的区域可以被称为第二区域Z2，沟道孔直径等于或大于60纳米且小于80纳米的区域可以被称为第三区域Z3，而且沟道孔直径等于或大于80纳米且小于100纳米的区域可以被称为第四区域Z4。
在编程操作中，可以根据存储单元位于四个区域中的哪个区域来施加不同的编程启动电压。被施加到连接到第一区域Z1的字线的第一编程启动电压V1可以被设置为最小，而且被施加到连接到第二区域Z2的字线的第二编程启动电压V2可以被设置为高于第一编程启动电压V1。被施加到连接到第三区域Z3的字线的第三编程启动电压V3可以被设置为高于第二编程启动电压V2，而且被施加到连接到第四区域Z4的字线的第四编程启动电压V4可以被设置为高于第三编程启动电压V3。由于各层的沟道孔直径的差异引起的存储单元的操作特性的差异可以通过如上所述区分各层的第一编程电压进行补偿。在这种情况下，编程启动电压可以指增量步长脉冲编程(ISPP)操作的启动电压。
图13A中所示的沟道孔CH1示出了各层的基准偏置条件。下文中，沟道孔CH1将被称为基准沟道孔。当沟道孔大小改变时，各个区域的位置可以被改变，并且即使位置被改变，被施加到各个区域的各编程启动电压是相同的。这在图13B示出。
图13B示出了根据本发明构思的示范性实施例的存储设备的编程操作中的层的偏置条件。
参照图13B，当沟道孔CH2的直径小于基准沟道孔CH1的直径时，层的偏置区域被改变。例如，基准沟道孔CH1的第二区域Z2内的局部区Za可以被包括在其字线被施加第一启动编程电压V1的第一区域Z1’中。基准沟道孔CH1的第三区域Z3内的局部区Zb可以被包括在第二区域Z2’中。基准沟道孔CH1的第四区域Z4内的局部区Zc可以被包括在第三区域Z3’中。
第一至第四编程启动电压V1至V4分别被施加到定位在第一至第四区域Z1’至Z4’中的字线。如上所述，按照各层的修改的偏置条件根据沟道孔直径的改变而修改区域的位置，并且各区域的编程启动电压被保持。与按照各层的基准偏置条件相比，根据按照各层的修改的偏置条件，可以仅修改被施加到连接到某些区域Za、Zb和Zc的字线的编程启动电压。
图14A示出了根据本发明构思的示范性实施例的在存储设备的编程操作中的层的偏置条件。
参照图14A，当沟道孔CH2的直径小于基准沟道孔CH1的直径时，第一偏移α可以被施加到第一至第四区域Z1至Z4的字线被施加的每个编程启动电压。因此，电压V1-α可以被施加到连接到第一区域Z1的字线；电压V2-α可以被施加到连接到第二区域Z2的字线；电压V3-α可以被施加到连接到第三区域Z3的字线；而且电压V4-α可以被施加到连接到第四区域Z4的字线。
在图13B中，基于基准沟道孔CH1的偏置区域Z1至Z4来调整偏置区域Z1’至Z4’，以便将不同的基准偏置条件施加到局部区Za至Zc中的一些字线。在图13B中，在不调整沟道孔CH2的偏置区域的情况下调整沟道孔CH1的偏置条件以具有基准沟道孔CH1的偏移基准偏置条件。如上所述，根据本示范性实施例中，由于各块的沟道孔直径的差异所引起的存储单元的操作特性方面的差异可以通过根据各块调整偏置条件进行补偿。
图14B示出了根据本发明构思的示范性实施例的在存储设备的编程操作中的层的偏置条件。
参照图14B，如果沟道孔CH2的直径小于基准沟道孔CH1的直径，则第一至第四区域Z1至Z4与基准沟道孔CH1的第一至第四区域Z1至Z4相同，而且第一偏移α可以被施加到连接到第一区域Z1的字线被施加的编程启动电压，而且第二偏移β可以被施加到连接到第二至第四区域Z2至Z4中的每个的字线被施加的编程启动电压中的每一个。例如，第一偏移α可以大于第二偏移β。因此，电压V1-α可以被施加到连接到第一区域Z1的字线，电压V2-β可以被施加到连接到第二区域Z2的字线，电压V3-β可以被施加到连接到第三区域Z3的字线，而且电压V4-β可以被施加到连接到第四区域Z4的字线。
在图14B中，可以相对于区域设置不同的偏移。如上所述，由于各块的沟道孔直径的差异所引起的存储单元的操作特性方面的差异可以通过根据各块调整偏置条件进行补偿。
图15示出了根据本发明构思的示范性实施例的存储设备100a。
参照图15，存储设备100a可以包括存储单元阵列110a、控制逻辑120a，行解码器140a和页缓冲器150a。存储单元阵列110a可以包括单元区CR1，而且单元区CR1可以包括多个块BLK1至BLK10。图15的存储单元阵列110a对应于图3的存储单元阵列110a。为了便于说明，图3的存储单元阵列110a具有单个单元区CR1。本发明构思不限于此。例如，图15中的存储单元阵列110a可以被设置为具有图4中所述的四个单元区CR1至CR4。
在示范性实施例中，多个块可以基于相对于单元区CR1的第一和第二边缘EDG1和EDG2中的每一个的距离被划分成N个块区。例如，多个块可以基于相对于第一和第二边缘EDG1和EDG2当中相对近的边缘的距离被划分成N个块区，并且N可以是等于或大于2的整数。因此，与相对近的边缘相距基本相同距离的块可以被包括在相同块区中。
在示范性实施例中，多个块可以基于相对于单元区CR1的第一和第二边缘EDG1和EDG2的绝对距离被划分成N个块区。在示范性实施例中，多个块可以基于相对于单元区CR1的第一和第二边缘EDG1和EDG2的相对距离被划分成N个块区。多个块可以根据它们相对于第一和第二边缘EDG1和EDG2布置的顺序被划分成N个块区。
例如，最邻近第一边缘EDG1的块BLK1和第二最邻近第一边缘EDG1的块BLK2可以被包括在第一块区REG1中。此外，最邻近第二边缘EDG2的块BLK10和第二最邻近第二边缘EDG2的块BLK9可以被包括在第一块区REG1中。第三最邻近第一边缘EDG1的块BLK3和第四最邻近第一边缘EDG1的块BLK4可以被包括在第二块区REG2中，而且第三最邻近第二边缘EDG2的块BLK8和第四最邻近第二边缘EDG2的块BLK7可以被包括在第二块区REG2中。此外，在单元区CR1的中心的块BLK5和BLK6可以被包括在第N块区REG_N中。然而，本发明构思不限于此，并且根据示范性实施例，被用来设置块区的基准不必是第一和第二边缘EDG1和EDG2。例如，单元区CR1中的任意位置可以被设置为用于设置块区的基准。例如，单元区CR1中的预定线可以被设置为基准，并且块区可以相对于距该线的距离被划分。作为一个示例，单元区CR1中的两条线可以被设置为基准，而且块区可以基于各块相对于这两条线布置的次序被划分。
在示范性实施例中，可以选择设置块区的基准，以反映单元区内的沟道孔大小的变化趋势。在图15中，沟道孔大小相对于中心区对称，而且沟道孔大小可以朝向中心区增加。因此，可以选择平行于字线的两个边缘EDG1和EDG2作为基准。可替换地，可以选择平行于字线延伸的中心线作为基准。
图16是示出根据示范性实施例的存储在图15的块区存储单元121中的块区信息的表REG_TABLE1。
参照图16，表REG_TABLE1存储关于图15的块区的信息。最邻近第一边缘EDG1的第一块BLK1和最邻近第二边缘EDG2的第十块BLK10可以对应于第一块区REG1，并且第二最邻近第一边缘EDG1的第二块BLK2和第二最邻近第二边缘EDG2的第九块BLK9也可以对应于第一块区REG1。
返回参照图15，控制逻辑120a可以包括块区信息存储单元121、参数信息存储单元122和操作控制器123。例如，块区信息存储单元121和参数信息存储单元122可以使用锁存器来实现。本发明构思不限于此。例如，块区信息和参数信息可以被存储在存储单元阵列110a的区中。在示范性实施例中，块区信息和参数信息可以被存储在存储控制器的缓冲存储器中。在示范性实施例中，块区信息和参数信息可以被存储在包括在存储系统中的附加非易失性存储器中。
块区信息存储单元121可以存储关于包括在存储单元阵列110a中的单元区CR1的块区的信息。块区信息可以通过基于相对于距单元区CR1的第一和第二边缘EDG1和EDG2当中的相对近的边缘的距离，将多个块划分成至少两个块区来生成。在示范性实施例中，块区信息可以被存储为表示相应块的块区的表。
在示范性实施例中，块区信息存储单元121可以存储根据操作周期计数修改的块区信息。例如，块区信息存储单元121可以存储与等于或小于阈值的操作周期计数相对应的第一块区信息，并且可以存储与大于阈值的操作周期计数相对应的第二块区信息。因此，单个块可以根据操作周期计数对应于不同的块区。这将参照图50和图51进一步举例描述。
在示范性实施例中，块区信息存储单元121可以存储根据数据保留时段修改的块区信息。例如，块区信息存储单元121可以存储与等于或小于阈值的数据保留时段相对应的第一块区信息和与大于阈值的数据保留时段相对应的第二块区信息。因此，单个块可以根据数据保留时段对应于不同的块区。这将参照图56进一步描述。
在示范性实施例中，块区信息存储单元121可以存储根据操作模式修改的块区信息。例如，块区信息存储单元121可以存储与编程操作相对应的第一块区信息、与擦除操作相对应的第二块区信息、与读操作相对应的第三块区信息和与读恢复操作相对应的第四块区信息。因此，单个块可以根据操作模式对应于不同的块区。这将参照图27和图28进一步举例描述。
参数信息存储单元122可以存储关于分别与至少两个块区相对应的操作参数的信息。操作参数代表构成用于编程、擦除和读操作的偏置条件的参数。在这种情况下，操作参数可以具有多个偏置集，每个偏置集包括操作参数的偏置值。下文中，为了便于描述，可以互换地使用操作参数和偏置集。在示范性实施例中，参数信息可以被存储为示出与各个块区相对应的操作参数的表。
在示范性实施例中，操作参数可以根据块区来确定。因此，相同的操作参数可以被施加于相同的块区，并且因此，可以使用相同的操作参数对包括在相同块区中的不同块执行编程、擦除和读操作。
在示范性实施例中，参数信息存储单元122可以存储根据操作周期计数修改的操作参数。例如，参数信息存储单元122可以存储与等于或小于阈值的操作周期计数相对应的参数信息和与大于阈值的操作周期计数相对应的修改的参数信息。因此，不同的偏置条件可以根据操作周期计数被施加到相同的块。这将参照图43至图49进一步详细描述。
在示范性实施例中，参数信息存储单元122可以存储根据数据保留时段改变的操作参数。例如，参数信息存储单元122可以存储与等于或小于阈值的数据保留时段相对应的参数信息和与大于阈值的数据保留时段相对应的修改的参数信息。因此，不同的偏置条件可以根据数据保留时段被施加到相同的块。这将参照图52至图55进一步详细描述。
在示范性实施例中，参数信息存储单元122可以存储参数以用于，例如，修改与可以相对于存储单元阵列110a在各操作模式中附加地执行的辅助操作相对应的算法的类型、算法的详细条件以及是否执行算法。这将参照图50和图58至图63进一步举例描述。
操作控制器123可以使用块区信息和参数信息控制对存储单元阵列110a的每个块区执行的操作。例如，如果接收到编程命令，则操作控制器123可以搜索与地址相对应的块的块区信息，并且可以通过使用与该块区相对应的操作参数来控制编程操作。
图17示出了作为图15的存储设备100a的第一修改的示例的存储设备100a_1。
参照图17，存储设备100a_1可以包括存储单元阵列110a、控制逻辑120a、行解码器140a和页缓冲器150a。存储单元阵列110a可以包括单元区CR1_1，而且单元区CR1_1可以包括多个块BLK1至BLK10。根据本示范性实施例的存储单元阵列110a对应于图3的存储单元阵列110a，而且块区也可以相对于如示范性实施例中的图4的存储单元阵列110b中包括的第一至第四单元区CR1至CR4来设置。
根据本示范性实施例，多个块可以基于相对于单元区CR1_1的第一和第二边缘EDG1和EDG2之一的距离被划分成M个块区。例如，多个块可以基于相对于第一和第二边缘EDG1和EDG2之一的距离被划分成M个块区，并且M可以是等于或大于2的整数。因此，与相对近的边缘相距基本相同距离的块可以被包括在不同的块区中。
在示范性实施例中，多个块可以基于相对于单元区CR1_1的第一边缘EDG1的绝对距离被划分成M个块区。在示范性实施例中，多个块可以基于相对于单元区CR1_1的第一边缘EDG1的相对距离被划分成M个块区。多个块可以基于它们相对于第一边缘EDG1布置的顺序被划分成M个块区。
然而，示范性实施例不限于此，并且根据示范性实施例，用于设置块区的基准可以不是第一和第二边缘EDG1和EDG2，而且单元区CR1_1中的任意位置。例如，单元区CR1_1中的预定线可以被设置为基准，并且块区可以相对于距该线的距离被划分。作为一个示例，单元区CR1_1中的两条线可以被设置为基准，而且块区可以基于各块相对于这两条线布置的次序被划分。
块区信息存储单元121可以存储关于包括在存储单元阵列110a中的单元区CR1_1的块区的信息。在本示范性实施例中，块区信息可以通过基于相对于距单元区CR1_1的第一和第二边缘EDG1和EDG2之一的距离，将多个块划分成至少两个块区来生成。在示范性实施例中，块区信息可以被存储为表示相应块的块区的表。
图18是示出根据示范性实施例的存储在图17的块区存储单元121中的块区信息的表REG_TABLE2。
参照图18，表REG_TABLE2存储关于根据图17中所示的设置块区的方法的、与各块相对应的块区的信息。在本示范性实施例中，最邻近第一边缘EDG1的第一块BLK1和第二最邻近第一边缘EDG1的第二块BLK2可以对应于第一块区REG1，并且第三最邻近第一边缘EDG1的第三块BLK3和第四最邻近第一边缘EDG1的第四块BLK4可以对应于第二块区REG2。最远离第一边缘EDG1的第十块BLK10和第二最远离第一边缘EDG1的第九块BLK9可以对应于第M块区REG_M。
在本示范性实施例中，操作参数可以根据相对于距第一和第二边缘EDG1和EDG2当中的相对近的边缘的距离来确定。因此，相同的操作参数可以施加于不同的块区。因此，可以使用相同的操作参数对包括在不同块区中的不同块执行编程、擦除和读操作。因此，参数信息存储单元122可以根据各个块区，存储关于根据相对于距第一和第二边缘EDG1和EDG2当中的相对近的边缘的距离所确定的操作参数的信息。
例如，当第一块BLK1和第十块BLK10分别被包括在第一块区REG1和第M块区REG_M中时，第一块BLK1和第十块BLK10分别靠近第一和第二边缘EDG1和EDG2。因此，被包括在第一块区REG1和第M块区REG_M中的存储单元的沟道孔直径可以基本相同。因此，虽然第十块BLK10和第一块BLK1被包括在不同的块区中，但是可以将相对于第一块BLK1的操作参数相同的操作参数施加到第十块BLK10。
图19示出了作为图15的存储设备100a的第二修改的示例的存储设备100a_2。
参照图19，存储设备100a_2可以包括存储单元阵列110a、控制逻辑120a、行解码器140a和页缓冲器150a。存储单元阵列110a可以包括单元区CR1_2，而且单元区CR1_2可以包括多个块BLK1至BLK10。根据本示范性实施例的存储单元阵列110a对应于图3的存储单元阵列110a，而且块区也可以相对于如本示范性实施例中的图4的存储单元阵列110b中包括的第一至第四单元区CR1至CR4来设置。
根据本示范性实施例，多个块可以基于相对于单元区CR1_2的第一和第二边缘EDG1和EDG2之一的距离和相对于页缓冲器150a的距离被划分成L个块区。L可以是等于或大于2的整数。因此，与相对近的边缘相距基本相同距离的块可以被包括在不同的块区中。
如上所述，根据存储单元的几何形状的操作参数可以根据相对于第一和第二边缘EDG1和EDG2之一的距离而不同。然而，施加到存储单元的偏置电压实际上可以根据相对于页缓冲器150a的距离而不同。例如，页缓冲器150a和块之间的距离越大，每个位线的电阻分量和电容分量可能越高，并且因此可能无法准确地发送在编程操作期间经由页缓冲器150a施加到位线的预充电电压。
因此，根据本示范性实施例，不同于图17，相对于各块的一些操作参数可以基于相对于第一和第二边缘EDG1和EDG2中的每个的距离来不对称地确定。根据本示范性实施例，相对于存储单元的偏置条件实际上可以通过还考虑页面缓冲器150a的位置来确定。然而，示范性实施例不限于此，并且块区也可以通过不仅考虑页缓冲器150a的位置，而且还考虑诸如行解码器140a的其它外围电路的位置来设置。
外围电路，诸如控制逻辑120a、行解码器140a和页缓冲器150a，可以相对于单元区CR1_2被不对称地排列。由此，各块和外围电路之间的距离可以根据各个块而不同，从而除了根据各块区的沟道孔直径的参数外，还可以要求考虑各块区和外围电路之间的距离的其他参数。因此，在本示范性实施例中，块区可以通过考虑上述参数来设置。
图20是示出根据示范性实施例的存储在图19的块区存储单元中的块区信息的表REG_TABLE3。
参照图20，表REG_TABLE3存储关于根据图19中所述的设置块区的方法的与各块相对应的块区的信息。在本示范性实施例中，最邻近第一边缘EDG1的第一块BLK1、第二最邻近第一边缘EDG1的第二块BLK2和第三最邻近第一边缘EDG1的第三块BLK3可以对应于第一块区REG1。第四最邻近第一边缘EDG1的第四块BLK4可以对应于第二块区REG2。最邻近第二边缘EDG2的第十块BLK10、第二最邻近第二边缘EDG2的第九块BLK9和第三最邻近第二边缘EDG2的第八块BLK8可以对应于第二块区REG2。
在本示范性实施例中，操作参数可以根据块区来确定。因此，相同的操作参数可以施加于相同的块区，并且因此，可以使用相同的操作参数对包括在相同块区中的不同块执行编程、擦除和读操作。因此，参数信息存储单元122可以根据各个块区存储关于操作参数的信息。
例如，因为第一块BLK1和第十块BLK10分别邻近第一和第二边缘EDG1和EDG2，所以被包括在第一块区REG1和第10块区REG10中的存储单元可以具有基本相同的沟道孔直径。然而，由于第一块BLK1被邻近页缓冲器150a布置，而且第十块BLK10被相对远离页缓冲器150a布置，因此位线对于第十块BLK10的电阻分量和电容分量可以高于位线对于第一块BLK1的电阻分量和电容分量。
因此，虽然第十块BLK10邻近于第二边缘EDG2，但是第十块BLK10被包括在不同于第一块BLK1的块区的第二块区REG2中，并且因此，与施加到第一块BLK1的偏置条件(或偏置集)不同的偏置条件(或偏置集)可以被施加到第十块BLK10。例如，参数A可以被施加到包括在第一块区REG1中的第一块BLK1，并且参数B可以被施加到包括在第二块区REG2中的第十块BLK10。
图21示出了作为图15的存储设备100a的修改的示例的存储设备100a_3。
参照图21，存储设备100a_3可以包括存储单元阵列110a’、控制逻辑120a、行解码器140a和页缓冲器150a。存储单元阵列110a’可以包括单元区CR1_3，并且单元区CR1_3可以包括布置在下部层Lb的多个下部块BLKb1至BLKb10和布置在上部层Lu的多个上部块BLKu1至BLKu10。存储单元阵列110a’可以对应于图3的存储单元阵列110a，而且块区也可以相对于如示范性实施例中的图4的存储单元阵列110b中包括的第一至第四单元区CR1至CR4来设置。为了便于描述，下部层Lb和上部层Lu在平面图中，但是上部层Lu垂直地堆叠在下部层Lb上。
图22A和22B是示出作为图21的存储单元阵列的示例的存储单元阵列110a’和110a”的电路图。
参照图22A，存储单元阵列110a’可以包括垂直堆叠的多个块BLKb和BLKu。例如，存储单元阵列110a’可以包括布置在衬底上的下部块BLKb和布置在下部块BLKb上的上部块BLKu。下部块BLKb和上部块BLKu每个可以是垂直NAND快闪存储器。
下部块BLKb可以包括多个NAND串NSb、多个字线WLb0至WLb3、多个位线BLB0至BLB2、多个地选择线GSLb0至GSLb2、多个串选择线SSLb0至SSLb2和公共源极线CSLb。NAND串的数目、字线的数目、位线的数目、地选择线的数目和串选择线的数目可以根据示范性实施例以各种方式改变。
上部块BLKu可以包括多个NAND串的NSu、多个字线WLu0至WLu3、多个位线BLu0至BLu2、多个地选择线GSLu0至GSLu2、多个串选择线SSLu0至SSLu2和公共源极线CSLu。NAND串的数目、字线的数目、位线的数目、地选择线的数目和串选择线的数目可以根据示范性实施例以各种方式改变。
如上所述，下部块BLKb和上部块BLKu可以具有基本相似的形式，并且可以具有与图6所示的第一块BLK1基本相似的形式。因此，参照图6提供的描述也可以应用于本示范性实施例，并且因此重复的描述将被省略。
参照图22B，存储单元阵列110a”可以包括垂直堆叠的多个块BLKb’和BLKu’。例如，存储单元阵列110a”可以包括布置在衬底上的下部块BLKb’和布置在下部块BLKb’上的上部块BLKu’。下部块BLKb’和上部块BLKu’每个可以是垂直NAND快闪存储器。存储单元阵列110a”是图22A的存储单元阵列110a’的修改的实施例，除了存储单元阵列110a”共享多个位线BL0至BL3，因此这里的描述将仅集中在差异上。
下部块BLKb’可以包括多个NAND串NSb、多个字线WLb0至WLb3、多个位线BLB0至BLB2、多个地选择线GSLb0至GSLb2、多个串选择线SSLb0至SSLb2和公共源极线CSLB。NAND串的数目、字线的数目、位线的数目、地选择线的数目和串选择线的数目可以根据示范性实施例以各种方式改变。
上部块BLKu’可以包括多个NAND串NSu、多个字线WLu0至WLu3、多个位线BLu0至BLu2、多个地选择线GSLu0至GSLu2、多个串选择线SSLu0至SSLu2和公共源极线CSLu。NAND串的数目、字线的数目、位线的数目、地选择线的数目和串选择线的数目可以根据示范性实施例以各种方式改变。
如上所述，上部块BLKu’可以具有与沿相对于衬底的垂直方向倒转的下部块BLKb’相对应的形式，并且上部块BLKu’和下部块BLKb’可以共享多个位线BLb0至BLb2。
再次参照图21，被布置在下部层Lb的多个下部块BLKb1至BLKb10可以基于相对于距单元区CR1_3的第一和第二边缘EDG1和EDG2之一的距离被划分成M个块区，并且被布置在上部层Lu的多个上部块BLKu1至BLKu10也可以基于相对于距单元区CR1_3的第一和第二边缘EDG1和EDG2之一的距离被划分成M个块区。M可以是等于或大于2的整数。
在示范性实施例中，相同的设置块区的方法可以被施加于被布置在下部层Lb的多个下部块BLKb1至BLKb10和被布置在上部层Lu的多个上部块BLKu1至BLKu10。因此，相对于第一边缘EDG1或第二边缘EDG2具有基本相同距离的下部块和上部块可以被包括在相同块区中。
块区信息存储单元121可以存储关于包括在存储单元阵列110a’中的单元区CR1_3的块区的信息。在本示范性实施例中，块区信息可以通过基于相对于距单元区CR1_3的第一和第二边缘EDG1和EDG2之一的距离，将多个块划分成至少两个块区来生成。在示范性实施例中，块区信息可以被存储为示出相应块的块区的表中。
图23是示出根据示范性实施例的存储在图21的块区存储单元中的块区信息的示例的表REG_TABLE4。
参照图23，表REG_TABLE4存储关于根据图21中所示的设置块区的方法的各块的块区的信息。在示范性实施例中，最邻近第一边缘EDG1的下部块BLKb1和上部块BLKu1和第二最邻近第一边缘EDG1的下部块BLKb2和上部块BLKu2可以对应于第一块区REG1。另外，第三最邻近第一边缘EDG1的下部块BLKb3和上部块BLKu3和第四最邻近第一边缘EDG1的下部块BLKb4和上部块BLKu4可以对应于第二块区REG2。另外，距第一边缘EDG1最远的下部块BLKb10和上部块BLKu10和距第一边缘EDG1第二最远的下部块BLKb9和上部块BLKu9可以对应于第M块区REG_M。
在示范性实施例中，操作参数可以根据相对于距第一和第二边缘EDG1和EDG2当中的相对近的边缘的距离来确定。因此，相同的操作参数可以施加于不同的块区。因此，可以使用相同的操作参数对包括在不同块区中的不同块执行编程、擦除和读操作。因此，参数信息存储单元122可以存储关于基于相对于距第一和第二边缘EDG1和EDG2当中的相对近的边缘的距离所确定的每个块区的操作参数的信息。
图24示出了作为图21的存储设备的修改的示例100a_3的存储设备100a_4。
参照图24，存储设备100a_4可以包括存储单元阵列110a’、控制逻辑120a、行解码器140a和页缓冲器150a。存储单元阵列110a’可以包括单元区CR1_4，并且单元区CR1_4可以包括布置在下部层Lb的多个下部块BLKb1至BLKb10和布置在上部层Lu的多个上部块BLKu1至BLKu10。存储单元阵列110a’可以具有与图22A的存储单元阵列110a’或图22B的存储单元阵列110a”基本相似的形式。
被布置在下部层Lb的多个下部块BLKb1至BLKb10可以基于相对于距单元区CR1_4的第一和第二边缘EDG1和EDG2之一的距离被划分成M个块区，并且被布置在上部层Lu的多个上部块BLKu1至BLKu10也可以基于相对于距单元区CR1_4的第一和第二边缘EDG1和EDG2之一的距离被划分成L个块区。M和L每个可以是等于或大于2的整数。在示范性实施例中，M和L可以相同，或者在示范性实施方案中，M和L可以彼此不同。
根据示范性实施例，不同的设置块区的方法可以被施加于被布置在下部层Lb的多个下部块BLKb1至BLKb10和被布置在上部层Lu的多个上部块BLKu1至BLKu10。因此，与第一边缘EDG1或第二边缘EDG2相距基本相同距离的下部块和上部块可以被包括在不同块区中。
块区信息存储单元121可以存储关于包括在存储单元阵列110a’中的单元区CR1_4的块区的信息。在示范性实施例中，块区信息可以通过基于相对于距单元区CR1_4的第一和第二边缘EDG1和EDG2之一的距离，将多个块划分成至少两个块区来生成。在示范性实施例中，块区信息可以被存储为示出相应块的块区的表。
图25是示出存储在图24的块区存储单元121中的块区信息的示例的表REG_TABLE5。
参照图25，表REG_TABLE5存储关于根据图24中所示的设置块区的方法的各块的块区的信息。最邻近第一边缘EDG1的下部块BLKb1、第二最邻近第一边缘EDG1的下部块BLKb2、最邻近第一边缘EDG1的上部块BLKu1、第二最邻近第一边缘EDG1的上部块BLKu2和第三最邻近第一边缘EDG1的上部块BLKu3可以对应于第一块区REG1。另外，第三最邻近第一边缘EDG1的下部块BLKb3、第四最邻近第一边缘EDG1的下部块BLKb4和第四最邻近第一边缘EDG1的上部块BLKu4可以对应于第二块区REG2。另外，距第一边缘EDG1最远的下部块BLKb10和距第一边缘EDG1第二最远的下部块BLKb9可以对应于第M块区REG_M。另外，距第一边缘EDG1最远的上部块BLKu10和距第一边缘EDG1第二最远的上部块BLKu9和距第一边缘EDG1第三最远的上部块BLKu8可以对应于第L块区REG_L。
在示范性实施例中，操作参数的信息可以基于相对于距第一和第二边缘EDG1和EDG2当中的相对近的边缘的距离来确定。因此，相同的操作参数的信息可以施加于不同的块区。因此，可以使用相同的操作参数对包括在不同块区中的不同块执行编程、擦除和读操作。因此，参数信息存储单元122可以根据各个块区，存储关于基于相对于距第一和第二边缘EDG1和EDG2当中的相对近的边缘的距离所确定的操作参数的信息。
图26是根据本发明构思的示范性实施例的操作存储设备的方法的流程图。
参照图26，操作存储设备的方法可以包括，当从存储控制器接收命令和地址时，控制在控制逻辑中执行的对存储单元阵列的操作。该方法可以包括，例如，在图15的控制逻辑120a中顺序执行的操作。参照图1至图25提供的描述也可以应用于本示范性实施例的方法，并且重复的描述将被省略。
在操作S110中，从存储控制器接收命令和地址。例如，控制逻辑120a可以从存储控制器接收命令和地址，从而启动控制逻辑120a的操作。在操作S130中，搜索与接收到的地址相对应的块区。例如，操作控制器123可以在块区信息存储单元121中搜索与该地址相对应的块区。在操作S150中，搜索与该块区相对应的操作参数信息。例如，操作控制器123可以在参数信息存储单元122中搜索与该块区相对应的操作参数信息。
在操作S170中，使用操作参数信息控制对存储单元阵列的操作。例如，操作控制器123可以根据操作参数信息生成电压控制信号CTRL_vol，并且可以向电压发生器130(参见图2)提供电压控制信号CTRL_vol。另外，操作控制器123可以根据操作参数信息生成在操作期间被激活的行地址X-ADDR，并且向行解码器140a提供行地址X-ADDR。另外，操作控制器132可以根据操作参数信息生成在操作期间被激活的列地址Y-ADDR，并且向页缓冲器150a提供列地址Y-ADDR。
图27是根据本发明构思的示范性实施例的操作存储设备的方法的流程图。
参照图27，该方法可以包括当从存储控制器接收命令和地址时，控制在控制逻辑中执行的对存储单元阵列的操作。该方法可以包括，例如，在图15的控制逻辑120a中顺序执行的操作。根据本示范性实施例的方法是图26中所示的方法的修改的示例，并且参照图1至图26提供的描述可以应用于本示范性实施例的方法，并且重复的描述将被省略。
在操作S210中，从存储控制器接收命令和地址。例如，控制逻辑120a可以从存储控制器接收命令和地址，从而启动控制逻辑120a的操作。
在操作S220中，从多条块区信息当中选择与命令相对应的块区信息。在示范性实施例中，可以根据命令来施加不同的设置块区的方法，并且块区信息存储单元121可以根据命令来存储块区信息。例如，如果接收到编程命令，则块区信息存储单元121可以根据设置块区的第一方法将包括在单元区中的块划分成块区。如果接收到擦除命令，则块区信息存储单元121可以根据设置块区的第二方法将包括在单元区中的块划分成块区。如果接收到读命令，则块区信息存储单元121可以根据设置块区的第三方法将包括在单元区中的块划分成块区。如果接收到读恢复命令，则块区信息存储单元121可以根据设置块区的第四方法将包括在单元区中的块划分成块区。
图28是示出根据本发明构思的示范性实施例的存储在块区存储单元中的块区信息的示例的表REG_TABLE6。
参照图28，表REG_TABLE6包括用于多个操作的块区信息，而且每条块区信息存储关于被分配给块的块区的信息。多条块区信息可以被存储在图15、图17、图19、图21或图24中所示的块区信息存储单元121中。
在示范性实施例中，多条块区信息可以包括有关编程操作的块区信息、有关擦除操作的块区信息、有关读操作的块区信息和有关读恢复操作的块区信息。读恢复操作是校正或恢复在存储设备中发生的读错误的操作，并且可以使用被称为“防御码”的算法来执行。与读恢复操作相对应的各种防御码算法将在后面参照图59进行描述。
当从存储控制器接收编程命令时，操作控制器123可以从块区信息单元121选择有关编程操作的块区信息。例如，根据有关编程操作的块区信息，第一和第二块BLK1和BLK2可以对应于第一块区REG1；第三和第四块BLK3和BLK4可以对应于第二块区REG2；第五和第六块BLK5和BLK6可以对应于第三块区REG3；第七和第八块BLK7和BLK8可以对应于第四块区REG4；而且第九和第十块BLK9和BLK10可以对应于第五块区REG5。
当从存储控制器接收擦除命令时，操作控制器123可以从块区信息单元121选择有关擦除操作的块区信息。例如，根据有关擦除操作的块区信息，第一和第二块BLK1和BLK2可以对应于第一块区REG1；第三至第八块BLK3至BLK8可以对应于第二块区REG2；而且第九和第十块BLK9和BLK10可以对应于第三块区REG3。
当从存储控制器接收到读命令时，操作控制器123可以从块区信息单元121选择有关读操作的块区信息。例如，根据有关读操作的块区信息，第一至第三块BLK1至BLK3可以对应于第一块区REG1；第四至第七块BLK4至BLK7可以对应于第二块区REG2；而且第八至第十块BLK8至BLK10可以对应于第三块区REG3。
当从存储控制器接收到读恢复命令时，操作控制器123可以从块区信息单元121选择有关读恢复操作的块区信息。例如，根据有关读恢复操作的块区信息，第一至第四块BLK1至BLK4可以对应于第一块区REG1；第五和第六块BLK5和BLK6可以对应于第二块区REG2；而且第七至第十块BLK7至BLK10可以对应于第三块区REG3。
读错误可以由各种原因引起，而且这样的原因可以根据单元区中的块的位置而不同。例如，当对包括在第一块BLK1中的具有第一沟道孔直径的存储单元执行若干次读操作时，处于擦除状态的存储单元的上部电压电平可以由于读禁止电压而增加，从而引起读错误。同时，考虑到包括在第五块BLK5中的存储单元具有大于第一沟道孔直径的第二沟道孔直径，处于诸如第一至第三编程状态中的存储单元的下部电压电平可以根据时间的流逝而减小，从而引起读错误。
因此，可以基于块区信息来执行校正读错误的读恢复操作。相对于读恢复操作设置块区的方法可以不同于相对于编程、擦除和读操作设置块区的方法。因此，具有例如相同操作周期或具有相同数据保留时段的不同的块区可以具有不同的操作参数信息。
如上所述，块区存储单元121可以根据命令来存储块区信息，并且因此，块可以根据编程、擦除、读和读恢复操作被分配给不同的块区。
再次参照图27，在操作S230中，在所选择的块区信息中搜索与地址相对应的块区。在操作S240中，搜索与该块区相对应的操作参数信息。在操作S250中，使用操作参数信息控制对存储单元阵列的操作。
在示范性实施例中，当施加编程命令时，操作控制器123可以在有关编程操作的块区信息中搜索与地址相对应的块。例如，如果地址对应于第五块BLK5，则搜索与第五块BLK5相对应的第三块区REG3，接着，可以搜索与第三块区REG3相对应的操作参数信息。接着，可以使用操作参数信息对第五块BLK5执行编程操作。
在示范性实施例中，如果施加读命令，则操作控制器123可以在有关读操作的块区信息中搜索与地址相对应的块。例如，如果地址对应于第五块BLK5，则搜索与第五块BLK5相对应的第二块区REG2，接着，可以搜索与第二块区REG2相对应的操作参数。接着，可以使用操作参数对第五块BLK5执行读操作。
图29是示出根据本发明构思的示范实施例的编程操作的偏置条件的表PAR_TABLE1。
参照图29，表PAR_TABLE1示出了图15的单元区CR1的，例如，第一块区REG1和第N块区REG_N的编程操作的偏置条件。表PAR_TABLE1可以被存储在图15的参数信息存储单元122中。本发明构思不限于此，并且在示范性实施例中，表PAR_TABLE1还可以包括，例如，图15的单元区CR1的其他块区REG2至REGN-1的编程操作的偏置条件。
第一块区REG1可以包括，例如，邻近于单元区CR1的第一和第二边缘EDG1和EDG2的块，而且第N块区REG_N可以包括，例如，在单元区CR1的中心的块。因此，包括在第一块区REG1中的串的沟道孔直径可以小于包括在第N块区REG_N中的串的沟道孔直径。因此，如果编程操作的相同偏置条件被施加到第一块区REG1和第N块区REG_N，则相对于包括在第一块区REG1中的存储单元的编程速度可以高于相对于包括在第N块区REG_N中的存储单元的编程速度。
在示范性实施例中，编程操作的偏置条件可以针对每个块区来设置，以减少第一块区REG1和第N块区REG_N之间的编程速度的差异。例如，编程操作的偏置条件可以被设置以使得第一块区REG1的编程速度可以降低。因此，包括在第一块区REG1中的存储单元的编程分布可以被调整为类似于包括在第N块区REG_N中的存储单元的编程分布。此后，根据编程操作的每个块区的偏置条件将被描述。下面描述的偏置条件包括各种操作参数。根据示范性实施例，可以仅施加一些操作参数，或者可以附加地施加其它操作参数。
在示范性实施例中，在对第一块区REG1的编程操作期间，小于第二编程电压Vpgm2的第一编程电压Vpgm1可以被施加到所选字线WL_sel，并且在对第N块区REG_N的编程操作期间，大于第一编程电压Vpgm1的第二编程电压Vpgm2可以被施加。因此，在相同页或者相同高度中的存储单元可以根据存储单元的块位置具有不同的编程电压。例如，布置在邻近于单元区的边缘的块中的第一存储单元经受的编程电压低于布置在单元区的中心区的块中的第二存储单元经受的编程电压。第一和第二存储单元被布置在相同页内。
在示范性实施例中，可以使用增量阶跃脉冲编程(ISPP)方法来执行编程操作，在ISPP方法中，施加到字线的编程电压随着编程循环的值的增加而阶梯式增加。这里，当编程循环的值增加时，编程电压可以相对于第一块区REG1增加第一编程电压增量Vinc1，而且当编程循环的值增加时，编程电压可以相对于第N块区REG_N增加大于第一编程电压增量Vinc1的第二编程电压增量Vinc2。
在示范性实施例中，编程操作可以在第一编程持续时间Tpgm1期间对第一块区REG1执行，并且编程操作可以在比第一编程持续时间Tpgm1长的第二编程持续时间Tpgm2期间对第N块区REG_N执行。在示范性实施例中，编程操作可以被执行以使得编程持续时间随着循环值的增加而阶梯式增加。这里，当循环的值增加时，编程持续时间可以相对于第一块区REG1增加第一时间增量Tinc1，而且当循环值增加时，编程持续时间可以相对于第N块区REG_N增加比第一时间增量Tinc1长的第二时间增量Tinc2。
在示范性实施例中，编程循环包括顺序地执行的编程操作和验证操作，并且验证操作可以在预定数目的初始编程循环中被省略。无验证操作的初始编程循环可以被称为“验证跳过循环(verify skip loop)”。当相对于第一块区REG1的编程速度较高时，验证操作可以仅在第一验证跳过循环Ls1期间被省略，而且验证操作可以在比第一验证跳过循环Ls1大的第二验证跳过循环Ls2期间相对于第N块区REG_N被省略。
在示范性实施例，根据ISPP的最大循环数可以被预先设置。第一最大循环Lm1可以相对于第一块区REG1设置，而且比第一最大循环Lm1大的第二最大循环Lm2可以相对于第N块区REG_N设置。
在示范性实施例中，第一编程禁止电压Vinhp1可以被施加到包括在第一块区REG1中的未选字线WL_unsel，而且比第一编程禁止电压Vinhp1高的第二编程禁止电压Vinhp2可以被施加到包括在第N块区REG_N中的未选字线WL_unsel。在示范性实施例中，第一编程验证电压Vpvrf1可以在对第一块区REG1的编程验证操作期间被施加，而且比第一编程验证电压Vpvrf1高的第二编程验证电压Vpvrf2可以在对第N块区REG_N的编程验证操作期间被施加。
如上所述，当由于沟道孔直径的差异而将为至少一个块或每个块设置为具有操作参数的不同偏置条件时，存储单元的性能也可以根据存储单元的块区而不同。在示范性实施例中，为了减少块区的性能的差异，操作控制器123可以检查从外部输入的地址，并且通过修改有关编程操作的算法来对一些块区执行辅助操作。在示范性实施例中，操作控制器123可以通过使用块区的性能的差异，根据从外部输入的指令附加地对一些块区执行操作。在示范性实施例中，为了减少块区的性能的差异，操作控制器123可以对一些块区执行诸如垃圾收集操作的后台操作。
然而，本发明构思不限于此。例如，如果图4中所示的存储单元阵列110b的单元区CR1至CR4的块在编程操作期间被同时选择，并且如果存储设备100a不具有分配给每个单元区的电压源，则不必将不同的参数施加到各个块区。
图30A是示出根据本发明构思的示范性实施例的块的编程启动电压电平的曲线图。
参照图30A，横轴表示沿图9的第二方向的块的位置。第二方向可以平行于位线的延伸方向，并且纵轴表示编程启动电压。如上参照图11所述，包括在单元区中的已编程的存储单元的阈值电压可以沿第二方向具有U形。为了根据块的位置来补偿编程速度，第一编程启动电压可以相对于布置在单元区的边缘区中的块区，例如，邻近于边缘的块区，被设置，而且第二编程启动电压可以相对于位于单元区的中心的块区被设置。在示范性实施例中，第一编程启动电压可以低于第二编程启动电压。第一编程启动电压和第二编程启动电压之间的差可以被设置到可以为布置在单元区的边缘区域中的块补偿编程速度的程度。
例如，包括在单元区中的块可以基于相对于单元区的两个边缘的距离被划分为三个块区。块区可以被设置，从而最邻近单元区的两个边缘的块被包括在第一块区中，第二最邻近单元区的两个边缘的块被包括在第二块区中，以及位于单元区的中心的块被包括在第三块区中。下文中，将描述有关第一至第三块区的编程操作参数。
在示范性实施例中，最低编程启动电压可以相对于第一块区被设置，并且中间编程启动电压可以相对于第二块区被设置，并且最高编程启动电压可以相对于第三块区被设置。在示范性实施例中，编程启动电压可以从单元区的边缘朝向中心阶梯式增加。
图30B是示出根据本发明构思的示范性实施例的相对于不同块区的编程启动电压的曲线图。
参照图30B，包括在单元区中的块可以被划分为邻近于单元区的两个边缘的第一块区REG1和位于单元区的中心的第二块区REG2。在示范性实施例中，相同的编程持续时间可以相对于第一和第二块区REG1和REG2被设置，而且有关第一块区REG1的编程启动电压Vpgm1可以被设置为低于有关第二块区REG2的编程启动电压Vpgm2。
图31A是示出根据本发明构思的示范性实施例的各块的编程持续时间的曲线图。
参照图31A，横轴表示根据位线的延伸方向的块的位置，并且纵轴表示编程持续时间，例如，编程执行时间。在本示范性实施例中，为了补偿块之间的编程速度的差异，第一编程持续时间可以相对于邻近于单元区的边缘的块区被设置，而且第二编程持续时间可以相对于位于单元区的中心的块区被设置。在示范性实施例中，第一编程持续时间可以短于第二编程持续时间。
在示范性实施例中，最短编程持续时间可以相对于第一块区被设置，而且中间编程持续时间可以相对于第二块区被设置，而且最长编程持续时间可以相对于第三块区被设置。在示范性实施例中，编程持续时间可以从单元区的边缘朝向中心阶梯式增加。
图31B是示出根据本发明构思的示范性实施例的相对于不同块区的编程持续时间的曲线图。
参照图31B，包括在单元区中的块可以被划分为邻近于单元区的两个边缘的第一块区REG1和位于单元区的中心的第二块区REG2。在示范性实施例中，相同的编程启动电压Vpgm1可以相对于第一和第二块区REG1和REG2被设置，而且有关第一块区REG1的编程持续时间可以被设置为从第一时间t1至第二时间t2，而且有关第二块区REG2的编程持续时间可以被设置为从第一时间t1至第三时间t3。如上所述，有关第一块区REG1的编程持续时间可以被设置为短于有关第二块区REG2的编程持续时间。
图32是示出根据本发明构思的示范性实施例的各块的编程禁止电压的曲线图。
参照图32，横轴表示根据位线的延伸方向的块的位置，并且纵轴表示编程禁止电压。在本示范性实施例中，为了相对于各块的位置来补偿编程速度，第一编程禁止电压可以相对于邻近于单元区的边缘的块区被设置，而且第二编程禁止电压也可以相对于位于单元区的中心的块区被设置。在示范性实施例中，第二编程禁止电压可以高于第一编程禁止电压。
在示范性实施例中，最低编程禁止电压可以相对于第一块区被设置，而且中间编程禁止电压可以相对于第二块区被设置，而且最高编程禁止电压可以相对于第三块区被设置。在示范性实施例中，编程禁止电压可以从单元区的边缘朝向单元区的中心阶梯式增加。
图33是示出根据本发明构思的示范性实施例的块的编程验证电压的曲线图。
参照图33，横轴表示根据位线的延伸方向的块的位置，并且纵轴表示编程验证电压。在本示范性实施例，为了相对于各块的位置来补偿编程速度，第一编程验证电压可以相对于邻近于单元区的边缘的块区被设置，而且第二编程验证电压可以相对于位于单元区的中心的块区被设置。在示范性实施例中，第二编程验证电压可以大于第一编程验证电压。
在示范性实施例中，最低编程验证电压可以相对于第一块区被设置，而且中间编程验证电压可以相对于第二块区被设置，而且最高编程验证电压可以相对于第三块区被设置。在示范性实施例中，编程验证电压可以从单元区的边缘朝向单元区的中心阶梯式增加。
图34是示出根据本发明构思的示范性实施例的基于各块的循环的编程时间增量的曲线图。
参照图34，横轴表示根据位线的延伸方向的块的位置，并且纵轴表示编程时间增量。在本示范性实施例中，为了相对于各块的位置来补偿编程速度，对于每个循环的第一编程时间增量可以相对于邻近于单元区的边缘的块区被设置，而且对于每个循环的第二编程时间增量可以相对于位于单元区的中心的块区被设置。在示范性实施例中，第二编程时间增量可以大于第一编程时间增量。
在本示范性实施例中，最短编程时间增量可以相对于第一块区被设置，而且中间编程时间增量可以相对于第二块区被设置，最长编程时间增量可以相对于第三块区被设置。在示范性实施例中，编程时间增量可以从单元区的边缘朝向单元区的中心阶梯式增加。
图35是示出根据本发明构思的示范性实施例的各块的验证跳过循环的曲线图。
参照图35，横轴表示根据位线的延伸方向的块的位置，并且纵轴表示验证跳过循环。这里，验证跳过循环是指在ISPP操作期间省略了验证操作而只执行编程操作的循环的数目。在示范性实施例中，为了相对于各块的位置来补偿编程速度，具有第一值的验证跳过循环可以相对于邻近于单元区的边缘的块区被设置，而且具有第二值的验证跳过循环可以相对于位于单元区的中心的块区被设置。在示范性实施例中，第二值可以大于第一值。
在示范性实施例中，最小值的验证跳过循环可以相对于第一块区被设置，而且中间值的验证跳过循环可以相对于第二块区被设置，而且最大值的验证跳过循环可以相对于第三块区被设置。在示范性实施例中，验证跳过循环的值可以从单元区的边缘朝向中心阶梯式增加。
图36是示出根据本发明构思的示范实施例的擦除操作的偏置条件的表PAR_TABLE2。
参照图36，表PAR_TABLE2示出了相对于第一块区REG1和第N块区REG_N的擦除操作的偏置条件。例如，表PAR_TABLE2可以被存储在图15的参数信息存储单元122中。本发明构思不限于此，并且在示范性实施例中，表PAR_TABLE2还可以包括对其它块区的擦除操作的偏置条件。
第一块区REG1可以包括，例如，邻近于单元区CR1的第一和第二边缘EDG1和EDG2的块，而且第N块区REG_N可以包括，例如，位于单元区CR1的中心的块。因此，包括在第一块区REG1中的串的沟道孔直径可以小于包括在第N块区REG_N中的串的沟道孔直径。因此，在相同的偏置条件下，相对于包括在第一块区REG1中的存储单元的擦除速度可以快于相对于包括在第N块区REG_N中的存储单元的擦除速度。
根据示范性实施例，擦除操作的偏置条件可以相对于每个块区被设置，以减少相对于第一块区REG1的擦除速度。因此，包括在第一块区REG1中的已擦除的存储单元的阈值电压分布可以被调整为相似于包括在第N块区REG_N中的已擦除的存储单元的阈值电压分布。下文中，将描述擦除操作的块区的偏置条件。下面描述的偏置条件包括各种操作参数。根据示范实施例，可以仅施加一些操作参数，或者可以附加地施加其它操作参数。
在示范性实施例中，在对第一块区REG1的擦除操作期间，第一擦除电压Vers1可以被施加到衬底SUB，而且在对第N块区REG_N的擦除操作期间，高于第一擦除电压Vers1的第二擦除电压Vers2可以被施加到衬底SUB。在示范性实施例中，在对第一块区REG1的擦除操作期间，第一字线擦除电压Vwe1可以被施加到字线WL，而且在对第N块区REG_N的擦除操作期间，低于第一字线擦除电压Vwe1的第二字线擦除电压Vwe2可以被施加到字线WL。
在示范性实施例中，可以在第一擦除持续时间Ters1期间对第一块区REG1执行擦除操作，并且可以在长于第一擦除持续时间Ters1的第二擦除持续时间Ters2期间对第N块区REG_N执行擦除操作。在示范性实施例中，在对第一块区REG1的擦除验证操作期间，可以施加第一擦除验证电压Vevrf1，而且在对第N块区REG_N的擦除验证操作期间，可以施加高于第一擦除验证电压Vevrf1的第二擦除验证电压Vevrf2。
然而，本发明构思不限于上述情况，并且如果包括在图4中所示的存储单元阵列110b中的多个单元区CR1至CR4中的块在擦除操作期间被同时选择，由于存储设备100a可以不包括单独分配给每个单元区的恒定电压源，因此不必根据块区施加不同的参数。
图37是示出根据本发明构思的示范性实施例的块的擦除电压的曲线图。
参照图37，横轴表示沿图9的第二方向，即，位线的延伸方向的块的位置，并且纵轴表示擦除电压。如上参照图11所述，包括在单元区中的已擦除的存储单元的阈值电压可以根据块的位置具有倒U形。在示范性实施例中，如上所述为了相对于块的位置来补偿擦除速度，第一擦除电压可以相对于布置在单元区的边缘区中的块区，例如，邻近于边缘的块区，被设置，而且第二擦除电压可以相对于位于单元区的中心的块区被设置。在示范性实施例中，第二擦除电压可以大于第一擦除电压。
例如，包括在单元区中的块可以基于相对于单元区的两个边缘的距离被划分为三个块区。块区可以被设置，使得最邻近单元区的两个边缘的块被包括在第一块区中，第二最邻近单元区的两个边缘的块被包括在第二块区中，以及位于单元区的中心的块被包括在第三块区中。下文中，将描述有关第一至第三块区的擦除操作参数。
在示范性实施例中，最低擦除电压可以相对于第一块区被设置，并且中间擦除电压可以相对于第二块区被设置，并且最高擦除电压可以相对于第三块区被设置。在示范性实施例中，擦除电压可以从单元区的边缘朝向单元区的中心阶梯式增加。
图38是示出根据本发明构思的示范性实施例的各块的字线擦除电压的曲线图。
参照图38，横轴表示沿位线的延伸方向的块的位置，并且纵轴表示字线擦除电压。在示范性实施例中，如上所述为了相对于块的位置来补偿擦除速度，第一字线擦除电压可以相对于相近于单元区的边缘的块区被设置，而且第二字线擦除电压可以相对于位于单元区的中心的块区被设置。在示范性实施例中，第二字线擦除电压可以小于第一字线擦除电压。
在示范性实施例中，为了减小相对于第一块区的擦除速度，最高字线擦除电压可以被设置为被施加到连接到第一块区的字线的字线擦除电压。因此，由于字线擦除电压和施加到衬底的擦除电压之间的差减小，因此相对于第一块区的擦除速度可以减小。另外，中间字线擦除电压可以被设置为相对于第二块区的字线擦除电压，而且最低字线擦除电压可以被设置为相对于第三块区的字线擦除电压。在示范性实施例中，字线擦除电压可以从单元区的边缘朝向单元区的中心阶梯式减小。
图39是示出根据本发明构思的示范性实施例的块的擦除验证电压的曲线图。
参照图39，横轴表示沿位线的延伸方向的块的位置，并且纵轴表示擦除验证电压。在示范性实施例中，如上所述为了根据块的位置来补偿擦除速度，第一擦除验证电压可以相对于邻近于单元区的边缘的块区被设置，而且第二擦除验证电压可以相对于位于单元区的中心的块区被设置。
在示范性实施例中，相对于第一块区的擦除速度为高，并且因此在相同的偏置条件下在擦除操作之后的第一块区的阈值电压电平可以低于更靠近单元区的中心的块的阈值电压电平。因此，最低擦除验证电压可以被设置为相对于第一块区的擦除验证电压。另外，中间擦除验证电压可以被设置为相对于第二块区的擦除验证电压，而且最高擦除验证电压可以被设置为相对于第三块区的擦除验证电压。在示范性实施例中，擦除验证电压可以从单元区的边缘朝向中心阶梯式增加。
图40是示出根据本发明构思的示范性实施例的读操作的偏置条件的表PAR_TABLE3。
参照图40，表PAR_TABLE3示出了相对于第一块区REG1和第N块区REG_N的读操作的偏置条件。例如，表PAR_TABLE3可以被存储在图15的参数信息存储单元122中。本发明构思不限于此，并且在示范性实施例中，表PAR_TABLE3还可以包括对其它块区的读操作的偏置条件。
第一块区REG1可以包括，例如，邻近于单元区CR1的第一和第二边缘EDG1和EDG2的块，而且第N块区REG_N可以包括，例如，位于单元区CR1的中心的块。因此，包括在第一块区REG1中的串的沟道孔直径可以小于包括在第N块区REG_N中的串的沟道孔直径。从而，由于Fowler-Nordheim(FN)应力而导致的相对于包括在第一块区REG1中的存储单元的读干扰的概率可以高于相对于更靠近单元区CR1的中心的其他块区的存储单元的读干扰的概率。
根据示范性实施例，为了补偿相对于第一块区REG1的读干扰，读操作的偏置条件可以相对于各块区被设置。下文中，根据块区的位置的读操作的偏置条件将被描述。下面描述的偏置条件包括各种操作参数。根据示范性实施例，可以仅施加一些操作参数，或者可以附加地施加其它操作参数。
在示范性实施例中，在对第一块区REG1的读操作期间，第一读确定电压Vrd1可以被施加到所选字线WL_sel，并且在对第N块区REG_N的读操作期间，高于第一读确定电压Vrd1的第二读确定电压Vrd2可以被施加到所选字线WL_sel。在示范性实施例中，在对第一块区REG1的读操作期间，第一读禁止电压Vinhr1可以被施加到未选字线WL_unsel，并且在对第N块区REG_N的读操作期间，高于第一读禁止电压Vinhr1的第二读禁止电压Vinhr2可以被施加到未选字线WL_unsel。
例如，在读操作期间，包括在连接到一个字线的页中的多个存储单元可以被同时读取，或者只有一些存储单元可以被读取。由于一页中的每个存储单元和外围电路之间的距离是不同的，因此相对于存储单元的读取环境可能由于字线电阻或噪声的差异而变化。因此，如果包括在一页中的多个存储单元当中的要被读取的存储单元的数目被修改，则相应于块区的操作参数可以被修改或者对于每个块区所确定的操作参数可以不被施加。
然而，本发明构思不限于上述情况，并且如果包括在图4中所示的存储单元阵列110b中的多个单元区CR1至CR4中的块在读操作期间被同时选择，那么由于存储设备100a不必包括单独分配给每个单元区的恒定电压源，因此不必根据每个块区的位置施加不同的参数。
图41是示出根据本发明构思的示范性实施例的各块的读确定电压的曲线图。
参照图41，横轴表示沿图9的第二方向，例如，位线的延伸方向的块的位置，并且纵轴表示读确定电压。如上参照图9所述，根据块的位置，包括在单元区中的沟道孔的直径可以是不同的。在示范性实施例中，为了根据块的位置来补偿沟道孔直径的差异，第一读确定电压可以相对于布置在单元区的边缘区中的块区，即，邻近于边缘的块区被设置，而且第二读确定电压可以相对于位于单元区的中心的块区被设置。在示范性实施例中，第二读确定电压可以大于第一读确定电压。
例如，包括在单元区中的块可以基于相对于单元区的两个边缘的距离被划分为三个块区。块区可以被设置，使得最邻近单元区的两个边缘的块被包括在第一块区中，第二最邻近单元区的两个边缘的块被包括在第二块区中，以及位于单元区的中心的块被包括在第三块区中。下文中，将描述有关第一至第三块区的读操作参数。
在示范性实施例中，最低读确定电压可以相对于第一块区被设置，并且中间读确定电压可以相对于第二块区被设置，并且最高读确定电压可以相对于第三块区被设置。在示范性实施例中，读确定电压可以从单元区的边缘朝向中心阶梯式增加。
图42是示出根据本发明构思的示范性实施例的块的读禁止电压的曲线图。
参照图42，横轴表示沿位线的延伸方向的块的位置，并且纵轴表示读禁止电压。在示范性实施例中，为了根据块的位置来补偿沟道孔直径的差异，第一读禁止电压可以相对于相近于单元区的边缘的块区被设置，而且第二读禁止电压可以相对于位于单元区的中心的块区被设置。在示范性实施例中，第二读禁止电压可以大于第一读禁止电压。
在示范性实施例中，最低读禁止电压可以相对于第一块区被设置，中间读禁止电压可以相对于第二块区被设置，而且最高读禁止电压可以相对于第三块区被设置。在示范性实施例中，读禁止电压可以从单元区的边缘向中心阶梯式增加。
图43示出了根据本发明构思的示范性实施例的存储设备100b。
参照图43，存储设备100b可以包括存储单元阵列110a、控制逻辑120b、行解码器140a和页缓冲器150a。存储设备100b相似于图15的存储设备图100a，并且描述将集中在与图15的差异。在示范性实施例中，存储设备100b可以包括图17、图19、图21或图24中所示的存储单元阵列，并且设置存储单元阵列中的块区的方法可以根据示范性实施例而变化。
根据示范性实施例，控制逻辑120b可以包括块区信息存储单元121、参数信息存储单元122a、操作控制器123a和周期信息存储单元124。与图15的控制逻辑120相比，控制逻辑120b可以进一步包括周期信息存储单元124。
块区信息存储单元121可以存储关于包括在存储单元阵列110a中的单元区CR1的块区的信息。通过基于相对于单元区CR1的第一和第二边缘EDG1和EDG2当中相对近的边缘的距离将多个块划分成至少两个块区，可以生成块区信息。在示范性实施例中，块区信息可以被存储为示出相应块的块区的表。
周期信息存储单元124可以存储关于相对于包括在存储单元阵列110a中的多个块BLK1至BLK10的P/E周期计数的信息。P/E周期计数指的是P/E周期的次数。周期信息存储单元124可以使用锁存器来实现。在示范性实施例中，周期信息可以被存储在存储单元阵列110a的区中。在示范性实施例中，周期信息可以被存储在存储控制器的缓冲存储器中。在示范性实施例中，周期信息可以被存储在包括在存储系统中的附加的非易失性存储器中。
图44是示出图9的第一和第二块BLKa和BLKb的阈值电压分布的曲线图。
参照图44，横轴表示阈值电压Vth，并且纵轴表示存储单元的数目。阈值电压分布表示与相对于第一和第二块BLKa和BLKb的P/E周期计数(其等于或高于阈值)相对应的第一和第二块BLKa和BLKb的分布。虚线431表示相对于第一块BLKa的阈值电压分布，并且实线432表示相对于第二块BLKb的阈值电压分布。
相对于包括在第一块BLKa中的存储单元的擦除速度最初可以相对较高，但是当P/E周期计数增加时可以相对减小，这是因为包括在第一块BLKa中的存储单元的编程速度和擦除速度相对较高以致于存储单元的阈值电压的变化根据P/E周期计数的增加而增加，从而加速存储单元的劣化。
结果，由于电荷被陷在存储单元所包括的电荷存储层(例如，图5的电荷存储层CS)中，存储单元中的数据可能不容易被擦除。因此，如果P/E周期计数等于或大于阈值，则当第一块BLKa的擦除状态E的上部电压电平增大时，第一块BLKa的EPI谷(A_cycled)可以小于第二块BLKb的EPI谷(B_cycled)(即，A_cycled<B_cycled)。
另一方面，相对于包括在第一块BLKa中的存储单元的编程速度还可以根据P/E周期计数的增加而增加。此外，第一至第三编程状态P1至P3的上部电压电平还可以由于电荷被陷入在第一块BLKa所包括的存储单元所包括的电荷存储层中而增加。结果，如果P/E周期计数等于或大于阈值，则当第一块BLKa的第一至第三编程状态P1至P3的上部电压电平增加时，第一至第三编程状态P1至P3之间的谷可以被移动到更高。
如上所述，当P/E周期计数增加时，具有相对小的沟道孔直径的存储单元的劣化速度会增加。在本示范性实施例中，邻近于单元区CR1的第一和第二边缘EDG1和EDG2的第一块区REG1的沟道孔直径可以小于位于单元区CR1的中心的第N块区REG_N的沟道孔直径。因此，当P/E周期计数增加时，包括在第一块区REG1中的存储单元会进一步劣化。
再次参照图43，在本示范性实施例中，要被施加的操作参数可以基于P/E周期计数被修改。在示范性实施方案中，由于P/E周期计数的增加而引起的第一块区REG1的编程速度的增加可以通过改变编程操作参数而减小。在示范性实施例中，由于根据P/E周期计数的增加引起的第一块区REG1的劣化所导致的擦除操作的减速可以通过改变擦除操作参数而减小。在示范性实施例中，由于根据P/E周期计数的增加引起的谷的移位所导致的读错误可以通过改变读操作参数而减小。
在示范性实施例中，如果P/E周期计数等于或小于阈值，则在其中将相同的操作参数公共施加于块区的基准偏置条件可以被施加，并且如果P/E周期计数大于阈值，则每个块区可以具有彼此不同的操作参数的偏置条件。在示范性实施例中，如果P/E周期计数等于或小于阈值，则每个块区可以具有彼此不同的操作参数的第一偏置条件，并且如果P/E周期计数大于阈值，则每个块区可以具有彼此不同的操作参数的第二偏置条件。第二偏置条件可以通过修改具有第一偏置条件的一些操作参数而生成。
参数信息存储单元122a可以存储关于至少两个块区的操作参数的信息。操作参数可以具有用于编程、擦除和读操作的偏置条件。在示范性实施例中，参数信息可以被存储为包括用于每个块区的操作参数的偏置条件的表。
在示范性实施例中，参数信息存储单元122a可以存储包括根据被公共施加于多个块区的基准偏置条件的基准操作参数的第一表、以及包括根据第一偏置条件相对于每个块区的不同偏置条件的第二表。在示范性实施例中，参数信息存储单元122a可以存储包括根据第一偏置条件相对于每个块区的不同偏置条件的第二表、以及包括根据第二偏置条件相对于每个块区的不同偏置条件的第三表。在示范性实施例中，参数信息存储单元122a可以存储所有的第一至第三表。
操作控制器123a可以使用块区信息、参数信息和周期信息来控制对存储单元阵列110a的每个块区的操作。例如，操作控制器123a可以根据P/E周期计数来选择操作参数的偏置条件，并且使用所选择的偏置条件来控制对存储单元阵列110a的每个块区执行的操作。
在示范性实施例中，操作控制器123a可以确定P/E周期计数，并且如果P/E周期计数等于或小于的阈值，则操作控制器123a可以选择用于基准操作参数的参数信息，并且使用基准操作参数来控制操作。如果P/E周期计数大于阈值，则操作控制器123a可以搜索与地址相对应的块的块区信息，搜索用于与块区相对应的操作参数的参数信息，例如，偏置条件，并且通过使用所选择的偏置条件来控制操作。
在示范性实施例中，操作控制器123a可以搜索与地址相对应的块的块区信息，并且确定P/E周期计数。如果P/E周期计数等于或小于阈值，则操作控制器123a可以搜索与块区相对应的操作参数的参数信息，并且通过使用与块区相对应的操作参数来控制操作。如果P/E周期计数大于阈值，则操作控制器123a可以搜索与块区相对应的操作参数的修改的参数信息，并且通过使用与块区相对应的修改的操作参数信息来控制操作。
图45是根据本发明构思的示范性实施例的操作存储设备的方法的示例的流程图。
根据图45的操作步骤，当从存储控制器接收命令和地址时，控制逻辑可以控制对存储单元阵列的操作。方法可以包括，例如，在图43的控制逻辑120b中顺序执行的操作。参照图43提供的描述也可以应用于本示范性实施例的方法，并且重复的描述将被省略。
在操作S310中，从存储控制器接收命令和地址。在操作S320中，确定操作周期是否等于或小于阈值。在示范性实施例中，操作周期可以是P/E周期计数。在示范性实施例中，操作周期可以是读周期计数。如果操作周期等于或小于阈值，则执行操作S330，否则，执行操作S340。然而，本发明构思不限于此，并且在示范性实施例中，在操作S320中可以确定操作周期是否小于阈值。在这种情况下，如果操作周期小于阈值，则可以执行操作S330，否则，可以执行操作S340。
在操作S330中，通过使用基准操作参数来控制对存储单元阵列的操作。如果P/E周期计数小于阈值，则操作控制器123a可以通过使用相同的基准操作参数对布置在存储单元阵列110a的单元区CR1中的存储单元执行编程、擦除或读操作，而不管单元区CR1中的块位置。阈值可以被设置为P/E周期计数，低于该P/E周期计数时，存储单元的特性不会因劣化而导致错误。例如，如果P/E周期计数增加超出阈值数目时，最接近边缘EDG1和EDG2的存储单元会由于小的沟道孔直径大小而开始劣化。
在操作S340中，搜索与接收到的地址相对应的块区。例如，操作控制器123a可以在块区信息存储单元121中搜索与该地址相对应的块区。
在操作S350，搜索与该块区相对应的操作参数。例如，操作控制器123a可以在参数信息存储单元122a中搜索与该块区相对应的操作参数。
在操作S360中，使用在操作S350中选择的操作参数执行对存储单元阵列的操作。
图46是示出根据本发明构思的示范性实施例的操作存储设备的方法的流程图。
根据图46的示范性操作步骤，图43的控制逻辑120b可以操作存储设备。参照图43提供的描述可以应用于本示范性实施例的方法，并且因此重复的描述将被省略。
在操作S410中，从存储控制器接收命令和地址。在操作S420中，搜索与接收到的地址相对应的块区。例如，操作控制器123a可以在块区信息存储单元121中搜索与地址相对应的块区。
在操作S430中，确定操作周期是否等于或小于阈值。在示范性实施例中，操作周期可以是P/E周期计数。在示范性实施例中，操作周期可以是读周期计数。如果操作周期等于或小于阈值，则执行操作S440，否则，执行操作S460。然而，本发明构思不限于此，并且在示范性实施例中，可以在操作S430中确定操作周期是否小于阈值。在这种情况下，如果操作周期小于阈值，则可以执行操作S440，否则，可以执行操作S460。
在操作S440中，搜索与块区相对应的操作参数。例如，操作控制器123a在参数信息存储单元122a中搜索操作参数。操作参数可以对应于图47、图48或图49中所示的第一偏置条件。在操作S450中，使用在操作S440中选择的操作参数来控制对存储单元阵列的操作。
在操作S460中，搜索与该块区相对应的已修改的操作参数信息。例如，操作控制器123a搜索参数信息存储单元122a以选择与所选择的块区相对应的已修改的操作参数信息。已修改的操作参数信息可以包括在图47、图48或图49中所示的第二偏置条件。在操作S470中，使用已修改的操作参数信息来控制对存储单元阵列的操作。
图47是示出根据本发明构思的示范实施例的编程操作的偏置条件的表PAR_TABLE4。
参照图47，表PAR_TABLE4示出了对第一块区REG1和第N块区REG_N的编程操作的偏置条件。例如，表PAR_TABLE4可以被存储在图43的参数信息存储单元122a中。本发明构思不限于此，并且在示范性实施例中，表PAR_TABLE4还可以包括对其它块区的编程操作的偏置条件。
表PAR_TABLE4可以包括与块区的位置无关的、被公共施加于块区的基准偏置条件、施加于每个块区的第一偏置条件和施加于每个块区的第二偏置条件。第二偏置条件可以通过修改第一偏置条件所包括的一些操作参数而生成。在示范性实施例中，表PAR_TABLE4可以仅包括基准偏置条件和第一偏置条件。在示范性实施例中，表PAR_TABLE4可以仅包括第一和第二偏置条件。
基准偏置条件可以被公共施加于包括在单元区中的多个块区。在示范性实施例中，在初始编程循环期间，可以通过使用基准偏置条件对存储单元阵列执行编程操作。第一偏置条件可以针对每个块区被不同地设置。表PAR_TABLE4中的第一偏置条件与图29的偏置条件相同，并且因此其详细描述将被省略。
第二偏置条件可以针对每个块区而不同，并且可以当P/E周期计数大于阈值时被施加。在示范性实施例中，可以通过修改包括在第一偏置条件中的、相对于第一块区REG1的一些操作参数来生成第二偏置条件。在示范性实施例中，可以通过修改包括在第一偏置条件中的、相对于第N块区REG_N的一些操作参数来生成第二偏置条件。在示范性实施例中，可以通过修改包括在第一偏置条件中的、相对于第一块区REG1和第N块区REG_N的一些操作参数来生成第二偏置条件。
当P/E周期计数增加时，包括在第一块区REG1中的存储单元的编程速度可以由于包括在具有相对小的沟道孔直径的第一块区REG1中的存储单元的劣化而被进一步增加。因此，在本示范性实施例，如果P/E周期计数大于阈值，则相对于第一块区REG1的编程电压和相对于第N块区REG_N的编程电压之间的差可以被进一步增加，从而补偿每个块区的编程速度的差异。例如，每个块的编程速度的差异可以通过减慢相对于第一块区REG1的编程速度来补偿。
下文中，将描述编程操作的块区的第二偏置条件。下面描述的第二偏置条件包括各种操作参数。根据示范性实施例，可以施加一些操作参数，或者可以附加地施加其它操作参数。
在示范性实施例中，在对第一块区REG1的编程操作期间，小于第一编程电压Vpgm1的第一修改的编程电压Vpgm1’可以被施加到所选字线WL_sel，并且在对第N块区REG_N的编程操作期间，第二编程电压Vpgm2可以被施加到所选字线WL_sel。因此，第一修改的编程电压Vpgm1’和第二编程电压Vpgm2之间的差可以大于第一编程电压Vpgm1和第二编程电压Vpgm2之间的差。例如，在第一偏置条件下，第一编程电压Vpgm1可以比第二编程电压Vpgm2低1V，而且修改的第一编程电压Vpgm1’可以比第二编程电压Vpgm2低1.5V。
在示范性实施例中，编程操作可以在比第一编程持续时间Tpgm1短的第一修改的编程持续时间Tpgm1’期间对第一块区REG1执行，并且编程操作可以在第二编程持续时间Tpgm2期间对第N块区REG_N执行。因此，第一修改的编程持续时间Tpgm1’和第二编程持续时间Tpgm2之间的差可以大于第一编程持续时间Tpgm1和第二编程持续时间Tpgm2之间的差。
根据示范性实施例，当循环的值增加时，编程电压可以相对于第一块区REG1增加比第一编程电压增量Vinc1小的第一修改的编程电压增量Vinc1’。在示范性实施例中，当循环的值增加时，编程持续时间可以相对于第一块区REG1增加比第一时间增量Tinc1短的第一修改的时间增量Tinc1’。
在示范性实施例中，验证操作可以仅在第一修改的验证跳过循环Ls1’期间相对于第一块区REG1被跳过，该第一修改的验证跳过循环Ls1’的值等于或小于第一验证跳过循环Ls1的值。在示范性实施例，可以相对于第一块区REG1设置第一修改的最大循环Lm1’，该第一修改的最大循环Lm1’的值等于或小于第一最大循环的值。
在示范性实施例中，比第一编程禁止电压Vinhp1低的第一修改的编程禁止电压Vinhp1’可以被施加到包括在第一块区REG1中的未选字线WL_unsel。在示范性实施例中，在对第一块区REG1的编程验证操作期间，可以施加比第一编程验证电压Vpvrf1高的第一修改的编程验证电压Vpvrf1’。
图48是示出根据本发明构思的示范实施例的擦除操作的偏置条件的表PAR_TABLE5。
参照图48，表PAR_TABLE5示出了相对于第一块区REG1和第N块区REG_N的擦除操作的偏置条件。例如，表PAR_TABLE5可以被存储在图43的参数信息存储单元122a中。本发明构思不限于此，并且在示范性实施例中，表PAR_TABLE5还可以包括相对于其它块区的擦除操作的偏置条件。
根据示范性实施例，表PAR_TABLE5可以包括被公共施加于块区的基准偏置条件，施加于每个块区的第一偏置条件，和施加于每个块区的第二偏置条件。第二偏置条件可以通过修改包括在第一偏置条件中的一些操作参数而生成。在示范性实施例中，表PAR_TABLE5可以仅包括基准偏置条件和第一偏置条件。在示范性实施例中，表PAR_TABLE5可以仅包括第一和第二偏置条件。
基准偏置条件可以被公共施加于包括在单元区中的多个块区。在示范性实施例中，在初始编程循环期间，可以通过使用基准偏置条件对存储单元阵列执行擦除操作。第一偏置条件可以根据块区的位置被不同地设置。第一偏置条件与参照图25描述的偏置条件基本相同，并且因此其详细描述将被省略。
第二偏置条件可以根据块区的位置被不同地设置，并且当P/E周期计数大于阈值时可以被施加。在示范性实施例中，可以通过修改第一块区REG1的一些第一偏置条件来生成第二偏置条件。在示范性实施例中，可以通过修改第N块区REG_N的一些第一偏置条件来生成第二偏置条件。在示范性实施例中，可以通过修改第一块区REG1和第N块区REG_N的一些第一偏置条件来生成第二偏置条件。
当P/E周期计数增加时，由于具有比第N块区REG_N中的存储单元的第二沟道孔直径小的第一沟道孔直径的包括在第一块区REG1中的存储单元的劣化，电荷被陷入包括在第一块区REG1中的存储单元的电荷存储层中，并且因此，擦除的存储单元的阈值电压可以增加。因此，在示范性实施例中，如果P/E周期计数大于阈值，则相对于第一块区REG1的擦除电压可以进一步增加，从而补偿块区的沟道孔直径的差。
下文中，将描述相对于擦除操作的各块区的第二偏置条件。下面描述的第二偏置条件包括各种操作参数。根据示范实施例，可以施加一些操作参数，或者可以进一步施加其它操作参数。
在示范性实施例中，在对第一块区REG1的擦除操作期间，比第一擦除电压Vers1高的第一修改的擦除电压Vers1’可以被施加到衬底SUB，而且在对第N块区REG_N的擦除操作期间，第二擦除电压Vers2可以被施加到衬底SUB。在示范性实施例中，在对第一块区REG1的擦除操作期间，比第一字线擦除电压Vwe1低的第一修改的字线擦除电压Vwe1’可以被施加到字线WL，而且在对第N块区REG_N的擦除操作期间，第二字线擦除电压Vwe2可以被施加到字线WL。在示范性实施例中，可以在比第一擦除持续时间Ters1长的第一修改的擦除持续时间Ters1’期间对第一块区REG1执行擦除操作，并且可以在第二擦除持续时间Ters2期间对第N块区REG_N执行擦除操作。在示范性实施例中，在对第一块区REG1的擦除验证操作期间，可以施加比第一擦除验证电压Vevrf1高的第一修改的擦除验证电压Vevrf1’。
图49是示出根据本发明构思的示范性实施例的读操作的偏置条件的表PAR_TABLE6。
参照图49，表PAR_TABLE6示出了第一块区REG1和第N块区REG_N的读操作的偏置条件。例如，表PAR_TABLE6可以被存储在图43的参数信息存储单元122a中。本发明构思不限于此，并且在示范性实施例中，表PAR_TABLE6还可以包括对其它块区的读操作的偏置条件。
根据示范性实施例，表PAR_TABLE6可以包括被公共施加于块区的基准偏置条件，根据块区的位置施加的第一偏置条件，和根据块区的位置施加的第二偏置条件。第二偏置条件可以通过修改包括在第一偏置条件中的一些操作参数而生成。在示范性实施例中，表PAR_TABLE6可以仅包括基准偏置条件和第一偏置条件。在示范性实施例中，表PAR_TABLE6可以仅包括第一和第二偏置条件。
基准偏置条件可以被公共施加于包括在单元区中的多个块区。在示范性实施例中，如果读取周期计数等于或小于阈值，则可以通过使用基准偏置条件对存储单元阵列执行读操作。第一偏置条件可以根据块区的位置被不同地设置。图49的第一偏置条件与参照图28描述的偏置条件相同，并且因此其详细描述将被省略。
第二偏置条件可以根据块区的位置被不同地设置，并且当P/E周期计数或读计数大于阈值时可以被施加。在示范性实施例中，可以通过修改包括在第一偏置条件中的、相对于第一块区REG1的一些操作参数来生成第二偏置条件。在示范性实施例中，可以通过修改包括在第一偏置条件中的、相对于第N块区REG_N的一些操作参数来生成第二偏置条件。在示范性实施例中，可以通过修改包括在第一偏置条件中的、相对于第一块区REG1和第N块区REG_N的一些操作参数来生成第二偏置条件。
如上参照图44所述，当P/E周期计数增加时，与具有比第一沟道孔直径大的第二沟道孔直径的第N块区REG_N的存储单元相比，相对于包括在具有第一沟道孔直径的第一块区REG1中的存储单元的编程速度可以进一步增加，从而各个编程状态P1、P2和P3的上部电平进一步增加。同时，当P/E周期计数增加时，可能对包括在第一块区REG1中的存储单元不适当地执行擦除操作，从而处于擦除电平E的存储单元的上部电平还可以进一步增加。因此，在示范性实施例中，如果P/E周期计数大于阈值，则相对于第一块区REG1的读确定电压可以进一步增加，从而补偿块区的沟道孔直径的差。
下文中，将描述读操作的块区的第二偏置条件。下面描述的第二偏置条件包括各种操作参数。根据示范性实施例，可以施加一些操作参数，或者可以附加地施加其它操作参数。
在示范性实施例中，在对第一块区REG1的读操作期间，比第一读确定电压Vrd1高的第一修改的读确定电压Vrd1’可以被施加到所选字线WL_sel，并且在对第N块区REG_N的读操作期间，第二读确定电压Vrd2可以被施加到所选字线WL_sel。在示范性实施例中，在对第一块区REG1的读操作期间，比第一读禁止电压Vinhr1高的第一修改的读禁止电压Vinhr1’可以被施加到未选字线WL_unsel，而且在对第N块区REG_N的读操作期间，第二读禁止电压Vinhr2可以被施加到未选字线WL_unsel。
图50是根据本发明构思的示范性实施例的操作存储设备的方法的流程图。
图50的方法可以包括在图43的控制逻辑120b中顺序地执行的操作。参照图43提供的描述可以应用于图50的方法，并且重复的描述将被省略。
在操作S510中，从存储控制器接收命令和地址。在操作S520，确定操作周期(cycle)是否等于或小于阈值。在示范性实施例中，操作周期可以是P/E周期计数。在示范性实施例中，操作周期可以是读周期计数。作为确定的结果，如果操作周期等于或小于阈值，则执行操作S530，否则，执行操作S540。然而，本发明构思不限于此，并且在示范性实施例中，在操作S520中可以确定操作周期是否小于阈值。作为确定的结果，如果操作周期小于阈值，则可以执行操作S530，否则，可以执行操作S540。
在操作S530中，在第一块区信息中搜索与地址相对应的块区。第一块区信息可以是指示单元区CR1中的、根据设置块区的第一方法被划分为至少两个块区的多个块的信息。在示范性实施例中，第一块区信息可以被施加到编程操作或读操作的初始周期阶段。例如，操作控制器123a可以在存储在块区信息存储单元121中的第一块区信息中搜索与地址相对应的块区。
在操作S540中，在第二块区信息中搜索与地址相对应的块区。第二块区信息可以是指示单元区CR1中的、根据设置块区的第二方法被划分为至少两个块区的多个块的信息。在示范性实施例中，第二块区信息可以被施加到在编程操作或读操作的预定周期之后的操作，即，在与阈值相对应的周期之后的操作。例如，操作控制器123a可以在存储在块区信息存储单元121中的第二块区信息中搜索与地址相对应的块区。
在操作S550中，搜索与块区相对应的操作参数。例如，操作控制器123a在参数信息存储单元122a中搜索操作参数。在示范性实施例中，操作控制器123a可以在参数信息存储单元122a中搜索与基准偏置条件相对应的操作参数。在操作S560中，使用操作参数来控制对存储单元阵列的操作。
如上所述，根据示范性实施例，块区可以根据操作周期被不同地设置。例如，根据施加到在与阈值相对应的P/E周期之前的操作的第一块区信息，第三最邻近第一边缘EDG1的第三块BLK3可以对应于第二块区REG2；根据施加到在与阈值相对应的P/E周期之后的操作的第二块区信息，第三块BLK3可以对应于第一块区REG1。因此，在与阈值相对应的P/E周期之前，可以通过使用根据第二块区REG2的操作参数对第三块BLK3执行编程操作，而且在与阈值相对应的P/E周期之后，可以通过使用根据第一块区REG1的操作参数对第三块BLK3执行编程操作。
图51是根据本发明构思的示范性实施例的操作存储设备的方法的示例的流程图。
图51的方法可以包括例如，在图43的控制逻辑120b中顺序地执行的操作。参照图43提供的描述可以应用于图51的方法，并且重复的描述将被省略。
在操作S610中，从存储控制器接收命令和地址。在操作S620中，从多条块区信息当中选择与命令相对应的块区信息。例如，如果接收的命令是编程命令，则可以从包括在图28中所示的表REG_TABLE6中的多条块区信息中选择与编程操作相对应的区块信息。
在操作S630中，在所选块区信息中搜索与地址相对应的块区。例如，如果接收到的地址是第三块BLK3，则可以在相对于包括在图28中所示的表REG_TABLE6中的编程操作的块区信息中搜索与第三块BLK3相对应的第二块区REG2。
在操作S640中，确定操作周期是否等于或小于阈值。在示范性实施例中，操作周期可以是P/E周期计数。在示范性实施例中，操作周期可以是读周期计数。作为确定的结果，如果操作周期等于或小于阈值，则执行操作S650，否则，执行操作S670。然而，本发明构思不限于此，并且在示范性实施例中，可以在操作S640中确定操作周期是否小于阈值。作为确定的结果，如果操作周期小于阈值，则可以执行操作S650，否则，可以执行操作S670。
在操作S650中，搜索与块区相对应的操作参数。例如，操作控制器123a在参数信息存储单元122a中搜索操作参数。操作参数可以对应于图47、图48或图49中所示的第一偏置条件。在操作S660中，使用操作参数来控制对存储单元阵列的操作。
在操作S670中，搜索已修改的操作参数信息。例如，操作控制器123a搜索参数信息存储单元122a以选择与所选择的块区相对应的已修改的操作参数信息。已修改的操作参数信息可以包括在图47、图48或图49中所示的第二偏置条件。在操作S680中，使用已修改的操作参数信息来控制对存储单元阵列的操作。
如上所述，根据本示范性实施例，块区可以根据命令被不同地设置，并且不同的偏置条件可以根据操作周期被设置。因此，存储设备的性能和可靠性可以进一步提高。
图52示出了根据本发明构思的示范性实施例的存储设备100c。
参照图52，存储设备100c可以包括存储单元阵列110a、控制逻辑120、行解码器140a和页缓冲器150a。存储设备100c是图15的存储设备100a的修改的示例，并且参照图15提供的描述也可以应用于本示范性实施例。这里，描述将集中在与图15的示范性实施例的差异。在示范性实施例中，存储设备100c可以包括图17、图19、图21或图24中所示的存储单元阵列，并且设置存储单元阵列中的块区的方法可以以各种方式进行修改。
根据示范性实施例，控制逻辑120c可以包括块区信息存储单元121、参数信息存储单元122b、操作控制器123b和数据保留时段信息存储单元125。与图15的控制逻辑120相比，图52的控制逻辑120c可以进一步包括数据保留时段信息存储单元125。
块区信息存储单元121可以存储关于包括在存储单元阵列110a中的单元区CR1的块区的信息。在示范性实施例中，通过基于相对于单元区CR1的第一和第二边缘EDG1和EDG2当中相对近的边缘的距离将多个块划分成至少两个块区，可以生成块区信息。在示范性实施例中，块区信息可以被存储为示出相应块的块区的表。
数据保留时段信息存储单元125可以存储关于相对于包括在存储单元阵列110a中的多个块BLK1至BLK10中的每个块的数据保留时段的信息。数据保留时段信息存储单元125可以使用锁存器来实现。在示范性实施例中，数据保留时段信息可以被存储在存储单元阵列110a的区中。在示范性实施例中，数据保留时段信息可以被存储在存储控制器的缓冲存储器中。在示范性实施例中，数据保留时段信息可以被存储在包括在存储系统中的附加的非易失性存储器中。
在示范性实施例中，数据保留时段可以基于指示编程操作之间的相对顺序的编程顺序戳(POS)来确定。例如，数据保留时段信息存储单元125可以存储当对存储单元执行编程操作或擦除操作时被分配给存储单元的POS，并且当新的POS被分配给存储单元时，数据保留时段信息存储单元125可以更新数据保留时段信息。在示范性实施例中，数据保留时段信息存储单元125可以根据各块区顺序地存储POS。在示范性实施例中，数据保留时段信息存储单元125可以根据各POS来顺序地存储块区。
图53A是示出在完成存储设备的编程之后的阈值电压分布的曲线图。
参照图53A，横轴表示阈值电压Vth，并且纵轴表示存储单元的数目。存储单元可以是图5或图6中所示的存储单元。当存储单元是被编程为两个比特的多级单元时，存储单元可以具有擦除状态E、第一编程状态P1、第二编程状态P2和第三编程状态P3中的一个。
第一至第三读电压Vr1、Vr2和Vr3中的每一个对应于初始设置的默认电平。例如，第一读电压Vr1具有在具有擦除状态E的存储单元MC的分布和具有第一编程状态P1的存储单元MC的分布之间的电压电平。第二读电压Vr2具有在具有第一编程状态P1的存储单元MC的分布和具有第二编程状态P2的存储单元MC的分布之间的电压电平。第三读电压Vr3具有在具有第二编程状态P2的存储单元MC的分布和具有第三编程状态P3的存储单元MC的分布之间的电压电平。
图53B是示出在完成具有图53A的阈值电压分布的存储设备的编程之后经过了预定持续时间之后、根据阈值电压的阈值电压分布的曲线图。
参照图53B，两个相邻的阈值电压分布可以彼此重叠。例如，阴影部分表示由于数据保留时段的增加而引起的两个相邻阈值电压分布的重叠部分。由于读电压Vr1至Vr3落入阴影区域，因此在与图53B的阴影部分相对应的存储单元中可能导致读错误，并且因此，存储设备的可靠性可能降低。
例如，当通过使用第一读电压Vr1对存储设备执行读操作时，即使与阴影部分相对应的存储单元MC被编程到第一编程状态P1，它们也可以被确定为擦除状态E。因此，在读操作中可能产生错误，而且存储设备的可靠性可能降低。
再次参照图52，要被施加的操作参数可以基于数据保留时段来修改。在示范性实施例中，为了补偿由于数据保留时段的增加而引起的第一至第三编程状态P1、P2和P3的阈值电压的降低，当数据保留时段增加时可以进一步增加编程电压，从而增加第一至第三编程状态P1、P2和P3的下部电压电平。在示范性实施例中，为了补偿由于数据保留时段的增加而引起的擦除状态E的阈值电压的增加，当数据保留时段增加时可以进一步增加要被施加到衬底的擦除电压，从而增加擦除状态E的上部电压电平。在示范性实施例中，为了补偿由于数据保留时段的增加而引起的谷的移位，当数据保留时段增加时可以进一步降低读确定电压。
在示范性实施例中，如果数据保留时段等于或小于阈值，则可以施加基准偏置条件，在基准偏置条件中，相同的操作参数被公共施加于块区，并且如果数据保留时段大于阈值，则可以施加第一偏置条件，在第一偏置条件中，操作参数根据块区的位置而不同。在示范性实施例中，如果数据保留时段等于或小于阈值，则可以施加第一偏置条件，在第一偏置条件中，操作参数根据块区的位置而不同，并且如果数据保留时段大于阈值，则可以施加第二偏置条件，在第二偏置条件中，操作参数根据块区的位置而不同。第二偏置条件可以通过修改包括在第一偏置条件中的一些参数而生成。
参数信息存储单元122b可以存储关于分别与至少两个块区相对应的操作参数的信息。操作参数代表构成用于编程、擦除和读操作的偏置条件的参数。在示范性实施例中，参数信息可以被存储为示出用于每个块区的操作参数的表。
在示范性实施例中，参数信息存储单元122b可以存储包括被公共施加于多个块区的基准偏置条件的第一表、以及包括用于每个块区的第一偏置条件的第二表。在示范性实施例中，参数信息存储单元122b可以存储包括用于每个块区的第一偏置条件的第二表、以及包括用于每个块区的第二偏置条件的第三表。在示范性实施例中，基准偏置条件、第一偏置条件可以不同于第二偏置条件。在示范性实施例中，参数信息存储单元122b可以存储所有的第一至第三表。
操作控制器123b可以根据块区信息、参数信息(用于参数信息的偏置条件)和数据保留时段信息来控制对存储单元阵列110b中的每个块区执行的操作。例如，操作控制器123b可以基于数据保留时段来选择用于操作参数的偏置条件，并且使用所选择的偏置条件来控制对存储单元阵列110b的每个块区执行的操作。
在示范性实施例中，操作控制器123b可以确定数据保留时段，并且如果数据保留时段等于或小于阈值，则操作控制器123b可以搜索用于基准操作参数的参数信息，例如，基准偏置条件，并且通过使用基准偏置条件来控制操作。如果数据保留时段大于阈值，则操作控制器123b可以搜索与地址相对应的块的块区信息，在参数信息，例如，偏置条件中搜索用于与该块区相对应的操作参数，并且通过使用与该块区相对应的操作参数来控制操作。
在示范性实施例中，操作控制器123b可以搜索与地址相对应的块的块区信息，并且确定数据保留时段。如果数据保留时段等于或小于阈值，则操作控制器123b可以在参数信息中搜索与块区相对应的操作参数，并且通过使用与块区相对应的操作参数来控制操作。如果数据保留时段大于阈值，则操作控制器123b可以搜索与块区相对应的操作参数的修改的参数信息，并且通过使用与块区相对应的修改的操作参数信息来控制操作。在示范性实施例中，参数信息可以包括用于操作参数的偏置条件。
尽管未示出，但是在示范性实施例中，控制逻辑120c可以进一步包括图43中所示的周期信息存储单元124。控制逻辑120c可以基于周期信息和数据保留时段信息来选择偏置条件，并且可以通过使用所选偏置条件来控制对存储单元阵列中的每个块区执行的操作。
图54是根据本发明构思的示范性实施例的操作存储设备的方法的示例的流程图。
参照图54，当从存储控制器接收到命令和地址时，可以在控制逻辑中执行控制对存储单元阵列的操作的方法。该方法可以包括，例如，在图52的控制逻辑120c中顺序执行的操作。参照图52提供的描述也可以应用于本示范性实施例的方法，并且重复的描述将被省略。
在操作S710中，从存储控制器接收命令和地址。在操作S720中，确定POS是否等于或小于阈值。作为确定的结果，如果POS等于或小于阈值，则执行操作S730，否则，执行操作S740。然而，本发明构思不限于此，并且在示范性实施例中，可以在操作S720中确定POS是否小于阈值。作为确定的结果，如果POS小于阈值，则可以执行操作S730，否则，可以执行操作S740。
在操作S730中，使用基准操作参数信息来控制对存储单元阵列的操作。如果POS小于阈值，则存储单元的阈值电压分布可以相对较小地散布，达到在相邻阈值电压分布之间不发生重叠的程度。因此，操作控制器123b可以使用相同的基准操作参数信息来控制对存储单元阵列110a的单元区CR1执行的编程、擦除或读操作。
在操作S740中，搜索与接收的地址相对应的块区。例如，操作控制器123b可以在块区信息存储单元121中搜索与地址相对应的块区。在操作S750中，搜索与该块区相对应的操作参数。例如，操作控制器123b可以在参数信息存储单元122b中搜索与该块区相对应的操作参数信息。在操作S760中，使用操作参数信息来控制对存储单元阵列的操作。
图55是根据本发明构思的示范性实施例的操作存储设备的方法的示例的流程图。
参照图55，操作可以在图52的控制逻辑120c中顺序地执行。参照图52提供的描述也可以应用于本示范性实施例的方法，并且重复的描述将被省略。
在操作S810中，从存储控制器接收命令和地址。在操作S820中，搜索与接收的地址相对应的块区。例如，操作控制器123b可以在块区信息存储单元121中搜索与地址相对应的块区。在操作S830中，确定POS是否等于或小于阈值。作为确定的结果，如果POS等于或小于阈值，则执行操作S840，否则，执行操作S860。然而，本发明构思不限于此，并且在示范性实施例中，可以在操作S830中确定POS是否小于阈值。作为确定的结果，如果POS小于阈值，则可以执行操作S840，否则，可以执行操作S860。
在操作S840中，搜索与块区相对应的操作参数信息。例如，操作控制器123b在参数信息存储单元122b中搜索操作参数信息。在操作S850中，使用操作参数信息来控制对存储单元阵列的操作。
在操作S860中，搜索已修改的操作参数信息。例如，操作控制器123b可以在参数信息存储单元122b中搜索已修改的操作参数信息。在操作S870中，使用已修改的操作参数信息来控制对存储单元阵列的操作。在示范性实施例中，已修改的操作参数信息可以包括用于操作参数的偏置条件。
图56是根据本发明构思的示范性实施例的操作存储设备的方法的示例的流程图。
参照图56，根据本示范性实施例的操作存储设备的方法可以包括，例如，在图52的控制逻辑120c中顺序执行的操作。参照图52提供的描述也可以应用于本示范性实施例的方法，并且重复的描述将被省略。
在操作S910中，从存储控制器接收命令和地址。在操作S920中，确定POS是否等于或小于阈值。作为确定的结果，如果POS等于或小于阈值，则执行操作S930，否则，执行操作S940。然而，本发明构思不限于此，并且在示范性实施例中，可以在操作S920中确定POS是否小于阈值。作为确定的结果，如果POS小于阈值，则可以执行操作S930，否则，可以执行操作S940。
在操作S930中，在第一块区信息中搜索与地址相对应的块区。第一块区信息可以是指示单元区CR1中的、根据设置块区的第一方法被划分为至少两个块区的多个块的信息。在示范性实施例中，当数据保留时段是第一时段时可以应用第一块区信息。例如，操作控制器123b可以在存储在块区信息存储单元121中的第一块区信息中搜索与地址相对应的块区。
在操作S940中，在第二块区信息中搜索与地址相对应的块区。第二块区信息可以是指示单元区CR1中的、根据设置块区的第二方法被划分为至少两个块区的多个块的信息。在本示范性实施例中，当数据保留时段是大于第一时段的第二时段时可以应用第二块区信息。例如，操作控制器123b可以在存储在块区信息存储单元121中的第二块区信息中搜索与地址相对应的块区。在示范性实施例中，第一和第二块区信息可以包括被分配给与地址相对应的块的块区。
在操作S950中，搜索与块区相对应的操作参数信息。例如，操作控制器123b在参数信息存储单元122b中搜索操作参数信息。在示范性实施例中，操作控制器123b可以在参数信息存储单元122b中搜索操作参数信息，例如，基准偏置条件。在操作S960中，使用操作参数信息来控制对存储单元阵列的操作。
如上所述，块区可以根据POS被不同地设置。例如，根据施加到在与阈值相对应的POS之前的操作的第一块区信息，与第一边缘EDG1第三最邻近的第三块BLK3可以对应于第二块区REG2；根据施加到在与阈值相对应的POS之后的操作的第二块区信息，第三块BLK3可以对应于第一块区REG1。因此，在与阈值相对应的POS之前，可以通过使用根据第二块区REG2的操作参数对第三块BLK3执行编程操作，而且在与阈值相对应的POS之后，可以通过使用根据第一块区REG1的操作参数对第三块BLK3执行编程操作。
图57示出了根据本发明构思的示范性实施例的存储设备100d。
参照图57，存储设备100d可以包括存储单元阵列110a、控制逻辑120d、行解码器140a和页缓冲器150a。存储设备100d是图15的存储设备100a的修改的示例，并且参照图15提供的描述也可以应用于本示范性实施例。这里，描述将集中在与图15的示范性实施例的差异。在示范性实施例中，存储设备100d可以包括图17、图19、图21或图24中所示的存储单元阵列，并且在存储单元阵列中设置块区的方法可以以各种方式进行修改。
根据示范性实施例，控制逻辑120d可以包括块区信息存储单元121、参数信息存储单元122c、操作控制器123c和芯片信息存储单元126。与图15的控制逻辑120相比，控制逻辑120d可以进一步包括芯片信息存储单元126。
块区信息存储单元121可以存储关于包括在存储单元阵列110a中的单元区CR1的块区的信息。在示范性实施例中，通过基于相对于单元区CR1的第一和第二边缘EDG1和EDG2当中相对近的边缘的距离将多个块划分成至少两个块区，可以生成块区信息。在示范性实施例中，块区信息可以被存储为示出相应块的块区的表。
参数信息存储单元122c可以存储关于分别与至少两个块区相对应的操作参数的信息。操作参数指的是构成用于编程、擦除和读操作的偏置条件的参数。在示范性实施例中，参数信息可以被存储为包括与每个块区相对应的用于操作参数的偏置条件的表。
芯片信息存储单元126可以存储在其中实现了存储设备100d的芯片的信息。芯片信息存储单元126可以使用锁存器来实现。在示范性实施例中，芯片信息可以被存储在存储单元阵列110a的区中。在示范性实施例中，芯片信息可以被存储在存储控制器的缓冲存储器中。在示范性实施例中，芯片信息可以被存储在包括在存储系统中的附加的非易失性存储器中。
参照图9描述的块的沟道孔直径的差异可以由于制造存储设备100d的工艺变化而产生。为了适应由于工艺变化而引起的沟道孔直径的这种差异，可以参照与制造存储设备100d有关的芯片信息来控制施加到存储设备100d的操作参数的偏置条件。在这种情况下，存储设备100d的可靠性可以进一步提高。例如，芯片信息可以包括指示晶片中的芯片位置、批次(lot)中的晶片位置的信息，或者关于在芯片的制造过程中所使用的装备的信息。
操作控制器123c可以使用块区信息、参数信息和芯片信息来控制对存储单元阵列110a的每个块区执行的操作。例如，操作控制器123c可以基于芯片信息来选择用于操作参数的偏置条件，并且使用所选偏置条件来控制对存储单元阵列110a的每个块区执行的操作。
尽管未示出，但是在示范性实施例中，控制逻辑120d可以进一步包括图43中所示的周期信息存储单元124。控制逻辑120d可以基于周期信息和芯片信息来选择偏置条件，并且可以通过使用所选偏置条件来控制对存储单元阵列中的每个块区执行的操作。在示范性实施例中，控制逻辑可以进一步包括数据保留时段信息存储单元125。控制逻辑120d可以基于数据保留时段信息和芯片信息来选择偏置条件，并且可以使用所选偏置条件来控制对存储单元阵列中的每个块区的操作。
图58示出了根据本发明构思的示范性实施例的存储设备100e。
参照图58，存储设备100e可以包括存储单元阵列110a、控制逻辑120e、行解码器140a和页缓冲器150a。存储设备100e是图15的存储设备100a的修改的示例，并且参照图15提供的描述也可以应用于本示范性实施例。这里，描述将集中在与图15的示范性实施例的差异。在示范性实施例中，存储设备100e可以包括图17、图19、图21或图24中所示的存储单元阵列，并且在存储单元阵列中设置块区的方法可以以各种方式进行修改。
控制逻辑120e可以包括块区信息存储单元121、参数信息存储单元122d、基本操作控制器123d、算法表存储单元127和辅助操作控制器128。与图15中所示的控制逻辑120相比，控制逻辑120e还可以包括算法表存储单元127和辅助操作控制器128。
块区信息存储单元121可以存储关于包括在存储单元阵列110a中的单元区CR1的块区的信息。在示范性实施例中，通过基于相对于单元区CR1的第一和第二边缘EDG1和EDG2当中相对近的边缘的距离将多个块划分成至少两个块区，可以生成块区信息。在示范性实施例中，块区信息可以被存储为示出相应块的块区的表。例如，块区信息存储单元121可以存储图16所示的表REG_TABLE1。
在示范性实施例中，存储单元阵列110a可以包括如图22A或图22B中所示的布置在衬底上的多个下部块和布置在多个下部块上的多个上部块。多个下部块和多个上部块可以根据设置块区的不同方法被划分为块区，并且因此，相对于第一边缘EDG1或第二边缘EDG2具有基本相同距离的下部块和上部块可以被包括在不同的块区中，而且不同的算法信息可以被分别应用到下部块和上部块。
参数信息存储单元122d可以存储关于用于至少两个块区的操作参数的信息。操作参数代表构成用于诸如编程、擦除和读操作的基本操作的偏置条件的参数。在示范性实施例中，参数信息可以被存储为示出用于块区的偏置条件的表。
此外，参数信息存储单元122d可以根据块区存储用于修改与可以在存储单元阵列110a上在每个操作模式中附加地执行的辅助操作相对应的算法的类型、该算法的详细条件，或者修改是否执行该算法的参数。
算法表存储单元127可以以表的形式存储块区的算法信息。算法信息可以指示算法是否被施加于块区。算法可以包括用于对存储单元阵列110a执行辅助操作的一系列操作序列。在示范性实施例中，辅助操作可以是在存储单元阵列110a上的诸如编程、擦除或读操作的操作(以下称为“基本操作”)的操作模式中附加地执行的操作。在存储设备100d中使用的操作电路可以根据算法是否被应用或者根据算法的类型而变化。
在示范性实施例中，算法信息可以根据块区来确定。因此，相同算法可以被应用到相同块区，并且因此，可以相对于包括在相同块区中的不同块，通过使用相同算法来执行辅助操作。
例如，第一块区REG1具有第一沟道孔直径，而且第N块区REG_N具有比第一沟道孔直径大的第二沟道孔直径。包括在第N块区REG_N中的存储单元的第一字线电阻比包括在第一块区REG1中的存储单元的第二字线电阻大。在示范性实施例中，第一字线电阻可以比第二字线电阻大。因此，在字线设置操作中，过驱动算法被应用到第N块区REG_N，而且过驱动算法不需要被应用到第一块区REG1。因此，在对第一块区REG1和第N块区REG_N的编程操作期间可以操作不同的操作电路。
在示范性实施例中，算法表存储单元127可以使用锁存器来实现。在示范性实施例中，算法表可以被存储在存储单元阵列110a的区中。在示范性实施例中，算法表可以被存储在存储控制器的缓冲存储器中。在示范性实施例中，算法表可以被存储在包括在存储系统中的附加的非易失性存储器中。
在示范性实施例中，算法表存储单元127可以存储根据操作周期计数修改的算法信息。例如，算法表存储单元127可以存储与等于或小于阈值的操作周期计数相对应的算法信息，以及与大于阈值的操作周期计数相对应的修改的算法信息。因此，可以根据操作周期计数施加不同的操作算法。在示范性实施例中，操作周期计数信息可以被存储在存储单元阵列110a的区中。在示范性实施例中，操作周期计数信息可以被存储在存储控制器的缓冲存储器中。在示范性实施例中，操作周期计数信息可以被存储在包括在存储系统中的附加的非易失性存储器中。这将参照图61和图62进一步详细描述。
在示范性实施例中，算法表存储单元127可以存储根据数据保留时段修改的算法信息。例如，算法表存储单元127可以存储与等于或小于阈值的数据保留时段相对应的算法信息，以及与大于阈值的数据保留时段相对应的修改的算法信息。因此，可以根据数据保留时段施加不同的操作算法。在示范性实施例中，数据保留时段信息可以被存储在存储单元阵列110a的区中。在示范性实施例中，数据保留时段信息可以被存储在存储控制器的缓冲存储器中。在示范性实施例中，数据保留时段信息可以被存储在包括在存储系统中的附加的非易失性存储器中。
图59示出了存储在图58的算法表存储单元127中的算法表ALG_TABLE1的示例。
参照图59，算法表ALG_TABLE1可以包括指示算法是否被施加到第一块区REG1的第一算法信息和指示算法是否被施加到第N块区REG_N的第二算法信息。本发明构思不限于此，并且在示范性实施例中，表ALG_TABLE1可以进一步包括指示算法是否被施加到其它块区的信息。在示范性实施例中，表ALG_TABLE1可以进一步包括指示其他算法是否被施加到第一块区REG1和第N块区REG_N的信息。
第一块区REG1可以包括，例如，邻近于单元区CR1的第一和第二边缘EDG1和EDG2的块，并且第N块区REG_N可以包括，例如，位于单元区CR1的中心的块。因此，包括在第一块区REG1中的串的沟道孔直径可以小于包括在第N块区REG_N中的串的沟道孔直径。因此，相对于包括在第一块区REG1中的存储单元的编程速度和擦除速度可以高于相对于包括在第N块区REG_N中的存储单元的编程速度和擦除速度。
将各种算法施加到块区可以减少第一块区REG1和第N块区REG_N之间的操作特性的差异。因此，包括在第一块区REG1中的存储单元的阈值电压分布可以类似于包括在第N块区REG_N中的存储单元的分布。下文中，将描述各种算法。根据示范实施例，可以仅施加各种算法中的一些，或者可以附加地施加其它算法。
在示范性实施例中，预编程算法可以被施加到第一块区REG1从而对第一块区REG1执行预编程操作，而且预编程算法不必施加到第N块区REG_N。预编程操作是在执行擦除周期之前将块中的所有存储单元编程到预设电平或更高电平从而限制块中被过擦除的存储单元的数目的操作。预编程操作可以使块中的所有存储单元的电荷存储层具有相同的电荷量。
在示范性实施例中，后编程算法可以被施加到第一块区REG1从而对第一块区REG1执行后编程操作，而且后编程算法不必施加到第N块区REG_N。后编程操作是在执行擦除周期之后将块中的一些存储单元编程到预设电平或更高电平从而限制块中被过擦除的存储单元的数目的操作。
相对于包括在第一块区REG1中的存储单元的擦除速度可以相对高于包括在第N块区REG_N中的存储单元的擦除速度，所述第N块区REG_N中的存储单元的沟道孔直径大于第一块区REG1中的存储单元的沟道孔直径。因此，通过将预编程算法或后编程算法施加到第一块区REG1，可以减少第一块区REG1中被过擦除的存储单元的数目，从而增加存储设备的可靠性。在示范性实施例中，为了增加存储设备关于擦除操作的可靠性，还可以将其他算法施加到第一块区REG1。
在示范性实施例中，不必将子块应用到第一块区REG1，但是可以将子块应用到第N块区REG_N。块可以被划分为至少两个子块。例如，布置在邻近于地选择线的层级(level)的存储单元可以被分配给第一子块，并且布置在邻近于串选择线的存储单元可以被分配给第二子块。因此，擦除操作可以根据第N块区REG_N的块中的子块来执行。
包括在第一块区REG1中的存储单元具有达到可以产生读干扰的程度的第一沟道孔直径。因此，阈值电压分布由于在反复的读操作期间被施加的读禁止电压而散布。读禁止电压以物理块为单位被施加到第一块区REG1，而且读禁止电压以子块为单位被施加到第N块区REG_N。如果没有以子块(每个在逻辑上是单个块)为单位控制读周期，则可以频繁地发生回收(reclaim)操作，从而导致存储设备的性能下降。例如，包括在第一块区REG1中的存储单元的读回收周期时段短于包括在第N块区REG_N中的存储单元的读回收周期时段。在示范性实施例中，不必将子块应用到第一块区REG1。
在示范性实施例中，可以将计数脉冲编程算法施加到第一块区REG，从而对第一块区REG1执行计数脉冲编程操作，并且不必将计数脉冲编程算法施加到第N块区REG_N。在示范性实施例中，施加计数脉冲编程算法的时间可以相对于第一块区REG1和第N块区REG_N不同地设置。
计数脉冲编程操作可以被称为脱阱(detrapping)操作，而且是在编程操作和验证操作之间将脱阱电压供应给所选存储单元从而移动被陷在已编程的存储单元中的电荷的操作。在编程操作完成后，被陷入在电荷存储层中的电荷在几秒到几十秒的时间内被重新排列，而且这种重新排列被称为初始验证移位(initial verify shift，IVS)。通过在编程操作和验证操作之间施加计数脉冲，可以在存储单元的栅极电极和沟道区之间施加与编程操作的方向相反的方向的电场，从而相对早地产生IVS。
在示范性实施例中，可以将软编程算法施加到第一块区REG1，从而对第一块区REG1执行软编程操作，并且不必将软编程算法施加到第N块区REG_N。作为执行检验操作的结果，验证通过的存储单元的阈值电压可以被降低，并且因此，可以在存储单元的下一编程周期中再次执行软编程操作。
在示范性实施例中，可以将离串搜索算法(off string search algorithm)施加到第一块区REG1，从而对第一块区REG1执行离串搜索操作，并且不必将离串搜索算法施加到第N块区REG_N。由于制造工艺的变化，在沟道孔中形成一些柱，以至于这些柱不与衬底接触。在这种情况下，这样的柱会有缺陷，并且可能形成离串柱(off string pillar)，在这样柱中形成的沟道区和衬底之间具有非接触状态。此外，在形成漏极时，漏极不与具有非接触状态的柱接触。例如，如果沟道孔小到柱不能填满沟道孔的程度，或者如果沟道孔未打开以露出漏极，则会形成离串柱。离串柱可能导致对存储块的编程、擦除或读操作的故障，并且因此，可以预先执行检测离串柱的操作。
在示范性实施例中，优先级可以被给予给相对于第一块区REG1的操作参数当中的保留表，以对第一块区REG1执行读恢复操作。例如，如果沟道孔直径小到——相对于电荷移位的位移相对较大的程度，那么读取错误的概率随着数据保留时段的增加而增加。因此，对于第一块区REG1，优先级可以被给予预定表(PDT)中的保留表，以对第一块区REG1执行读恢复操作。
在示范性实施例中，优先级可以被给予相对于第N块区REG_N的持久表，以对第N块区REG_N执行读恢复操作。例如，如果沟道孔直径大到——对于P/E周期计数不适当地执行编程操作或擦除操作的程度，则读错误概率会增加。因此，相对于第N块区REG_N，优先级可以被给予持久表以对第N块区REG_N执行读恢复操作。
在示范性实施例中，如果读错误是由于阈值电压分布的移位(或相邻阈值电压分布的重叠)导致的，则可以通过使用根据块区搜索谷的不同方法以及根据块区的不同谷搜索顺序来执行谷搜索操作。例如，可以根据块区的位置来识别在块中生成的读错误的特性，并且可以根据块区使用不同的方法和不同的顺序来执行读恢复操作。
在下文中，将描述读恢复操作的各种示例。如稍后将描述的，可以使用各种算法来执行读恢复操作，并且在这里，施加到读恢复操作的算法的类型以及算法的施加顺序可以根据单元区中的块区而不同。
在示范性实施例中，可以使用读重试操作来执行读恢复操作，在读重试操作中，通过改变读电平直至完成读错误的校正来重复读操作，并且在这里，可以施加读重试算法。在示范性实施例中，可以使用历史电平读重试操作来执行读恢复操作，在历史电平读重试操作中，再次使用已经在先前成功的读操作中被使用的读电平来执行读操作。在这里，可以施加历史电平读重试算法。
在示范性实施例中，可以使用预定义的表(PDT)读重试操作来执行读恢复操作，在PDT读重试操作中，再次基于包括关于先前设置的读电平的信息的表来执行读操作，并且在这里，可以施加PDT读重试算法。PDT可以包括关于根据存储单元的阈值电压分布中的预测的失真所确定的读电压电平的信息。
作为一个示例，可以使用最小误差搜索(MES)操作来执行读恢复操作，在MES操作中，使用围绕谷隔彼此间隔开相等距离的读电平来读存储单元，而且多条读数据当中具有最小值的读电平被用作最终的读电压，并且在这里，可以施加MES算法。作为一个示例，可以使用读电平摆动操作来执行读恢复操作，在读电平摆动操作中，使用在先前操作中被确定为最佳读电平的读电平周围的电压电平来读存储单元，并且在这里，可以施加读水平摆动算法。
作为一个示例，可以使用监视单元搜索操作来执行读恢复操作，在监视单元搜索操作中，读监视单元，并且基于读的结果来测量存储单元的分布的失真，并且基于测量的结果来调整读电压。在这里，可以执行监视单元搜索算法。监视单元可以是被预先设置以测量分布的失真的单元。监视单元可以是具有与存储单元相同结构的单元，处于预先设置的位置，并且被编程到预先设置的数据。
作为一个示例，可以使用一的最后扇区计数/读电压跟踪循环(Last SectorCount of One/Read Voltage Tracking Loop,LSCO/RVTL)操作来执行读恢复操作，在LSCO/RVTL中，对读数据中“1”的数目与基准值进行比较，基于比较的结果来测量阈值电压分布的失真，并且基于测量的结果来确定读电压电平。在这里，可以施加LSCO/RVTL算法。基准值可以与数据一起被编程到存储单元，并且可以包括关于在读操作中被读为“1”的数据的预测值的信息。
以上基于诸如沟道孔直径的几何形状和存储单元的特性的差之间的相关性来描述是否将算法施加到块区。因此，如果根据各块区施加有关诸如编程、擦除或读操作的基本操作的偏置条件以便补偿由于几何形状的差所导致的存储单元的特性的差异，则可以修改上述算法表ALG_TABLE1。例如，可以通过其他方法来改变是否将算法施加到第一块区REG1。
再次参照图58，基本操作控制器123d可以基于块区信息和操作参数信息，根据块区，控制对存储单元阵列110a的诸如编程操作、读操作、或擦除操作的基本操作。例如，当接收到编程命令时，基本操作控制器123d可以搜索用于与地址相对应的块的块区信息，搜索用于与块区相对应的操作参数的参数信息，并且通过使用与块区相对应的操作参数信息来控制编程操作。
辅助操作控制器128可以基于块区信息和算法表，根据块区控制对存储单元阵列110a的辅助操作。例如，当接收到擦除命令时，辅助操作控制器128可以搜索用于与地址相对应的块的块区信息，基于算法表确定是否施加与块区相对应的算法，并且通过使用所选择的算法来选择性地施加辅助操作，诸如预编程操作或者后编程操作。
图60是根据本发明构思的示范性实施例的操作存储设备的方法的流程图。
参照图60，根据本示范性实施例的操作存储设备的方法可以包括，当从存储控制器接收到命令和地址时，控制在控制逻辑中对存储单元阵列执行的操作。该方法可以包括，例如，在图58的控制逻辑120e中顺序执行的操作。参照图58和图59提供的描述也可以应用于本示范性实施例的方法，并且重复的描述将被省略。
在操作S1010中，从存储控制器接收命令和地址。例如，控制逻辑120d可以从存储控制器接收命令和地址，从而启动控制逻辑120d的操作。在操作S1020中，搜索与接收到的地址相对应的块区。例如，基本操作控制器123d和辅助操作控制器128可以在块区信息存储单元121中搜索与地址相对应的块区。
在操作S1030中，在算法表中搜索与块区相对应的辅助操作。例如，辅助操作控制器128可以在算法表存储单元127中搜索关于算法是否将被施加于块区的信息，并且确定与所选算法相对应的辅助操作。
在操作S1040中，基于算法表来控制对存储单元阵列的辅助操作。例如，辅助操作控制器128可以控制行解码器140a和页缓冲器150a，使得行解码器140a和页缓冲器150a对存储单元阵列执行与所选算法相对应的辅助操作。
图61是根据本发明构思的示范性实施例的操作存储设备的方法的流程图。
参照图61，操作存储设备的方法是图60中所示的方法的修改的示例，并且参照图58和图59提供的描述也可以应用于本示范性实施例，并且重复的描述将被省略。
在操作S1110中，从存储控制器接收命令和地址。在操作S1120中，搜索与接收到的地址相对应的块区。在操作S1130中，确定操作周期是否等于或小于阈值。在示范性实施例中，操作周期可以是P/E周期计数。在示范性实施例中，操作周期可以是读周期计数。作为确定的结果，如果操作周期等于或小于阈值，则执行操作S1140，否则，执行操作S1160。然而，本发明构思不限于此，并且在示范性实施例中，可以在操作S1130中确定操作周期是否小于阈值。作为确定的结果，如果操作周期小于阈值，则可以执行操作S1140，否则，可以执行操作S1160。
然而，本发明构思不限于此，并且在示范性实施例中，可以根据数据保留时段施加不同的算法表。例如，确定POS是否等于或小于阈值，并且如果作为确定的结果POS小于阈值，则可以执行操作S1140，否则，可以执行操作S1160。
在操作S1140中，搜索与块区相对应的第一算法表。例如，辅助操作控制器128在算法表存储单元127中搜索第一算法表。第一种算法表可以对应于图62中所示的第一算法表。在操作S1150中，基于第一算法表控制对存储单元阵列的辅助操作。
在操作S1160中，搜索与块区相对应的第二算法表。例如，辅助操作控制器128在算法表存储单元127中搜索第二算法表。第二种算法表可以对应于图62中所示的第二算法表。在操作S1170中，基于第二算法表控制对存储单元阵列的辅助操作。
当P/E周期计数增加时，电荷可能被无意地陷入在电荷存储层中，其可以导致擦除验证操作中的错误。例如，在P/E周期期间，对预定字线的擦除操作可能是不成功的，并且在这里，如果通过将擦除验证电压同时施加到所有字线中的每一个来执行擦除验证操作，则可能无法检测预定字线的擦除失败。因此，除了将擦除验证电压施加到所有字线的方法之外，还可以附加地执行通过将擦除验证电压只施加给预定字线来执行擦除验证操作的方法。这里，可以根据块区来施加用于对预定字线执行擦除验证操作的不同算法。因此，当具有相同P/E周期的块对应于不同的块区时，施加到块的算法可以是不同的。
然而，本发明构思不限于此，并且在示范性实施例中，如果操作周期等于或小于阈值，则可以基于基准算法表根据基准算法信息来控制对存储单元阵列的辅助操作。基准算法信息可以是公共施加于块区的信息。如果操作周期大于阈值，则也可以基于算法表根据块区来控制对存储单元阵列的辅助操作。
图62示出了存储在图58的算法表存储单元127中的算法表ALG_TABLE2的示例。
参照图62，算法表ALG_TABLE2示出了多个算法是否被施加到第一块区REG1和第N块区REG_N。本发明构思不限于此，并且在示范性实施例中，表ALG_TABLE2可以进一步包括指示算法是否被施加到其它块区的信息。在示范性实施例中，表ALG_TABLE2可以进一步包括指示其他算法是否被施加到第一块区REG1和第N块区REG_N的信息。
在示范性实施例中，表ALG_TABLE2可以包括第一和第二算法表。第二算法表可以通过修改包括在第一算法表中的一些算法是否将被施加来生成。第一种算法表可以显示多个算法是否将被施加到块区。图62的第一算法表与参照图59所描述的算法表基本相同，并且因此，其详细描述将被省略。
第二算法表可以根据各块区显示多个算法是否将被施加。在示范性实施例中，当P/E周期计数大于阈值时，第二算法表可以被施加。在示范性实施例中，当读周期计数大于阈值时，第二算法表可以被施加。在示范性实施例中，当数据保留时段，即，POS，大于阈值时，第二算法表可以被施加。
在示范性实施例中，第二算法表可以通过修改包括在第一算法表中的一些算法是否将被施加到第一块区REG1来生成。在示范性实施例中，第二算法表可以通过修改包括在第一算法表中的一些算法是否将被施加到第N块区REG_N来生成。在示范性实施例中，第二算法表可以通过修改包括在第一算法表中的一些算法是否将被施加到第一块区REG1和第N块区REG_N来生成。
当P/E周期计数增加时，相对于包括在具有第一沟道孔直径的第一块区REG1中的存储单元的编程速度可以由于包括在第一块区REG1中的存储单元的劣化而被进一步增加。此外，当P/E周期计数增加时，由于包括在第一块区REG1中的存储单元的劣化，电荷可以被陷入包括在第一块区REG1中的存储单元的电荷存储层中，并且因此，已擦除的存储单元的阈值电压可以增加。此外，当P/E周期计数增加时，相对于包括在第一块区REG1中的存储单元的编程速度可以进一步增加，从而编程状态P1、P2和P3的上部电平(upper level)进一步增加。同时，当P/E周期计数增加时，对包括在具有第一沟道孔直径的第一块区REG1中的存储单元的擦除操作可能被不适当地执行，从而擦除电平E的上部电平也可以进一步增加。
因此，如果P/E周期计数大于阈值，则施加到第一块区REG1的算法和施加到第N块区REG_N的算法可以如下修改，从而补偿块区之间的操作特性的差异。
在示范性实施例中，可以将预编程操作和后编程操作施加到第一块区REG1和第N块区REG_N。在示范性实施例中，可以将计数脉冲编程操作、软编程操作和离串搜索操作施加到第一块区REG1和第N块区REG_N。然而，示范性实施例不限于此，并且可以确定将各种类型的算法施加到第N块区REG_N。
图63是根据本发明构思的示范性实施例的操作存储设备的方法的流程图。
参照图63，操作存储设备的方法是图60中所示的方法的修改的示例，并且参照图58至图60提供的描述也可以应用于本示范性实施例，并且重复的描述将被省略。
在操作S1210中，从存储控制器接收命令和地址。在操作S1220中，确定操作周期是否等于或小于阈值。在示范性实施例中，操作周期可以是P/E周期计数。在示范性实施例中，操作周期可以是读周期计数。作为确定的结果，如果操作周期等于或小于阈值，则执行操作S1230，否则，执行操作S1240。然而，本发明构思不限于此，并且在示范性实施例中，可以在操作S1220中确定操作周期是否小于阈值。作为确定的结果，如果操作周期小于阈值，则可以执行操作S1230，否则，可以执行操作S1240。
然而，本发明构思不限于此，并且在示范性实施例中，可以根据数据保留时段施加不同的算法表。例如，可以确定POS是否等于或小于阈值，并且如果作为确定的结果POS小于阈值，则可以执行操作S1230，否则，可以执行操作S1240。
在操作S1230中，在第一块区信息中搜索与地址相对应的块区。第一块区信息可以是指示单元区CR1中的、根据设置块区的第一方法被划分为至少两个块区的多个块的信息。在示范性实施例中，第一块区信息可以施加到编程操作或读操作的初始周期阶段。例如，操作控制器123d可以在存储在块区信息存储单元121中的第一块区信息中搜索与地址相对应的块区。
在操作S1240中，在第二块区信息中搜索与地址相对应的块区。第二块区信息可以是指示单元区CR1中的、根据设置块区的第二方法被划分为至少两个块区的多个块的信息。在示范性实施例中，第二块区信息可以被施加到在编程操作或读操作的预定周期之后，也就是说，在与阈值相对应的周期之后的操作。例如，操作控制器123d可以在存储在块区信息存储单元121中的第二块区信息中搜索与地址相对应的块区。
在操作S1250中，搜索与块区相对应的算法表。例如，操作控制器123d在算法表存储单元127中搜索要被施加的算法。在操作S1260中，基于算法表来控制对存储单元阵列的辅助操作。
如上所述，可以根据操作周期设置不同的块区。例如，根据施加到在与阈值相对应的P/E周期之前的操作的第一块区信息，第三最邻近第一边缘EDG1的第三块BLK3可以对应于第二块区REG2；根据施加到在与阈值相对应的P/E周期之后的操作的第二块区信息，第三块BLK3可以对应于第一块区REG1。因此，可以在与阈值相对应的P/E周期之前根据第二块区REG2，基于算法是否被施加来对第三块BLK3执行辅助操作，而且在与阈值相对应的P/E周期之后，可以通过使用根据第一块区REG1的操作参数基于算法是否被施加来对第三块BLK3执行辅助操作。
图64是示出根据本发明构思的示范性实施例的存储系统20的示意性框图。
参照图64，存储系统20可以包括存储设备100和存储控制器200a。存储设备100可以包括存储单元阵列110和控制逻辑120。在示范性实施例中，存储设备100可以基本上类似地实现为图1的存储设备100。因此，以上参照图1至图63提供的描述也可以应用于本示范性实施例，并且重复的描述将被省略。
存储控制器200a可以确定包括在存储单元阵列110的单元区中的块区的操作参数的偏置条件，并且将所确定的操作参数的偏置条件发送到存储设备100。存储控制器200a可以经由命令、地址或数据将操作参数的偏置条件发送到存储设备100。
例如，存储控制器200a可以包括参数确定单元210和缓冲存储器220。缓冲存储器220可以临时存储块区信息、参数信息、周期信息、数据保留时段信息和芯片信息中的至少一个。缓冲存储器220可以从存储设备100接收数据，或者经由固件从外部获取数据。
参数确定单元210可以确定包括在存储单元阵列110的单元区中的块区的操作参数的偏置条件。参数确定单元210可以确定操作参数的偏置条件，从而通过使用编程操作参数的相同偏置条件、擦除操作参数的相同偏置条件和读操作参数的相同偏置条件对分配给相同块区的不同块执行编程、擦除和读操作。
在示范性实施例中，参数确定单元210可以根据通过主机和地址请求的操作来确定操作参数的偏置条件。在示范性实施例中，参数确定单元210可以基于块区信息、参数信息、周期信息、数据保留时段信息或芯片信息来确定操作参数的偏置条件。
在示范性实施例中，操作参数可以基于操作周期信息或数据保留时段信息而修改。在示范性实施例中，当P/E周期计数或POS等于或小于阈值时，参数确定单元210可以根据被公共施加于块区的基准偏置条件来确定基准操作参数，并且当P/E周期计数或POS大于阈值时，参数确定单元210可以确定要被施加于块区的操作参数的偏置条件。
在示范性实施例中，当P/E周期计数或POS等于或小于阈值时，参数确定单元210可以确定要被施加于块区的操作参数的偏置条件，并且当P/E周期计数或POS大于阈值时，参数确定单元210可以确定要被施加于块区的操作参数的修改的偏置条件。在示范性实施例中，如果操作周期计数或数据保留时段大于阈值，则参数确定单元210可以将修改的偏置条件发送到存储设备100。
此外，由参数确定单元210所确定的一些操作参数可被存储在存储控制器200a中，并且因此，控制操作可以使用存储控制器200a执行，而且其它操作参数可以被提供给存储设备100以使得操作可以在存储设备100中执行。
在示范性实施例中，周期信息和数据保留时段信息等可以被存储在存储控制器200a中，而且参数确定单元210可以根据通过主机和地址请求的操作来确定操作参数。存储控制器200a可以经由命令、地址或数据将操作参数发送到存储控制器200a。因此，存储设备100可以根据基于接收到的命令、地址或数据的操作参数来执行操作。
在示范性实施例中，根据等于或小于阈值的P/E周期计数的、诸如编程电压和编程禁止电压等的操作参数的偏置条件可以被存储在存储设备100中。因此，存储设备100可以通过使用操作参数的偏置条件来执行操作。同时，根据与大于阈值的P/E周期计数相对应的修改的偏置条件的、诸如编程电压和编程禁止电压等的操作参数可以被存储在存储控制器200a中。因此，存储控制器200a可以经由命令、地址或数据将与修改的偏置条件相对应的操作参数发送到存储设备100。
在示范性实施例中，邻近于单元区的边缘的块的沟道孔直径可以小于位于单元区的中心的块的沟道孔直径。因此，邻近于单元区的边缘的块的操作特性可以不同于位于单元区的中心的块的操作特性。为了补偿由于沟道孔直径的差所引起的每个块区的操作特性的差异，根据本示范性实施例，可以将不同的偏置条件施加到每个块区。
在示范性实施例中，参数确定单元210可以确定编程操作参数，使得编程启动电压、编程持续时间、编程禁止电压、编程验证电压、每个循环的编程持续时间的时间增量、每个循环的编程电压增量、验证跳过循环或最大循环从单元区的中心到边缘是减小的。例如，编程操作参数可以如图29至图35所示来确定。
在示范性实施例中，参数确定单元210可以确定擦除操作参数，以使得施加到衬底的擦除电压和擦除持续时间被减少，而且施加到字线的字线擦除电压从单元区的中心到边缘是增加的。例如，擦除操作参数可以如图36至图38所示来确定。
在示范性实施例中，参数确定单元210可以确定读操作参数，以使得被施加到衬底的读确定电压和读电压从单元区的中心到边缘是减小的。例如，读操作参数可以如图40至图42所示来确定。
在示范性实施例中，存储控制器200a可以进一步包括算法确定单元。算法确定单元可以通过确定被施加到块区的算法来生成算法信息。因此，存储设备100可以相对于存储单元阵列110a在各操作模式中，根据算法附加地执行辅助操作。在示范性实施例中，算法确定单元可以基于操作周期信息或数据保留时段信息来修改多条算法信息中的一些。在示范性实施例中，如果操作周期计数或数据保留时段大于阈值，则算法确定单元可以将算法信息发送到存储设备100。在示范性实施例中，算法确定单元可以经由命令、地址或数据将算法信息发送到存储设备100。
图65是根据本发明构思的示范性实施例的存储控制器200a和存储设备100的操作的流程图。
参照图65，在操作S1310中，开启存储控制器200a。在操作S1320中，存储控制器200a从存储设备100请求块区信息。在操作S1330中，存储设备100将块区信息发送到存储控制器200a。在示范性实施例中，块区信息可以被存储在存储单元阵列110的部分区中，例如，在元区(meta region)中。由存储设备100发送的块区信息可以被加载到存储控制器200a的缓冲存储器。
然而，本发明构思不限于此，并且在示范性实施例中，存储单元阵列110还可以包括参数信息、周期信息、数据保留时段信息或芯片信息。存储控制器200a还可以从存储设备100请求参数信息、周期信息、数据保留时段信息或芯片信息。存储设备100还可以将参数信息、周期信息、数据保留时段信息或芯片信息发送到存储控制器200a。
在操作S1340中，存储控制器200a生成诸如编程命令、擦除命令或读命令的命令。在操作S1350中，存储控制器200a基于加载到缓冲存储器的块区信息来确定操作参数。在操作S1360中，存储控制器200a可以将命令，地址或数据发送到存储设备100。操作参数可以经由命令、地址或数据被发送到存储设备100。
在操作S1370中，存储设备100通过使用接收到的操作参数，根据块来执行基本操作，诸如编程操作、擦除操作或读操作。在示范性实施例中，存储设备100可以通过使用接收到的操作参数，通过将不同的算法施加到块来执行辅助操作。
图66是根据本发明构思的示范性实施例的存储控制器200a和存储设备100的操作的流程图。
参照图66，在操作S1410中，开启存储控制器200a。在操作S1420中，存储控制器200a从主机请求块区信息。然而，本发明构思不限于此，并且在示范性实施例中，可以省略操作S1420。在操作S1430中，主机将块区信息发送到存储控制器200a。在示范性实施例中，主机可以将编程、读或擦除请求与块区信息一起发送。由主机发送的块区信息可以被加载到存储控制器200a的缓冲存储器。
然而，本发明构思不限于此，并且在示范性实施例中，存储控制器200a还可以从存储设备100请求参数信息、周期信息、数据保留时段信息或芯片信息，并且主机还可以将参数信息、周期信息、数据保留时段信息或芯片信息发送到存储控制器200a。
在操作S1440中，存储控制器200a生成诸如编程命令、擦除命令或读命令的命令。在操作S1450中，存储控制器200a基于加载到缓冲存储器的块区信息来确定(或设置)操作参数。在操作S1460中，存储控制器200a将命令、地址或数据发送到存储设备100。参数可以经由命令、地址或数据被发送到存储设备100。
在操作S1470中，存储设备100通过使用接收到的参数，根据各块来执行基本操作，诸如编程操作、擦除操作或读操作。在示范性实施例中，存储设备100可以通过使用接收到的操作参数，通过将不同的算法施加到各块来执行辅助操作。
图67是示出根据本发明构思的示范性实施例的存储系统的框图。
参照图67，存储系统20a可以包括存储设备100、存储控制器200a和非易失性存储器300。存储设备100可以包括存储单元阵列100和控制逻辑120。存储系统20a是图64的存储系统20的修改的实施例，并且参照图64提供的描述也可以应用到本示范性实施例。
非易失性存储器300可以包括块区信息存储单元310、参数信息存储单元320、周期信息存储单元330和数据保留时段存储单元340中的至少一个。在示范性实施例中，缓冲存储器220可以临时存储从非易失性存储器300加载的块区信息、参数信息、周期信息和数据保留时段信息中的至少一个。在示范性实施例中，缓冲存储器220可以临时存储从存储设备100加载的块区信息、参数信息、周期信息和数据保留时段信息中的至少一个。在示范性实施例中，缓冲存储器220可以临时存储块区信息、参数信息、周期信息和数据保留时段信息中的至少一个。
图68是根据本发明构思的示范性实施例的存储控制器200a、存储设备100和非易失性存储器300的操作的流程图。
参照图68，在操作S1510中，开启存储控制器200a。在操作S1520中，存储控制器200a从非易失性存储器300请求块区信息。在操作S1530中，非易失性存储器300将块区信息发送到存储控制器200a。
然而，本发明构思不限于此，并且在示范性实施例中，存储控制器200a还可以从非易失性存储器300请求参数信息、周期信息或数据保留时段信息，而且非易失性存储器300还可以将参数信息、周期信息或数据保留时段信息发送到存储控制器200a。
在操作S1540中，存储控制器200a生成命令。在操作S1550中，存储控制器200a基于块区信息来确定操作参数。在操作S1560中，存储控制器200a将命令、地址和数据发送到存储设备100。所确定的操作参数可以经由命令、地址或数据被发送到存储设备100。在操作S1570中，存储设备100对块区执行基本操作，诸如编程操作、擦除操作或读操作。在示范性实施例中，存储设备100可以通过使用接收到的操作参数，根据块使用不同的算法来执行辅助操作。
图69是示出根据本发明构思的示范性实施例的存储系统30的示意性框图。
参照图69，存储系统30可以包括存储设备100和存储控制器200b。存储设备100可以包括存储单元阵列100和控制逻辑120。存储设备100可以基本相似地实现为图1的存储设备100。因此，以上参照图1至图63提供的描述也可以应用本示范性实施例，并且重复的描述将被省略。
存储控制器200b可以包括块区确定单元230、参数确定单元210和缓冲存储器220。缓冲存储器220可以临时存储块区信息、参数信息、周期信息、数据保留时段信息和芯片信息中的至少一个。根据本示范性实施例，存储控制器200b是图64的存储控制器200a的修改的实施例，并且因此参照图64至图68提供的描述也可以应用于本示范性实施例，并且重复的描述将被省略。
块区确定单元230可以相对于包括在存储单元阵列110中的至少一个单元区来确定块区。如果在存储单元阵列110中包括多个单元区，则块区确定单元230可以相对于多个单元区中的每一个来确定块区。
在示范性实施例中，块区信息可以被存储在存储控制器200b中，而且存储控制器200b可以经由命令、地址或数据将块区信息发送到存储设备100。因此，存储设备100可以基于接收到的命令、地址或数据来对每个块区执行操作。
在示范性实施例中，与等于或小于阈值的P/E周期计数相对应的块区信息可以被存储在存储设备100中。因此，存储设备100可以通过使用根据各个块区的操作参数来执行操作。同时，与大于阈值的P/E周期计数相对应的修改的块区信息可以被存储在存储控制器200b中。因此，存储控制器200b可以经由命令、地址或数据将修改的块区信息发送到存储设备100。
根据本示范性实施例，块区确定单元230可以根据单元区的位置来确定块区的位置。例如，块区确定单元230可以基于相对于单元区的边缘当中的、沿平行于字线的延伸方向的第一和第二边缘的距离来确定块区的位置。
在示范性实施例中，块区确定单元230可以基于相对于第一和第二边缘的绝对距离来确定块区。在示范性实施例中，块区确定单元230可以基于相对于第一和第二边缘的相对距离来确定块区。例如，块区确定单元230可以基于块区从第一和第二边缘开始排列的顺序来确定块区的位置。
在示范性实施例中，块区确定单元230可以基于相对于第一和第二边缘当中的相对近的边缘的距离来确定块区的位置。因此，邻近于第一边缘的块和邻近于第二边缘的块可以被确定为在相同块区中。操作参数可以根据各块区来确定，并且因此，相同的操作参数可以被施加到相同的块区。
在示范性实施例中，块区确定单元230可以基于相对于到第一和第二边缘之一的距离来确定块区的位置。因此，邻近于第一边缘的块和邻近于第二边缘的块可以被确定为在不同的块区中。操作参数可以基于相对于第一和第二边缘当中的相对靠近的边缘的距离来确定，并且因此，相同的操作参数可以被施加到被确定为在不同的块区中的邻近于第一边缘的块和邻近于第二边缘的块。
在示范性实施例中，块区确定单元230可以基于相对于第一和第二边缘当中的相对靠近的边缘的距离和相对于外围电路的距离来确定块区的位置。外围电路可以是，例如，连接到存储单元阵列110的页缓冲器或行解码器。因此，邻近于第一边缘的块和邻近于第二边缘的块可以被确定为在不同的块区中。操作参数可以根据各块区来确定，并且因此，相同的操作参数可以被施加到相同的块区。
块区确定单元230可以根据与各操作模式相对应的不同的设置块区的方法来将多个块划分成各块区，并且将指示所述划分的块区信息存储为示出根据各操作模式的、分别与块相对应的块区的表。例如，块区确定单元230可以根据编程操作、擦除操作、读操作和读恢复操作，根据不同的设置块区的方法将多个块划分成块区。因此，单个块可以根据操作模式对应于不同的块区。
在示范性实施例中，当存储单元阵列110包括布置在衬底上的多个下部块和设置在下部块上的多个上部块时，块区确定单元230可以通过根据不同的设置块区的方法将多个下部块和多个上部块划分成块区来生成块区信息。然而，示范性实施例不限于此，并且在示范性实施例中，块区确定单元230可以通过根据设置块区的单个方法将多个下部块和多个上部块划分成块区来生成块区信息。
参数确定单元210可以确定分别与包括在存储单元阵列110的单元区中的块区相对应的操作参数。例如，参数确定单元210可以确定操作参数，以使得通过使用相同的编程操作参数、相同的擦除操作参数和相同的读操作参数分别在包括在相同块区中的不同块上执行编程、擦除和读操作。
在本示范性实施例中，邻近于单元区的边缘的块的沟道孔直径可以小于位于单元区的中心的块的沟道孔直径。因此，邻近于单元区的边缘的块的操作特性可以不同于位于单元区的中心的块的操作特性。为了补偿由于沟道孔直径的差异所引起的工作特性的差异，可以确定要被分配给每个块区的不同的偏置条件。
在示范性实施例中，存储控制器200b可以进一步包括算法确定单元。算法确定单元可以通过确定要被施加到各个块区的算法来生成算法信息。因此，存储设备100可以根据各操作模式中的算法，附加地执行辅助操作。在示范性实施例中，算法确定单元可以基于操作周期信息或数据保留时段信息来修改某些算法信息。在示范性实施例中，如果操作周期计数或数据保留时段大于阈值，则算法确定单元可以将算法信息发送到存储设备100。在示范性实施例中，算法确定单元可以经由命令、地址或数据将算法信息发送到存储设备100。
图70是示出根据本发明构思的示范性实施例的作为存储系统30的修改示例的存储系统30a的框图。
参照图70，存储系统30a可以包括存储设备100、存储控制器200b和非易失性存储器300，而且存储设备100可以包括存储单元阵列110和控制逻辑120。根据本示范性实施例的存储系统30a是图69的存储系统30的修改的实施例，并且参照图69提供的描述也可以施加到本示范性实施例。
根据本示范性实施例，非易失性存储器300可以包括块区信息存储单元310、参数信息存储单元320、周期信息存储单元330和数据保留时段存储单元340中的至少一个。在示范性实施例中，缓冲存储器220可以临时存储从非易失性存储器300加载的块区信息、参数信息、周期信息和数据保留信息中的至少一个。在示范性实施例中，缓冲存储器220可以临时存储从存储设备100加载的块区信息、参数信息、周期信息和数据保留信息中的至少一个。在示范性实施例中，缓冲存储器220可以临时存储从主机加载的块区信息、参数信息、周期信息和数据保留信息中的至少一个。
图71是示出施加了根据本发明构思的示范性实施例的存储设备的存储卡系统1000的框图。
参照图71，存储卡系统1000可以包括主机1100和存储卡1200。主机1100可以包括主机控制器1110和主机连接器1120。存储卡1200可以包括卡连接器1210、卡控制器1220和存储设备1230。在这种情况下，存储卡1200可以根据图1至图70所示的示范性实施例来具体实施。例如，存储设备1230可以将包括在单元区中的块划分成至少两个块区，并且通过使用分别与块区相对应的操作参数根据各个块区来控制操作。
主机1100可以将数据写入存储卡1200或者读出存储在存储卡1200中的数据。主机控制器1110可以通过主机连接器1120将命令CMD、由主机1100的时钟发生器(未示出)生成的时钟信号CLK，和数据DATA发送到存储卡1200。
响应于通过卡连接器1210接收的命令，卡控制器1220可以与由卡控制器1220的时钟发生器(未示出)生成的时钟信号同步，并且将数据存储在存储设备1230中。存储设备1230可以存储从主机1100发送的数据。
存储卡1220可以通过小型闪存卡(CFC)、微驱动、智能媒体卡(SMC)、多媒体卡(MMC)、安全数字卡(SDC)、记忆棒或通用串行总线(USB)闪存驱动器来具体实施。
图72是示出包括根据本发明构思的示范性实施例的存储设备的计算系统2000的框图。
参照图72，计算系统2000可以包括存储系统2100、处理器2200、随机存取存储器(RAM)2300、输入/输出(I/O)设备2400和电源2500。虽然图72中未示出，但是计算系统2000还可以包括端口，其可以与视频卡、声卡、存储器卡或通用串行总线(USB)设备进行通信，或与其他电子设备进行通信。计算系统2000可以通过个人计算机(PC)或便携式电子设备，诸如膝上型计算机、便携式电话、个人数字助理(PDA)和相机，来具体实施。
处理器2200可以执行特定计算或任务。根据示范性实施例，处理器2200可以是微处理器或中央处理单元(CPU)。处理器2200可以通过诸如地址总线、控制总线和数据总线的总线2600与RAM 2300、I/O设备2400和存储系统2100进行通信。根据示范性实施例，处理器2200还可以连接到扩展总线，诸如外围组件互连(PCI)总线。
存储系统2100可以使用图1至图71所示的示范性实施例来实现。例如，存储设备2110可以将包括在单元区中的块划分成至少两个块区，并且通过使用分别与块区相对应的操作参数根据各个块区来控制操作。
RAM 2300可以存储计算系统2000的操作所需的数据。例如，RAM 2300可以通过动态随机存取存储器(DRAM)、移动DRAM、静态RAM(SRAM)、相变RAM(PRAM)、铁电RAM(FRAM)、电阻RAM(RRAM)和/或磁RAM(MRAM)来具体实施。I/O设备2400可以包括诸如键盘、小键盘和鼠标的输入单元，以及诸如打印机和显示器的输出单元。电源2500可以提供计算系统2000的操作所需的操作电压。
图73是示出施加了根据本发明构思的示范性实施例的存储设备的固态盘(SSD)系统3000的框图。
参照图73，SSD系统3000可以包括主机3100和SSD 3200。SSD 3200可以通过信号连接器与主机3100交换信号，并且通过电力连接器接收电力。SSD 3200可以包括SSD控制器3210、辅助电源3220和多个存储设备3230、3240和3250。在这种情况下，SSD 3200可以根据图1至图72所示的示范性实施例来具体实施。例如，快闪存储器3230至3250可以将包括在单元区中的块划分成至少两个块区，并且可以通过使用分别与块区相对应的操作参数根据各个块区来控制操作。
图74是示出应用了根据本发明构思的示范性实施例的存储设备的通用闪存(UFS)系统4000的框图。
参照图74，UFS系统4000可以包括UFS主机4100、UFS设备4200和4300、嵌入式UFS设备4400和可移除UFS卡4500。UFS主机4100可以是移动设备的应用处理器。UFS主机4100、UFS设备4200和4300、嵌入式UFS设备4400和可移除UFS卡4500中的每一个可以根据UFS协议与外部设备执行通信。UFS设备4200和4300、嵌入式UFS设备4400和可移除UFS卡4500中的至少一个可以包括在图1至图70所示的存储设备100。
同时，嵌入式UFS设备4400和可移除UFS卡4500可以根据不同于UFS协议的其它协议执行通信。UFS主机5100和可移除UFS卡4500可以根据各种卡协议(例如，UFD、MMC、SD、mini SD或Micro SD)执行通信。
根据本发明构思的存储卡、非易失性存储设备、卡控制器可以使用各种形状的封装来安装。例如，根据本发明构思的快闪存储设备和/或存储控制器可以使用诸如层叠封装(PoP)、球栅阵列(BGA)、芯片尺寸封装(CSP)、塑料带引线芯片载体(PLCC)、塑料双列直插封装(PDIP)、叠片内裸片封装、晶片内裸片形式、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料标准四边扁平封装(MQFP)、薄型四边扁平封装(TQFP)、小外型集成电路(SOIC)、缩小型小外型封装(SSOP)、薄型小外型封装(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶片级结构封装(WFP)或晶片级处理堆叠封装(WSP)等的封装来安装。
虽然已经参照本发明构思的示范性实施例示出和描述了本发明构思，但是本领域技术人员应当理解，可以在形式和细节上对其进行各种改变而不脱离由所附权利要求限定的本发明构思的精神和范围。

Claims (25)

1.一种存储设备，包括：
存储单元区，包括多个块，每个块包括多个NAND串；以及
控制逻辑，被配置为基于相对于存储单元区的第一边缘的第一距离和相对于存储单元区的第二边缘的第二距离中较小的距离将所述多个块划分成多个块区，并且使用用于操作的操作参数的多个偏置集来控制对存储单元区执行的操作，其中，每个偏置集与块区之一相关联。
2.如权利要求1所述的存储设备，
其中，所述存储单元区包括多个字线和多个位线，
其中，每个字线沿第一方向延伸，而且每个位线沿与第一方向交叉的第二方向延伸，以及
其中，存储单元区的第一和第二边缘平行于第一方向。
3.如权利要求1所述的存储设备，
其中，所述控制逻辑包括：
操作控制器，被配置为，响应于地址，选择操作参数的偏置集中的一个，并且将所选偏置集施加到与所述地址相关联的块区。
4.如权利要求3所述的存储设备，
其中，所述控制逻辑还包括：
块区存储单元，被配置为存储关于块区和块之间的关系的多个块区信息，其中，每个块是使用所述地址选择的；以及
参数存储单元，被配置为存储与块区相关联的偏置集。
5.如权利要求3所述的存储设备，
其中，所述块区包括第一块区和第二块区，第一块区包括邻近于第一边缘的第一块而且第二块区包括位于存储单元区的中心的第二块，
其中，所述偏置集包括与第一块区相关联的第一偏置集和与第二块区相关联的第二偏置集。
6.如权利要求5所述的存储设备，
其中，如果操作周期计数或数据保留时段超过阈值，则根据操作周期计数或数据保留时段修改第一和第二偏置集中的至少一个，以减小第一块和第二块之间的操作速度的差。
7.如权利要求5所述的存储设备，
其中，如果操作周期计数等于或小于阈值，则操作控制器控制以使得分别使用第一偏置集和第二偏置集对第一块区和第二块区执行操作，以及
其中，如果操作周期计数大于该阈值，则操作控制器控制以使得分别使用第三偏置集和第二偏置集对第一块区和第二块区执行操作，以及
其中，第三偏置集是通过修改第一偏置集使得由于操作周期计数的增加而导致的对第一块执行的操作的速度的差被降低，来确定的。
8.如权利要求5所述的存储设备，
其中，如果操作周期计数等于或小于阈值，则操作控制器控制以使得使用操作参数的基准偏置集对第一块区和第二块区执行操作，以及
其中，如果操作周期计数大于该阈值，则操作控制器控制以使得分别使用第一偏置集和第二偏置集对第一块区和第二块区执行操作。
9.如权利要求4所述的存储设备，
其中，如果块的操作周期计数或块的数据保留时段超过阈值，则改变第二块的块区信息。
10.如权利要求5所述的存储设备，
其中，如果所述操作是编程操作，则操作参数包括编程启动电压、编程持续时间、编程禁止电压、编程验证电压、每个循环的编程持续时间的时间增量、每个循环的编程电压增量、编程验证跳过循环的数目和最大循环数中的至少一个，
其中，第一偏置集中的每个值小于第二偏置集中的相应值。
11.如权利要求5所述的存储设备，
其中，如果所述操作是读操作，则操作参数包括读确定电压、读禁止电压和读验证电压中的至少一个，以及
其中，在第一偏置集中的读确定电压的值小于第二偏置集中的读确定电压的值，以及
其中，在第一偏置集中的读禁止电压的值小于第二偏置集中的读禁止电压的值。
12.如权利要求5所述的存储设备，
其中，如果所述操作是擦除操作，则操作参数包括衬底擦除电压、字线擦除电压和擦除持续时间中的至少一个，
其中，第一偏置集中的第一衬底擦除电压、第一擦除持续时间或第一擦除验证电压小于第二偏置集中的第二衬底擦除电压、第二擦除持续时间或第二擦除验证电压，以及
其中，第一偏置集中的第一字线擦除电压大于第二偏置集中的第二字线擦除电压。
13.如权利要求3所述的存储设备，
其中，存储单元区存储关于块区和块之间的关系的多个块区信息或者与块区相关联的偏置集。
14.如权利要求13所述的存储设备，
其中，存储单元区还存储每个块的操作周期计数，以及
其中，每个偏置集基于每个块的操作周期计数的值进行调整。
15.如权利要求13所述的存储设备，
其中，存储单元区还存储每个块的数据保留时段，以及
其中，每个偏置集基于每个块的数据保留时段的值进行调整。
16.如权利要求4所述的存储设备，
其中，操作控制器从外部接收所述多个块区信息或偏置集。
17.如权利要求3所述的存储设备，
其中，分别与第一边缘和第二边缘具有相同距离的第一块和第二块被包括在相同块区中，以及
其中，偏置集包括用于每个块区的操作参数的不同偏置集。
18.如权利要求3所述的存储设备，
其中，分别与第一边缘和第二边缘具有不同距离的第一块和第二块被包括在不同块区中，以及
其中，偏置集包括用于每个块区的操作参数的不同偏置集。
19.如权利要求1所述的存储设备，
其中，所述控制逻辑包括：
操作控制器，响应于地址和操作模式，被配置为选择操作参数的偏置集中的一个，并且将所选偏置集施加到与地址相关联的块区，
其中，操作模式包括编程操作、擦除操作、读操作或读恢复操作。
20.如权利要求1所述的存储设备，
其中，存储单元区包括多个下部块和多个上部块，
其中，下部块介于衬底和上部块之间，
其中，下部块基于相对于第一边缘的距离被划分成多个块区，以及
其中，上部块基于相对于第一边缘的距离被划分成多个块区，使得相对于第一边缘或第二边缘具有基本相同距离的下部块和上部块被包括在不同的块区中，而且不同的偏置条件被施加到下部块和上部块。
21.如权利要求1所述的存储设备，
其中，所述控制逻辑还被配置为使用多个算法集控制与所述操作相关联的辅助操作，以及
其中，每个算法集与块区之一相关联。
22.如权利要求21所述的存储设备，
其中，所述控制逻辑还包括：
辅助操作控制器，被配置为，响应于地址，选择算法集之一，并且将所选算法集施加到与该地址相关联的块区。
23.如权利要求21所述的存储设备，
其中，所述控制逻辑还包括：
块区存储单元，被配置为存储关于块区和块之间的关系的多个块区信息，其中，每个块是使用该地址选择的；以及
算法存储单元，被配置为存储与块区相关联的算法集。
24.如权利要求22所述的存储设备，
其中，所述块区包括第一块区和第二块区，第一块区包括邻近于第一边缘的第一块而且第二块区包括位于存储单元区的中心的第二块区，
其中，所述算法集包括与第一块区相关联的第一算法集和与第二块区相关联的第二算法集。
25.如权利要求24所述的存储设备，
其中，第一和第二算法集中的至少一个根据操作周期计数或数据保留时段中的至少一个被修改。
CN201610518434.XA 2015-07-02 2016-07-04 存储设备、存储系统和操作存储设备的方法 Active CN106328199B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0094938 2015-07-02
KR1020150094938A KR102251815B1 (ko) 2015-07-02 2015-07-02 메모리 장치 및 메모리 시스템

Publications (2)

Publication Number Publication Date
CN106328199A true CN106328199A (zh) 2017-01-11
CN106328199B CN106328199B (zh) 2021-03-09

Family

ID=57399969

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610518434.XA Active CN106328199B (zh) 2015-07-02 2016-07-04 存储设备、存储系统和操作存储设备的方法

Country Status (3)

Country Link
US (3) US9514827B1 (zh)
KR (1) KR102251815B1 (zh)
CN (1) CN106328199B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110942796A (zh) * 2018-09-21 2020-03-31 三星电子株式会社 非易失性存储器装置和操作非易失性存储器装置的方法
WO2022036575A1 (en) * 2020-08-19 2022-02-24 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd Program and read biasing scheme for distributed array and cmos architecture for 2 stack 3d pcm memory
CN114461537A (zh) * 2021-12-24 2022-05-10 珠海格力电器股份有限公司 Flash存储器的数据读写方法
CN114725064A (zh) * 2020-12-22 2022-07-08 旺宏电子股份有限公司 存储器元件及其制造方法
CN114783492A (zh) * 2022-03-31 2022-07-22 长江存储科技有限责任公司 非易失性存储装置及其编程方法、非易失性存储系统
TWI799031B (zh) * 2021-12-24 2023-04-11 群聯電子股份有限公司 解碼電路模組、記憶體控制電路單元及記憶體儲存裝置
TWI836794B (zh) * 2022-06-01 2024-03-21 日商鎧俠股份有限公司 半導體記憶裝置

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102251815B1 (ko) * 2015-07-02 2021-05-13 삼성전자주식회사 메모리 장치 및 메모리 시스템
US10497417B2 (en) * 2016-06-01 2019-12-03 Tdk Corporation Spin current assisted magnetoresistance effect device
KR102461726B1 (ko) * 2016-07-19 2022-11-02 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
US11017838B2 (en) 2016-08-04 2021-05-25 Samsung Electronics Co., Ltd. Nonvolatile memory devices
KR102452994B1 (ko) * 2016-09-06 2022-10-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
KR102711396B1 (ko) * 2016-09-22 2024-09-30 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
US9786378B1 (en) * 2016-12-02 2017-10-10 Sandisk Technologies Llc Equalizing erase depth in different blocks of memory cells
KR102695928B1 (ko) * 2016-12-19 2024-08-16 삼성전자주식회사 비휘발성 메모리의 리드 동작 방법, 비휘발성 메모리를 포함하는 메모리 시스템 및 이의 동작 방법
US9959932B1 (en) * 2017-02-21 2018-05-01 Sandisk Technologies Llc Grouping memory cells into sub-blocks for program speed uniformity
KR102302187B1 (ko) * 2017-03-13 2021-09-14 삼성전자주식회사 비휘발성 메모리 장치의 동작 방법 및 비휘발성 메모리 장치
KR102289598B1 (ko) 2017-06-26 2021-08-18 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템 그리고 그것의 프로그램 방법
US10446681B2 (en) 2017-07-10 2019-10-15 Micron Technology, Inc. NAND memory arrays, and devices comprising semiconductor channel material and nitrogen
US10522229B2 (en) 2017-08-30 2019-12-31 Micron Technology, Inc. Secure erase for data corruption
KR102336659B1 (ko) * 2017-09-05 2021-12-07 삼성전자 주식회사 데이터 신뢰성을 향상시키기 위한 메모리 동작을 수행하는 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 장치의 동작 방법
US11232841B2 (en) 2017-09-05 2022-01-25 Samsung Electronics Co., Ltd. Methods of operating memory devices based on sub-block positions and related memory system
US10818358B2 (en) 2017-09-22 2020-10-27 Toshiba Memory Corporation Memory system including a semiconductor memory having a memory cell and a write circuit configured to write data to the memory cell
KR102508522B1 (ko) * 2017-11-09 2023-03-10 삼성전자주식회사 3차원 반도체 메모리 소자 및 이의 전기적 불량 판별 방법
US10559466B2 (en) 2017-12-27 2020-02-11 Micron Technology, Inc. Methods of forming a channel region of a transistor and methods used in forming a memory array
KR102369391B1 (ko) 2017-12-27 2022-03-02 삼성전자주식회사 비휘발성 메모리 장치의 데이터 소거 방법 및 이를 수행하는 비휘발성 메모리 장치
US10297611B1 (en) 2017-12-27 2019-05-21 Micron Technology, Inc. Transistors and arrays of elevationally-extending strings of memory cells
US11101001B2 (en) * 2018-05-08 2021-08-24 Sandisk Technologies Llc Non-volatile memory with multi-plane mixed sub-block programming
KR102573308B1 (ko) * 2018-06-18 2023-08-31 삼성전자 주식회사 소거 제어 회로를 포함하는 비휘발성 메모리 장치
US10964398B2 (en) 2018-09-28 2021-03-30 Samsung Electronics Co., Ltd. Memory device and a storage system using the same
KR102701788B1 (ko) * 2018-09-28 2024-08-30 삼성전자주식회사 메모리 장치 및 이를 이용한 스토리지 시스템
US10665301B1 (en) * 2019-01-11 2020-05-26 Sandisk Technologies Llc Memory device with compensation for program speed variations due to block oxide thinning
US10789015B2 (en) * 2019-03-01 2020-09-29 Micron Technology, Inc. Background operations in memory
US10796730B1 (en) * 2019-03-14 2020-10-06 Elite Semiconductor Memory Technology Inc. Semiconductor memory device and word-line activation method
US10910076B2 (en) * 2019-05-16 2021-02-02 Sandisk Technologies Llc Memory cell mis-shape mitigation
KR102750085B1 (ko) * 2019-06-12 2025-01-03 삼성전자주식회사 반도체 소자 및 반도체 소자의 동작 방법
KR102739997B1 (ko) 2019-12-02 2024-12-06 삼성전자주식회사 스토리지 장치 및 상기 스토리지 장치의 동작 방법
KR102811029B1 (ko) 2020-02-25 2025-05-20 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
KR20220019574A (ko) * 2020-08-10 2022-02-17 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
JP7467278B2 (ja) * 2020-08-17 2024-04-15 キオクシア株式会社 半導体記憶装置
KR102833150B1 (ko) 2020-09-22 2025-07-14 삼성전자주식회사 메모리 장치
CN114171083B (zh) 2020-11-03 2025-05-06 台湾积体电路制造股份有限公司 存储器器件
US11551768B2 (en) * 2020-11-06 2023-01-10 Sandisk Technologies Llc Read and verify methodology and structure to counter gate SiO2 dependence of non-volatile memory cells
US12176389B2 (en) 2020-12-23 2024-12-24 Samsung Electronics Co., Ltd. Semiconductor device including stopper layer and electronic system including the same
US11538919B2 (en) 2021-02-23 2022-12-27 Micron Technology, Inc. Transistors and arrays of elevationally-extending strings of memory cells
KR102692394B1 (ko) 2021-02-26 2024-08-08 삼성전자주식회사 비휘발성 메모리 장치, 메모리 컨트롤러, 및 이를 포함하는 스토리지 장치의 리드 방법
KR20230044883A (ko) * 2021-09-27 2023-04-04 삼성전자주식회사 저장 장치 및 그의 동작 방법
KR20230050020A (ko) 2021-10-07 2023-04-14 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
US12119066B2 (en) 2021-11-10 2024-10-15 Samsung Electronics Co., Ltd. Flash memory device having multi-stack structure and channel separation method thereof
US12119065B2 (en) * 2022-03-31 2024-10-15 SanDisk Technoloiges LLC Non-volatile memory with zoned control for limiting programming for different groups of non-volatile memory cells
US12224011B2 (en) * 2022-04-22 2025-02-11 SanDisk Technologies, Inc. Non-volatile memory with concurrent sub-block programming
KR20240087397A (ko) 2022-12-12 2024-06-19 삼성전자주식회사 메모리 장치 및 메모리 장치의 동작방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386188A (zh) * 2010-09-01 2012-03-21 旺宏电子股份有限公司 具有二极管于存储串行中的三维阵列存储器架构
CN103177766A (zh) * 2011-12-20 2013-06-26 爱思开海力士有限公司 半导体存储器件及其操作方法
CN103383862A (zh) * 2012-05-03 2013-11-06 旺宏电子股份有限公司 集成电路装置及其操作方法
CN103632720A (zh) * 2012-08-21 2014-03-12 三星电子株式会社 非易失性存储装置和数据处理方法
US20140151783A1 (en) * 2012-12-04 2014-06-05 Jintaek Park Nonvolatile memory including memory cell array having three-dimensional structure

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7239557B2 (en) 2005-06-17 2007-07-03 Micron Technology, Inc. Program method with optimized voltage level for flash memory
KR20080113919A (ko) 2007-06-26 2008-12-31 주식회사 하이닉스반도체 낸드 플래시 메모리소자의 프로그램 방법
TWI375962B (en) 2008-06-09 2012-11-01 Phison Electronics Corp Data writing method for flash memory and storage system and controller using the same
KR101147526B1 (ko) 2010-04-02 2012-05-21 서울대학교산학협력단 전기적 초기화로 층간 구별되는 3차원 낸드 플래시 메모리 어레이 및 그 제조방법
KR101710089B1 (ko) 2010-08-26 2017-02-24 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR101635505B1 (ko) 2010-10-25 2016-07-01 삼성전자주식회사 불휘발성 메모리 장치, 그것의 읽기 방법, 그리고 그것을 포함하는 메모리 시스템
KR101771619B1 (ko) * 2011-02-09 2017-08-28 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 구동 방법
KR101325492B1 (ko) 2012-02-24 2013-11-07 서울대학교산학협력단 3차원 스타구조를 갖는 낸드 플래시 메모리 어레이 및 그 동작방법
TWI494930B (zh) * 2012-05-03 2015-08-01 Macronix Int Co Ltd 記憶體裝置之數個操作
KR101988434B1 (ko) * 2012-08-31 2019-06-12 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 서브-블록 관리 방법
US8830717B2 (en) 2012-11-29 2014-09-09 Sandisk Technologies Inc. Optimized configurable NAND parameters
KR20140075341A (ko) 2012-12-11 2014-06-19 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
US9330787B2 (en) * 2013-03-18 2016-05-03 Kabushiki Kaisha Toshiba Memory system and memory controller
US20140362642A1 (en) 2013-06-05 2014-12-11 Sandisk Technologies Inc. 3D Non-Volatile Memory With Control Gate Length Based On Memory Hole Diameter
US9646705B2 (en) * 2013-06-12 2017-05-09 Samsung Electronics Co., Ltd. Memory systems including nonvolatile memory devices and dynamic access methods thereof
JP6190462B2 (ja) * 2013-09-04 2017-08-30 東芝メモリ株式会社 半導体記憶装置
US9177673B2 (en) * 2013-10-28 2015-11-03 Sandisk Technologies Inc. Selection of data for redundancy calculation by likely error rate
US20150121156A1 (en) 2013-10-28 2015-04-30 Sandisk Technologies Inc. Block Structure Profiling in Three Dimensional Memory
US9043537B1 (en) 2013-11-21 2015-05-26 Sandisk Technologies Inc. Update block programming order
KR20150060144A (ko) * 2013-11-26 2015-06-03 삼성전자주식회사 비휘발성 메모리 장치의 동작 방법
JP2015216179A (ja) * 2014-05-08 2015-12-03 株式会社東芝 半導体記憶装置
US8996838B1 (en) 2014-05-08 2015-03-31 Sandisk Technologies Inc. Structure variation detection for a memory having a three-dimensional memory configuration
KR102182804B1 (ko) 2014-07-29 2020-11-25 삼성전자주식회사 메모리 장치의 독출 방법
US9978456B2 (en) * 2014-11-17 2018-05-22 Sandisk Technologies Llc Techniques for reducing read disturb in partially written blocks of non-volatile memory
KR20160073868A (ko) * 2014-12-17 2016-06-27 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102251815B1 (ko) * 2015-07-02 2021-05-13 삼성전자주식회사 메모리 장치 및 메모리 시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386188A (zh) * 2010-09-01 2012-03-21 旺宏电子股份有限公司 具有二极管于存储串行中的三维阵列存储器架构
CN103177766A (zh) * 2011-12-20 2013-06-26 爱思开海力士有限公司 半导体存储器件及其操作方法
CN103383862A (zh) * 2012-05-03 2013-11-06 旺宏电子股份有限公司 集成电路装置及其操作方法
CN103632720A (zh) * 2012-08-21 2014-03-12 三星电子株式会社 非易失性存储装置和数据处理方法
US20140151783A1 (en) * 2012-12-04 2014-06-05 Jintaek Park Nonvolatile memory including memory cell array having three-dimensional structure

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110942796A (zh) * 2018-09-21 2020-03-31 三星电子株式会社 非易失性存储器装置和操作非易失性存储器装置的方法
WO2022036575A1 (en) * 2020-08-19 2022-02-24 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd Program and read biasing scheme for distributed array and cmos architecture for 2 stack 3d pcm memory
CN114725064A (zh) * 2020-12-22 2022-07-08 旺宏电子股份有限公司 存储器元件及其制造方法
CN114725064B (zh) * 2020-12-22 2025-04-29 旺宏电子股份有限公司 存储器元件及其制造方法
CN114461537A (zh) * 2021-12-24 2022-05-10 珠海格力电器股份有限公司 Flash存储器的数据读写方法
TWI799031B (zh) * 2021-12-24 2023-04-11 群聯電子股份有限公司 解碼電路模組、記憶體控制電路單元及記憶體儲存裝置
CN114783492A (zh) * 2022-03-31 2022-07-22 长江存储科技有限责任公司 非易失性存储装置及其编程方法、非易失性存储系统
TWI836794B (zh) * 2022-06-01 2024-03-21 日商鎧俠股份有限公司 半導體記憶裝置
US12381147B2 (en) 2022-06-01 2025-08-05 Kioxia Corporation Chip bonded semiconductor memory device with different charge storage films

Also Published As

Publication number Publication date
US9514827B1 (en) 2016-12-06
CN106328199B (zh) 2021-03-09
US20170069390A1 (en) 2017-03-09
US9851912B2 (en) 2017-12-26
KR102251815B1 (ko) 2021-05-13
US20170168742A1 (en) 2017-06-15
US9799404B2 (en) 2017-10-24
KR20170004505A (ko) 2017-01-11

Similar Documents

Publication Publication Date Title
CN106328199B (zh) 存储设备、存储系统和操作存储设备的方法
KR102458918B1 (ko) 메모리 장치 및 메모리 시스템
US9959933B2 (en) Non-volatile memory devices and methods of operating the same
CN106575256B (zh) 子块垃圾收集
KR101832934B1 (ko) 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템, 그것의 블록 관리 방법, 프로그램 방법 및 소거 방법
KR101716713B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
CN106847339B (zh) 存储器装置及其操作方法
US9824765B2 (en) Memory device, memory system, method of operating the memory device, and method of operating the memory system
CN107102815B (zh) 存储器系统及其操作方法
KR20170085286A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20090019296A (ko) 플래시 메모리 장치, 그것의 프로그램 및 소거 방법들,그리고 그것을 포함하는 메모리 시스템 및 컴퓨터 시스템
KR20170071126A (ko) 저장 장치의 동작 방법
KR20160046954A (ko) 불휘발성 메모리 장치의 동작 방법
JP2014038687A (ja) 多様なメモリセル状態定義を有する不揮発性メモリ装置とそのプログラミング方法及び動作方法並びにこれを備えたメモリシステム
KR20150015578A (ko) 불휘발성 메모리 장치 및 그것의 프로그램 검증 방법
KR20130047400A (ko) 불휘발성 메모리 및 그것의 제어 방법
CN106560896B (zh) 具有改善的编程可靠性的半导体器件
US12189965B2 (en) Non-volatile memory device, storage device, operating method of storage controller, and operating method of the storage device
US20150146489A1 (en) Method of operating nonvolatile memory device
KR20170076883A (ko) 메모리 시스템 및 그의 동작방법
KR20130037555A (ko) 불휘발성 메모리 장치의 제어 방법
CN116129965A (zh) 用于改善保留性能的半导体器件及其操作方法
KR20160131379A (ko) 메모리 시스템
KR20170114837A (ko) 데이터 처리 시스템 및 데이터 처리 시스템의 동작 방법
CN110322916A (zh) 具有提高的数据可靠性的存储设备及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant