CN106298519A - 形成半导体结构的方法 - Google Patents

Abstract

本发明公开一种形成半导体结构的方法，其包含以下步骤。首先，在一目标层上形成多个轴心体。接着，在该些轴心体的两侧形成紧邻该些轴心体的多个第一衬垫层。之后，在该些第一衬垫层的两侧形成紧邻该些第一衬垫层的多个第二衬垫层。并且，在该些第二衬垫层的两侧形成紧邻该些第二衬垫层的多个第三衬垫层。后续，同时移除该些轴心体以及该些第二衬垫层。

Description

形成半导体结构的方法

技术领域

本发明涉及一种形成半导体结构的方法，且特别是涉及一种利用间隙壁自对准四重图案法(spacer self-aligned quartic-patterning,SAQP)转移图案以形成鳍状结构的方法。

背景技术

随着场效晶体管(field effect transistors,FETs)元件尺寸持续地缩小，现有平面式(planar)场效晶体管元件的发展已面临制作工艺上的极限。为了克服制作工艺限制，以非平面(non-planar)的场效晶体管元件，例如鳍状场效晶体管(fin field effect transistor,Fin FET)元件来取代平面晶体管元件已成为目前的主流发展趋势。由于鳍状场效晶体管元件的立体结构可增加栅极与鳍状结构的接触面积，因此，可进一步增加栅极对于载流子通道区域的控制，从而降低小尺寸元件面临的漏极引发能带降低(drain induced barrierlowering,DIBL)效应，并可以抑制短通道效应(short channel effect,SCE)。

鳍状场效晶体管元件是将栅极形成于基底的一鳍状结构上，而该鳍状结构一般为蚀刻基底所形成的互相平行的条状结构。然而，在尺寸微缩的要求下，各鳍状结构的宽度渐窄且各鳍状结构之间的间距缩小，并且在各种制作工艺参数限制以及物理极限的考虑下，如何能形成符合尺寸微缩要求的鳍状结构已为现今半导体产业的一大课题。

发明内容

本发明的一目的在于提供一种形成半导体结构的方法，其是形成包含有多个衬垫层的布局，选择地移除部分的衬垫层，再进一步将该布局转移至下方目标层中，以形成鳍状结构。由此，可形成精密的鳍状结构布局，并能使布局相对密集且具宽度均匀的鳍状结构。

为达上述目的，本发明的一实施例提供一种形成半导体结构的方法，其包含以下步骤。首先，在一目标层上形成多个轴心体。接着，在该些轴心体的两侧形成紧邻该些轴心体的多个第一衬垫层。之后，在该些第一衬垫层的两侧形成紧邻该些第一衬垫层的多个第二衬垫层。并且，在该些第二衬垫层的两侧形成紧邻该些第二衬垫层的多个第三衬垫层。后续，同时移除该些轴心体以及该些第二衬垫层。

本发明的形成半导体结构的方法，是通过形成具有矩形状图案的衬垫层，再利用该些衬垫层与轴心体之间的蚀刻选择比，移除该轴心体与部分的衬垫层，并通过剩余的衬垫层作为蚀刻掩模来形成鳍状结构。由此，本发明可更有利于形成尺寸或间距较小的鳍状结构，来构成精密的鳍状结构布局。

附图说明

图1至图4为本发明第一实施例中形成半导体结构的方法的步骤剖面示意图；

图5至图8为本发明第二实施例中形成半导体结构的方法的步骤剖面示意图；

图9至图10为本发明第三实施例中形成半导体结构的方法的步骤剖面示意图；

图11至图13为本发明其他实施例中形成半导体结构的方法的步骤剖面示意图。

主要元件符号说明

300 半导体层

301 掩模层

302、303、305、306、307、308 轴心体

311 第一间隙壁

312、315 第一衬垫层

313 第一材料层

321 第二间隙壁

322、325、327 第二衬垫层

323 第二材料层

331 第三间隙壁

332、335、337 第三衬垫层

333 第三材料层

P1、2、P3、P4 间距

具体实施方式

为使熟悉本发明所属技术领域的一般技术者能更进一步了解本发明，下文特列举本发明的数个优选实施例，并配合所附的附图，详细说明本发明的构成内容及所欲达成的功效。

请参照图1至图4，所绘示者为本发明第一实施例中形成半导体结构的方法的步骤示意图。首先，提供一目标层，其可以是如图1所示的一半导体层300，例如是一硅层(silicon layer)、一外延硅层(epitaxial silicon layer)、硅锗半导体层(silicon germanium layer)、碳化硅层(silicon carbide layer)或硅覆绝缘(silicon on insulation,SOI)层，但不以此为限。在另一实施例中，该目标层也可选择是一导电层，例如是一铝层(aluminum layer,Al layer)、铜层(copper layer,Cu layer)或钨层(tungsten layer,W layer)；或是一非导电层，如介电层(dielectric layer)等，但不以此为限。

接着，如图1所示，在半导体层300(即目标层)上形成多个图案化的轴心体(mandrel)303。在本实施例中，轴心体303的制作工艺可整合一般现有的半导体制作工艺，例如可进行一标准栅极制作工艺，以在半导体层300上形成多个栅极图案作为该些轴心体303。由此，轴心体303的材质可包含多晶硅(polysilicon)，或是其他与下方半导体层300或掩模层等具蚀刻选择比的合适材料，如氧化硅、氮化硅等。然而，本领域的通常知识者应了解，轴心体303的形成方式并不限于前述的制作工艺，也可能包含其他步骤。

具体来说，各轴心体303之间优选是相互分隔，使任两相邻的轴心体303间具有一间距(pitch)P1，其中，间距P1至少大于轴心体303的宽度，但不以此为限。此外，在一实施例中，在形成轴心体303之前，还可先在半导体层300上选择性地形成具有单层结构或多层结构的一掩模层301，如图1所示。掩模层301例如是包含氧化硅(silicon oxide)、氮化硅(silicon nitride)或氮氧化硅(silicon oxynitride)等，但不以此为限。而在另一实施例中，还可依据实际元件需求先选择性进行一蚀刻制作工艺，移除各轴心体303的一部分，形成具有较小宽度的轴心体(未绘示)，但并不以此为限。

然后，如图2所示依序形成环绕各轴心体303的多个第一间隙壁311、多个第二间隙壁321及多个第三间隙壁331。该些间隙壁311、321、331的形成方式例如是先全面性地在半导体层300上形成一第一侧壁材料层(未绘示)，覆盖各轴心体303，并且进行一回蚀刻制作工艺，移除一部分的该第一侧壁材料层，暴露出部分的掩模层301或是部分的半导体层300(省略掩模层301时)，以形成紧邻各轴心体303的第一间隙壁311。后续，则可选择重复进行前述步骤，依序形成环绕第一间隙壁311的多个第二间隙壁321以及多个第三间隙壁331。

需特别说明的是，因等向蚀刻的关系，在蚀刻第一侧壁材料层、第二侧壁材料层及第三侧壁材料层的垂直部位时，仅会略移除掉其尖角部位，而形成如图2所示具有一圆弧侧壁的第一间隙壁311、第二间隙壁321以及第三间隙壁331。此外，第一间隙壁311、第二间隙壁321以及第三间隙壁331优选是由与轴心体303具有蚀刻选择比的材料制成，并且第一间隙壁311与第二间隙壁321，以及第二间隙壁321与第三间隙壁331之间优选也具有蚀刻选择比。举例来说，第一间隙壁311与第三间隙壁331可选择都包含一氧化物，如氧化硅，轴心体303及第二间隙壁321则可选择都包含一氮化物，如氮化硅等。由此，即可利用其蚀刻选择比的差异，在后续制作工艺中选择同时移除轴心体303及第二间隙壁321，或者是同时移除第一间隙壁311与第三间隙壁331，但不以此为限。

或者，在一实施例中，可选择使第一间隙壁311、第二间隙壁321、第三间隙壁331及轴心体303具有相同或不同的厚度。举例来说，第二间隙壁321可具有近似于各轴心体303厚度的一厚度，并且使第一间隙壁311及第三间隙壁331具有相对较小的厚度，如图2所示。由此，在后续制作工艺中选择同时移除轴心体303及第二间隙壁321的实施例中，即可使保留下的各第一间隙壁311及各第三间隙壁331间具有相同的间距，例如是如图4所示。然而，该些间隙壁311、321、331的形成方式及特征并不以前述为限，在其他实施例中，也可选择由其他制作工艺形成，例如是整合前述的栅极制作工艺，或者是选择包含其他材质。

后续，进行一平坦化制作工艺，例如是一化学机械抛光(chemicalmechanical polish,CMP)制作工艺、回蚀刻(etching back)制作工艺或两者的组合，移除第三间隙壁331、第二间隙壁321、第一间隙壁311以及轴心体303中较呈圆弧状的上半部，形成如图3所示的第三衬垫层332、第二衬垫层322、第一衬垫层312以及轴心体302。该平坦化制作工艺例如是先形成一平坦层(未绘示)，全面覆盖第三间隙壁331、第二间隙壁321、第一间隙壁311以及轴心体303，利用化学机械抛光制作工艺移除一部分的第三间隙壁331、一部分的第二间隙壁321、一部分的第一间隙壁311以及一部分的轴心体303，最后再完全地移除剩余的该平坦层。也就是说，仅保留第三间隙壁331、第二间隙壁321、第一间隙壁311以及轴心体303中较呈矩形状的下半部作为第三衬垫层332、第二衬垫层322、第一衬垫层312以及轴心体302，并在后续制作工艺中，将该些衬垫层312、322、332及轴心体302作为掩模层来蚀刻下方的半导体层300。

之后，则可如图4所示，利用该些衬垫层332、322、312以及轴心体302之间蚀刻选择比的差异，选择性地移除第二衬垫层322以及轴心体302。也就是说，仅利用第三衬垫层332以及第一衬垫层312作为蚀刻掩模来进行后续的图案转移制作工艺，进而在半导体层300中形成一鳍状结构(未绘示)。例如，进行至少一干蚀刻、湿蚀刻或依序进行干蚀刻及湿蚀刻制作工艺等，将第三衬垫层332及第一衬垫层312的图案直接转移至下方的半导体层300中，形成跟第三衬垫层332及第一衬垫层312具有相同布局图案的鳍状结构。或者，当形成有掩模层301时也可选择先将图案转移至下方的掩模层301，随后则移除第三衬垫层332及第一衬垫层312，再利用图案化后的掩模层301为蚀刻掩模来形成该鳍状结构。在一实施例中，还可另进行一鳍状结构切割(fin-cut)制作工艺，去除一部分的第三衬垫层332及第一衬垫层312、一部分的掩模层301或一部分的半导体层300，形成后续制作工艺中所需的鳍状结构布局，但并不以此为限。

由此，即完成本发明第一实施例中形成半导体结构的方法。在本实施例中，是先形成具有圆弧侧壁的多个间隙壁来环绕各轴心体，再通过平坦化制作工艺移除该些间隙壁的一部分，以形成彼此邻接且大体上呈现矩形状的多个衬垫层与轴心体。之后，可利用该些衬垫层与轴心体之间的蚀刻选择比，移除该轴心体与部分的衬垫层，并通过剩余衬垫层的图案直接形成鳍状结构。由此，可形成布局相对密集且宽度均匀的鳍状结构，并且各鳍状结构的宽度与间距可达到例如10纳米甚至更小，进而能形成更精密的鳍状结构布局。在本实施例中，该鳍状结构因是形成于包含半导体层的目标层内，而可进一步用于形成一非平面的场效晶体管元件，但不以此为限。然而，在目标层包含导电层或是导电层的其他实施例中，该鳍状结构也可用于形成导线或插塞结构等。

此外，本领域者应可轻易了解，本发明的半导体结构也可能以其他方式形成，并不限于前述的制作步骤。因此，下文将进一步针对本发明半导体结构形成方法的其他实施例或变化型进行说明。且为简化说明，以下说明主要针对各实施例不同之处进行详述，而不再对相同之处作重复赘述。此外，本发明的各实施例中相同的元件是以相同的标号进行标示，以利于各实施例间互相对照。

请参照图5至图8所示，其绘示本发明第二实施例中形成半导体结构的方法的步骤示意图。本实施例的形成方法大体上和前述第一实施例相同，其差异处在于本实施例是直接形成包含有多个矩形状衬垫层的布局，再通过转移该布局来形成该鳍状结构。

如图5所示，本实施例是先选择性进行一蚀刻制作工艺，形成具有较小宽度的轴心体305。接着，形成环绕各轴心体305的多个第一衬垫层315。具体来说，第一衬垫层315的形成方式例如是先全面性地在半导体层300上形成一第一材料层313，覆盖各轴心体305。随后，进行一平坦化制作工艺，例如是化学机械抛光制作工艺、回蚀刻制作工艺或是两者的组合，移除一部分的第一材料层313，暴露出部分的掩模层301以及轴心体305的顶面，形成具有矩形状图案的第一衬垫层315，如图6所示。

举例来说，在一实施例中，可先选择进行一回蚀刻制作工艺，移除位于各轴心体305顶面以及掩模层301上的第一材料层313。此时，第一材料层313紧邻各轴心体305的垂直部位会同时被蚀刻而其顶部略呈现圆弧状(未绘示)。之后，继续进行一化学机械抛光制作工艺，移除第一材料层313中呈现圆弧状的该顶部(未绘示)，进而形成具有规则性状的第一衬垫层315。然而，第一衬垫层315形成方法并不以前述为限，也可选择包含其他步骤，其应为本领域者所熟知，容不再赘述。

后续，则可选择重复进行前述步骤，分别形成环绕各第一衬垫层315并都呈矩形状的多个第二衬垫层325以及多个第三衬垫层335，如图7所示。值得特别说明的是，该些衬垫层315、312、335优选是由与轴心体305具有蚀刻选择比的材料制成。举例来说，第一衬垫层315及第三衬垫层335例如是包含氧化物，如氧化硅；第二衬垫层325及轴心体则可包含氮化物，如氮化硅，但不以此为限。在另一实施例中，该些衬垫层312、335也可选择由其他制作工艺形成，或包含其他材质。

而后，则可如图8所示，利用该些衬垫层315、325、335以及轴心体305之间蚀刻选择比的差异，同时移除第二衬垫层325以及轴心体305。也就是说，仅利用第三衬垫层335以及第一衬垫层315作为蚀刻掩模来进行图案转移制作工艺，以进而在半导体层300中形成一鳍状结构(未绘示)。例如，进行至少一干蚀刻、湿蚀刻或依序进行干蚀刻及湿蚀刻制作工艺等，将第一衬垫层315及第三衬垫层335的图案直接转移至下方的半导体层300中，形成跟第一衬垫层315及第三衬垫层335具有相同布局图案的鳍状结构。或者，当形成有掩模层301时，也可选择先将图案转移至下方的掩模层301，随后则移除第一衬垫层315及第三衬垫层335。之后，则可利用图案化的掩模层301(未绘示)为蚀刻掩模来形成该鳍状结构，但并不以此为限。在一实施例中，还可另进行一鳍状结构切割(fin-cut)制作工艺，去除一部分的第一衬垫层315及第三衬垫层335、一部分的掩模层301或一部分的半导体层300，形成后续制作工艺中所需的鳍状结构布局，但并不以此为限。

由此，即完成本发明第二实施例中形成半导体结构的方法。在本实施例中，是直接形成具有矩形状图案的衬垫层，再利用该些衬垫层与轴心体之间的蚀刻选择比，移除该轴心体与部分的衬垫层，并通过剩余的衬垫层作为蚀刻掩模来形成鳍状结构。由此，相较于前述实施例，本实施例可形成具有规则图案的蚀刻掩模，更有利于形成尺寸或间距较小的鳍状结构，以形成精密的鳍状结构布局。此外，本领域者应可轻易了解，该些衬垫层的形成方法并不限于前述的制作步骤，也可能以其他方式形成。

请参照图9及图10所示，其绘示本发明第三实施例中形成半导体结构的方法的步骤示意图。本实施例的形成方法大体上和前述第二实施例相同，其差异处在于本实施例的同时进行第二材料层323及第三材料层333的平坦化制作工艺。也就是说，在形成如图6所示第一衬垫层315后，依序形成全面覆盖半导体层300的第二材料层323以及第三材料层333。而后，即可如前所述进行一平坦化制作工艺，例如是一化学机械抛光制作工艺、回蚀刻制作工艺或是两者的组合，同时移除一部分的第二材料层323以及一部分的第三材料层333，以暴露出部分的掩模层301以及轴心体305的顶面。

值得注意的是，在本实施例的第二材料层323及第三材料层333是彼此相互堆叠，因此，第三材料层333的垂直部分会直接位于第二材料层323的一部分之上，如图9所示。在此情况下，当后续进行该平坦化制作工艺时，该部分的第二材料层323会受到第三材料层333遮蔽而不会被蚀刻，因而可形成呈现「L」型的第二衬垫层(未绘示)以及呈矩形状的第三衬垫层337。并且，第三衬垫层337会位于该第二衬垫层「L」型状的水平部分上(未绘示)，而不直接接触下方的掩模层301或半导体层300。

后续，当选择移除该第二衬垫层以及轴心体305时，位于第三衬垫层337下方的该第二衬垫层同样会受到第三衬垫层337的遮蔽，而无法被移除，因而可在第三衬垫层337下方形成如图10所示的第二衬垫层327。也就是说，第三衬垫层337是位于第二衬垫层327之上，而不直接接触下方的掩模层301或半导体层300。因此，在本实施例中，是通过转移第一衬垫层315、第二衬垫层327及第三衬垫层337的图案，而于半导体层300中形成鳍状结构(未绘示)。除前述差异外，本实施例各元件的详细组成及形成方法都可比照前述第二实施例，在此不另加赘述。

此外，前述实施例虽都是以形成具有相同间距P1及相同宽度的轴心体305、303为实施样态进行说明，但本领域通常知识者应可了解本发明并不限于此，在其他实施例中，也可选择形成具有不同间距或是不同宽度的轴心体，或者也可选择形成具有不同宽度的衬垫层，以依据实际元件需求形成具有更多元化的鳍状结构布局。

举例来说，请参照图11至图13所示，形成具有不同间距P1、P2、P3、P4的轴心体306、307、308，其中，间距P2、P3、P4都小于间距P1，且间距P1、P2、P3、P4至少都大于轴心体306、307、308的宽度，但不以此为限。后续，则可如前述制作工艺，依序形成环绕轴心体306、307、308的第一衬垫层315、第二衬垫层325以及第三衬垫层335。

值得说明的是，在一实施例中，因间距P2小于间距P1，因此，在形成第一衬垫层315时，分别环绕两相邻轴心体306的第一衬垫层315会相互合并，形成如图11所示的半导体结构。也就是说，因两相邻轴心体306的间距P2较小，在形成环绕轴心体306的第一衬垫层315后，会使得两相邻的第一衬垫层315没有任何的空隙，而形成宽度较大的第一衬垫层315a，如图11所示。据此，在后续制作工艺中，当第二衬垫层325以及轴心体306被移除之后，即可利用第一衬垫层315、315a以及第三衬垫层335作为蚀刻掩模来形成具有不同尺寸的鳍状结构(未绘示)。

或者，在其他实施例中，形成具有其他间距P3、P4小于间距P1的轴心体307、308。由此，在形成第二衬垫层325或第三衬垫层335时，分别环绕两相邻轴心体307的第二衬垫层325或第三衬垫层335会相互合并，形成如图12或图13所示的半导体结构。也就是说，因两相邻轴心体307、308的间距P3、P4较小，在形成环绕各轴心体307的第二衬垫层325或第三衬垫层335后，会使得两相邻的第二衬垫层325或第三衬垫层335之间没有任何的空隙，而形成宽度较大的第二衬垫层325a或第三衬垫层335a，如图12或图13所示。在后续制作工艺中，当第二衬垫层325、325a以及轴心体307、308被移除之后，即可利用第一衬垫层315以及第三衬垫层335、335a作为蚀刻掩模来形成具有不同间距或不同尺寸的鳍状结构(未绘示)。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (19)

1.一种形成半导体结构的方法，其特征在于包含：

在一目标层上形成多个轴心体；

在该些轴心体的两侧形成紧邻该些轴心体的多个第一衬垫层；

在该些第一衬垫层的两侧形成紧邻该些第一衬垫层的多个第二衬垫层；

在该些第二衬垫层的两侧形成紧邻该些第二衬垫层的多个第三衬垫层；

同时移除该些轴心体以及该些第二衬垫层。

2.依据权利要求1所述的形成半导体结构的方法，其特征在于还包含：

蚀刻该些轴心体，以在该些第一衬垫层形成之前调整该些轴心体的宽度。

3.依据权利要求1所述的形成半导体结构的方法，其特征在于该些轴心体具有相同的间距。

4.依据权利要求1所述的形成半导体结构的方法，其特征在于该些轴心体具有不同的间距。

5.依据权利要求4所述的形成半导体结构的方法，其特征在于至少两相邻第一衬垫层相互合并。

6.依据权利要求4所述的形成半导体结构的方法，其特征在于至少两相邻第二衬垫层相互合并。

7.依据权利要求4所述的形成半导体结构的方法，其特征在于至少两相邻第三衬垫层相互合并。

8.依据权利要求1所述的形成半导体结构的方法，其特征在于该些轴心体、该些第一衬垫层、该些第二衬垫层及该些第三衬垫层具有不同的宽度。

9.依据权利要求1所述的形成半导体结构的方法，其特征在于还包含：

形成一第一材料层，覆盖该些轴心体；以及

移除一部分的该第一材料层，以形成该第一衬垫层。

10.依据权利要求9所述的形成半导体结构的方法，其特征在于该部分的该第一材料层是通过一回蚀刻制作工艺或是化学机械研磨制作工艺移除。

11.依据权利要求9所述的形成半导体结构的方法，其特征在于还包含：

形成一第二材料层，覆盖该些轴心体以及该第一衬垫层；以及

移除一部分的该第二材料层以形成该第二衬垫层。

12.依据权利要求11所述的形成半导体结构的方法，其特征在于还包含：

形成一第三材料层覆盖该些轴心体、第一衬垫层以及第二衬垫层；以及

移除一部分的该第三材料层，以形成该第三衬垫层。

13.依据权利要求9所述的形成半导体结构的方法，其特征在于还包含：

形成一第二材料层，覆盖该些轴心体以及该第一衬垫层；

形成一第三材料层覆盖该第二材料层；以及

同时移除一部分的该第二材料层以及一部分的该第三材料层，以形成该第二衬垫层以及该第三衬垫层。

14.依据权利要求13所述的形成半导体结构的方法，其特征在于各该第三衬垫层位于各该第二衬垫层的一部分之上。

15.依据权利要求13项述的形成半导体结构的方法，其特征在于各该第三衬垫层不直接接触该目标层。

16.依据权利要求14所述的形成半导体结构的方法，其特征在于在同时移除该些轴心体以及该些第二衬垫层时，不会移除各该第二衬垫层的该部分。

17.依据权利要求16所述的形成半导体结构的方法，其特征在于还包含：

通过各该第一衬垫层、各该第二衬垫层的该部分以及各该第三衬垫层对该目标层进行一蚀刻制作工艺。

18.依据权利要求1所述的形成半导体结构的方法，其特征在于还包含：

通过该些第一衬垫层以及该些第三衬垫层对该目标层进行一蚀刻制作工艺。

19.依据权利要求1所述的形成半导体结构的方法，其特征在于该目标层包含半导体层、导电层或是非导电层。