CN106229272A - 晶圆级芯片封装方法及结构 - Google Patents
晶圆级芯片封装方法及结构 Download PDFInfo
- Publication number
- CN106229272A CN106229272A CN201610708182.7A CN201610708182A CN106229272A CN 106229272 A CN106229272 A CN 106229272A CN 201610708182 A CN201610708182 A CN 201610708182A CN 106229272 A CN106229272 A CN 106229272A
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- hole
- wafer
- metal
- metal pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W74/10—
-
- H10W20/40—
-
- H10W74/01—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了晶圆级芯片封装方法及结构。该方法包括：提供晶圆，该晶圆具有第一表面以及与第一表面相对的第二表面，第二表面设置有第一绝缘层；该晶圆内含多个芯片单元，每个芯片单元在所述第一绝缘层远离所述第二表面的一侧设置有若干金属衬垫；在该晶圆的第一表面形成抵达所述第一绝缘层的通孔，露出所述第一绝缘层，所述金属衬垫在所述通孔的正下方；刻蚀所述通孔与金属衬垫之间的所述第一绝缘层，露出金属衬垫；形成覆盖所述通孔以及所述晶圆第一表面的第二绝缘层；光刻或刻蚀所述通孔底面的所述第二绝缘层，露出所述金属衬垫。本发明提供的晶圆级芯片封装方法及结构，对金属衬垫无破坏，可以实现导线跟金属衬垫的面接触，提高信号稳定性。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及晶圆级芯片封装方法及结构。
背景技术
现有的晶圆级封装技术对芯片进行封装时，一般利用硅通孔技术进行线路互联，此技术大多采用激光打孔的方式将晶圆金属衬垫上的绝缘层打穿，再利用金属重布线技术将金属衬垫上的信号点引到表面上。由于激光将金属衬垫上的绝缘层打穿的同时也会将金属衬垫击穿，打穿金属衬垫容易导致芯片可靠性差等问题，此外通过激光打孔方式进行封装时导线跟晶圆上的金属焊盘是点接触，信号稳定性差。
发明内容
有鉴于此，本发明实施例提供晶圆级芯片封装方法及结构，对金属衬垫无破坏，可以实现导线跟金属衬垫的面接触，提高信号稳定性。
第一方面，本发明实施例提供一种晶圆级芯片封装方法，包括：
步骤110、提供晶圆，所述晶圆具有第一表面以及与第一表面相对的第二表面，所述第二表面设置有第一绝缘层；所述晶圆内含多个芯片单元，每个所述芯片单元在所述第一绝缘层远离所述第二表面的一侧设置有若干金属衬垫；
步骤120、在所述晶圆的第一表面形成抵达所述第一绝缘层的通孔，露出所述第一绝缘层，所述金属衬垫在所述通孔的正下方；
步骤130、刻蚀所述通孔与所述金属衬垫之间的所述第一绝缘层，露出所述金属衬垫；
步骤140、形成覆盖所述通孔以及所述晶圆第一表面的第二绝缘层；
步骤150、光刻或刻蚀所述通孔底面的所述第二绝缘层，露出所述金属衬垫；
步骤160、依次形成金属布线层以及阻焊层，所述金属布线层与所述金属衬垫电性连接。
优选地，所述步骤130包括：
通过干法刻蚀工艺去除所述通孔与所述金属衬垫之间的所述第一绝缘层，露出所述金属衬垫。
优选地，所述第二绝缘层可以为无机绝缘材料或有机绝缘材料，所述步骤150包括：
通过干法刻蚀工艺或湿法刻蚀工艺去除所述通孔底面的所述第二绝缘层，露出所述金属衬垫。
优选地，所述第二绝缘层为感光材料，所述步骤150包括：
通过光刻工艺去除所述通孔底面的所述第二绝缘层，露出所述金属衬垫。
优选地，其特征在于，所述第一绝缘层为SiO2，所述第二绝缘层为感光树脂光刻胶。
第二方面，本发明实施例提供一种晶圆级芯片封装方法，包括：
步骤210、提供晶圆，所述晶圆具有第一表面以及与第一表面相对的第二表面，所述第二表面设置有第一绝缘层；所述晶圆内含多个芯片单元，每个所述芯片单元在所述第一绝缘层远离所述第二表面的一侧设置有若干金属衬垫；
步骤220、在所述晶圆的第一表面形成抵达所述第一绝缘层的通孔，露出所述第一绝缘层，所述金属衬垫位于所述通孔的对应正下方；
步骤230、形成覆盖所述通孔以及所述晶圆的第一表面的第二绝缘层；
步骤240、光刻或刻蚀所述通孔底面的所述第二绝缘层，露出所述第一绝缘层；
步骤250、刻蚀所述通孔底面的所述第一绝缘层，露出所述金属衬垫；
步骤260、依次形成金属布线层以及阻焊层，所述金属布线层与所述金属衬垫电性连接。
优选地，所述第二绝缘层为无机绝缘材料或有机绝缘材料，所述步骤240包括：
通过干法刻蚀工艺或湿法刻蚀工艺去除所述通孔底面的所述第二绝缘层，露出所述第一绝缘层。
优选地，所述第二绝缘层为感光材料，所述步骤240包括：
通过光刻工艺去除所述通孔底面的所述第二绝缘层，露出所述第一绝缘层。
优选地，所述第一绝缘层为SiO2，所述第二绝缘层为感光树脂光刻胶。
第三方面，本发明实施例提供一种晶圆级芯片封装结构，包括：
晶圆，所述晶圆具有第一表面以及与第一表面相对的第二表面，所述第二表面上覆盖有第一绝缘层；所述晶圆内含多个芯片单元，每个所述芯片单元在所述第一绝缘层远离所述第二表面的一侧设置有若干金属衬垫；所述第一绝缘层具有多个开口结构，所述开口结构露出所述金属衬垫；所述第一表面具有多个通孔，所述通孔与所述开口结构对应设置，并露出所述金属衬垫，所述金属衬垫在所述通孔的对应正下方；所述通孔的侧壁以及所述第一表面覆盖有第二绝缘层，所述第二绝缘层上方以及所述通孔的底部依次覆盖有金属布线层以及阻焊层，所述金属布线层与所述金属衬垫电性连接；所述第二绝缘层为感光材料。
本发明实施例通过在晶圆第一表面形成所述通孔，通过光刻或刻蚀工艺去除通孔底面与金属衬垫之间的第一绝缘层和第二绝缘层，暴露出金属衬垫，相比于现有技术中通过激光打孔去除金属衬垫上方绝缘层的方式，可以避免在去除绝缘层时，破坏金属衬垫甚至将金属衬垫打穿的问题。由于通过光刻或刻蚀工艺去除通孔底面与金属衬垫之间的第一绝缘层和第二绝缘层对金属衬垫无破坏，因此后续沉积的金属布线层可以和金属衬垫形成面接触，避免了接触不良的情况，使得在晶圆表面集成的所述芯片单元的电信号更稳定，增强了芯片可靠性。
附图说明
图1为本发明实施例一提供的一种晶圆级芯片封装方法的流程示意图；
图2a-2f为本发明实施例一提供的一种晶圆级芯片封装方法各步骤对应的剖面图；
图3为本发明实施例二提供的一种晶圆级芯片封装方法的流程示意图；
图4a-4f本发明实施例二提供的一种晶圆级芯片封装方法各步骤对应的剖面图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图1为本发明实施例一提供的一种晶圆级芯片封装方法的流程示意图，图2a-2f为本发明实施例一提供的一种晶圆级芯片封装方法各步骤对应的剖面图。参见图1，所述方法包括以下步骤：
步骤110、提供晶圆，所述晶圆具有第一表面以及与第一表面相对的第二表面，所述第二表面设置有第一绝缘层；所述晶圆内含多个芯片单元，每个所述芯片单元在所述第一绝缘层远离所述第二表面的一侧设置有若干金属衬垫。
请参见图2a，晶圆10具有第一表面100以及与第一表面100相对的第二表面200。第二表面200设置有第一绝缘层101。晶圆10内含多个芯片单元(未示出)，每个芯片单元在第一绝缘层101远离第二表面200的一侧设置有若干金属衬垫102。晶圆10可以是硅、锗或者其它半导体衬底材料。第一绝缘层101可以是通过氧化或者淀积工艺在晶圆10的第二表面200形成。
可选地，第一绝缘层101可以是SiO2。当第一绝缘层101为SiO2时，SiO2可通过热生长或淀积的方式生成。热生长工艺即通过外部供给高纯氧气使之与晶圆(例如硅片)反应，在硅片表面形成一层氧化层，该氧化层即为第一绝缘层101。淀积即通过外部供给氧气和硅源，使它们在腔体内反应，从而在硅片表面形成一层氧化层薄膜，即第一绝缘层101。
步骤120、在所述晶圆的第一表面形成抵达所述第一绝缘层的通孔，露出所述第一绝缘层，所述金属衬垫在所述通孔的正下方。
参见图2b，在晶圆10的第一表面100形成抵达第一绝缘层101的通孔103。通孔103露出第一绝缘层101，金属衬垫102在通孔103的正下方。通孔103例如可以通过连续光刻和深反应离子刻蚀工艺形成。可选地，通孔103可以为阶梯形通孔或者柱状通孔。如果是阶梯形通孔，可以先开槽状开口，然后在槽状开口底部再开圆孔开口，通过两张掩膜版，两次刻蚀工艺完成。如果是柱状通孔需要一张掩膜版，一次刻蚀即可完成。需要说明的是，若通孔103为阶梯形通孔，可以保证后续各膜层的形成过程中，在通孔103侧壁上的沉积均匀性，避免通孔103过深引起通孔103的部分侧壁无法覆盖后续膜层的问题。
步骤130、刻蚀所述通孔与所述金属衬垫之间的所述第一绝缘层，露出所述金属衬垫。
参见图2c，刻蚀通孔103与金属衬垫102之间的第一绝缘层101，露出金属衬垫102。由于使用刻蚀工艺去除通孔103与金属衬垫之102间的第一绝缘层101，因此不会破坏金属衬垫102。
需要说明的是，本发明实施例可以通过干法刻蚀或者湿法刻蚀工艺去除通孔103与金属衬垫102之间的第一绝缘层101，露出金属衬垫102。优选的，可以使用干法刻蚀工艺去除通孔103与金属衬垫102之间的第一绝缘层101，避免湿法刻蚀时对晶圆10中集成的芯片单元的腐蚀。
通过干法刻蚀工艺去除所述通孔103与所述金属衬垫102之间的第一绝缘层101，露出所述金属衬垫102。去除通孔103与金属衬垫102之间的第一绝缘层101时，要保证不破坏所述金属衬垫102。所述干法刻蚀工艺可以利用电子回旋加速振荡反应器、反应离子刻蚀反应器、磁增强反应离子刻蚀反应器或电感耦合等离子体反应器进行刻蚀，且所述干法刻蚀的刻蚀气体为含有氟、氯、溴、碘等卤族元素或氧元素或硫元素的刻蚀气体。可以根据第一绝缘层101的材料，选择相应的刻蚀气体。示例性的，SiO2材料通常采用氟碳化合物的刻蚀气体。
步骤140、形成覆盖所述通孔以及所述晶圆第一表面的第二绝缘层。
参见图2d，形成覆盖通孔103以及晶圆第一表面100的第二绝缘层104。第二绝缘层104是为了实现晶圆10和后续沉积的金属线路层的电隔离而设置的，避免金属线路层直接与晶圆10接触引起短路等。
步骤150、光刻或刻蚀所述通孔底面的所述第二绝缘层，露出所述金属衬垫。
参见图2e，光刻或刻蚀通孔103底面的第二绝缘层104，露出金属衬垫102。为了在去除第二绝缘层104时保护金属衬垫102，采用光刻或刻蚀的方法来去除。
可选地，所述第二绝缘层可以为无机绝缘材料(例如SiO2、SiNx等)或有机绝缘材料，可以通过干法刻蚀工艺或湿法刻蚀工艺去除所述通孔底面的所述第二绝缘层，露出所述金属衬垫。
本实施例中的第二绝缘层104还可以是感光材料。通过光刻工艺去除所述通孔103底面的第二绝缘层104，露出金属衬垫102。
例如可以通过旋涂工艺形成第二绝缘层104，由于第二绝缘层104为感光材料，因此可以通过具有曝光图形的掩膜版进行曝光，掩膜版的曝光图形露出通孔103底部的第二绝缘层104。可以通过紫外光进行曝光，紫外光透过掩膜版的曝光图形，照射到第二绝缘层104上，并与之反应。曝光后进行显影，显影剂会将被紫外光照射的第二绝缘层104发生反应进而将其溶解去除，露出金属衬底102，并留下未被紫外光照射的第二绝缘层104。此外，通过光刻的方式去除通孔103底面的第二绝缘层104，一方面不会破坏金属衬底102，另一方面相比于干法刻蚀或者湿法刻蚀去除通孔103底面的第二绝缘层104，可以节省后续的刻蚀工艺，减少了工艺制程，提高了生产效率。
优选地，第二绝缘层为感光树脂光刻胶。感光树脂光刻胶是一种光敏特性良好的光刻胶。感光树脂光刻胶具有良好的绝缘性，并且光刻后剩余的部分不用剥离，作为隔离晶圆与后续金属布线层的绝缘材料，不会影响对器件性能。
步骤160、依次形成金属布线层以及阻焊层，所述金属布线层与所述金属衬垫电性连接。
参见图2f，依次形成金属布线层105以及阻焊层106，金属布线层105与金属衬垫102电性连接。可选地，可以在第二绝缘层104上的金属布线层可以包括一层或多层金属。金属布线层的制备工艺例如可以是磁控溅射镀工艺。金属布线层105将金属衬垫102引出至晶圆10的第一表面100。需要说明的是，多层金属形成金属布线层较一层金属形成金属布线层可以更好的与金属衬垫之间形成电连接。示例性地，在第二绝缘层材料104表面以及通孔103底部溅射金属钛，再通过磁控溅射在金属钛表面溅射一层金属铜，从而完成金属布线层的制作。由于在去除通孔103中的第一绝缘层101和第二绝缘层104时，均未对金属衬垫造成损坏，因此金属布线层和金属衬垫之间形成面接触的电连接，提高了信号稳定性。
本发明实施例通过在晶圆第一表面形成通孔，通过刻蚀工艺去除通孔底面与金属衬垫之间的第一绝缘层，暴露出金属衬垫，再制作第二绝缘层，光刻或刻蚀通孔底面与金属衬垫之间的第二绝缘层，暴露出金属衬垫，最后依次形成金属布线层以及阻焊层，使金属布线层与金属衬垫电性连接。由于通过光刻或刻蚀工艺去除通孔底面与金属衬垫之间的第一绝缘层和第二绝缘层对金属衬垫无破坏，因此后续沉积的金属布线层可以和金属衬垫形成面接触，避免了接触不良的情况，使得在晶圆表面集成的所述芯片单元的电信号更稳定，增强了芯片可靠性。本实施例中的第二绝缘层还可以是感光材料。通过光刻的方式去除通孔底面的第二绝缘层，一方面不会破坏金属衬底，另一方面相比于干法刻蚀或者湿法刻蚀通孔底面的第二绝缘层，可以节省后续的刻蚀工艺，减少了工艺制程，提高了生产效率。
实施例二
图3为本发明实施例二提供的一种晶圆级芯片封装方法的流程示意图；图4a-4f本发明实施例二提供的一种晶圆级芯片封装方法各步骤对应的剖面图。参考图3，所述方法包括以下步骤：
步骤210、提供晶圆，所述晶圆具有第一表面以及与第一表面相对的第二表面，所述第二表面设置有第一绝缘层；所述晶圆内含多个芯片单元，每个所述芯片单元在所述第一绝缘层远离所述第二表面的一侧设置有若干金属衬垫。
请参见图4a，晶圆20具有第一表面300以及与第一表面300相对的第二表面400。第二表面400设置有第一绝缘层201。晶圆20内含多个芯片单元(未示出)，每个芯片单元在第一绝缘层201远离第二表面400的一侧设置有若干金属衬垫202。晶圆20可以是硅、锗或者其它半导体衬底材料。第一绝缘层201可以是通过氧化或者淀积工艺在晶圆20的第二表面400形成。
可选地，第一绝缘层201可以是SiO2。当第一绝缘层201为SiO2时，SiO2可通过热生长或淀积的方式生成。
步骤220、在所述晶圆的第一表面形成抵达所述第一绝缘层的通孔，露出所述第一绝缘层，所述金属衬垫位于所述通孔的对应正下方。
参见图4b，在晶圆20的第一表面300形成抵达第一绝缘层201的通孔203。通孔203露出第一绝缘层201，金属衬垫202在通孔203的正下方。通孔103例如可以通过连续光刻和深反应离子刻蚀工艺形成。可选地，通孔203可以为阶梯形通孔或者柱状通孔。如果是阶梯形通孔，可以先开槽状开口，然后在槽状开口底部再开圆孔开口，通过两张掩膜版，两次刻蚀工艺完成。如果是柱状通孔需要一张掩膜版，一次刻蚀即可完成。需要说明的是，若通孔203为阶梯形通孔，可以保证后续各膜层的形成过程中，在通孔203侧壁上的沉积均匀性，避免通孔203过深引起通孔203的部分侧壁无法覆盖后续膜层的问题。
步骤230、形成覆盖所述通孔以及所述晶圆的第一表面的第二绝缘层。
参见图4c，形成覆盖所述通孔203以及所述晶圆第一表面300的第二绝缘层204。第二绝缘层204是为了实现晶圆20和后续沉积的金属线路层的电隔离而设置的，避免金属线路层直接与晶圆20接触引起短路等。
步骤240、光刻或刻蚀所述通孔底面的所述第二绝缘层，露出所述第一绝缘层。
参见图4d，光刻或刻蚀通孔203底面的第二绝缘层204，露出第一绝缘层201。为了在去除第二绝缘层204时保护第一绝缘层201和金属衬垫202，采用光刻或刻蚀的方法来去除。
可选地，所述第二绝缘层为无极绝缘材料或有机绝缘材料，通过干法刻蚀工艺或湿法刻蚀工艺去除所述通孔底面的所述第二绝缘层，露出所述第一绝缘层。
本实施例中的第二绝缘层204还可以是感光材料。通过光刻工艺去除所述通孔103底面的第二绝缘层204，露出第一绝缘层201。
例如可以通过旋涂工艺形成第二绝缘层204，由于第二绝缘层204为感光材料，因此可以通过具有曝光图形的掩膜版进行曝光，掩膜版的曝光图形露出通孔203底部的第二绝缘层204。可以通过紫外光进行曝光，紫外光透过掩膜版的曝光图形，照射到第二绝缘层204上，并与之反应。曝光后进行显影，显影剂会将被紫外光照射的第二绝缘层204发生反应进而将其溶解去除，露出第一绝缘层201，并留下未被紫外光照射的第二绝缘层204。此外，通过光刻的方式去除通孔203底面的第二绝缘层204，一方面不会破坏第一绝缘层201和金属衬底202，另一方面相比于干法刻蚀或者湿法刻蚀通孔203底面的第二绝缘层204，可以节省后续的刻蚀工艺，减少了工艺制程，提高了生产效率。
优选地，第二绝缘层为感光树脂光刻胶。感光树脂光刻胶是一种光敏特性良好的光刻胶。感光树脂光刻胶具有良好的绝缘性，并且光刻后剩余的部分不用剥离，作为隔离晶圆与后续金属布线层的绝缘材料，不会影响对器件性能。
步骤250、刻蚀所述通孔底面的所述第一绝缘层，露出所述金属衬垫。
参见图4e，刻蚀通孔203与金属衬垫202之间的第一绝缘层201，露出金属衬垫202。由于使用刻蚀工艺去除通孔203与金属衬垫之202间的第一绝缘层201，因此不会破坏金属衬垫202。优选的，可以使用干法刻蚀工艺去除通孔203与金属衬垫202之间的第一绝缘层201，避免湿法刻蚀时对晶圆10中集成的芯片单元的腐蚀。
步骤260、依次形成金属布线层以及阻焊层，所述金属布线层与所述金属衬垫电性连接。
参见图4f，依次形成金属布线层205以及阻焊层206，金属布线层205与金属衬垫202电性连接。可选地，可以在第二绝缘层204上的金属布线层可以包括一层或多层金属。金属布线层的制备工艺例如可以是磁控溅射工艺。金属布线层205将金属衬垫202引出至晶圆20的第一表面300。需要说明的是，多层金属形成金属布线层较一层金属形成金属布线层可以更好的与金属衬垫之间形成电连接。示例性地，在第二绝缘层材料204表面以及通孔203底部溅射金属钛，再通过磁控溅射在金属钛表面溅射一层金属铜，从而完成金属布线层的制作。由于在去除通孔203中的第一绝缘层201和第二绝缘层204时，均未对金属衬垫造成损坏，因此金属布线层和金属衬垫之间形成面接触的电连接，提高了信号稳定性。
本发明实施例通过在晶圆第一表面形成通孔，在通孔表面制作第二绝缘层，通过光刻或刻蚀工艺去除通孔底面与金属衬垫之间的第二绝缘层和第一绝缘层，暴露出金属衬垫，相比于现有技术中通过激光打孔去除金属衬垫上方绝缘层的方式，可以避免在去除绝缘层时，破坏金属衬垫甚至将金属衬垫打穿的问题。由于通过光刻或刻蚀工艺去除通孔底面与金属衬垫之间的第一绝缘层和第二绝缘层对金属衬垫无破坏，因此后续沉积的金属布线层可以和金属衬垫形成面接触，避免了接触不良的情况，使得在晶圆表面集成的所述芯片单元的电信号更稳定，增强了芯片可靠性。本实施例中的第二绝缘层还可以是感光材料。通过光刻的方式去除通孔底面的第二绝缘层，一方面不会破坏第一绝缘层和金属衬底，另一方面相比于干法刻蚀或者湿法刻蚀通孔底面的第二绝缘层，可以节省后续的刻蚀工艺，减少了工艺制程，提高了生产效率。
实施例三
基于同一发明构思，本发明实施例三提供了一种晶圆级芯片封装结构，本发明实施例三提供的晶圆级芯片封装结构可以参见图2f或图4f。下面以图2f为例进行详细介绍。参见图2f，晶圆级芯片封装结构包括晶圆10。其中晶圆10具有第一表面100以及与第一表面相对的第二表面200。第二表面200上覆盖有第一绝缘层101。晶圆内含多个芯片单元(未示出)，每个芯片单元在第一绝缘层101远离第二表面200的一侧设置有若干金属衬垫102。第一绝缘层101具有多个开口结构，开口结构露出金属衬垫102。第一表面100具有多个通孔103，通孔103与开口结构对应设置，并露出金属衬垫102，金属衬垫102在通孔103的对应正下方。通孔103的侧壁以及第一表面100覆盖有第二绝缘层104，第二绝缘层104上方以及通孔103的底部依次覆盖有金属布线层105以及阻焊层106，金属布线层105与金属衬垫102电性连接，第二绝缘层104为感光材料。
需要说明的是，本发明实施例所述的晶圆级芯片封装结构可以由上述任一晶圆级芯片封装方法制备形成。
可选地，通过干法刻蚀工艺去除所述通孔与所述金属衬垫之间的所述第一绝缘层，露出所述金属衬垫。
通过光刻工艺去除所述通孔底面的所述第二绝缘层，露出所述金属衬垫。
可选地，所述第二绝缘层为感光树脂光刻胶。
本发明实施例提供的晶圆级芯片封装结构，由于在去除通孔底面与金属衬垫之间的第一绝缘层和第二绝缘层时，没有对金属衬垫造成破坏，因此金属布线层可以和金属衬垫之间为面接触，避免了接触不良的情况，使得在晶圆表面集成的所述芯片单元的电信号更稳定，增强了芯片可靠性。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种晶圆级芯片封装方法，其特征在于，所述方法包括：
步骤110、提供晶圆，所述晶圆具有第一表面以及与第一表面相对的第二表面，所述第二表面设置有第一绝缘层；所述晶圆内含多个芯片单元，每个所述芯片单元在所述第一绝缘层远离所述第二表面的一侧设置有若干金属衬垫；
步骤120、在所述晶圆的第一表面形成抵达所述第一绝缘层的通孔，露出所述第一绝缘层，所述金属衬垫在所述通孔的正下方；
步骤130、刻蚀所述通孔与所述金属衬垫之间的所述第一绝缘层，露出所述金属衬垫；
步骤140、形成覆盖所述通孔以及所述晶圆第一表面的第二绝缘层；
步骤150、光刻或刻蚀所述通孔底面的所述第二绝缘层，露出所述金属衬垫；
步骤160、依次形成金属布线层以及阻焊层，所述金属布线层与所述金属衬垫电性连接。
2.根据权利要求1所述的方法，其特征在于，所述步骤130包括：
通过干法刻蚀工艺或湿法刻蚀工艺去除所述通孔与所述金属衬垫之间的所述第一绝缘层，露出所述金属衬垫。
3.根据权利要求1所述的方法，其特征在于，所述第二绝缘层可以为无机绝缘材料或有机绝缘材料，所述步骤150包括：
通过干法刻蚀工艺或湿法刻蚀工艺去除所述通孔底面的所述第二绝缘层，露出所述金属衬垫。
4.根据权利要求1所述的方法，其特征在于，所述第二绝缘层为感光材料，所述步骤150包括：
通过光刻工艺去除所述通孔底面的所述第二绝缘层，露出所述金属衬垫。
5.根据权利要求4所述的方法，其特征在于，所述第二绝缘层为感光树脂光刻胶。
6.一种晶圆级芯片封装方法，其特征在于，所述方法包括：
步骤210、提供晶圆，所述晶圆具有第一表面以及与第一表面相对的第二表面，所述第二表面设置有第一绝缘层；所述晶圆内含多个芯片单元，每个所述芯片单元在所述第一绝缘层远离所述第二表面的一侧设置有若干金属衬垫；
步骤220、在所述晶圆的第一表面形成抵达所述第一绝缘层的通孔，露出所述第一绝缘层，所述金属衬垫位于所述通孔的对应正下方；
步骤230、形成覆盖所述通孔以及所述晶圆的第一表面的第二绝缘层；
步骤240、光刻或刻蚀所述通孔底面的所述第二绝缘层，露出所述第一绝缘层；
步骤250、刻蚀所述通孔底面的所述第一绝缘层，露出所述金属衬垫；
步骤260、依次形成金属布线层以及阻焊层，所述金属布线层与所述金属衬垫电性连接。
7.根据权利要求6所述的方法，其特征在于，所述第二绝缘层为无机绝缘材料或有机绝缘材料，所述步骤240包括：
通过干法刻蚀工艺或湿法刻蚀工艺去除所述通孔底面的所述第二绝缘层，露出所述第一绝缘层。
8.根据权利要求6所述的方法，其特征在于，所述第二绝缘层为感光材料，所述步骤240包括：
通过光刻工艺去除所述通孔底面的所述第二绝缘层，露出所述第一绝缘层。
9.根据权利要求8所述的方法，其特征在于，所述第二绝缘层为感光树脂光刻胶。
10.一种晶圆级芯片封装结构，其特征在于，包括：
晶圆，所述晶圆具有第一表面以及与第一表面相对的第二表面，所述第二表面上覆盖有第一绝缘层；所述晶圆内含多个芯片单元，每个所述芯片单元在所述第一绝缘层远离所述第二表面的一侧设置有若干金属衬垫；所述第一绝缘层具有多个开口结构，所述开口结构露出所述金属衬垫；所述第一表面具有多个通孔，所述通孔与所述开口结构对应设置，并露出所述金属衬垫，所述金属衬垫在所述通孔的对应正下方；所述通孔的侧壁以及所述第一表面覆盖有第二绝缘层，所述第二绝缘层上方以及所述通孔的底部依次覆盖有金属布线层以及阻焊层，所述金属布线层与所述金属衬垫电性连接；所述第二绝缘层为感光材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610708182.7A CN106229272A (zh) | 2016-08-23 | 2016-08-23 | 晶圆级芯片封装方法及结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610708182.7A CN106229272A (zh) | 2016-08-23 | 2016-08-23 | 晶圆级芯片封装方法及结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106229272A true CN106229272A (zh) | 2016-12-14 |
Family
ID=57553012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610708182.7A Pending CN106229272A (zh) | 2016-08-23 | 2016-08-23 | 晶圆级芯片封装方法及结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106229272A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109273406A (zh) * | 2018-09-05 | 2019-01-25 | 苏州科阳光电科技有限公司 | 晶圆级芯片的封装方法 |
| CN110783264A (zh) * | 2019-10-31 | 2020-02-11 | 长江存储科技有限责任公司 | 一种晶圆的保护结构及保护方法 |
| CN110867432A (zh) * | 2019-11-28 | 2020-03-06 | 苏州晶方半导体科技股份有限公司 | 芯片封装结构以及封装方法 |
| CN110911287A (zh) * | 2018-09-17 | 2020-03-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113972140A (zh) * | 2020-07-22 | 2022-01-25 | 盛合晶微半导体(江阴)有限公司 | 具有布线层的封装结构的返工方法 |
| WO2025091649A1 (zh) * | 2023-11-03 | 2025-05-08 | 上海新微技术研发中心有限公司 | 半导体装置及其制造方法 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101774531A (zh) * | 2010-01-05 | 2010-07-14 | 上海集成电路研发中心有限公司 | 一种mems微桥结构接触孔制备方法 |
| CN101807560A (zh) * | 2010-03-12 | 2010-08-18 | 晶方半导体科技（苏州）有限公司 | 半导体器件的封装结构及其制造方法 |
| CN101800207B (zh) * | 2010-03-12 | 2011-10-26 | 苏州晶方半导体科技股份有限公司 | 半导体器件的封装结构及其制造方法 |
| CN102592982A (zh) * | 2011-01-17 | 2012-07-18 | 精材科技股份有限公司 | 晶片封装体的形成方法 |
| CN102951597A (zh) * | 2011-08-19 | 2013-03-06 | 烟台睿创微纳技术有限公司 | 一种微桥结构红外探测器的制备方法和微桥结构 |
| US20140082936A1 (en) * | 2010-05-07 | 2014-03-27 | Seiko Epson Corporation | Method of manufacturing a wiring substrate |
| CN102187277B (zh) * | 2008-10-20 | 2014-07-09 | 住友电木株式会社 | 喷涂用正型感光性树脂组合物及使用该组合物的贯通电极的制造方法 |
| US20140199835A1 (en) * | 2010-03-11 | 2014-07-17 | Xintec Inc. | Chip package and method for forming the same |
| CN104037305A (zh) * | 2014-07-01 | 2014-09-10 | 江阴长电先进封装有限公司 | 一种低热阻的晶圆级led封装方法及其封装结构 |
| CN104167387A (zh) * | 2014-08-04 | 2014-11-26 | 苏州科阳光电科技有限公司 | 晶圆级芯片的封装工艺 |
| JP5655825B2 (ja) * | 2012-07-30 | 2015-01-21 | セイコーエプソン株式会社 | 半導体装置、半導体装置の製造方法、回路基板および電子機器 |
| CN104576564A (zh) * | 2015-01-26 | 2015-04-29 | 华天科技（昆山）电子有限公司 | 晶圆级芯片尺寸封装结构及其制作工艺 |
| CN104617036A (zh) * | 2015-01-14 | 2015-05-13 | 华天科技（昆山）电子有限公司 | 晶圆级芯片尺寸封装中通孔互连的制作方法 |
| US9252082B2 (en) * | 2009-10-15 | 2016-02-02 | Seiko Epson Corporation | Semiconductor device, circuit substrate, and electronic device |
-
2016
- 2016-08-23 CN CN201610708182.7A patent/CN106229272A/zh active Pending
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102187277B (zh) * | 2008-10-20 | 2014-07-09 | 住友电木株式会社 | 喷涂用正型感光性树脂组合物及使用该组合物的贯通电极的制造方法 |
| US9252082B2 (en) * | 2009-10-15 | 2016-02-02 | Seiko Epson Corporation | Semiconductor device, circuit substrate, and electronic device |
| CN101774531A (zh) * | 2010-01-05 | 2010-07-14 | 上海集成电路研发中心有限公司 | 一种mems微桥结构接触孔制备方法 |
| US20140199835A1 (en) * | 2010-03-11 | 2014-07-17 | Xintec Inc. | Chip package and method for forming the same |
| CN101807560A (zh) * | 2010-03-12 | 2010-08-18 | 晶方半导体科技（苏州）有限公司 | 半导体器件的封装结构及其制造方法 |
| CN101800207B (zh) * | 2010-03-12 | 2011-10-26 | 苏州晶方半导体科技股份有限公司 | 半导体器件的封装结构及其制造方法 |
| US20140082936A1 (en) * | 2010-05-07 | 2014-03-27 | Seiko Epson Corporation | Method of manufacturing a wiring substrate |
| CN102592982A (zh) * | 2011-01-17 | 2012-07-18 | 精材科技股份有限公司 | 晶片封装体的形成方法 |
| CN102951597A (zh) * | 2011-08-19 | 2013-03-06 | 烟台睿创微纳技术有限公司 | 一种微桥结构红外探测器的制备方法和微桥结构 |
| JP5655825B2 (ja) * | 2012-07-30 | 2015-01-21 | セイコーエプソン株式会社 | 半導体装置、半導体装置の製造方法、回路基板および電子機器 |
| CN104037305A (zh) * | 2014-07-01 | 2014-09-10 | 江阴长电先进封装有限公司 | 一种低热阻的晶圆级led封装方法及其封装结构 |
| CN104167387A (zh) * | 2014-08-04 | 2014-11-26 | 苏州科阳光电科技有限公司 | 晶圆级芯片的封装工艺 |
| CN104617036A (zh) * | 2015-01-14 | 2015-05-13 | 华天科技（昆山）电子有限公司 | 晶圆级芯片尺寸封装中通孔互连的制作方法 |
| CN104576564A (zh) * | 2015-01-26 | 2015-04-29 | 华天科技（昆山）电子有限公司 | 晶圆级芯片尺寸封装结构及其制作工艺 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109273406A (zh) * | 2018-09-05 | 2019-01-25 | 苏州科阳光电科技有限公司 | 晶圆级芯片的封装方法 |
| CN109273406B (zh) * | 2018-09-05 | 2021-04-06 | 苏州科阳光电科技有限公司 | 晶圆级芯片的封装方法 |
| CN110911287A (zh) * | 2018-09-17 | 2020-03-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110911287B (zh) * | 2018-09-17 | 2021-09-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110783264A (zh) * | 2019-10-31 | 2020-02-11 | 长江存储科技有限责任公司 | 一种晶圆的保护结构及保护方法 |
| CN110867432A (zh) * | 2019-11-28 | 2020-03-06 | 苏州晶方半导体科技股份有限公司 | 芯片封装结构以及封装方法 |
| CN113972140A (zh) * | 2020-07-22 | 2022-01-25 | 盛合晶微半导体(江阴)有限公司 | 具有布线层的封装结构的返工方法 |
| WO2025091649A1 (zh) * | 2023-11-03 | 2025-05-08 | 上海新微技术研发中心有限公司 | 半导体装置及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106229272A (zh) | 晶圆级芯片封装方法及结构 | |
| KR102158755B1 (ko) | 조셉슨 접합 기반 초전도 장치의 제조 방법 | |
| US20200075482A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN105845624A (zh) | 通孔及导电插塞的制作方法 | |
| US20220028803A1 (en) | Method of making an individualization zone of an integrated circuit | |
| CN104600024A (zh) | 半导体装置及其制造方法 | |
| CN106783894B (zh) | 一种阵列基板及其制备方法 | |
| US6645864B1 (en) | Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning | |
| JP2016514909A (ja) | 酸化層を備える低コストインターポーザ | |
| CN109427736A (zh) | 半导体结构及其形成方法 | |
| CN102543776B (zh) | 形成焊垫再分布的方法 | |
| US8476160B2 (en) | Sublithographic patterning employing image transfer of a controllably damaged dielectric sidewall | |
| CN101335229A (zh) | 浅沟槽隔离结构及其形成方法 | |
| CN104600027A (zh) | 一种tsv通孔的制备工艺 | |
| US8940641B1 (en) | Methods for fabricating integrated circuits with improved patterning schemes | |
| US8642479B2 (en) | Method for forming openings in semiconductor device | |
| JP5061653B2 (ja) | 半導体装置及びその製造方法 | |
| CN110867432A (zh) | 芯片封装结构以及封装方法 | |
| JP5055704B2 (ja) | 半導体装置の製造方法 | |
| KR100293378B1 (ko) | 반도체 장치의 제조방법 | |
| KR100763758B1 (ko) | 정렬 키 어셈블리의 제조 방법 | |
| KR100998947B1 (ko) | 퓨즈 및 패드를 구비하는 반도체 소자의 제조 방법 | |
| JP2003086572A (ja) | 半導体装置のビットライン形成方法 | |
| TW201930646A (zh) | 具凸塊結構之半導體裝置及其製造方法 | |
| KR100621813B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161214 |
|
| RJ01 | Rejection of invention patent application after publication |