[go: up one dir, main page]

CN106201908A - 包括半导体存储器件的存储系统及其操作方法 - Google Patents

包括半导体存储器件的存储系统及其操作方法 Download PDF

Info

Publication number
CN106201908A
CN106201908A CN201510299782.8A CN201510299782A CN106201908A CN 106201908 A CN106201908 A CN 106201908A CN 201510299782 A CN201510299782 A CN 201510299782A CN 106201908 A CN106201908 A CN 106201908A
Authority
CN
China
Prior art keywords
memory
count value
block
memory block
pages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510299782.8A
Other languages
English (en)
Inventor
李宗珉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN106201908A publication Critical patent/CN106201908A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1036—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] for multiple virtual address spaces, e.g. segmentation
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5644—Multilevel memory comprising counting devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

提供了一种半导体存储器件和一种操作半导体存储器件的方法。所述方法包括将第一存储块的有效页的数目确定为第一计数值，将第二存储块的有效页的数目确定为第二计数值，将权重应用到第一计数值并产生比第一计数值更大的比较计数值，以及通过将比较计数值和第二计数值与阈值相比较来将第一存储块和第二存储块定义为牺牲块。

Description

包括半导体存储器件的存储系统及其操作方法
相关申请的交叉引用
本申请要求于2014年12月4日提交的申请号为10-2014-0173320的韩国专利申请的优先权，其全部公开内容通过引用整体合并于此。
技术领域
本发明涉及一种电子器件，且更具体地，涉及一种包括半导体存储器件的存储系统及其操作方法。
背景技术
半导体存储器件是通过使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)、磷化铟(InP)等半导体材料实现的。半导体存储器件一般被分类为那些易失性的和那些非易失性的。
易失性存储器件是在电源被切断时丢失其数据的存储器件。易失性存储器件包括静态随机存取存储器(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)等。非易失性存储器件即便在其电源被切断时，仍保持其存储的数据。非易失性存储器件包括只读存储器(ROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、快闪存储器、相变RAM(PRAM)、磁性RAM(MRAM)、阻变RAM(RRAM)、铁电RAM(FRAM)等。快闪存储器一般被分类为NOR(或非)或者NAND(与非)类型。
半导体存储器件包括多个存储块。所述多个存储块的每个包括多个存储器单元。所述多个存储器单元的每个可以是单电平单元或者多电平单元。单电平单元存储1个比特的数据，而多电平单元存储2个或更多个比特的数据。
发明内容
各种实施例针对一种具有改进的速度的存储系统及其操作方法。
本发明的一个方面提供了一种操作包括多个存储块的半导体存储器件的方法，包括：将包括单电平单元的第一存储块的有效页的数目确定为第一计数值；将包括多电平单元的第二存储块的有效页的数目确定为第二计数值；将权重应用到第一计数值以产生比第一计数值更大的比较计数值；以及通过将比较计数值和第二计数值与阈值相比较来将第一存储块和第二存储块中的至少一个定义为牺牲块。
作为一个实施例，当第二存储块的每个存储器单元中存储2比特数据时，通过将第一计数值乘以2得到比较计数值。
作为一个实施例，当第二存储块的每个存储器单元中存储n比特数据时，通过将第一计数值乘以n得到比较计数值，其中n是大于2的整数。
作为一个实施例，当比较计数值小于或等于阈值时，第一存储块可以是牺牲块。
作为一个实施例，当第二计数值小于或等于阈值时，第二存储块可以是牺牲块。
所述操作半导体存储器件的方法还可以包括：将牺牲块的有效页的数据存储在所述多个存储块中的第三存储块中。所述操作半导体存储器件的方法还可以包括：擦除牺牲块的有效页的数据。
本发明的另一方面提供了一个存储系统，包括：至少一个半导体存储器件，其包括：包括单电平单元的第一存储块和包括多电平单元的第二存储块；以及控制器，适用于将第一存储块的有效页的数目确定为第一计数值并将第二存储块的有效页的数目确定为第二计数值，通过对第一计数值应用权重来产生比第一计数值更大的比较计数值，以及通过将比较计数值和第二计数值与阈值相比较来将第一存储块和第二存储块中的至少一个定义为牺牲块。
作为一个实施例，当第二存储块的每个存储器单元中存储2比特数据时，控制器可以通过将第一计数值乘以2来产生比较计数值。
作为一个实施例，当第二存储块的每个存储器单元中存储n比特数据时，控制器可以通过将第一计数值乘以n来产生比较计数值，其中n是大于2大的整数。
作为一个实施例，当比较计数值小于或等于阈值时，控制器可以将第一存储块定义为牺牲块。再者，当第二计数值小于或等于阈值时，控制器可以将第二存储块定义为牺牲块。
作为一个实施例，半导体存储器件还可以包括第三存储块，控制器可以在第三存储块中存储牺牲块的有效页的数据。
作为一个实施例，控制器可以包括：处理单元；以及随机存取存储器(RAM)，且处理单元可以将包括与第一存储块和第二存储块的有效页相对应的物理块地址和逻辑块地址之间的映射关系的映射表存储在RAM中。
作为一个实施例，处理单元可以将第一计数值和第二计数值存储在RAM中，并当第一存储块和第二存储块的每个有效页无效时调整第一计数值和第二计数值。当第一存储块和第二存储块的每个有效页无效时，处理单元可以减少第一计数值和第二计数值。
本发明的又一个方面提供了存储系统和控制器，存储系统包括：至少一个半导体存储器件，其包括：包括存储n比特数据的每个存储器单元的第一存储块和包括存储m比特数据的每个存储器单元的第二存储块，其中n是整数，且m是大于n的整数；控制器适用于：将第一存储块的有效页的数目确定为第一计数值以及将第二存储块的有效页的数目确定为第二计数值，通过对第一计数值应用权重来产生比第一计数值更大的比较计数值，并通过将比较计数值和第二计数值与阈值相比较来将第一存储块和第二存储块中的至少一个定义为牺牲块。
作为一个实施例，权重可以是通过将m除以n得到的值(即，权重＝m/n)。
作为一个实施例，当比较计数值小于或等于阈值时，控制器可以将第一存储块定义为牺牲块，而当第二计数值小于或等于阈值时，将第二存储块定义为牺牲块。
作为一个实施例，控制器可以包括：随机存取存储器(RAM)和处理单元。随机存取存储器(RAM)适用于包括：存储与第一存储块和第二存储块的有效页相对应的物理块地址和逻辑块地址之间的映射关系的映射表，以及存储第一计数值和第二计数值的计数表；处理单元适用于：当第一存储块和第二存储块的每个有效页无效时，更新映射关系并减少第一计数值和第二计数值。
附图说明
图1是示出依据本发明的一个示例性实施例的存储系统的方框图；
图2是示出图1的半导体存储器件中包括的存储块的图；
图3是示出依据本发明的一个示例性实施例的存储系统的方框图；
图4是描述图3的每个半导体存储器件中包括的存储块的图；
图5是示出依据本发明的一个示例性实施例的计数表的表格；
图6是示出依据本发明的一个示例性实施例的任意一个存储块中包括的逻辑页的概念图；
图7是描述依据本发明的一个示例性实施例的控制器的操作方法的流程图；
图8是描述依据本发明的一个示例性实施例的计数值与阈值相比较的图；
图9是描述依据本发明的一个示例性实施例的选择至少一个牺牲块的例子；以及
图10是示出依据本发明的一个示例性实施例的存储系统的方框图。
具体实施方式
在下文中将参考附图对本发明的示例性实施例进行更加完整地描述。在说明书中，将仅包括用于理解本发明的内容，而省略其他信息以防止混淆本发明的主题。再者，本发明可以采用各种形式实现，且不应解释为局限于此处列出的实施例。下面参考附图以详尽地描述本发明的示例性实施例以使得本领域普通技术人员能够实施和实践本发明。
在整个说明书中，需要理解，当元件被称为“连接”或者“耦合”到另一个元件时，其可以直接连接或者耦合到另一个元件，或者可以有介于之中的元件存在。还需要理解，当本文使用术语“包含”、“包含有”、“包括”和/或“包括有”时，指出了所陈述的特征、整体、步骤、操作、元件和/或构件的存在，但并不排除存在或者增加一个或更多个其他的特征、整体、步骤、操作、元件、构件和/或其组合。
图1是示出依据本发明的一个示例性实施例的存储系统10的方框图。图2是示出图1的半导体存储器件100中包括的存储块BLK1到BLKz的图。
参见图1，存储系统10可以包括半导体存储器件100和控制器200。
半导体存储器件100可以在控制器200的控制下操作。半导体存储器件100可以包括存储器单元阵列110和用于驱动存储器单元阵列110的外围电路120。存储器单元阵列110可以包括多个存储块BLK1到BLKz。所述多个存储块BLK1到BLKz的每个可以包括多个存储器单元。
作为一个实施例，每个存储块可以包括单电平单元或者多电平单元。所述多个存储块BLK1到BLKz的一部分中包括的每个存储器单元可以被定义为用于存储1比特数据的单电平单元。单电平单元在每个存储器单元存储1比特数据。所述多个存储块BLK1到BLKz的另一部分中包括的每个存储器单元可以是存储多比特数据的多电平单元。多电平单元可以在一个存储器单元中存储多比特的数据。
参见图2，所述多个存储块BLK1到BLKz可以被划分为第一存储块组BLKG1和第二存储块组BLKG2。第一存储块组BLKG1可以包括第一存储块BLK1到第(x-1)存储块BLKx-1。第一存储块BLK1到第(x-1)存储块BLKx-1中包括的存储器单元可以被定义为单电平单元。第一存储块组BLKG1的每个存储块BLK1到BLKx-1可以包括第一物理页PP11到第n物理页PP1n，所述第一物理页PP11到第n物理页PP1n中的每个可以对应于一个逻辑页LP。构成一个物理页的存储器单元中存储的数据的比特可以构成一个逻辑页。
第二存储块组BLKG2可以包括第x存储块BLKx到第z存储块BLKz。第x存储块BLKx到第z存储块BLKz中包括的存储器单元可以被定义为多电平单元。第二存储块组BLKG2的每个存储块BLKx到BLKz可以包括第一物理页PP21到第n物理页PP2n，所述第一物理页PP21到第n物理页PP2n中的每个可以与两个或更多个逻辑页LP相对应。例如，构成一个物理页的存储器单元中存储的数据的最低有效比特可以构成一个逻辑页，而对应的存储器单元中存储的数据的最高有效比特可构成另一个逻辑页。
也就是，第一存储块组BLKG1的物理页可以对应于一个逻辑页LP，而第二存储块组BLKG2的物理页可以对应于多个逻辑页LP。在下文中，为了解释的方便，假定第x存储块BLKx到第z存储块BLKz的每个存储器单元存储2比特数据。
再次参见图1，外围电路120可以连接到存储器单元阵列110。外围电路120可以在控制器200的控制下操作。外围电路120可以在控制器200的控制下将数据编程在存储器单元阵列110中、从存储器单元阵列110中读取数据、以及擦除存储器单元阵列110的数据。
作为一个实施例，可以以逻辑页为单位来执行半导体存储器件100的读取操作和编程操作。可以以存储块为单位来执行半导体存储器件100的擦除操作。
在编程操作中，外围电路120可以从控制器200接收写入数据和物理块地址。一个存储块和其中包括的一个物理页可以由物理块地址指定。对应于物理页的逻辑页可以由物理块地址指定。外围电路120可以将写入数据编程在对应的物理页中。例如，写入数据可以被存储为对应的物理页的数据的最低有效比特。例如，写入数据可以被存储为对应的物理页的数据的最高有效比特。
在读取操作中，外围电路120可以从控制器200接收物理块地址。一个存储块和其中包括的物理页可以由物理块地址指定。对应于物理页的逻辑页可以由物理块地址指定。外围电路120可以从对应的物理页读取数据的最低有效比特或最高有效比特，并将读取的数据输出给控制器200。
在擦除操作中，从控制器200传送给外围电路120的物理块地址可以指定一个存储块。外围电路120可以擦除对应于物理块地址的存储块的数据。
在一个实施例中，半导体存储器件100可以是快闪存储器件。
控制器200可以包括快闪转换层(FTL)220。
控制器200可以控制半导体存储器件100的各种操作。控制器200可以响应于来自主机的请求以访问半导体存储器件100。例如，控制器200可以控制对半导体存储器件100的读取、写入、擦除和后台操作。控制器200可以提供半导体存储器件100与主机之间的接口。控制器200可以驱动用于控制半导体存储器件100的固件。
随机存取存储器(RAM)210可以在快闪转换层(FTL)220的控制下操作。RAM210可以存储映射表MPT。映射表MPT可以存储逻辑块地址和物理块地址之间的映射关系。
依据本发明的一个实施例，RAM 210还可以存储计数表CNT。计数表CNT可以包括对应于每个存储块的计数值。计数值可以表示在对应的存储块中的有效页的数目。
作为一个实施例，RAM 210可以是静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、同步DRAM(SDRAM)等。
作为一个实施例，RAM 210可以充当FTL 220的操作存储器。作为一个实施例，RAM 210可以充当半导体存储器件100和主机之间的缓冲存储器。例如，在读取操作中，从半导体存储器件100读取的数据可以暂时地存储在RAM 210中，并被输出给主机。在编程操作中，从主机接收到的写入数据可以被暂时地存储在RAM 210中，并被提供给半导体存储器件100。
FTL 220可以响应于来自主机的请求以访问半导体存储器件100。来自主机的编程操作的编程请求可以包括逻辑块地址和写入数据。来自主机的读取操作的读取请求可以包括逻辑块地址。
当接收到编程请求时，FTL 220可以将逻辑块地址转换为物理块地址。FTL 220可以提供物理块地址、写入数据、和用于控制对半导体存储器件100的编程操作的命令。FTL 220可以更新映射表MPT中的逻辑块地址和物理块地址之间的映射关系。
当接收到读取请求时，FTL 220可以参照映射表MPT将逻辑块地址转换为物理块地址，并提供物理块地址和用于控制对半导体存储器件100的读取操作的命令。
假设再次接收到对已经执行过编程操作的逻辑块地址的编程操作的编程请求。也就是，假设请求了对与任意逻辑块地址相对应的数据的更新操作。FTL 220可以删除映射表MPT中的对应逻辑块地址和第一物理块地址之间的映射关系，并映射对应的逻辑块地址和新的第二物理块地址。也就是，FTL 220可以更新映射表MPT中的对应的逻辑块地址和第二物理块地址之间的映射关系，并使与第一物理块地址相对应的逻辑页的数据无效。例如，可以提供映射表MPT中的对应于每个物理块地址的元场域，且可以通过在对应于第一物理块地址的元场域中写入无效标记而使对应于第一物理块地址的数据无效。在这种情况下，与第一物理块地址相对应的逻辑页的数据可以被当作无效数据。相应地，存储器单元阵列110中的对应于第一物理块地址的逻辑页可以被定义为无效页。对应于第二物理块地址的逻辑页可以被定义为有效页。
依据实施例，FTL 220可以将计数表CNT存储到RAM 210并管理。
计数表CNT可以将每个存储块的有效页的数目存储为计数值。每个存储块的有效页的数目可以以各种方式来计数。
作为一个实施例，FTL 220可以处理编程请求，并且每当请求了对与任意逻辑块地址相对应的更新操作时，减少包括无效逻辑页的存储块的计数值。
作为一个实施例，存储器单元阵列110中的每个逻辑页可以包括用来确定对应的逻辑页是有效页还是无效页的标识比特。FTL 220可以基于每个逻辑页的标识比特来对每个存储块的有效页的数目计数。
作为一个实施例，FTL 220可以通过扫描对应于映射表MPT中的每个物理块地址的元场域来计数每个存储块的有效页的数目。
FTL 220可以执行垃圾回收(garbage collection)作为后台操作。FTL 220可以选择第一存储块BLK1到第z存储块BLKz中的至少一个作为牺牲块，以及选择第一存储块BLK1到第z存储块BLKz中的任意一个作为目标块。FTL 220可以读取牺牲块中的有效页，并将读取的数据编程在目标块中。
此时，可能希望选择包括少量有效页的存储块作为牺牲块。
例如，包括少量有效页的存储块可以是指对应的包括大量无效页的存储块。包括大量无效页的对应的存储块可能浪费很多存储空间。相应地，由于包括少量有效页的存储块被选择作为牺牲块，半导体存储器件100的存储空间可以得到保证。
例如，包括少量有效页的牺牲块可以是指用于将存储在有效页中的数据存储在目标块中需要更少的时间。相应地，由于牺牲块包括少量有效页，垃圾回收所需的时间可以减少。这可以表明存储系统10的操作速度提高。
在选择牺牲块时，FTL 220可以参照计数表CNT中的对应于每个存储块的计数值。依据本发明的一个实施例，可以通过对包括单电平单元的第一存储块组(BLKG1，参见图2)的计数值以及包括多电平单元的第二存储块组(BLKG2，参见图2)的计数值应用不同的参照来选择牺牲块。在第二存储块组BLKG2中，在可将计数值与阈值相比较之后，具有大于阈值的计数值的存储块可以被选择作为牺牲块。另一方面，在第一存储块组BLKG1中，在可将权重应用到计数值并且可产生比较计数值之后，可以选择具有大于阈值的比较计数值的存储块作为牺牲块。相应地，不管每个存储块是包括单电平单元的存储块还是包括多电平单元的存储块，可以基于每个存储块的逻辑页之中的有效页所占的比例来选择牺牲块。
当通过对包括单电平单元的存储块和包括多电平单元的存储块应用相同的参照来选择牺牲块时，包括多电平单元的存储块可以具有比包括单电平单元的存储块更大数目的逻辑页。包括单电平单元的存储块的有效页的数目和包括多电平单元的存储块的有效页的数目可以与同一阈值相比较。在这种情况下，尽管在包括单电平单元的存储块中有效页的比例高，也可以选择包括单电平单元的存储块作为牺牲块，而尽管在包括多电平单元的存储块中有效页的比例低，也可以不选择包括多电平单元的存储块作为牺牲块。
在执行垃圾回收之前，可能需要足够的时间以更新与每个存储块的逻辑页相对应的数据。在此时间期间，可以更新数据且可以使对应的逻辑页无效。当未提供足够的时间来更新与每个存储块的逻辑页相对应的数据时，可以在相对少量逻辑页无效时选择存储块作为牺牲块。在这种情况下，与具有相对大量的无效的逻辑页被选择作为牺牲块相比较，垃圾回收可能被频繁地执行。这可能意味着存储系统10的操作速度降低。
依据本发明的一个实施例，在包括多电平单元的存储块中，可以通过将对应于包括多电平单元的存储块的计数值与阈值相比较来确定存储块是否被选择作为牺牲块。在包括单电平单元的存储块中，可以对与包括单电平单元的存储块相对应的计数值应用权重，可以产生比较计数值，且可以通过将比较计数值与阈值相比较来确定是否选择存储块作为牺牲块。对包括单电平单元的存储块的垃圾回收可以不频繁地执行。相应地，可以提供具有提高的速度的存储系统10。
图3是示出依据本发明的一个示例性实施例的存储系统1000的方框图。
参见图3，存储系统1000可以包括多个半导体存储器件1110到11k0以及存储器控制器1200。
第一半导体存储器件1110到第k半导体存储器件11k0中的每个可以具有与参照图1描述的半导体存储器件100相同的结构和操作。
存储器控制器1200可以包括RAM 1210和快闪转移层(FTL)1220。
存储器控制器1200可以通过第一通道CH1到第k通道CHk与第一半导体存储器件1110到第k半导体存储器11k0通信。
FTL 1220可以具有与参照图1描述的FTL 220相同的结构和操作。
FTL 1220可以响应于来自主机的请求以访问半导体存储器件1110到11k0。FTL1220可以更新映射表MPT中的逻辑块地址和物理块地址之间的映射关系。FTL 1220可以将计数表CNT存储在RAM 1210中并管理。此时，计数表CNT可以存储半导体存储器件1110到11k0中的每个包括的存储块的有效页的数目作为计数值。
图4是描述图3的每个半导体存储器件1110到11k0中包括的存储块的图。在图4中，为了解释方便，将假定提供了8个半导体存储器件1110到1180。
参见图4，多个半导体存储器件1110到1180可以划分为第一存储器组MG1和第二存储器组MG2。第一存储器组MG1可以被定义为单电平单元。第二存储器组MG2可以被定义为多电平单元。
第一存储器组MG1可以包括第一半导体存储器件1110到第四半导体存储器件1110。第一存储器组MG1的每个半导体存储器件1110到1140可以包括第一存储块BLK11到第z存储块BLK1z，其中每个存储块可以包括第一物理页PP11到第n物理页PP1n。由于第一存储器组MG1的存储器单元是单电平单元，第一物理页PP11到第n物理页PP1n可以对应于一个逻辑页LP。
第二存储器组MG2可以包括第五半导体存储器件1150到第八半导体存储器件1180。第二存储器组MG2的每个半导体存储器件1150到1180可以包括第一存储块BLK21到第z存储块BLK2z，其中每个存储块可以包括第一物理页PP21到第n物理页PP2n。由于第二存储器组MG2的存储器单元是多电平单元，第一物理页PP21到第n物理页PP2n的每个可以对应于多个逻辑页LP，例如2个逻辑页LP。
本发明的发明构思也可以应用于图3的实施例。当存储系统(1000，参见图3)中包括的每个半导体存储器件包括单电平单元或者多电平单元时，这可意味着存储系统1000中包括的每个存储块包括单电平单元或者多电平单元。例如，图4的存储块BLK12可以包括单电平单元，相应地，存储块BLK12的每个物理页可以对应于一个逻辑页LP。例如，存储块BLK22可以包括多电平单元，相应地，存储块BLK22的每个物理页可以对应于多个逻辑页LP。当执行垃圾回收时，存储系统1000中包括的存储块中的至少一个可以被选择作为牺牲块，且存储系统1000中包括的存储块中的另一个可以被选择作为目标块。
在下文中，为了解释的方便，将参照图1的一个实施例来描述本发明的一个实施例。
图5是示出依据本发明的一个示例性实施例的计数表CNT的表格。图6是示出依据本发明的一个示例性实施例的存储块BLK1到BLKz中的任意一个BLK2中包括的逻辑页的概念图。
参见图5，计数表CNT可以包括第一计数值CNV1到第z计数值CNVz。第一计数值CNV1到第z计数值CNVz中的每个可以对应于第一存储块BLK1到第z存储块BLKz中的每个。
每个计数值可以表示对应的存储块的有效页的数目。参见图6，第二存储块BLK2可以包括多个逻辑页LP1到LP4。在图6中，为了解释的方便，示出了第二存储块BLK2包括第一逻辑页LP1到第四逻辑页LP4的例子。在图6中，阴影区域表示有效页，而非阴影区域表示无效页。第一逻辑页LP1可以对应于有效页，而第二到第四逻辑页LP2到LP4可以对应于无效页。在这种情况下，对应于第二存储块BLK2的计数值CNV2可以被设置为1。
图7是描述依据本发明的一个示例性实施例的控制器200的操作方法的流程图。
参见图1、2和7，在步骤S110中，可以基于每个存储块BLK1到BLKz的有效页而更新计数值(CNV1到CNVz，参见图5)。
作为一个实施例，每当基于任意逻辑块地址来更新数据而产生无效页时，FTL 220可以减小包括无效页的存储块的计数值。作为一个实施例，FTL 220可以基于存储块的逻辑页中包括的数据的标识比特来调整计数值。作为一个实施例，FTL 220可以基于映射表MPT来调整每个存储块的计数值。第一计数值CNV1到第z计数值CNVz可以通过使用各种其他方法来更新。
在步骤S130到S170中，可以执行垃圾回收。
在步骤S130中，可以通过对包括单电平单元的存储块的计数值应用权重来产生比较计数值。比较计数值可以具有比计数表CNT中的对应的计数值更大的值。由于存储块BLKx到BLKz的每个存储器单元可以存储2比特数据，每个存储块BLKx到BLKz中包括的逻辑页的数目可以具有为每个存储块BLK1到BLKx-1中包括的逻辑页的数目的2倍的值。在这种情况下，可以通过将包括单电平单元的存储块的计数值乘以2来确定比较计数值。
本发明的发明构思还可以应用到当第一存储块组BLKG1的存储器单元不是单电平单元时。作为一个实施例，假定p比特数据存储在存储块BLK1到BLKx-1的每个存储器单元中，且q比特数据存储在存储块BLKx到BLKz的每个存储器单元中。这里，q可以是大于p的整数。在这种情况下，对应的存储块的比较计数值可以通过将对应于每个存储块BLK1到BLKx-1的计数值乘以将q除以p所得到的值来确定。
在步骤S140中，可以将包括多电平单元的存储块的计数值和包括单电平单元的存储块的比较计数值与阈值相比较。
在步骤S150中，确定计数值和比较计数值是否小于或等于阈值。当计数值和比较计数值小于或等于阈值时(“是”)，可以执行在步骤S160的操作。当计数值和比较计数值大于阈值时(“否”)，可以执行在步骤S110到S140的操作。
在步骤S160中，可以将与小于或等于阈值的计数值和比较计数值相对应的存储块定义为牺牲块。当包括多电平单元的存储块的计数值小于或等于阈值时，对应的存储块可以被选择作为牺牲块。当包括单电平单元的存储块的比较计数值小于或等于阈值时，对应的存储块可以被选择作为牺牲块。
在步骤S170中，可以将选中的牺牲块中包括的有效页的数据存储在目标块中。存储块BLK1到BLKz中的任意一个可以被选择作为目标块。例如，包括与擦除状态相对应的存储器单元的存储块可以被选择作为目标块。有效页的数据可以被存储在具有与擦除状态相对应的阈值电压的存储器单元中。控制器200可以控制半导体存储器件100来读取有效页的数据，并接收从有效页读取的数据。再者，控制器200可以将读取的数据存储在目标块中。
在这之后，控制器200可以控制半导体存储器件100来执行对牺牲块的擦除操作。半导体存储器件100可以对牺牲块执行擦除操作，从而牺牲块的存储器单元可以具有对应于擦除状态的阈值电压，且牺牲块可以被设置为不存储数据的空白区域。
图8是描述依据本发明的一个示例性实施例的计数值与阈值电压相比较的图。
参见图8，计数表CNT可以包括对应于每个第一存储块BLK1到第z存储块BLKz的第一计数值CNV1到第z计数值CNVz。
可以从第一存储块BLK1到第z存储块BLKz(参见图1)中选择牺牲块。可以通过将包括单电平单元的存储块BLK1到BLKx-1(参见图2)的计数值CNV1到CNVx-1乘以权重来产生比较计数值CMPV1到CMPVx-1。当2比特数据存储在第x存储块BLKx到第z存储块BLKz(参见图2)中的每个存储器单元时，可以通过将存储块BLK1到BLKx-1的每个计数值CNV1到CNVx-1乘以2来确定比较计数值CMPV1到CMPVx-1。作为另一个实施例，当q比特数据存储在第x存储块BLKx到第z存储块BLKz的每个存储器单元中时，可以通过将存储块BLK1到BLKx-1的每个计数值CNV1到CNVx-1乘以q来确定比较计数值CMPV1到CMPVx-1。权重可以确定为通过将存储在第x存储块BLKx到第z存储块BLKz的存储器单元中的数据的比特数除以存储在第一存储块BLK1到第(x-1)存储块BLKx-1的存储器单元中的数据的比特数所得到的值。
在此之后，可以将计数值CV与阈值相比较。关于第一存储块BLK1到第(x-1)存储块BLKx-1，可以将比较计数值CMPV1到CMPVx-1与阈值相比较。关于第x存储块BLKx到第z存储块BLKz，可以将第x计数值CNVx到第z计数值CNVz与阈值相比较。
图9是依据本发明的一个示例性实施例来描述选择至少一个牺牲块VCTB的例子的概念图。在对图9的描述中，为了解释的方便，在选择牺牲块VCTB时，可以仅分析第一、第二、第(x+1)和第(x+2)存储块BLK1、BLK2、BLKx+1和BLKx+2，以及可以将分析延伸到剩下的存储块BLK3到BLKx和BLKx+3到BLKz。在参照图9的描述中，为了方便，将假定一个存储块中包括4个物理页。
参见图9，由于第一存储块BLK1和第二存储块BLK2包括单电平单元，一个物理页可以对应于一个逻辑页。第一存储块BLK1和第二存储块BLK2的每个可以包括4个逻辑页。在图9中，阴影区域表示有效页，而非阴影区域表示无效页。第一存储块BLK1可以包括三个有效页和一个无效页。第二存储块BLK2可以包括一个有效页和三个无效页。
第(x+1)存储块BLKx+1和第(x+2)存储块BLKx+2可以包括多电平单元。当第(x+1)存储块BLKx+1和第(x+2)存储块BLKx+2的每个存储器单元存储2比特数据时，一个物理页可以对应2个逻辑页。第(x+1)存储块BLKx+1和第(x+2)存储块BLKx+2的每个可以包括8个逻辑页。在图9中，第(x+1)存储块BLKx+1可以包括3个有效页和5个无效页。第(x+2)存储块BLKx+2可以包括5个有效页和3个无效页。
假定在应用权重之前，将每个存储块的有效页的数目与设置为4的阈值相比较。具有小于或等于4的有效页数目的第一、第二和第(x+1)存储块BLK1、BLK2和BLKx+1可以被选择作为牺牲块。此时，第二存储块BLK2和第(x+1)存储块BLKx+1可以包括逻辑页总数的一半或更少的有效页，而第一存储块BLK1可以包括逻辑页总数的一半或更多的有效页。然而，第一存储块可以被选择作为牺牲块。这可意味着尽管第一存储块BLK1中包括的相对大量的逻辑页依然是有效的，但第一存储块BLK1仍被选择作为牺牲块。再者，这可意味着可在不提供用于更新与第一存储块BLK1的逻辑页相对应的数据的足够时间的情况下将第一存储块BLK1选择作为牺牲块。再者，这可意味着相比于与第一存储块BLK1的逻辑页相对应的数据被充分地更新之后当第一存储块BLK1被选择作为牺牲块时，垃圾回收被频繁地执行。当包括单电平单元的存储块被用作包括多电平单元的存储块的缓冲区域时，与第一存储块BLK1的逻辑页相对应的数据被更新的可能性增加。相应地，当在不应用权重的情况下将第一存储块BLK1的有效页的数目与阈值相比较时，垃圾回收可被执行得更频繁。
依据本发明的一个实施例，在选择牺牲块时，可以将权重应用到包括用于存储小比特数的数据的存储器单元的存储块的计数值。与第一存储块BLK1和第二存储块BLK2的每个相对应的有效页的数目可以乘以2。在应用权重之后，第一存储块BLK1可以包括6个有效页。第二存储块BLK2可以包括2个有效页。也就是，第一存储块BLK1和第二存储块BLK2的比较计数值(CMPV1和CMPV2，参见图8)可以分别为6和2。
关于第一存储块BLK1和第二存储块BLK2，可以将比较计数值CMPV1和CMPV2与阈值相比较，而关于第(x+1)存储块BLKx+1和第(x+2)存储块BLKx+2，可以将计数值(CNVx+1和CNVx+2，参见图8)与阈值相比较。具有小于或等于阈值的计数值的第二存储块BLK2和第(x+1)存储块BLKx+1可以被选择作为牺牲块VCTB。由于第一比较计数值CMPV1大于阈值，第一存储块BLK1可不被选择作为牺牲块。
依据本发明的一个实施例，可以将权重应用到包括单电平单元的存储块的计数值，可以产生比较计数值，以及可以将比较计数值与阈值相比较。可以在不应用权重的情况下将包括多电平单元的存储块的计数值与阈值相比较。相应地，无论每个存储块是包括单电平单元还是多电平单元，可以响应于在每个存储块的逻辑页中的有效页所占的比例来选择牺牲块。再者，垃圾回收可以有效地执行。
图10是示出依据本发明的一个示例性实施例的存储系统2000的方框图。
参见图10，存储系统2000可以包括半导体存储器件2100和控制器2200。
半导体存储器件2100可以具有与参照图1描述的半导体存储器件100相同的结构和操作。在下文中，将省略重复的描述。
控制器2200可以连接到主机和半导体存储器件2100。控制器2200可以包括RAM2210、处理单元2220、主机接口单元2230、存储器接口单元2240和错误校正单元2250。
RAM 2210可以充当处理单元2220的操作存储器、半导体存储器件2100和主机之间的高速缓冲存储器、半导体存储器件2100和主机之间的缓冲存储器中的至少一种。处理单元2220可以控制控制器2200的各种操作。处理单元2220和RAM 2210可以具有与参照图1描述的FTL 220相同的结构和操作。例如，用于FTL 220的编程代码可以存储在半导体存储器件2100中，编程代码可以加载到RAM 2210上，且处理单元2220可以通过执行加载到RAM 2210上的编程代码来执行FTL 220的操作。例如，处理单元2220可以通过驱动固件来执行FTL 220的操作。
主机接口单元2230可以包括用于执行主机和控制器2200之间的数据交换的协议。作为一个实施例，控制器2200可以通过各种协议中的至少一个来与主机通信，所述各种协议诸如通用串行总线(USB)协议、多媒体卡(MMC)协议、外部设备互联(PCI)协议、PCI-快速(PCI-E)协议、高级技术附件(ATA)协议、串行ATA(SATA)协议、并行ATA(PATA)协议、小型计算机系统接口(SCSI)协议、增强型小硬盘接口(ESDI)协议、集成驱动电子设备(IDE)协议、私有协议等。
存储器接口单元2240可以与半导体存储器件2100接口。例如，存储器接口单元2240可以是NAND(与非)接口单元或者NOR(或非)接口单元。
错误校正单元2250可以使用错误校正代码(ECC)来检测并校正从半导体存储器2100接收到的数据的错误。
控制器2200和半导体存储器件2100可以集成到单个半导体器件中。作为一个实施例，控制器2200和半导体存储器件2100可以通过集成在单个半导体器件中来构成存储卡。例如，控制器2200和半导体存储器件2100可以构成存储卡，诸如个人计算机存储卡国际协会(PCMCIA)、紧凑型闪存(CF)卡、智能媒体(SM)卡(SMC)、记忆棒、多媒体卡(MMC)、小尺寸MMC(RS-MMC)、微MMC、安全数字(SD)卡、迷你-SD、SDHC、通用闪存(UFS)器件等。
控制器2200和半导体存储器2100可以通过集成在单个半导体器件中来构成固态驱动(SSD)。SSD可以包括配置用来将数据存储在半导体存储器中的存储设备。当存储系统2000充当SSD时，连接到存储系统2000的主机的操作速度可以显著提升。
作为另一个示例性实施例，存储系统2000可以被提供作为电子器件的各种组件中的一种，所述电子设备诸如计算机、超便携个人计算机(UMPC)、工作站、上网本、个人数字助理(PDA)、手提电脑、网络平板、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、移动型游戏机、导航设备、黑匣子、数字照相机、三维电视、数字录音机、数字音频播放器、数字图像记录仪、数字图片播放器、数字录像机、数字影像播放器、用于无线发射和接收信息的设备，可以被提供作为构成家庭网络的各种电子设备中的一种、构成电脑网络的各种电子设备中的一种、构成远程信息处理网络的各种电子设备中的一种、射频识别(RFID)设备、或者构成计算系统的各种构件中的一种。
作为一个示例性实施例，半导体存储器件2100或者存储系统2000可以被封装在各种类型的封装体中。例如，半导体存储器件2100或者存储系统2000可以如下方式封装或者安装：诸如封装层叠(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引脚芯片载体(PLCC)、塑料双列直插式封装(PDIP)、华夫包式管芯(DWP)、晶片形式管芯(DWF)、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料度量四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形集成电路(SOIC)、收缩型小外形封装(SSOP)、薄型小外形封装(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)、晶圆级处理层叠封装(WSP)等。
依据本发明的一个实施例，无论每个存储块是包括单电平单元还是多电平单元，可以基于在每个存储块的逻辑页中有效页所占的比例来选择牺牲块。相应地，垃圾回收可以有效地执行。
依据本发明的一个实施例，存储系统的操作速度可以增加。
已经参照示例性实施例详尽地描述了本发明的技术主旨，但是需要说明的是实施例仅仅是用来描述的，而并不意在限制本发明的范围。因此，本领域普通技术人员将理解，在不脱离所附权利要求中限定的本发明的主旨和范围的情况下，可以在形式和细节上做出各种改变。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种操作包括多个存储块的半导体存储器件的方法，所述方法包括：
将包括单电平单元的第一存储块的有效页的数目确定为第一计数值；
将包括多电平单元的第二存储块的有效页的数目确定为第二计数值；
将权重应用于所述第一计数值以产生比所述第一计数值更大的比较计数值；以及
通过将所述比较计数值和所述第二计数值与阈值相比较来将所述第一存储块和所述第二存储块中的至少一个定义为牺牲块。
技术方案2.根据技术方案1所述的方法，其中，当所述第二存储块的每个存储器单元中存储2比特数据时，通过将所述第一计数值乘以2得到所述比较计数值。
技术方案3.根据技术方案1所述的方法，其中，当所述第二存储块的每个存储器单元中存储n比特数据时，通过将所述第一计数值乘以n得到所述比较计数值，其中n是大于2的整数。
技术方案4.根据技术方案1所述的方法，其中，当所述比较计数值小于或等于所述阈值时，所述第一存储块为所述牺牲块。
技术方案5.根据技术方案1所述的方法，其中，当所述第二计数值小于或等于所述阈值时，所述第二存储块为所述牺牲块。
技术方案6.根据技术方案1所述的方法，还包括：
将所述牺牲块的有效页的数据存储在所述多个存储块中的第三存储块中。
技术方案7.根据技术方案6所述的方法，还包括：
擦除所述牺牲块的所述有效页的数据。
技术方案8.一种存储系统，包括：
至少一个半导体存储器件，其包括：包括单电平单元的第一存储块以及包括多电平单元的第二存储块；以及
控制器，适用于：将所述第一存储块的有效页的数目确定为第一计数值以及将所述第二存储块的有效页的数目确定为第二计数值，通过对所述第一计数值应用权重来产生比所述第一计数值更大的比较计数值，以及通过将所述比较计数值和所述第二计数值与阈值相比较来将所述第一存储块和所述第二存储块中的至少一个定义为牺牲块。
技术方案9.根据技术方案8所述的存储系统，其中，当所述第二存储块的每个存储器单元中存储2比特数据时，所述控制器通过将所述第一计数值乘以2来产生所述比较计数值。
技术方案10.根据技术方案8所述的存储系统，其中，当所述第二存储块的每个存储器单元中存储n比特数据时，所述控制器通过将所述第一计数值乘以n来产生所述比较计数值。
技术方案11.根据技术方案8所述的存储系统，其中，当所述比较计数值小于或低于所述阈值时，所述控制器将所述第一存储块定义为牺牲块。
技术方案12.根据技术方案8所述的存储系统，其中，当所述第二计数值小于或等于所述阈值时，所述控制器将所述第二存储块定义为所述牺牲块。
技术方案13.根据技术方案8所述的存储系统，其中，所述半导体存储器件还包括：
第三存储块，所述控制器在其中存储所述牺牲块的有效页的数据。
技术方案14.根据技术方案8所述的存储系统，其中，所述控制器包括：
处理单元；以及
随机存取存储器，
其中，所述处理单元将包括与所述第一存储块和所述第二存储块的有效页相对应的物理块地址和逻辑块地址之间的映射关系的映射表存储在所述随机存取存储器中。
技术方案15.根据技术方案14所述的存储系统，其中，所述处理单元将所述第一计数值和所述第二计数值存储在所述随机存取存储器中，并在所述第一存储块和所述第二存储块的每个有效页无效时调整所述第一计数值和所述第二计数值。
技术方案16.根据技术方案15所述的存储系统，其中，当所述第一存储块和所述第二存储块的每个有效页无效时，所述处理单元减少所述第一计数值和所述第二计数值。
技术方案17.一种存储系统，包括：
至少一个半导体存储器件，其包括：包括存储n比特数据的每个存储器单元的第一存储块和包括存储m比特数据的每个存储器单元的第二存储块，其中n是整数，且m是大于n的整数；以及
控制器，适用于：将所述第一存储块的有效页的数目确定为第一计数值以及将所述第二存储块的有效页的数目确定为第二计数值，通过将权重应用到所述第一计数值来产生比所述第一计数值更大的比较计数值，以及通过将所述比较计数值和所述第二计数值与阈值相比较来将所述第一存储块和第二存储块中的至少一个定义为牺牲块。
技术方案18.根据技术方案17所述的存储系统，其中，所述权重是通过将所述m除以所述n得到的值。
技术方案19.根据技术方案17所述的存储系统，其中，当所述比较计数值小于或等于所述阈值时，所述控制器将所述第一存储块定义为所述牺牲块，而当所述第二计数值小于或等于所述阈值时，所述控制器将所述第二存储块定义为所述牺牲块。
技术方案20.根据技术方案17所述的存储系统，其中，所述控制器包括：
随机存取存储器，适用于包括映射表和计数表，所述映射表存储与所述第一存储块和所述第二存储块的有效页相对应的物理块地址和逻辑块地址之间的映射关系的映射表，所述计数表存储所述第一计数值和所述第二计数值；以及
处理单元，适用于更新所述映射关系，并当所述第一存储块和所述第二存储块的每个有效页无效时减少所述第一计数值和所述第二计数值。

Claims (10)

1.一种操作包括多个存储块的半导体存储器件的方法，所述方法包括：
将包括单电平单元的第一存储块的有效页的数目确定为第一计数值；
将包括多电平单元的第二存储块的有效页的数目确定为第二计数值；
将权重应用于所述第一计数值以产生比所述第一计数值更大的比较计数值；以及
通过将所述比较计数值和所述第二计数值与阈值相比较来将所述第一存储块和所述第二存储块中的至少一个定义为牺牲块。
2.根据权利要求1所述的方法，其中，当所述第二存储块的每个存储器单元中存储2比特数据时，通过将所述第一计数值乘以2得到所述比较计数值。
3.根据权利要求1所述的方法，其中，当所述第二存储块的每个存储器单元中存储n比特数据时，通过将所述第一计数值乘以n得到所述比较计数值，其中n是大于2的整数。
4.根据权利要求1所述的方法，其中，当所述比较计数值小于或等于所述阈值时，所述第一存储块为所述牺牲块。
5.根据权利要求1所述的方法，其中，当所述第二计数值小于或等于所述阈值时，所述第二存储块为所述牺牲块。
6.根据权利要求1所述的方法，还包括：
将所述牺牲块的有效页的数据存储在所述多个存储块中的第三存储块中。
7.根据权利要求6所述的方法，还包括：
擦除所述牺牲块的所述有效页的数据。
8.一种存储系统，包括：
至少一个半导体存储器件，其包括：包括单电平单元的第一存储块以及包括多电平单元的第二存储块；以及
控制器，适用于：将所述第一存储块的有效页的数目确定为第一计数值以及将所述第二存储块的有效页的数目确定为第二计数值，通过对所述第一计数值应用权重来产生比所述第一计数值更大的比较计数值，以及通过将所述比较计数值和所述第二计数值与阈值相比较来将所述第一存储块和所述第二存储块中的至少一个定义为牺牲块。
9.根据权利要求8所述的存储系统，其中，当所述第二存储块的每个存储器单元中存储2比特数据时，所述控制器通过将所述第一计数值乘以2来产生所述比较计数值。
10.一种存储系统，包括：
至少一个半导体存储器件，其包括：包括存储n比特数据的每个存储器单元的第一存储块和包括存储m比特数据的每个存储器单元的第二存储块，其中n是整数，且m是大于n的整数；以及
控制器，适用于：将所述第一存储块的有效页的数目确定为第一计数值以及将所述第二存储块的有效页的数目确定为第二计数值，通过将权重应用到所述第一计数值来产生比所述第一计数值更大的比较计数值，以及通过将所述比较计数值和所述第二计数值与阈值相比较来将所述第一存储块和第二存储块中的至少一个定义为牺牲块。
CN201510299782.8A 2014-12-04 2015-06-03 包括半导体存储器件的存储系统及其操作方法 Pending CN106201908A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0173320 2014-12-04
KR1020140173320A KR20160068108A (ko) 2014-12-04 2014-12-04 반도체 메모리 장치를 포함하는 메모리 시스템 및 그것의 관리 방법

Publications (1)

Publication Number Publication Date
CN106201908A true CN106201908A (zh) 2016-12-07

Family

ID=56094890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510299782.8A Pending CN106201908A (zh) 2014-12-04 2015-06-03 包括半导体存储器件的存储系统及其操作方法

Country Status (3)

Country Link
US (1) US20160163381A1 (zh)
KR (1) KR20160068108A (zh)
CN (1) CN106201908A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108415664A (zh) * 2017-02-09 2018-08-17 爱思开海力士有限公司 数据存储装置及其操作方法
CN108415663A (zh) * 2017-02-09 2018-08-17 爱思开海力士有限公司 数据存储装置的操作方法
CN112084119A (zh) * 2019-06-12 2020-12-15 爱思开海力士有限公司 存储装置、主机装置以及操作存储装置和主机装置的方法
CN116225332A (zh) * 2023-03-03 2023-06-06 杭州菲数科技有限公司 存储管理方法、存储装置及嵌入式芯片

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190044798A (ko) * 2017-10-23 2019-05-02 에스케이하이닉스 주식회사 컨트롤러 및 컨트롤러의 동작방법
KR102107604B1 (ko) * 2018-03-26 2020-05-07 성균관대학교 산학협력단 비휘발성 메모리 장치, 및 비휘발성 메모리의 데이터 관리 방법
KR102093130B1 (ko) 2018-06-11 2020-04-23 주식회사 티맥스에이앤씨 컨테이너 기반 클라우드 서버를 위한 통합관리 시스템
KR102679967B1 (ko) * 2018-09-12 2024-07-02 에스케이하이닉스 주식회사 메모리 시스템에서의 유효 데이터 관리 방법 및 장치
KR102593541B1 (ko) * 2018-11-29 2023-10-25 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
KR102795556B1 (ko) 2018-12-14 2025-04-15 에스케이하이닉스 주식회사 컨트롤러 및 그 동작 방법
KR20200013028A (ko) 2020-01-29 2020-02-05 주식회사 티맥스에이앤씨 컨테이너 기반 클라우드 서버를 위한 통합관리 시스템
KR20210127026A (ko) * 2020-04-13 2021-10-21 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR102187384B1 (ko) 2020-07-31 2020-12-07 나무기술 주식회사 클라우드 인프라 기반의 컨테이너 가상os 통합 표준화 시스템
US11237958B1 (en) * 2021-01-11 2022-02-01 Oracle International Corporation Low overhead cardinality estimation for incoming references in regional garbage collection
US11404133B1 (en) * 2021-03-09 2022-08-02 Micron Technology, Inc. Valid translation unit count-based memory management
KR102322312B1 (ko) 2021-05-24 2021-11-05 나무기술 주식회사 쿠버네티스 RBAC(Role Based Access Control)를 이용한 컨테이너 보안 관리 시스템
US12190112B2 (en) 2022-01-24 2025-01-07 Oracle International Corporation Cooperative garbage collection barrier elision
KR20240142162A (ko) * 2023-03-21 2024-09-30 삼성전자주식회사 메모리 시스템의 동작 방법 및 이를 수행하는 메모리 시스템
US12511233B2 (en) * 2023-03-30 2025-12-30 Micron Technology, Inc. Folding data using valid translational unit values
US12197324B1 (en) 2023-08-01 2025-01-14 Oracle International Corporation Thread-local garbage collection
US12487924B2 (en) 2024-01-02 2025-12-02 Oracle International Corporation Concurrent lazy reference counting in an old garbage collection generation
US12306750B1 (en) 2024-02-22 2025-05-20 Oracle International Corporation Selecting garbage collection processes
US12399820B1 (en) 2024-02-22 2025-08-26 Oracle International Corporation Selecting garbage collection processes

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5907739B2 (ja) * 2012-01-26 2016-04-26 株式会社日立製作所 不揮発性記憶装置
US8949689B2 (en) * 2012-06-11 2015-02-03 SMART Storage Systems, Inc. Storage control system with data management mechanism and method of operation thereof
KR102147359B1 (ko) * 2012-06-29 2020-08-24 삼성전자 주식회사 비휘발성 메모리 장치의 관리 방법 및 비휘발성 메모리 장치
US9645924B2 (en) * 2013-12-16 2017-05-09 International Business Machines Corporation Garbage collection scaling

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108415664A (zh) * 2017-02-09 2018-08-17 爱思开海力士有限公司 数据存储装置及其操作方法
CN108415663A (zh) * 2017-02-09 2018-08-17 爱思开海力士有限公司 数据存储装置的操作方法
CN108415664B (zh) * 2017-02-09 2021-03-02 爱思开海力士有限公司 数据存储装置及其操作方法
CN112084119A (zh) * 2019-06-12 2020-12-15 爱思开海力士有限公司 存储装置、主机装置以及操作存储装置和主机装置的方法
CN116225332A (zh) * 2023-03-03 2023-06-06 杭州菲数科技有限公司 存储管理方法、存储装置及嵌入式芯片
CN116225332B (zh) * 2023-03-03 2025-12-30 杭州菲数科技有限公司 存储管理方法、存储装置及嵌入式芯片

Also Published As

Publication number Publication date
KR20160068108A (ko) 2016-06-15
US20160163381A1 (en) 2016-06-09

Similar Documents

Publication Publication Date Title
CN106201908A (zh) 包括半导体存储器件的存储系统及其操作方法
CN106201901B (zh) 包括映射表的控制器、包括半导体存储器件的存储系统及其操作方法
CN110046506B (zh) 存储设备和包括存储设备的存储系统及使用其进行操作的方法
US9761287B2 (en) Semiconductor memory device, memory system including the same and operating method thereof
US10296452B2 (en) Data separation by delaying hot block garbage collection
CN107229577B (zh) 存储系统及其操作方法
CN106372004B (zh) 用于ssd控制器的可编程协议独立bar存储器
CN106095699B (zh) 用于快闪存储器的可扩展spor算法
US10403369B2 (en) Memory system with file level secure erase and operating method thereof
US10552073B2 (en) Storage system including non-volatile memory device
US10061695B2 (en) Memory system and operating method thereof
TWI686811B (zh) 包括複數個記憶體區域的記憶體系統和操作該記憶體系統的方法
CN106128505B (zh) 包括半导体存储器件的存储系统以及其编程方法
CN107544925B (zh) 存储器系统及加速引导时间的方法
KR102571629B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
CN110310691B (zh) 存储器系统中的工作负载预测及其方法
KR20200137244A (ko) 메모리 시스템 및 그것의 동작방법
CN106293505A (zh) 存储系统和操作其的方法
KR102389542B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US10055168B2 (en) Delaying hot block garbage collection with adaptation
KR102496678B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
US9465747B2 (en) Controller for controlling non-volatile memory and semiconductor device including the same
US20250299768A1 (en) Data storage device and operation method thereof
US20250094084A1 (en) Storage device and operating method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161207

WD01 Invention patent application deemed withdrawn after publication