CN106200160A - 阵列基板、显示面板及显示装置 - Google Patents

Abstract

本发明提供了一种阵列基板、显示面板及显示装置，该阵列基板包括显示区和驱动电路区，驱动电路区包括多个驱动电路焊盘及多个薄膜晶体管，薄膜晶体管包括：包括源极和漏极，漏极包括间隔且平行排布的多个第一梳齿电极和连接多个第一梳齿电极的第一梳柄电极；源极包括间隔且平行排布的多个第二梳齿电极和连接多个第二梳齿电极的第二梳柄电极；漏极和源极呈插指结构排布；漏极还包括漏极连接引线，漏极连接引线的第一端与第一梳柄电极连接，漏极连接引线的第二端与驱动电路焊盘连接。本发明将GOA产品驱动电路区的漏极受光学邻近效应影响较大的线路优化排布，规避曝光过程中光学邻近效应影响，改善驱动电路区的线路短接不良。

Description

阵列基板、显示面板及显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板、显示面板及显示装置。

背景技术

随着TFT-LCD(thin film transistor-liquid crystal display，薄膜晶体管液晶显示器)制造技术的发展，各种新技术快速应用发展。GOA(即Gate driver On Array或(Gate On Array)技术是TFT-LCD中的一种设计，其将LCD面板的栅极驱动电路集成在基板上，从而提高了LCD面板的集成度，减少了栅极驱动IC的使用率，由此得到广泛运用。

随着TFT技术的发展，光刻线条的线间距越来越窄，光学邻近效应的影响越来越大。光学邻近效应指在相同的曝光能量下，相同设计线宽经曝光后，因光学成像过程中衍射造成的线的邻近畸变，曝光后密集线条区线宽值较孤立线条区要大。

如图1所示为目前的GOA产品的驱动电路区的布线示意图。目前的GOA产品的驱动电路区包括多个驱动电路焊盘10以及与多个驱动电路焊盘10对应的多个薄膜晶体管，每一所述薄膜晶体管包括漏极20和源极30，漏极20和源极30均为梳状电极结构，漏极20和源极30呈插指结构排布，漏极20通过漏极连接引线21与驱动电路焊盘10连接。

在目前的GOA产品中，漏极连接引线21在源漏极沟道(SD Channel)的中间部位，此种这种设计使得SD Channel中间部位的图案线条较密集，曝光时受光学邻近效应的影响，如图2所示，会造成漏极连接引线21所在位置处漏极20的电极线条畸变，与源极30之间产生不良(线路短接)概率较大，产品良率(管控Margin)较低。

目前的GOA产品信号传输区线路短接主要通过阵列基板检测工序(Final ArrayTest)检出，无法维修，一旦出现，对产品良率造成极大影响，GOA产品信号传输区线路短接将导致电路信号无法正常加载，进而影响TFT电学特性，进而影响液晶旋转。

发明内容

本发明的目的在于提供一种阵列基板、显示面板及显示装置，将GOA产品驱动电路区的漏极受光学邻近效应影响较大的线路优化排布，规避曝光过程中光学邻近效应影响，改善驱动电路区的线路短接不良。

本发明所提供的技术方案如下：

一种阵列基板，包括显示区和驱动电路区，所述驱动电路区包括多个驱动电路焊盘以及与多个驱动电路焊盘对应的多个薄膜晶体管，每一所述薄膜晶体管包括：包括源极和漏极，所述漏极为梳状电极结构，包括间隔且平行排布的多个第一梳齿电极和连接多个所述第一梳齿电极的第一梳柄电极；所述源极为梳状电极结构，包括间隔且平行排布的多个第二梳齿电极和连接多个所述第二梳齿电极的第二梳柄电极；所述漏极和所述源极呈插指结构排布；所述漏极还包括漏极连接引线，所述漏极连接引线的第一端与所述第一梳柄电极连接，所述漏极连接引线的第二端与所述驱动电路焊盘连接。

进一步的，所述驱动电路焊盘包括源漏极驱动电路焊盘，所述漏极连接引线的第二端与所述源漏极驱动电路焊盘连接。

进一步的，所述漏极连接引线包括顺次相连的第一引线，第二引线和第三引线，

所述第一引线与所述第一梳柄电极在同一直线上，且所述第一引线的第一端为所述漏极连接引线的第一端；

所述第二引线与所述第一梳齿电极平行，且所述第二引线的第一端与所述第一引线的第二端相连接；

所述第三引线的第一端与所述第二引线的第二端相连，第三引线的第二端为所述漏极连接引线的第二端。

进一步的，所述第三引线与所述第一梳柄电极平行。

进一步的，所述漏极连接引线与所述第一梳齿电极和所述第一梳柄电极位于同层且材料相同。

进一步的，所述薄膜晶体管还包括栅极，所述驱动电路焊盘包括栅极驱动电路焊盘，所述栅极与所述栅极驱动电路焊盘连接。

一种显示面板，包括如上所述的阵列基板。

一种显示装置，包括如上所述的显示面板。

本发明所带来的有益效果如下：

上述方案，通过对GOA产品驱动电路区的薄膜晶体管的漏极线路优化排布，将用于连接漏极与驱动电路焊盘的漏极连接引线连接在漏极的第一梳柄电极上，也就是说，将漏极连接引线避让开源漏极沟道的中间部位，从而可以避免因源漏极沟道的中间部位设计图案线条较密集引起的曝光过程中光学邻近效应的影响，改善GOA产品的驱动电路区的线路短接不良，增大产品生产过程中的管控Margin。

附图说明

图1表示现有技术中GOA产品的驱动电路区的布线示意图；

图2表示现有技术中GOA产品的驱动电路区的曝光过程中光学邻近效应影响产生线路短接不良的示意图；

图3表示本发明实施例中提供的阵列基板的驱动电路区的布线示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。

针对现有技术中GOA产品的驱动电路区薄膜晶体管的漏极用于与驱动电路焊盘连接的漏极连接线从源漏极沟道的中间部位引出，会由于曝光过程中的光学效应影响，而在源极与漏极之间产生线路短接不良的技术问题，本发明提供了一种阵列基板，将驱动电路区薄膜晶体管的漏极中受光学邻近效应影响较大的线路优化排布，规避曝光过程中光学邻近效应影响，改善驱动电路区的线路短接不良。

本发明提供了一种阵列基板，包括显示区和驱动电路区，如图3所示，所述驱动电路区包括多个驱动电路焊盘100以及与多个驱动电路焊盘100对应的多个薄膜晶体管，每一所述薄膜晶体管包括源极和漏极，所述漏极为梳状电极结构，包括间隔且平行排布的多个第一梳齿电极2011和连接多个所述第一梳齿电极2011的第一梳柄电极2012；所述源极为梳状电极结构，包括间隔且平行排布的多个第二梳齿电极2022和连接多个所述第二梳齿电极2022的第二梳柄电极2021；所述漏极和所述源极呈插指结构排布；所述漏极还包括漏极连接引线，所述漏极连接引线的第一端与所述第一梳柄电极2012连接，所述漏极连接引线的第二端与所述驱动电路焊盘连接。

上述方案，通过对GOA产品驱动电路区的薄膜晶体管的漏极线路优化排布，将用于连接漏极与驱动电路焊盘的漏极连接引线连接在漏极的第一梳柄电极2012上，也就是说，可以使得漏极连接引线的引出位置从源漏极沟道的中间部位改为源漏极沟道的底部位置，而避让开源漏极沟道中间部位的图案线条密集排布的区域，从而可以避免因源漏极沟道的中间部位设计图案线条较密集引起的曝光过程中光学邻近效应的影响，改善GOA产品的驱动电路区的线路短接不良，增大产品生产过程中的管控Margin。

需要说明的是，如图3所示，所述漏极为梳状电极结构，相邻两个第一梳齿电极2011之间有缝隙，第一梳柄电极2012将第一梳齿电极2011进行连接，所述源极为梳状电极结构，相邻两个第二梳齿电极2022之间有缝隙，第二梳柄电极将第二梳齿电极2022进行连接，将源极和漏极的梳状电极结构相对排列，且漏极的相邻两个条状的第一梳齿电极2011之间的缝隙由源极的一个条状的第二梳齿电极2022相对应，使得源极和漏极两个梳状电极的排布结构相互之间没有重叠，例如图3所示的结构排布方式即为插指结构排布。

此外，在本发明所提供的实施例中，所述驱动电路焊盘包括源漏极驱动电路焊盘(SD PAD)101，所述漏极连接引线2013的第二端与所述源漏极驱动电路焊盘101连接，所述薄膜晶体管还包括栅极203，所述驱动电路焊盘还包括栅极驱动电路焊盘(GATE PAD)102，所述栅极203与所述栅极驱动电路焊盘102连接。

在本发明所提供的实施例中，优选的，所述漏极连接引线2013包括顺次相连的第一引线2013a，第二引线2013b和第三引线2013c，

所述第一引线2013a与所述第一梳柄电极2012在同一直线上，且所述第一引线2013a的第一端为所述漏极连接引线2013的第一端；

所述第二引线2013b与所述第一梳齿电极2011平行，且所述第二引线2013b的第一端与所述第一引线2013a的第二端相连接；

所述第三引线2013c的第一端与所述第二引线2013b的第二端相连，第三引线2013c的第二端为所述漏极连接引线2013的第二端。

采用上述方案，为了将所述漏极连接引线2013从源漏极沟道的底部位置引出，而和源漏极沟道的中间部位正对的所述源漏极驱动电路焊盘101连接，而将所述漏极连接引线2013设计为三段引线，即，第一引线2013a、第二引线2013b和第三引线2013c。

应当理解的是，在本发明的其他实施例中，所述漏极连接引线2013的图案并不仅局限于此。

此外，在本发明所提供的实施例中，优选的，如图3所示，所述第一引线2013a在与所述漏极的第一梳齿电极2011的延伸方向垂直的方向上至少延伸预设长度。采用上述方案，可以保证漏极连接引线2013的其他引线距离源漏极沟道的中间部位图案密集排布的位置具有足够距离，以避免了其他引线对源漏极沟道的中间部位图案密集排布的位置产生影响。

此外，在本发明所提供的实施例中，优选的，如图3所示，所述第二引线2013b与所述第一梳齿电极2011平行，所述第三引线2013c与所述第一梳柄电极2012平行，上述方案提供了一种漏极连接引线2013的优选图案，应当理解的是，在实际应用中，所述漏极连接引线2013的具体图案可以不进行局限。

此外，所述漏极连接引线2013与所述第一梳齿电极2011和所述第一梳柄电极2012位于同层且材料相同。也就是说，所述漏极连接引线2013是与所述漏极的第一梳齿电极2011和所述第一梳柄电极2012通过同一次构图工艺形成。

此外，本发明实施例中还提供了一种显示面板，包括本发明实施例中所述的阵列基板。

此外，本发明实施例中还提供了一种显示装置，包括本发明实施例中所述所述的显示面板。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。

Claims (8)

1.一种阵列基板，包括显示区和驱动电路区，所述驱动电路区包括多个驱动电路焊盘以及与多个驱动电路焊盘对应的多个薄膜晶体管，每一所述薄膜晶体管包括：包括源极和漏极，所述漏极为梳状电极结构，包括间隔且平行排布的多个第一梳齿电极和连接多个所述第一梳齿电极的第一梳柄电极；所述源极为梳状电极结构，包括间隔且平行排布的多个第二梳齿电极和连接多个所述第二梳齿电极的第二梳柄电极；所述漏极和所述源极呈插指结构排布；所述漏极还包括漏极连接引线，其特征在于，所述漏极连接引线的第一端与所述第一梳柄电极连接，所述漏极连接引线的第二端与所述驱动电路焊盘连接。

2.根据权利要求1所述的阵列基板，其特征在于，

所述驱动电路焊盘包括源漏极驱动电路焊盘，所述漏极连接引线的第二端与所述源漏极驱动电路焊盘连接。

3.根据权利要求2所述的阵列基板，其特征在于，

所述漏极连接引线包括顺次相连的第一引线，第二引线和第三引线，

所述第一引线与所述第一梳柄电极在同一直线上，且所述第一引线的第一端为所述漏极连接引线的第一端；

所述第二引线与所述第一梳齿电极平行，且所述第二引线的第一端与所述第一引线的第二端相连接；

所述第三引线的第一端与所述第二引线的第二端相连，第三引线的第二端为所述漏极连接引线的第二端。

4.根据权利要求3所述的阵列基板，其特征在于，

所述第三引线与所述第一梳柄电极平行。

5.根据权利要求4所述的阵列基板，其特征在于，

所述漏极连接引线与所述第一梳齿电极和所述第一梳柄电极位于同层且材料相同。

6.根据权利要求1所述的阵列基板，其特征在于，

所述薄膜晶体管还包括栅极，所述驱动电路焊盘包括栅极驱动电路焊盘，所述栅极与所述栅极驱动电路焊盘连接。

7.一种显示面板，其特征在于，包括如权利要求1至6任一项所述的阵列基板。

8.一种显示装置，其特征在于，包括如权利要求7所述的显示面板。