[go: up one dir, main page]

CN106169452A - 半导体封装组件及其制造方法 - Google Patents

半导体封装组件及其制造方法 Download PDF

Info

Publication number
CN106169452A
CN106169452A CN201610289142.3A CN201610289142A CN106169452A CN 106169452 A CN106169452 A CN 106169452A CN 201610289142 A CN201610289142 A CN 201610289142A CN 106169452 A CN106169452 A CN 106169452A
Authority
CN
China
Prior art keywords
semiconductor
semiconductor packages
semiconductor wafer
redistribution layer
layer structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610289142.3A
Other languages
English (en)
Inventor
林子闳
萧景文
彭逸轩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN106169452A publication Critical patent/CN106169452A/zh
Pending legal-status Critical Current

Links

Classifications

    • H10P54/00—
    • H10P72/74—
    • H10W20/42—
    • H10W20/43—
    • H10W70/09—
    • H10W70/611—
    • H10W70/614—
    • H10W72/00—
    • H10W74/014—
    • H10W74/016—
    • H10W74/019—
    • H10W74/111—
    • H10W74/141—
    • H10W90/00—
    • H10W90/401—
    • H10P72/743—
    • H10W70/05—
    • H10W70/60—
    • H10W70/65—
    • H10W70/655—
    • H10W72/0198—
    • H10W72/07207—
    • H10W72/07337—
    • H10W72/20—
    • H10W72/241—
    • H10W72/244—
    • H10W72/252—
    • H10W72/823—
    • H10W72/874—
    • H10W72/922—
    • H10W72/9413—
    • H10W72/9415—
    • H10W72/952—
    • H10W74/142—
    • H10W90/20—
    • H10W90/701—
    • H10W90/722—
    • H10W90/732—
    • H10W99/00—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Geometry (AREA)

Abstract

本发明提供一种半导体封装组件及半导体封装组件的制造方法。半导体封装组件包含第一半导体封装，第一半导体封装包含第一半导体晶片，第一重布层结构与第一半导体晶片耦接。半导体封装组件也包含第二半导体封装与第一半导体封装接合，第二半导体封装包含第二半导体晶片，第二半导体晶片的主动面朝向第一半导体晶片的主动面。第二重布层结构与第二半导体晶片耦接，第一重布层结构位于第一半导体晶片与第二重布层结构之间。本发明有利于改善设计的弹性。

Description

半导体封装组件及其制造方法
【技术领域】
本发明有关于半导体封装组件(semiconductor package assembly)，特别有关于三维(three-dimension,3D)半导体封装组件及其制造方法。
【背景技术】
为达到电子产品的小型化与多功能性的要求，半导体产业经历了连续且快速地成长。已将集成密度(integration density)提高，使得更多晶片(die)或晶粒(chip)可整合于半导体封装内，如二维(2D)半导体封装。然而，二维半导体封装有物理限制，例如当多于两个具有各种功能的晶片放入二维半导体装置中，会变得难以发展必要的更复杂的设计及布局。
虽然已发展出且广泛使用三维(3D)集成电路及堆叠晶片，然而整合于传统的三维半导体封装内的晶片被限制为相同尺寸。再者，三维半导体封装技术也遭遇各种可能导致制造良率下降的问题。
因此，需要发展可以减缓或消除上述问题的半导体封装组件及其制造方法。
【发明内容】
本发明的一些实施例的半导体封装组件包含第一半导体封装。第一半导体封装包含第一半导体晶片，第一重布层结构与第一半导体晶片耦接。半导体封装组件也包含第二半导体封装与第一半导体封装接合。第二半导体封装包含第二半导体晶片，第二半导体晶片的主动面朝向第一半导体晶片的主动面，第二重布层结构与第二半导体晶片耦接，第一重布层结构位于第一半导体晶片与第二重布层结构之间。
本发明的另一些实施例的半导体封装组件包含第一封装。第一封装包含第一元件，第一重布层结构与第一元件耦接。半导体封装组件也包含第二封装与第一封装接合，第二封装包含第二元件，第二重布层结构与第二元件耦接，第一重布层结构位于第一元件与第二重布层结构之间。
本发明的一些实施例的半导体封装组件的制造方法包含形成第一半导体封装。第一半导体封装包含第一半导体晶片，第一重布层结构与第一半导体晶片耦接。半导体封装组件的制造方法也包含形成第二半导体封装，第二半导体封装包含第二半导体晶片，第二半导体晶片的主动面朝向第一半导体晶片的主动面，第二重布层结构与第二半导体晶片耦接。半导体封装组件的制造方法更包含将第二半导体封装接合至第一半导体封装，第一重布层结构位于第一半导体晶片与第二重布层结构之间。
上述半导体封装组件及其制造方法使得利用半导体封装组件制作出的电子产品的尺寸可缩减。
为了对本发明的上述及其它方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：
【附图说明】
图1A至1C为根据本发明一些实施例的半导体封装组件制造方法的各阶段的剖面示意图。
图2A至2C为根据本发明一些实施例的半导体封装组件制造方法的各阶段的剖面示意图。
图3A至3E为根据本发明一些实施例的半导体封装组件制造方法的各阶段的剖面示意图。
图4为根据本发明一些实施例的半导体封装组件的剖面示意图。
图5为根据本发明一些实施例的半导体封装组件的剖面示意图。
【具体实施方式】
以下的揭露内容提供许多不同的实施例或范例以及图式，然而，这些仅是用以说明本发明的原理，且并非用以限制本发明的范围。本发明的范围以权利要求书决定。附图的描述仅用于理解本发明，并非用于限制本发明。为了说明的目的，在附图中的一些元件的尺寸可能会放大且并未依照实际比例来绘制。附图中的尺寸和相对尺寸可能不对应于本发明实际应用中的真实尺寸。
本发明的实施例提供三维(3D)系统级封装(system-in-package,SIP)半导体封装组件。半导体封装组件是整合多于两个元件或晶片，使得利用半导体封装组件制作出的电子产品的尺寸可缩减，这些元件或晶片是分别被制造且接续被整合于半导体封装组件内，因此元件或晶片的尺寸及/或功能并不受限为相同的，半导体封装组件的设计弹性大幅地提升。再者，预先测试这些元件或晶片，以确保半导体封装组件仅包含良好的元件或晶片，由于多个缺陷的元件或晶片而造成良率损失的问题显著地减少或消除，因此，降低了半导体封装组件的制造成本。
图1A至1C为根据本发明一些实施例的半导体封装组件制造方法的各阶段的剖面示意图。在图1A至1C描述的各阶段之前、期间及/或之后，可提供一些额外的操作步骤。描述的一些阶段可依据不同实施例被代替或省略，额外的特征部件可加入半导体封装中。以下描述的一些特征部件可依据不同实施例被代替或省略。
如图1A所示，提供第一承载基底(carrier substrate)100A。在一些实施例中，第一承载基底100A为晶圆(wafer)或板材(panel)，第一承载基底100A可包含玻璃或其他适合的支撑材料。
如图1A所示，多个第一元件110A接合(bonded)至第一承载基底100A之上。根据本发明一些实施例，第一元件110A为已知良好(known-good)的元件，换句话说，没有缺陷的元件接合至第一承载基底100A之上。在一些实施例中，第一元件110A和第一承载基底100A通过粘着层(adhesivelayer)(例如胶(glue)或其他适合的粘着材料)贴附在一起。
在一些实施例中，第一元件110A为主动元件且可被称为第一半导体晶片(或晶粒)110A，第一半导体晶片110A可包含电晶体或其他适合的主动元件，例如第一半导体晶片110A可为逻辑晶片(logic die)，其包含中央处理单元(central processing unit,CPU)、图像处理单元(graphics processing unit,GPU)、动态随机存取存储器(dynamic random access memory,DRAM)控制器或者其任意组合。在一些其他实施例中，第一元件110A为被动元件，例如整合被动元件(integrated passive device,IPD)，第一元件110A可包含多个电容、电阻、电感、变容二极体或其他适合的被动元件。
如图1B所示，第一模塑料(molding compound)120A形成于第一承载基底100A之上，第一模塑料120A围绕第一元件110A的多个侧壁(sidewall)，而未覆盖第一元件110A的顶表面和底表面。
在一些实施例中，第一模塑料120A由非导电性材料(例如环氧化物(epoxy)、树脂(resin)、可塑形聚合物(moldable polymer)或其他适合的模塑材料)所形成。在一些实施例中，可在大体上为液态时涂布第一模塑料120A，并经由化学反应固化第一模塑料120A。在一些实施例中，第一模塑料120A可为紫外光(ultraviolet,UV)或热固化聚合物的胶体或具延展性的固体，且可经由紫外光或热固化制程来固化。第一模塑料120A亦可使用模具来固化。
在一些实施例中，沉积的(deposited)第一模塑料120A覆盖第一元件110A的顶表面，接着实施研磨(grinding)制程以薄化(thin)沉积的第一模塑料120A，结果薄化的第一模塑料120A露出第一元件110A的顶表面。在一些实施例中，第一模塑料120A的顶表面和底表面分别与第一元件110A的顶表面和底表面共平面。
如图1C所示，第一重布层(redistribution layer,RDL)结构130A(亦被称为扇出(fan-out)结构)形成于第一模塑料120A之上且与第一元件110A耦接，结果形成第一(半导体)封装A。在一些实施例中，第一(半导体)封装A为晶圆级(wafer-level)扇出封装。
第一重布层结构130A覆盖第一模塑料120A且可直接接触第一模塑料120A。在一些实施例中，第一重布层结构130A可包含一或多个导电线路(conductive trace)140A，设置于金属层间介电(inter-metal dielectric,IMD)层150A中且被金属层间介电层150A围绕。第一元件110A电性连接至第一重布层结构130A的导电线路140A。金属层间介电层150A可包含多个子介电(sub-dielectric)层连续堆叠于第一模塑料120A和第一元件110A上，例如导电线路140A的第一层级(layer-level)位于子介电层的第一层级之上且被子介电层的第二层级覆盖，导电线路140A的第二层级位于子介电层的第二层级之上且被子介电层的第三层级覆盖。
在一些实施例中，金属层间介电层150A可由有机材料(包含聚合基材料)、无机材料(包含氮化硅(SiNx)、氧化硅(SiOx)、石墨烯(graphene))或类似的材料形成。在一些实施例中，金属层间介电层150A是高介电常数(high-k，k是介电层的介电常数)介电层。在一些实施例中，金属层间介电层150A可由光敏感材料形成，其包含干膜光阻(dry film photoresist)或胶膜(tapingfilm)。
导电线路140A的导电垫(pad)部分从第一重布层结构130A的顶表面露出，例如导电线路140A的导电垫部分由金属层间介电层150A的开口露出，且连接至后续形成的导电元件。应理解的是，绘示于图中的导电线路140A和金属层间介电层150A的数量和配置仅为范例且并不局限本发明。
图2A至2C为根据本发明一些实施例的半导体封装组件制造方法的各阶段的剖面示意图。在图2A至2C描述的各阶段之前、期间及/或之后，可提供一些额外的操作步骤。描述的一些阶段可依据不同实施例被代替或省略，额外的特征部件可加入半导体封装中。以下描述的一些特征部件可依据不同实施例被代替或省略。
如图2A所示，提供第二承载基底100B。在一些实施例中，第二承载基底100B为晶圆或板材，第二承载基底100B可包含玻璃或其他适合的支撑材料。
如图2A所示，多个导孔/导孔电极(via)160形成于第二承载基底100B之上。导孔160可为中介穿孔/中介穿孔电极(through interposer via,TIV)。在一些实施例中，导孔160为铜柱(pillar)或其他适合的导电结构。在一些实施例中，导孔160是通过电镀(electroplating)制程或其他适合的制程形成。
如图2A所示，多个第二元件110B接合至第二承载基底100B之上。根据本发明一些实施例，第二元件110B为已知良好的元件，换句话说，没有缺陷的元件接合至第二承载基底100B之上。在一些实施例中，第二元件110B和第二承载基底100B通过粘着层(例如胶或其他适合的粘着材料)贴附在一起。在一些实施例中，每个第二元件110B是位于导孔160的其中两者之间，在一些实施例中，一或多个导孔160是位于第二元件110B的其中两者之间。
在一些实施例中，第二元件110B为主动元件且可被称为第二半导体晶片(或晶粒)110B，第二半导体晶片110B可包含电晶体或其他适合的主动元件，例如第二半导体晶片110B可为逻辑晶片包含中央处理单元、图像处理单元、动态随机存取存储器控制器或者其任意组合。在一些其他实施例中，第二元件110B为被动元件，例如整合被动元件，第二元件110B可包含多个电容、电阻、电感、变容二极体或其他适合的被动元件。
如图2B所示，第二模塑料120B形成于第二承载基底100B之上，第二模塑料120B围绕导孔160和第二元件110B的多个侧壁，而未覆盖第二元件110B和导孔160的顶表面和底表面。也就是说，导孔160穿透或贯穿第二模塑料120B。
在一些实施例中，第二模塑料120B由非导电性材料(例如环氧化物、树脂、可塑形聚合物或其他适合的模塑材料)所形成。在一些实施例中，可在大体上为液态时涂布第二模塑料120B，并经由化学反应固化第二模塑料120B。在一些实施例中，第二模塑料120B可为紫外光或热固化聚合物的胶体或具延展性的固体，且可经由紫外光或热固化制程来固化。第二模塑料120B亦可使用模具来固化。
在一些实施例中，沉积的第二模塑料120B覆盖第二元件110B与导孔160的顶表面，接着实施研磨制程以薄化沉积的第二模塑料120B，结果薄化的第二模塑料120B露出第二元件110B和导孔160的顶表面。在一些实施例中，第二模塑料120B的顶表面和底表面分别与第二元件110B的顶表面和底表面共平面。在一些实施例中，第二模塑料120B的顶表面和底表面分别与导孔160的顶表面和底表面共平面。
根据本发明一些实施例，在将第二元件110B接合至第二承载基底100B上之前，预先地薄化第二元件110B，结果使第二元件110B和导孔160大体上具有相同的厚度，进而有利于露出第二元件110B和导孔160。举例来说，将半导体晶圆薄化且接续地切割成半导体晶片(或晶粒)，以形成第二元件110B。第二元件110B可藉由机械研磨(mechanical grinding)制程、化学机械研磨(chemical mechanical polishing)制程、铣削(milling)制程或其他适合的制程薄化。
如图2C所示，第二重布层结构130B形成于第二模塑料120B之上且与第二元件110B和导孔160耦接，第二重布层结构130B覆盖第二模塑料120B且可直接接触第二模塑料120B。在一些实施例中，第二重布层结构130B可包含一或多个导电线路140B设置于金属层间介电层150B中且被金属层间介电层150B围绕。第二元件110B电性连接至第二重布层结构130B的导电线路140B。导电线路140B的导电垫部分从第二重布层结构130B的顶表面露出。第二重布层结构130B的结构可相似或相同于第一重布层结构130A的结构，如前述的详细内容。应理解的是，绘示于图中的导电线路140B和金属层间介电层150B的数量和配置仅为范例且并不局限本发明。
如图2C所示，多个导电结构170形成于第二重布层结构130B之上，导电结构170电性连接至导电线路140B的导电垫部分，结果形成第二(半导体)封装B。在一些实施例中第二(半导体)封装B为晶圆级扇出封装。
在一些实施例中，导电结构170可为导电柱、导电凸块(bump)(例如微凸块)、导电膏/胶(paste/glue)或其他适合的导电结构。导电结构170可包含铜、焊料(solder)或其他适合的导电材料，例如导电结构170可为以焊料层覆盖的铜柱。
图3A至3E为根据本发明一些实施例的半导体封装组件制造方法的各阶段的剖面示意图。在图3A至3E描述的各阶段之前、期间及/或之后，可提供一些额外的操作步骤。描述的一些阶段可依据不同实施例被代替或省略，额外的特征部件可加入半导体封装中。以下描述的一些特征部件可依据不同实施例被代替或省略。
如图3A所示，第二封装B接合至第一封装A，使第一重布层结构130A位于第一元件110A与第二重布层结构130B之间。导电结构170位于第一重布层结构130A与第二重布层结构130B之间，且与第一重布层结构130A和第二重布层结构130B耦接。第一重布层结构130A的导电线路140A通过导电结构170电性连接至第二重布层结构130B的导电线路140B，例如导电结构170直接接触导电线路140A与导电线路140B的导电垫部分。在一些实施例中，第一元件110A的主动面朝向第二元件110B的主动面。
根据本发明的一些实施例，第一封装A与第二封装B通过粘着层180接合在一起，粘着层180填充第一重布层结构130A与第二重布层结构130B之间的空间。在一些实施例中，粘着层180围绕导电结构170。在一些实施例中，粘着层180由环氧树脂、丁基环丁烷(butyl cyclobutane,BCB)、环氧氯丙烷(epoxy chloropropane,ECP)或其他适合的粘着材料形成。
如图3B所示，将第二承载基底100B从第二封装B移除，结果露出第二元件110B和导孔160，而第二元件110B与导孔160的侧壁仍被第二模塑料120B围绕。在一些实施例中，消除用来接合第二元件110B和第二承载基底100B的粘着层的黏性，以剥离(debond)第二承载基底100B。
如图3C所示，导电元件190形成于远离第一封装A的第二封装B之上，换句话说，导电元件190和第一封装A是位于第二封装B的两个相反侧，第二元件110B是位于第二重布层结构130B与导电元件190之间。
在一些实施例中，导电元件190通过导孔160及第二重布层结构130B电性连接或耦接至第二元件110B。在一些实施例中，导电元件190通过导孔160、第二重布层结构130B、导电结构170及第一重布层结构130A更进一步电性连接至第一元件110A。
在一些实施例中，导电元件190由重布层结构200和形成于重布层结构200之上的导电结构210所构成。在一些实施例中，重布层结构200包含一或多个导电线路220设置于金属层间介电层230中且被金属层间介电层230围绕，导电线路220的导电垫部分从重布层结构200的顶表面露出。重布层结构200的结构可相似或相同于第一重布层结构130A，如前述的详细内容。
导电结构210电性连接露出的导电线路220的导电垫部分，导孔160通过导电线路220电性连接或耦接至导电结构210。在一些实施例中，导电结构210为接合球(bonding ball)(例如焊球(solder ball))或其他适合的导电材料。应理解的是，绘示于图中的导电结构210和导电线路220的数量和配置仅为范例且并不局限本发明。
在一些其他实施例中，导电元件190由导电结构210形成。导孔160直接电性连接至导电结构210，导孔160可通过一或多层导电层电性连接至导电结构210。
如图3D所示，将第一承载基底100A从第一封装A移除，结果露出第一元件110A，而第一元件110A的侧壁仍被第一模塑料120A围绕。在一些实施例中，消除用来接合第一元件110A和第一承载基底100A的粘着层的黏性，以剥离第一承载基底100A。
之后，在接合的第一封装A与第二封装B上实施单体化(singulation)制程，沿切割道(scribe line)L切开或分割接合的第一封装A与第二封装B，以将接合的第一封装A与第二封装B分离成多个半导体封装组件300。半导体封装组件300是系统级封装半导体封装组件，且晶圆级扇出封装整合于半导体封装组件300中。
如图3E所示，每个半导体封装组件300包含一个第一元件110A和两个第二元件110B，半导体封装组件300可包含多于两个的第二元件110B。在一些实施例中，第一元件110A的尺寸不同于第二元件110B的尺寸，例如第一元件110A的尺寸大于第二元件110B的尺寸。在一些实施例中，多个第二元件110B为相同尺寸。在一些其他实施例中，多个第二元件110B为不同尺寸。
在一些实施例中，第一元件110A与第二元件110B具有相同功能，因此半导体封装组件300是同质整合(homogeneous integration)。在一些其他实施例中，第一元件110A的功能不同于一或多个第二元件110B的功能，因此半导体封装组件300为异质整合(heterogeneous integration)。
在一些实施例中，第一元件110A与第二元件110B的其中一者为系统单晶片(system-on-chip,SOC)，且第一元件110A与第二元件110B的其中另一者为动态随机存取存储器。在一些实施例中，第一元件110A与第二元件110B的其中一者为应用处理器(application processor,AP)，且第一元件110A与第二元件110B的其中另一者为数字处理器(digital processor,DP)。在一些实施例中，第一元件110A与第二元件110B的其中一者为基频(baseband)元件，且第一元件110A与第二元件110B的其中另一者为射频(radio frequency,RF)元件。
举例来说，在一些实施例中，第一元件110A为主动元件，而多个第二元件110B为有相同或不同功能的被动元件。在一些实施例中，第一元件110A和其中一个第二元件110B是具有相同或不同功能的主动元件，而其他的第二元件110B是被动元件。在一些其他实施例中，第一元件110A和多个第二元件110是具有各种不同功能的主动元件。
或者，在一些实施例中，第一元件110A是被动元件，而多个第二元件110B是具有相同或不同功能的主动元件。在一些实施例中，第一元件110A和其中一个第二元件110B是具有相同或不同功能的被动元件，而其他的第二元件110B是主动元件。
可于本发明的实施例作许多变更和修改。图4和5为根据本发明一些实施例的半导体封装组件的剖面示意图。为简化，图4和5中相同于图3E中的部件使用相同的标号并省略其说明。
请参照图4，绘示出半导体封装组件400，半导体封装组件400与图3E所示的半导体封装组件300相似，半导体封装组件300与半导体封装组件400之间主要的不同处在于半导体封装组件300包含一个第一元件110A，而半导体封装组件400包含两个第一元件110A。半导体封装组件400可包含多于两个第一元件110A。
在一些实施例中，多个第一元件110A具有相同的尺寸。在一些其他实施例中，多个第一元件110A具有不同的尺寸。在一些实施例中，第一元件110A的尺寸不同于第二元件110B的尺寸，例如第一元件110A的尺寸大于第二元件110B的尺寸。在一些实施例中，多个第一元件110A具有相同的功能，在一些其他实施例中，多个第一元件110A具有不同的功能。
请参照图5，绘示出半导体封装组件500，半导体封装组件500与图3E所示的半导体封装组件300相似，半导体封装组件300与半导体封装组件500之间主要的不同处在于半导体封装组件300的导孔160是形成于第二封装B内，而半导体封装组件500的导孔160是形成于第一封装A内，结果半导体封装组件300的导电元件190是形成于第二封装B之上，而半导体封装组件500的导电元件190是形成于第一封装A之上。
于图5中，导孔160穿透第一模塑料120A且电性连接或耦接至第一重布层结构130A，导电元件190和第二封装B是位于第一封装A的两个相反侧，第一元件110A是位于第一重布层结构130A与导电元件190之间。
本发明根据一些实施例的半导体封装组件及其制造方法提供各种优点。根据前述的一些实施例，多于两个元件或晶片可整合于单一半导体封装组件内，这些元件或晶片是在不同的制程中制造且为已知良好的元件或晶片，因此，这些元件或晶片的尺寸及/或功能并未被局限，进而有利于改善设计的弹性，且半导体封装组件的制造良率更进一步显著地提升。
虽然本发明的实施例及其优点已揭露如上，但应理解的是，本发明并未局限于揭露的实施例。任何所属技术领域技术人员，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当以权利要求所界定为准。凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (30)

1.一种半导体封装组件，其特征在于，包括：
一第一半导体封装，包括：
一第一半导体晶片；以及
一第一重布层结构，与该第一半导体晶片耦接；以及
一第二半导体封装，与该第一半导体封装接合，其中该第二半导体封装包括：
一第二半导体晶片，其中该第二半导体晶片之一主动面朝向该第一半导体晶片之一主动面；以及
一第二重布层结构，与该第二半导体晶片耦接。
2.如权利要求1所述的半导体封装组件，其特征在于，该第一半导体封装包括一个以上的该第一半导体晶片或该第二半导体封装包括一个以上的该第二半导体晶片。
3.如权利要求1所述的半导体封装组件，其特征在于，更包括一导电结构，其中该导电结构与该第一重布层结构和该第二重布层结构耦接。
4.如权利要求3所述的半导体封装组件，其特征在于，更包括一粘着层，其中该粘着层位于该第一重布层结构与该第二重布层结构之间，且围绕该导电结构。
5.如权利要求1所述的半导体封装组件，其特征在于，该第一半导体晶片和该第二半导体晶片具有不同尺寸。
6.如权利要求1所述的半导体封装组件，其特征在于，该第一半导体封装更包括一第一模塑料，其中该第一模塑料围绕该第一半导体晶片的侧壁。
7.如权利要求6所述的半导体封装组件，其特征在于，该第一重布层结构覆盖该第一模塑料。
8.如权利要求6所述的半导体封装组件，其特征在于，该第一半导体封装更包括一导孔，其中该导孔穿透该第一模塑料且与该第一重布层结构耦接。
9.如权利要求8所述的半导体封装组件，其特征在于，更包括一导电元件与该导孔耦接，其中该第一半导体晶片位于该第一重布层结构与该导电元件之间。
10.如权利要求1所述的半导体封装组件，其特征在于，该第二半导体封装更包括一第二模塑料，且该第二模塑料围绕该第二半导体晶片的侧壁。
11.如权利要求10所述的半导体封装组件，其特征在于，该第二重布层结构覆盖该第二模塑料。
12.如权利要求10所述的半导体封装组件，其特征在于，该第二半导体封装更包括一导孔，其中该导孔穿透该第二模塑料且与该第二重布层结构耦接。
13.如权利要求12所述的半导体封装组件，其特征在于，更包括一导电元件与该导孔耦接，其中该第二半导体晶片位于该第二重布层结构与该导电元件之间。
14.一种半导体封装组件，其特征在于，包括：
一第一封装，包括：
一第一元件；以及
一第一重布层结构，与该第一元件耦接；以及
一第二封装，与该第一封装接合，其中该第二封装包括：
一第二元件；以及
一第二重布层结构，与该第二元件耦接，其中该第一重布层结构
位于该第一元件与该第二重布层结构之间。
15.如权利要求14所述的半导体封装组件，其特征在于，该第一元件和该第二元件具有不同尺寸。
16.如权利要求14所述的半导体封装组件，其特征在于，该第一元件和该第二元件中的一个为一主动元件，而该第一元件和该第二元件中的另外一个为一被动元件。
17.如权利要求14所述的半导体封装组件，其特征在于，该第一封装包括一个以上的该第一元件或该第二封装包括一个以上的该第二元件。
18.如权利要求14所述的半导体封装组件，其特征在于，该第一封装包括一个以上的该第一元件且该第二封装包括一个以上的该第二元件，且其中该第一元件中至少一个和该第二元件中至少一个具有不同尺寸。
19.如权利要求14所述的半导体封装组件，其特征在于，更包括一第一模塑料和一第二模塑料，其中该第一模塑料围绕该第一元件的侧壁且该第二模塑料围绕该第二元件的侧壁。
20.如权利要求19所述的半导体封装组件，其特征在于，更包括一导孔，其中该导孔穿透该第一模塑料或该第二模塑料。
21.如权利要求20所述的半导体封装组件，其特征在于，更包括一导电元件与该导孔耦接。
22.一种半导体封装组件的制造方法，其特征在于，包括：
形成一第一半导体封装，其中该第一半导体封装包括：
一第一半导体晶片；以及
一第一重布层结构，与该第一半导体晶片耦接；
形成一第二半导体封装，其中该第二半导体封装包括：
一第二半导体晶片，其中该第二半导体晶片的一主动面朝向该第一半导体晶片的一主动面；以及
一第二重布层结构，与该第二半导体晶片耦接；以及
将该第二半导体封装接合至该第一半导体封装，其中该第一重布层结构位于该第一半导体晶片与该第二重布层结构之间。
23.如权利要求22所述的半导体封装组件的制造方法，其特征在于，该第二半导体封装通过一粘着层接合至该第一半导体封装。
24.如权利要求22所述的半导体封装组件的制造方法，其特征在于，更包括形成一导电结构，以电性连接该第一半导体晶片和该第二半导体晶片。
25.如权利要求22所述的半导体封装组件的制造方法，其特征在于，该第二半导体封装的形成包括:
形成多个导孔于一第二承载基底之上；
接合该第二半导体晶片于该第二承载基底之上；
形成一第二模塑料于该第二承载基底之上，其中该第二模塑料围绕该多个导孔和该第二半导体晶片的侧壁，且其中该第二模塑料露出该多个导孔和该第二半导体晶片的顶表面；以及
形成该第二重布层结构于该第二半导体晶片和该第二模塑料之上。
26.如权利要求25所述的半导体封装组件的制造方法，其特征在于，更包括在将该第二半导体封装接合至该第一半导体封装之后，移除该第二承载基底。
27.如权利要求26所述的半导体封装组件的制造方法，其特征在于，更包括在移除该第二承载基底之后，形成一导电元件于该第二半导体封装之上。
28.如权利要求22所述的半导体封装组件的制造方法，其特征在于，该第一半导体封装的形成包括:
接合该第一半导体晶片于一第一承载基底之上；
形成一第一模塑料于该第一承载基底之上，其中该第一模塑料围绕该第一半导体晶片的侧壁，且露出该第一半导体晶片的顶表面；以及
形成该第一重布层结构于该第一半导体晶片和该第一模塑料之上。
29.如权利要求28所述的半导体封装组件的制造方法，其特征在于，更包括:
在将该第二半导体封装接合至该第一半导体封装之后，移除该第一承载基底；以及
对该第一半导体封装和该第二半导体封装实施一单体化制程。
30.如权利要求28所述的半导体封装组件的制造方法，其特征在于，该第一半导体封装的形成包括接合一个以上的该第一半导体晶片于该第一承载基底之上，其中该第一模塑料更围绕该多个第一半导体晶片的侧壁，且露出该多个第一半导体晶片的顶表面。
CN201610289142.3A 2015-05-21 2016-05-04 半导体封装组件及其制造方法 Pending CN106169452A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562164725P 2015-05-21 2015-05-21
US62/164,725 2015-05-21
US15/071,559 2016-03-16
US15/071,559 US20160343685A1 (en) 2015-05-21 2016-03-16 Semiconductor package assembly and method for forming the same

Publications (1)

Publication Number Publication Date
CN106169452A true CN106169452A (zh) 2016-11-30

Family

ID=55750329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610289142.3A Pending CN106169452A (zh) 2015-05-21 2016-05-04 半导体封装组件及其制造方法

Country Status (4)

Country Link
US (1) US20160343685A1 (zh)
EP (1) EP3096349A1 (zh)
CN (1) CN106169452A (zh)
TW (1) TWI618159B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430313A (zh) * 2020-05-11 2020-07-17 上海天马微电子有限公司 半导体封装及其制作方法
CN112018062A (zh) * 2019-05-28 2020-12-01 日月光半导体制造股份有限公司 半导体封装结构及其制造方法

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069734B2 (en) 2014-12-11 2021-07-20 Invensas Corporation Image sensor device
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US10276403B2 (en) * 2016-06-15 2019-04-30 Avago Technologies International Sales Pe. Limited High density redistribution layer (RDL) interconnect bridge using a reconstituted wafer
US9859245B1 (en) 2016-09-19 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with bump and method for forming the same
US20180166417A1 (en) * 2016-12-13 2018-06-14 Nanya Technology Corporation Wafer level chip-on-chip semiconductor structure
CN117878055A (zh) 2016-12-28 2024-04-12 艾德亚半导体接合科技有限公司 堆栈基板的处理
TWI643305B (zh) * 2017-01-16 2018-12-01 Powertech Technology Inc. 封裝結構及其製造方法
US10381301B2 (en) * 2017-02-08 2019-08-13 Micro Technology, Inc. Semiconductor package and method for fabricating the same
KR102351676B1 (ko) * 2017-06-07 2022-01-17 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US10217720B2 (en) * 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
US11437366B2 (en) * 2017-09-29 2022-09-06 Intel Corporation Tunable passive semiconductor elements
US11646288B2 (en) * 2017-09-29 2023-05-09 Intel Corporation Integrating and accessing passive components in wafer-level packages
US10763239B2 (en) * 2017-10-27 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-chip wafer level packages and methods of forming the same
KR101942745B1 (ko) * 2017-11-07 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
TWI643307B (zh) * 2018-01-30 2018-12-01 矽品精密工業股份有限公司 電子封裝件及其製法
US11735570B2 (en) * 2018-04-04 2023-08-22 Intel Corporation Fan out packaging pop mechanical attach method
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US10700051B2 (en) 2018-06-04 2020-06-30 Intel Corporation Multi-chip packaging
KR102542617B1 (ko) * 2018-06-08 2023-06-14 삼성전자주식회사 반도체 패키지, 패키지 온 패키지 장치 및 이의 제조 방법
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US11158606B2 (en) 2018-07-06 2021-10-26 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
TWI659515B (zh) * 2018-07-26 2019-05-11 欣興電子股份有限公司 封裝結構及其製造方法
KR102534734B1 (ko) 2018-09-03 2023-05-19 삼성전자 주식회사 반도체 패키지
US10804188B2 (en) * 2018-09-07 2020-10-13 Intel Corporation Electronic device including a lateral trace
WO2020101572A1 (en) * 2018-11-12 2020-05-22 Agency For Science, Technology And Research Multi-chip system and method of forming the same
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11824040B2 (en) * 2019-09-27 2023-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package component, electronic device and manufacturing method thereof
DE102020116106B4 (de) 2019-11-22 2023-11-09 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtungen und herstellungsverfahren
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
KR102866138B1 (ko) * 2020-08-03 2025-10-01 삼성전자주식회사 반도체 패키지
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
KR20220126320A (ko) 2021-03-08 2022-09-16 삼성전자주식회사 반도체 패키지
EP4315398A4 (en) * 2021-03-31 2025-03-05 Adeia Semiconductor Bonding Technologies Inc. DIRECT ADHESION AND REMOVING A CARRIER
US20230299044A1 (en) * 2022-03-18 2023-09-21 Intel Corporation Passive electrical components in mold metal layers of a multi-die complex
TWI807827B (zh) * 2022-05-13 2023-07-01 矽品精密工業股份有限公司 電子封裝件及其製法
TWI823582B (zh) * 2022-09-22 2023-11-21 頎邦科技股份有限公司 具黏合層之封裝結構及其封裝方法
US20250183240A1 (en) * 2023-12-01 2025-06-05 Applied Materials, Inc. Novel power architecture with dual core advance substrate

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1914726A (zh) * 2004-02-27 2007-02-14 辉达公司 关于半导体管芯的系统和方法
CN101480116A (zh) * 2006-04-27 2009-07-08 日本电气株式会社 电路基板、电子器件配置及用于电路基板的制造工艺
JP2010238898A (ja) * 2009-03-31 2010-10-21 Toshiba Corp 半導体装置
TW201120992A (en) * 2009-12-03 2011-06-16 Advanced Semiconductor Eng Semiconductor structure and method for making the same
US20110147911A1 (en) * 2009-12-22 2011-06-23 Epic Technologies, Inc. Stackable circuit structures and methods of fabrication thereof
US20110278732A1 (en) * 2010-05-13 2011-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect Structures for Substrate
CN104167406A (zh) * 2013-05-16 2014-11-26 三星电子株式会社 半导体封装件
CN104505382A (zh) * 2014-12-30 2015-04-08 华天科技（西安）有限公司 一种圆片级扇出PoP封装结构及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101419071B1 (ko) * 2006-07-24 2014-07-11 미츠비시 가스 가가쿠 가부시키가이샤 분산매 치환 방법
JP5183949B2 (ja) * 2007-03-30 2013-04-17 日本電気株式会社 半導体装置の製造方法
US7858441B2 (en) * 2008-12-08 2010-12-28 Stats Chippac, Ltd. Semiconductor package with semiconductor core structure and method of forming same
JP5406572B2 (ja) * 2009-03-19 2014-02-05 新光電気工業株式会社 電子部品内蔵配線基板及びその製造方法
US8039304B2 (en) * 2009-08-12 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of dual-molding die formed on opposite sides of build-up interconnect structures
TW201110285A (en) * 2009-09-08 2011-03-16 Unimicron Technology Corp Package structure having embedded semiconductor element and method of forming the same
US8455936B2 (en) * 2010-02-25 2013-06-04 Avago Technologies General Ip (Singapore) Pte. Ltd. Configurable memory sheet and package assembly
US8884431B2 (en) * 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
CN102445933B (zh) * 2011-10-14 2013-06-12 兰泽华 基于物联网的农田大棚监测报警管理系统
US9613931B2 (en) * 2015-04-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) having dummy dies and methods of making the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1914726A (zh) * 2004-02-27 2007-02-14 辉达公司 关于半导体管芯的系统和方法
CN101480116A (zh) * 2006-04-27 2009-07-08 日本电气株式会社 电路基板、电子器件配置及用于电路基板的制造工艺
CN102098876A (zh) * 2006-04-27 2011-06-15 日本电气株式会社 用于电路基板的制造工艺
JP2010238898A (ja) * 2009-03-31 2010-10-21 Toshiba Corp 半導体装置
TW201120992A (en) * 2009-12-03 2011-06-16 Advanced Semiconductor Eng Semiconductor structure and method for making the same
US20110147911A1 (en) * 2009-12-22 2011-06-23 Epic Technologies, Inc. Stackable circuit structures and methods of fabrication thereof
US20110278732A1 (en) * 2010-05-13 2011-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect Structures for Substrate
CN104167406A (zh) * 2013-05-16 2014-11-26 三星电子株式会社 半导体封装件
CN104505382A (zh) * 2014-12-30 2015-04-08 华天科技（西安）有限公司 一种圆片级扇出PoP封装结构及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112018062A (zh) * 2019-05-28 2020-12-01 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
CN111430313A (zh) * 2020-05-11 2020-07-17 上海天马微电子有限公司 半导体封装及其制作方法
US11380644B2 (en) 2020-05-11 2022-07-05 Shanghai Tianma Micro-electronics Co., Ltd. Semiconductor package including workpiece and method for fabricating the semiconductor package
US11764181B2 (en) 2020-05-11 2023-09-19 Shanghai Tianma Micro-electronics Co., Ltd. Semiconductor package and method for fabricating the semiconductor package

Also Published As

Publication number Publication date
TWI618159B (zh) 2018-03-11
TW201642368A (zh) 2016-12-01
EP3096349A1 (en) 2016-11-23
US20160343685A1 (en) 2016-11-24

Similar Documents

Publication Publication Date Title
TWI618159B (zh) 半導體封裝組件及其製造方法
EP3096350B1 (en) Semiconductor package assembly and method for forming the same
US11631611B2 (en) Wafer level chip scale packaging intermediate structure apparatus and method
US10636773B2 (en) Semiconductor package structure and method for forming the same
TWI500091B (zh) 封裝一半導體裝置之方法及封裝裝置
EP3163614B1 (en) Stacked fan-out package structure
TWI630664B (zh) 封裝結構及其形成方法
US9299682B2 (en) Packaging methods for semiconductor devices
US20170098628A1 (en) Semiconductor package structure and method for forming the same
CN106169466A (zh) 半导体封装组件及其制造方法
US12051616B2 (en) Wafer level chip scale packaging intermediate structure apparatus and method
US12230609B2 (en) Semiconductor packages
CN107611100A (zh) 整合扇出型封装及其制造方法
CN106206557A (zh) 硅中介层
CN104979219A (zh) 封装结构的制法
CN103646943A (zh) 晶圆封装结构
US20150380369A1 (en) Wafer packaging structure and packaging method
CN210516718U (zh) 一种封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20161130

RJ01 Rejection of invention patent application after publication