[go: up one dir, main page]

CN106165004A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN106165004A
CN106165004A CN201580018394.6A CN201580018394A CN106165004A CN 106165004 A CN106165004 A CN 106165004A CN 201580018394 A CN201580018394 A CN 201580018394A CN 106165004 A CN106165004 A CN 106165004A
Authority
CN
China
Prior art keywords
mentioned
semiconductor layer
scanning
distribution
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580018394.6A
Other languages
English (en)
Other versions
CN106165004B (zh
Inventor
森隆弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN106165004A publication Critical patent/CN106165004A/zh
Application granted granted Critical
Publication of CN106165004B publication Critical patent/CN106165004B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D64/011—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10W20/496—

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明的一个方式的显示装置具备多个扫描线(10a)和多个信号线(11a)、多个像素TFT、扫描共用配线(10b)以及多个保护二极管(6)(保护元件)。将扫描共用配线和多个保护二极管电连接的多个连接配线中的至少一部分包括与信号线同层的连接配线(11e)。多个像素TFT的半导体层和扫描线的重叠部分的面积与多个半导体层和扫描共用配线的重叠部分的面积大致相等。

Description

显示装置
技术领域
本发明涉及显示装置。
本申请基于在2014年4月8日向日本申请的特愿2014-079514号主张优先权，在此援引其内容。
背景技术
以往已知具备有源矩阵基板的显示装置。在有源矩阵基板的制造工序中，玻璃基板与其它构件的接触、摩擦、剥离等频繁发生。因此，无法避免电荷蓄积于玻璃基板上的半导体层、扫描线、信号线等，有时会引起静电对薄膜晶体管(Thin Film Transistor，以下简称为TFT)、配线的破坏。
作为防止这种静电导致的破坏现象的手段，下述专利文献1公开了一种有源矩阵型的液晶显示装置的制造方法。在该专利文献1中记载了在液晶面板中防止施加浪涌电压造成元件破坏的浪涌保护电路。
现有技术文献
专利文献
专利文献1：特开2001-318393号公报
发明内容
发明要解决的问题
然而，根据专利文献1，在形成浪涌保护电路以前，具体地说，在形成信号线、信号共用配线等以前，在透明基板上形成的半导体层、扫描线、扫描共用配线等是按岛状独立的。因此，电荷没有逃逸路径，电荷会在此蓄积。由于该蓄积的电荷，有时会发生静电导致的破坏现象。特别是由于电荷蓄积于扫描线而在扫描线和与其相邻的配线之间例如在扫描线和扫描共用配线之间发生的静电导致的破坏现象在液晶显示装置的制造成品率降低的因素中占多数。
本发明的一个方式是为了解决上述问题而完成的，其目的之一在于实现能抑制在形成保护电路以前发生的静电导致的破坏现象，特别是抑制在扫描线和与其相邻的配线之间发生的静电导致的破坏现象的显示装置的构成。
用于解决问题的方案
为了实现上述目的，本发明的一个方式的显示装置具备：相互交叉的多个扫描线和多个信号线；多个像素电路用TFT，其设于被多个扫描线和多个信号线划分出的多个像素；扫描共用配线，其将上述多个扫描线之间电连接；以及多个保护元件，其将上述扫描共用配线和上述多个扫描线之间分别电连接，将上述扫描共用配线和上述多个保护元件电连接的多个连接配线中的至少一部分包括与上述信号线同层的配线，构成上述多个像素电路用TFT的多个像素电路用半导体层和上述多个扫描线分别在俯视时重叠，与上述像素电路用半导体层同层的多个半导体层和与上述多个扫描线交叉的共用配线在俯视时重叠，上述多个像素电路用半导体层和上述扫描线的重叠部分的面积与上述多个半导体层和上述共用配线的重叠部分的面积大致相等。
在本发明的一个方式的显示装置中，上述共用配线也可以是上述扫描共用配线。
在本发明的一个方式的显示装置中，也可以构成为，上述多个连接配线中的一部分连接配线包括与上述信号线同层的配线，上述多个连接配线中的其余的连接配线包括与上述扫描共用配线为一体的配线，上述多个半导体层是构成上述多个保护元件的多个第1半导体层，上述多个像素电路用半导体层和上述扫描线的重叠部分的面积与上述多个第1半导体层和上述扫描共用配线的重叠部分的面积大致相等。
在本发明的一个方式的显示装置中，也可以构成为，上述多个半导体层是与上述像素电路用半导体层及保护元件用的第1半导体层同层的多个第2半导体层，上述多个连接配线全部包括与上述信号线同层的配线，还具备与上述信号线同层的中继配线，上述第2半导体层的至少一部分及上述中继配线的至少一部分和上述扫描共用配线在俯视时重叠，上述多个像素电路用半导体层和上述扫描线的重叠部分的面积与上述多个第2半导体层和上述扫描共用配线的重叠部分的面积大致相等，上述扫描共用配线和上述第2半导体层通过上述中继配线电连接。
在本发明的一个方式的显示装置中，也可以是上述第2半导体层的第1端部和上述扫描共用配线在俯视时重叠，上述第2半导体层的第2端部向上述扫描共用配线的宽度方向的一侧探出。
在本发明的一个方式的显示装置中，也可以是上述第2半导体层的中央部和上述扫描共用配线在俯视时重叠，上述第2半导体层的两端部向上述扫描共用配线的宽度方向的两侧探出。
在本发明的一个方式的显示装置中，也可以还具备构成辅助电容的辅助电容线，上述共用配线是上述辅助电容线。
在本发明的一个方式的显示装置中，也可以构成为，上述多个半导体层是与上述像素电路用半导体层及保护元件用的第1半导体层同层的多个第2半导体层，上述多个连接配线全部包括与上述信号线同层的配线，还具备与上述信号线同层的中继配线，上述第2半导体层的至少一部分及上述中继配线的至少一部分和上述辅助电容线在俯视时重叠，上述多个像素电路用半导体层和上述扫描线的重叠部分的面积与上述多个第2半导体层和上述辅助电容线的重叠部分的面积大致相等，上述辅助电容线和上述第2半导体层通过上述中继配线电连接。
在本发明的一个方式的显示装置中，也可以是对各像素的列设有1个上述第2半导体层，上述第2半导体层的第1端部和上述辅助电容线在俯视时重叠，上述第2半导体层的第2端部向上述辅助电容线的宽度方向的一侧探出。
在本发明的一个方式的显示装置中，也可以是对各像素的列设有2个上述第2半导体层，上述2个第2半导体层各自的第1端部和上述辅助电容线在俯视时重叠，上述2个第2半导体层各自的第2端部向上述辅助电容线的宽度方向的两侧探出。
发明效果
根据本发明的一个方式，能得到能抑制在形成保护电路以前发生的静电导致的破坏现象，特别是能抑制在扫描线和与其相邻的配线之间发生的静电导致的破坏现象的显示装置。
附图说明
图1是有源矩阵型液晶显示装置的立体图。
图2是有源矩阵型液晶显示装置的电路构成图。
图3是示出比较例的保护电路的布局的有源矩阵基板的俯视图。
图4A是沿着图3的I-II线的第1截面图。
图4B是沿着图3的I-II线的第2截面图。
图5是示出第1实施方式的保护电路的布局的有源矩阵基板的俯视图。
图6是沿着图5的III-IV线的截面图。
图7是示出第2实施方式的保护电路的布局的有源矩阵基板的俯视图。
图8是沿着图7的V-VI线的截面图。
图9是示出第3实施方式的保护电路的布局的有源矩阵基板的俯视图。
图10是沿着图9的VII-VIII线的截面图。
图11是示出第4实施方式的保护电路的布局的有源矩阵基板的俯视图。
图12是沿着图11的IX-X线的截面图。
图13是示出第5实施方式的保护电路的布局的有源矩阵基板的俯视图。
图14是沿着图13的XI-XII线的截面图。
图15是有机EL显示装置的像素电路的等效电路图。
具体实施方式
[第1实施方式]
以下，使用图1～图6说明本发明的第1实施方式。
在本实施方式中，显示装置举出具备有源矩阵基板的液晶显示装置的一个例子。
此外，在以下的各附图中，为了容易看清各构成要素，有时会根据构成要素而使尺寸的比例尺不同来进行表示。
[实施方式的基本构成]
图1是有源矩阵型的液晶显示装置的立体图。
如图1所示，液晶显示装置50例如具备：相互相对设置的有源矩阵基板100和相对基板150；以及被夹持在有源矩阵基板100和相对基板150之间的液晶层(未图示)。在液晶显示装置50中分别设有进行图像显示的显示区域1和包围显示区域1的周围的边框区域2。
图2是液晶显示装置50的电路构成图。
如图2所示，有源矩阵基板100例如具备：在矩形状的显示区域1中相互平行延伸设置的多个扫描线10a；以及在与各扫描线10a正交的方向相互平行延伸设置的多个信号线11a。
在显示区域1中，在被相邻的扫描线10a和相邻的信号线11a包围的区域中形成有像素PX。在像素PX的内部设有辅助电容7和用于进行开关的像素TFT5。辅助电容7通过辅助电容线8与端子9连接。在驱动液晶显示装置50时，从外部经过端子9、辅助电容线8对辅助电容7的一方电极施加电压。
在显示区域1的外侧(图2中的下侧)配置有扫描驱动电路3。在显示区域1的外侧(图2中的右侧)配置有信号驱动电路4。扫描驱动电路3直接形成在有源矩阵基板100上。如图1所示，信号驱动电路4被装入在有源矩阵基板100上安装的IC驱动器60。
在电荷被蓄积于扫描线10a、信号线11a等的情况下，有时会由于该电荷而使TFT、配线被破坏。在这种情况下，液晶显示装置50成为次品。
因此，为了防止TFT、配线被破坏，有源矩阵基板100具备以下说明的保护电路30。
在显示区域1的周边设有扫描共用配线10b和信号共用配线11b。扫描共用配线10b是将多个扫描线10a之间电连接的配线。信号共用配线11b是将多个信号线11a之间电连接的配线。在扫描线10a与扫描共用配线10b之间以及信号线11a与信号共用配线11b之间分别形成有保护二极管6。扫描共用配线10b的一端和信号共用配线11b的一端分别与大地连接。在扫描线10a或信号线11a由于电荷的蓄积而成为高电压的情况下，保护二极管6放电，使蓄积的电荷逃逸到扫描共用配线10b或信号共用配线11b，从而保护TFT、配线。
本实施方式的“保护二极管6”相当于权利要求中的“保护元件”。
保护二极管6是通过使由与形成于显示区域1的像素TFT5相同的工序制造的保护TFT6a、6b、6c、6d的栅极与自身的漏极或者源极短路而形成的。在图2中，保护TFT6a的栅极与扫描线10a连接，保护TFT6c的栅极与信号线11a连接。保护TFT6b的栅极与扫描共用配线10b连接，保护TFT6d的栅极与信号共用配线11b连接。将方向不同的保护TFT6a、6b、6c、6d配置在扫描线10a和扫描共用配线10b之间或信号线11a和信号共用配线11b之间的理由在于，需要应对静电为正电压的情况和为负电压的情况这两种情况。
图3是示出比较例的保护TFT6a、6b等的布局的俯视图。
图4A是沿着图3的I-II的截面图。
在图3和图4A中，图示出在半导体层13a的上层侧(图4A的上方向)配置扫描线10a的方式的TFT即顶栅TFT。
以下，参照图3和图4A说明有源矩阵基板100的制造方法。
[有源矩阵基板的制造工序]
首先，在玻璃基板等透明基板40上，例如通过CVD(Chemical Vapor Deposition：化学气相沉积)法以厚度为50nm的程度形成氮化硅膜、氧化硅膜或者它们的层叠膜等，形成基底膜12。
接着，对形成有基底膜12的整个基板例如通过CVD法以厚度为50nm的程度形成本征非晶硅膜。然后，通过激光照射等退火处理使本征非晶硅膜多晶化，形成多晶硅膜。对该多晶硅膜进行光刻处理、蚀刻处理和抗蚀剂的剥离处理，由此形成半导体层13a等。
然后，对形成有半导体层13a等的整个基板例如通过CVD法以厚度为100nm的程度形成氮化硅膜、氧化硅膜或者它们的层叠膜等无机绝缘膜，形成栅极绝缘膜14。
进而，对形成有栅极绝缘膜14的整个基板例如通过溅射法以厚度为300nm的程度形成钨膜等金属膜。然后，对该金属膜进行光刻处理、蚀刻处理和抗蚀剂剥离处理，由此形成扫描线10a、扫描共用配线10b以及其它的栅极配线10c等。
接着，对基板上的半导体层13a等，将扫描线10a作为掩模而注入磷等杂质，由此在半导体层13a等形成沟道区域、源极区域和漏极区域。
进而，对形成有半导体层13a的沟道区域、源极区域和漏极区域的整个基板，例如通过CVD法以厚度为700[nm]的程度形成氮化硅膜、氧化硅膜或者它们的层叠膜等无机绝缘膜。然后，对该无机绝缘膜及其下层的栅极绝缘膜14进行光刻处理、蚀刻处理和抗蚀剂剥离处理，由此形成具有接触孔16a、16b、16c、16d、16e等的层间绝缘膜15。
然后，对形成有层间绝缘膜15的整个基板例如通过溅射法以厚度为350nm的程度形成铝膜等金属膜。然后，对该金属膜进行光刻处理、蚀刻处理和抗蚀剂剥离处理，由此形成信号线11a、信号共用配线11b、其它的源极配线11c以及辅助电容线11d等。由此，形成包括扫描驱动电路3、像素TFT5以及保护TFT6a、6b、6c、6d的保护电路30等。
进而，对形成有信号线11a等的整个基板例如通过旋涂法、狭缝涂布法以厚度为2μm的程度涂敷丙烯酸类的感光性树脂膜。然后，对该涂敷膜进行预烘、曝光、显影和后烘，由此形成具有接触孔16f等的保护绝缘膜17。
然后，对形成有保护绝缘膜17的整个基板例如通过溅射法以厚度为100nm的程度形成ITO(Indium Tin Oxide：铟锡氧化物)膜等透明导电膜。然后，对该透明导电膜进行光刻处理、蚀刻处理和抗蚀剂剥离处理，由此形成共用电极18、辅助电容7的一部分。
而且，对形成有共用电极18的整个基板例如通过CVD法以厚度为200nm的程度形成氮化硅膜、氧化硅膜或者它们的层叠膜等无机绝缘膜。然后，对该无机绝缘膜进行光刻处理、蚀刻处理和抗蚀剂剥离处理，由此形成具有接触孔16g等的层间绝缘膜19。
然后，对形成有层间绝缘膜19的整个基板例如通过溅射法以厚度为100nm的程度形成ITO膜等透明导电膜。然后，对该透明导电膜实施光刻处理、蚀刻处理和抗蚀剂剥离处理，由此形成像素电极20、辅助电容7的一部分。
最后，对形成有像素电极20等的整个基板例如通过旋涂法、狭缝涂布法或者印刷法涂敷聚酰亚胺类的树脂膜后，对该涂敷膜进行烧制和摩擦处理，由此形成取向膜(未图示)。
能通过以上的工序来制造有源矩阵基板100。
[相对基板制造工序]
首先，对玻璃基板等透明基板的整个基板例如通过旋涂法或者狭缝涂布法涂敷着色为黑色的感光性树脂。然后，对该涂敷膜进行曝光和显影，由此以厚度为1μm的程度形成黑矩阵。
接着，对形成有黑矩阵的整个基板例如通过旋涂法或者狭缝涂布法涂敷着色为红色、绿色或者蓝色的感光性树脂。然后，对该涂敷膜进行曝光和显影，由此以厚度为1μm～3μm的程度形成所选择的颜色的着色层(例如红色层)。并且，其它2个颜色也进行同样的工序，以厚度为1μm～3μm的程度形成其它2个颜色的着色层(例如绿色层和蓝色层)。
而且，对形成有着色层的整个基板例如通过旋涂法或者狭缝涂布法以厚度4为μm的程度涂敷丙烯酸类的感光性树脂膜。然后，对该涂敷膜进行预烘、曝光、显影以及后烘，由此形成用于保持有源矩阵基板100与相对基板150的间隙的感光隔离物。
最后，对形成有感光隔离物的整个基板例如通过旋涂法、狭缝涂布法或者印刷法涂敷聚酰亚胺类的树脂膜。然后，对该涂敷膜进行烧制以及摩擦处理，由此形成取向膜。
通过以上的工序，能制造相对基板150。
[液晶注入工序]
例如，在用上述相对基板制造工序制造的相对基板150的表面，将包括UV(紫外线)固化和热固化兼用型树脂等的密封材料印刷成框状。然后，在密封材料的内侧滴下液晶材料。
接着，将滴下有液晶材料的相对基板150和用上述有源矩阵基板制造工序制造的有源矩阵基板100在减压气氛下贴合，然后开放于大气压。
进而，在贴合的状态下对密封材料照射UV光之后，通过加热使密封材料固化。
最后，例如通过切割使母材断开，除去有源矩阵基板100以及相对基板150的不必要的部分。
通过以上工序，能制造图1所示的有源矩阵型的液晶显示装置50。
[静电导致的破坏现象的原因和对策]
如上所述，例如在有源矩阵基板100的制造工序的光刻处理等中，玻璃基板与其它构件的接触、摩擦、剥离等频繁发生。因此，无法避免电荷蓄积于半导体层13a、扫描线10a以及信号线11a等。在这种情况下，如前述那样，有时会引起静电对TFT、配线的破坏。
然而，在如图3所示的比较例的保护电路30的构成中，在形成保护电路30以前，具体地说，在形成信号线11a、信号共用配线11b等以前，在透明基板40上形成的半导体层13a、扫描线10a、扫描共用配线10b等是以岛状的方式独立的。因此，所产生的电荷没有逃逸路径，电荷会在此蓄积。其结果是，有时会发生静电导致的破坏现象。特别是由于电荷会蓄积于扫描线10a而在扫描线10a和与其相邻的配线之间例如在扫描线10a和扫描共用配线10b之间发生的静电导致的破坏现象在有源矩阵基板100的制造成品率降低的因素中占多数。
然而，电荷蓄积于扫描线10a、扫描共用配线10b等的原因除了有电荷直接蓄积于扫描线10a、扫描共用配线10b等以外，还有电荷蓄积于在俯视时与扫描线10a、扫描共用配线10b等重叠的导体、半导体而诱起的对扫描线10a、扫描共用配线10b等的静电感应。
以下，使用图4B说明对扫描线10a、扫描共用配线10b等的静电感应。图4B是将图4A的像素TFT5和保护TFT6b的附近放大的截面图，并且，是形成了具有接触孔16a、16b等的层间绝缘膜15的时点的有源矩阵基板100的截面图。
例如，从图4B可以看出，在1个岛状独立的半导体层13a中即在处于悬浮电位的各个半导体层13a中，蓄积有每单位面积的电荷量q[c/μm2]的电荷21的情况下，在俯视时与1条岛状独立的扫描线10a重叠的像素TFT5的半导体层13a的整个表面(纸面的上方)会蓄积用(式1)表示的电荷量的电荷。
q×Sai[c](i＝1，2，…，m)…(式1)
同样，在俯视时与1条岛状独立的扫描共用配线10b重叠的保护TFT6b的半导体层13a的整个表面(纸面的上方)会蓄积用(式2)表示的电荷量的电荷。
q×Sbj[c](j＝1，2，…，n)…(式2)
Sai[μm2]表示俯视时与1条岛状独立的扫描线10a重叠的第i个像素TFT5的半导体层13a的面积。Sbj[μm2]表示俯视时与1条岛状独立的扫描共用配线10b重叠的第j个保护TFT6b的半导体层13a的面积。m[个]表示对1条岛状独立的扫描线10a电连接的像素TFT5的个数。n[个]表示对1条岛状独立的扫描共用配线10b电连接的保护TFT6b的个数。
可以认为这些电荷通过静电感应，会对1条岛状独立的扫描线10a的整个表面(纸面的上方向)，根据(式1)而在表观上蓄积用(式3)表示的电荷量Qa的电荷22a。
Qa≈Σ(q×Sai)＝q×ΣSai[c](i＝1，2，…，m)…(式3)
另一方面，可以认为会对1条岛状独立的扫描共用配线10b的整个表面(纸面的上方向)，根据(式2)而在表观上蓄积用(式4)表示的电荷量Qb的电荷22b。
Qb≈Σ(q×Sbj)＝q×ΣSbj[c](j＝1，2，…，n)…(式4)
由此，根据(式3)和(式4)，1条岛状独立的扫描线10a与1条岛状独立的扫描共用配线10b之间的电荷量的差ΔQ为
ΔQ≈|Qa-Qb|＝q×|ΣSai-ΣSbj|。
此时，可以认为在ΔQ过大的情况下，会发生静电导致的破坏现象。
在此，若在1条岛状独立的扫描线10a与1条岛状独立的扫描共用配线10b之间不存在电荷量的差，即设ΔQ＝0，则ΣSai＝ΣSbj(i＝1，2，…，m)(j＝1，2，…，n)…(式5)。
换言之，如果使俯视时和1条岛状独立的扫描线10a重叠的全部的半导体层13a的面积与俯视时和1条岛状独立的扫描共用配线10b重叠的全部的半导体层13a的面积尽可能接近相同的值，就能使静电感应造成的电荷量的差ΔQ尽可能小。其结果是，可以认为能抑制静电导致的破坏现象。
近年来，有源矩阵型的液晶显示装置由于对高精细的需求而需要使像素区域缩小，例如使扫描线10a本身的面积缩小。另外，由于对窄边框的需求而需要使边框区域缩小，例如使扫描共用配线10b本身、辅助电容线11d本身的面积缩小。因此，存在与扫描线10a、扫描共用配线10b等重叠的半导体层13a的面积所占的比例变大的趋势，而已无法忽视静电感应造成的电荷。
在以下的各实施方式中，说明用于实现上述解决方案的具体构成。
[第1实施方式]
以下，使用图5、图6对第1实施方式的液晶显示装置进行说明。
第1实施方式的液晶显示装置的基本构成如用图3、图4A和图4B进行的说明那样，但是保护电路的相关构成与图3、图4A和图4B不同。
在图5、图6中，对与在基本构成的说明中使用的图3、图4A和图4B共同的构成要素标注相同的附图标记，省略其详细的说明。
图5是表示第1实施方式的保护电路的布局的有源矩阵基板200的俯视图。
图5与图3的不同之处在于，将扫描共用配线10b和构成保护二极管6的保护TFT6b电连接的多个连接配线中的一部分的连接配线是采用与信号线11a在同层构成的连接配线11e。
图6是沿着图5的III-IV线的截面图。
如图6所示，将扫描共用配线10b和保护TFT6b的栅极10g电连接的连接配线11e与信号线11a在同层构成。这样，将扫描共用配线10b和保护TFT6b电连接的多个连接配线中的一部分连接配线11e包括与信号线11a同层的配线。另外，多个连接配线中的其余的连接配线10f与图3所示的比较例同样，包括与扫描共用配线10b为一体的配线。例如，在图5中示出了3个保护二极管6，但是左端的保护二极管6的连接配线11e包括与信号线11a同层的配线。中央和右端的保护二极管6的连接配线10f包括与扫描共用配线10b为一体的配线。
由此，在形成保护电路30以前，调整对1条岛状独立的扫描共用配线10b电连接的保护TFT6b的个数，能抑制扫描线10a和与其相邻的配线之间的、在这种情况下是和扫描共用配线10b之间的静电导致的破坏现象。
具体地进行说明，在本实施方式中，(式5)的左边的Sai[μm2]是与第i个像素TFT5的半导体层13a有关的值。该值由像素TFT5的性能、制造工序等的制约决定，因此对全部的像素TFT5为相同的值。
设该值为Sa[μm2]。(式5)的右边的Sbj[μm2]是与第j个保护TFT6b的半导体层13a有关的值。该值由保护TFT6b的性能、制造工序等的制约决定，因此对全部的保护TFT6b为相同的值。设该值为Sb[μm2]。(式5)的m[个]表示对1条岛状独立的扫描线10a电连接的像素TFT5的个数。n[个]表示对1条岛状独立的扫描共用配线10b在保护电路形成前的时点，具体地说，在信号线11a形成前的时点电连接的保护TFT6b的个数。
但是，关于n[个]，在本实施方式可以看出，能根据将1条岛状独立的扫描共用配线10b和保护TFT6b电连接的多个连接配线之中，多少条连接配线采用与信号线11a同层的连接配线11e来进行调整。即，只要使多个像素TFT5的半导体层13a和扫描线10a的重叠部分的面积与通过连接配线10f对扫描共用配线10b电连接的保护TFT6b的半导体层13a和扫描共用配线10b的重叠部分的面积大致相等即可。若设该调整后的值为n′[个]，则根据(式5)，
ΣSai＝ΣSbj(i＝1，2，…，m)(j＝1，2，…，n′)
→m×Sa＝n′×Sb
→n′＝(m×Sa)/Sb[个]…(式6)。
例如，进行图像显示的显示区域尺寸为6.95型(英寸)，并且在图像分辨率为WXGA的情况下，Sa＝52.25[μm2]，Sb＝244[μm2]，m＝2400[个]。根据(式6)，
n′＝(2400×52.25)/244≈513.9[个]。
因此，在形成保护电路30前，使对1条岛状独立的扫描共用配线10b电连接的保护TFT6b的个数为使ΔQ取最小值的值即514[个]即可。
此外，对1条岛状独立的扫描共用配线10b电连接的保护TFT6b的个数是514[个]为最佳，但也可以不一定是514个。例如也可以是412个～616个的程度的值。
其理由如下。
若设像素TFT5的栅极电容为Cg、像素TFT5的栅极绝缘膜14的破坏电压为Vg(＞0)，则导致像素TFT5的栅极绝缘膜14被破坏的电荷量Qg用(式7)表示。
Qg＝Cg×Vg[C]…(式7)
因此，导致像素TFT5的栅极绝缘膜14被破坏的电荷量的差ΔQg用(式8)表示。
ΔQg＝2×Qg＝2×Cg×Vg[C]…(式8)
另外，根据(式3)，导致像素TFT5的栅极绝缘膜14被破坏的每单位面积的电荷量qg[C/μm2]的电荷21用(式9)表示。
ΔQg≈Σ(qg×Sai)＝qg×ΣSai[C](i＝1，2，…，m)
→qg＝ΔQg/ΣSai[C/μm2]…(式9)
因此，当为该qg的值以上时，像素TFT5的栅极绝缘膜14被破坏，这在材料的固有性质上无法避免。
另一方面，若设层间电容为Ci，层间绝缘膜15的破坏电压为Vi(＞0)，则导致扫描线10a和与其相邻的配线之间的、在这种情况下是和扫描共用配线10b之间的间隔D1的层间绝缘膜15被破坏的电荷量Qi用(式10)表示。
Qi＝Ci×Vi[C]…(式10)
因此，导致扫描线10a和与其相邻的配线之间的、在这种情况下是和扫描共用配线10b之间的间隔D1的层间绝缘膜15被破坏的电荷量的差ΔQi用(式11)表示。
ΔQi＝2×Qi＝2×Ci×Vi[C]…(式11)
因此，根据(式9)，像素TFT5的栅极绝缘膜14在材料的固有性质上被破坏并且扫描线10a和与其相邻的配线之间的、在这种情况下是和扫描共用配线10b之间的间隔D1的层间绝缘膜15被破坏时的面积之差|ΣSai-ΣSbj|的最大值为(式12)。
ΔQi＝qg×|ΣSai-ΣSbj|
→|ΣSai-ΣSbj|＝ΔQi/qg＝(ΔQi×ΣSai)/ΔQg…(式12)
换言之，在采用该值以上的值的情况下，与像素TFT5的栅极绝缘膜14相比，扫描线10a和与其相邻的配线之间的、在这种情况下是和扫描共用配线10b之间的层间绝缘膜15会先被破坏，本发明效果变得极小。
例如，如上述那样，在进行图像显示的显示区域尺寸为6.95型并且图像分辨率为WXGA的情况下，Cg＝2.00E-14[F]，Vg＝100[V]，因此根据(式8)，
ΔQg＝2×Cg×Vg＝4.00×10-12[C]，
根据(式9)，
qg＝ΔQg/ΣSai≈3.20×10-17[C/μm2]。
另外，Ci＝4.00×10-17[F]，Vi＝10[kV]，因此根据(式11)，
ΔQi＝2×Ci×Vi＝8.00×10-13[C]，
根据(式12)，
|ΣSai-ΣSbj|＝(ΔQi×ΣSai)/ΔQg≈2.50×104[μm2]。
如上述那样，
只要|ΣSai-ΣSbj|＝|m×Sa-n′×Sb|＜2.50×104…(式13)即可，因此，由于m＝2400[个]，Sa＝52.25[μm2]，Sb＝244[μm2]，
而411.5＜n′＜616.4。
因此，如上述那样，例如也可以使保护TFT6b的个数为412个～616个的程度的值。
从图3可以看出，调整前的n的值与扫描线10a的个数相等，为1280[个]。在本实施方式中，将1条岛状独立的扫描共用配线10b和保护TFT6b电连接的多个连接配线中的一部分采用连接配线11e的比例大体设为5条中的3条的比例。设为这种比例的理由是为了在从1条岛状独立的扫描共用配线10b的整个表面来看时，使静电感应导致的电荷蓄积不会是在局部，而抑制局部的静电导致的破坏现象。优选这种设定。
另外，将1条岛状独立的扫描线10a的配线宽度A1设为25[μm]，其配线长度设为94000[μm]，1条岛状独立的扫描共用配线10b的配线宽度B1设为15[μm]，其配线长度设为150000[μm]。该值是为了使1条岛状独立的扫描线10a的面积与1条岛状独立的扫描共用配线10b的面积大致相等，使各自所直接蓄积的电荷的量尽可能相等而设定的值。
具体地说，优选1条岛状独立的扫描共用配线10b的面积相对于1条岛状独立的扫描线10a的面积的比率设为+0.8～+1.2之间。
此外，将辅助电容线11d的配线宽度C1设为220[μm]，扫描线10a与扫描共用配线10b的间隔D1设为10[μm]。
当然，在形成保护电路30后，在扫描线10a或信号线11a由于电荷的蓄积而成为高电压的情况下，保护TFT6a或保护TFT6b发生放电，电荷逃逸到扫描共用配线10b或信号共用配线11b，能防止静电导致的破坏现象。
[第2实施方式]
以下，使用图7、图8对第2实施方式的液晶显示装置进行说明。
第2实施方式的液晶显示装置的基本构成如使用图3、图4A和图4B所说明的那样，但是保护电路的相关构成与图3、图4A和图4B不同。
在图7、图8中，对在基本构成的说明中使用的图3、图4A和与图4B共同的的构成要素标注相同的附图标记，省略其详细的说明。
图7是示出本实施方式的有源矩阵基板300的保护TFT6a、6b等的布局的俯视图。
图7与图3的不同之处在于以下方面：将扫描共用配线10b和保护TFT6b电连接的多个连接配线全部采用与信号线11a同层的连接配线11e；设有与保护TFT用的半导体层13a(第1半导体层)同层的多个半导体层13b(第2半导体层)，半导体层13b的一部分和扫描共用配线10b在俯视时重叠；以及，设有与信号线11a同层的中继配线11f，中继配线11f的一部分和扫描共用配线10b在俯视时重叠。
在第2实施方式中，半导体层13b的第1端部(图7的下端部)和扫描共用配线10b在俯视时重叠，半导体层13b的第2端部(图7的上端部)向扫描共用配线10b的宽度方向的一侧(图7的上方)探出。
图8是沿着图7的V-VI线的截面图。
本实施方式(图7、图8)与基本构成(图3、图4A和图4B)的不同之处还在于，在形成保护电路30的时点，如图8所示，扫描共用配线10b和中继配线11f通过接触孔16i电连接，中继配线11f和半导体层13b通过接触孔16h电连接。即，扫描共用配线10b和半导体层13b通过中继配线11f电连接。
根据以上构成，在形成保护电路30以前，对在俯视时与1条岛状独立的扫描共用配线10b重叠的半导体层13b的面积进行调整，能防止扫描线10a和与其相邻的配线之间的、在这种情况下是和扫描共用配线10b之间的静电导致的破坏现象。具体地说，使多个像素电路用的半导体层13a和扫描线10a的重叠部分的面积与多个半导体层13b和扫描共用配线10b的重叠部分的面积大致相等。
具体地进行说明，在本实施方式中，(式5)的左边的Sai[μm2]是与第i个像素TFT5的半导体层13a有关的值。该值由像素TFT5的性能、制造工序等的制约决定，因此对全部的像素TFT5为相同的值。设该值为Sa。(式5)的右边的Sbj[μm2]表示在俯视时与1条岛状独立的扫描共用配线10b重叠的半导体层13b各自的面积。在本实施方式中，为了方便，将各个重叠部分的面积设为规定的值，设该值为Sb′。(式5)中的m[个]表示对1条岛状独立的扫描线10a电连接的像素TFT5的个数。n[个]表示在俯视时与1条岛状独立的扫描共用配线10b重叠的半导体层13b的个数。在此，为了方便，设为第1实施方式中的调整前的n的值，也就是说，设为n＝1280[个]。
此时，根据(式5)，
ΣSai＝ΣSbj(i＝1，2，…，m)(j＝1，2，…，n)
→m×Sa＝n×Sb′
→Sb′＝(m×Sa)/n[μm2]…(式14)。
例如，进行图像显示的显示区域尺寸为6.95型并且图像分辨率为WXGA的情况下，Sa＝52.25[μm2]，m＝2400[个]。
根据(式14)，
Sb′＝(2400×52.25)/1280≈97.969[μm2]。
也就是说，在俯视时，使与1条岛状独立的扫描共用配线10b重叠的半导体层13b各自的面积为使ΔQ为最小值的值即97.97[μm2]即可。
此外，与1条岛状独立的扫描共用配线10b重叠的半导体层13b各自的面积为97.97[μm2]最佳，但也可以不一定与97.97[μm2]一致。例如也可以是79～117[μm2]的程度的值。
其理由如下。
如上述那样，根据(式13)，
只要|ΣSai-ΣSbj|＝|m×Sa-n×Sb′|＜2.50×104即可，因此，由于m＝2400[个]，Sa＝52.25[μm2]，n＝1280[个]，
而78.4＜Sb′＜117.5。
因此，如上述那样，保护TFT6b的个数例如也可以是79～117[μm2]的程度的值。
另外，1条岛状独立的扫描线10a的配线宽度和配线长度、1条岛状独立的扫描共用配线10b的配线宽度和配线长度、辅助电容线11d的配线宽度以及扫描线10a与扫描共用配线10b的间隔设为与第1实施方式相同的值。该值是为了使1条岛状独立的扫描线10a的面积与1条岛状独立的扫描共用配线10b的面积大致相等来使各自所直接蓄积的电荷的量尽可能相等而设定的值。
具体地说，优选将1条岛状独立的扫描共用配线10b的面积相对于1条岛状独立的扫描线10a的面积的比率设为+0.8～+1.2之间。
在俯视时与1条岛状独立的扫描共用配线10b重叠的半导体层13b各自的面积Sb′的1边的长度(与扫描共用配线10b延伸的方向垂直的方向上的尺寸)E1设为10.1[μm]。另1边的长度(与扫描共用配线10b延伸的方向平行的方向上的尺寸)E2设为9.7[μm]。
而且，在形成保护电路30的时点，扫描共用配线10b和中继配线11f通过接触孔16i电连接，中继配线11f和半导体层13b通过接触孔16h电连接。由此，半导体层13b中蓄积的电荷逃逸到扫描共用配线10b，而防止了扫描共用配线10b的静电感应引起的电荷蓄积。当然，在形成保护电路30后，在扫描线10a或信号线11a由于电荷的蓄积而成为高电压的情况下，保护TFT6a或保护TFT6b发生放电，电荷逃逸到扫描共用配线10b或信号共用配线11b，能防止静电导致的破坏现象。
而且，在本实施方式中，将扫描共用配线10b和保护TFT6b电连接的连接配线全部采用与信号线11a同层的连接配线11e。由此，能避免在扫描共用配线10b中蓄积有电荷时静电造成保护TFT6b的破坏。
[第3实施方式]
以下，使用图9、图10对第3实施方式的液晶显示装置进行说明。
第3实施方式的液晶显示装置的基本构成如使用图3、图4A和图4B说明的那样，但是保护电路的相关构成与图3、图4A和图4B不同。
在图9、图10中，对与在基本构成的说明中使用的图3、图4A和图4B共同的构成要素标注相同的附图标记，省略其详细的说明。
图9是示出本实施方式的有源矩阵基板400的保护TFT6a、6b等的布局的俯视图。
图9与图3的不同之处在于以下方面：将扫描共用配线10b和保护TFT6b电连接的多个连接配线全部采用与信号线11a同层的连接配线11e；使用与扫描线10a同层的辅助电容线10d；设有与保护TFT用的半导体层13a(第1半导体层)同层的多个半导体层13c(第2半导体层)，半导体层13c的一部分和辅助电容线10d在俯视时重叠；以及，设有与信号线11a同层的中继配线11g，中继配线11g的一部分和辅助电容线10d在俯视时重叠。
在本实施方式的情况下，对在扫描线10a的延伸方向上排列的像素PX列各设有1个半导体层13c。半导体层13c的第1端部(图9的上端部)和辅助电容线10d在俯视时重叠，半导体层13c的第2端部(图9的下端部)向辅助电容线10d的宽度方向的一侧(图9的下方)探出。
图10是沿着图9的VII-VIII线的截面图。
本实施方式(图9、图10)与基本构成(图3、图4A和图4B)不同之处还在于，在形成保护电路30的时点，如图10所示，辅助电容线10d和中继配线11g通过接触孔16i电连接，中继配线11g和半导体层13c通过接触孔16h电连接。即，辅助电容线10d和半导体层13c通过中继配线11g电连接。
由此，在形成保护电路30形成以前，对在俯视时与1条岛状独立的辅助电容线10d重叠的半导体层13c的面积进行调整，能防止扫描线10a和与其相邻的配线之间的、在这种情况下是和辅助电容线10d之间的静电导致的破坏现象。具体地说，使多个像素电路用的半导体层13a和扫描线10a的重叠部分的面积与多个半导体层13c和辅助电容线10d的重叠部分的面积大致相等。
进行具体说明，在本实施方式中，(式5)的左边的Sai[μm2]是与第i个像素TFT5的半导体层13a有关的值。该值由像素TFT5的性能、制造工序等的制约决定，因此对全部的像素TFT5为相同的值。设该值为Sa。另外，(式5)的右边的Sbj[μm2]表示在俯视时与1条岛状独立的辅助电容线10d重叠的半导体层13c各自的面积。在本实施方式中，为了方便，将各自的面积设为规定的值，设该值为Sb′。(式5)中的m[个]表示对1条岛状独立的扫描线10a电连接的像素TFT5的个数。n[个]表示在俯视时与1条岛状独立的辅助电容线10d重叠的半导体层13c的个数。在此，为了方便，设为第1实施方式中的调整前的n的值，也就是说，设为n＝1280[个]。
在这种情况下，当从(式5)求出Sb′的值时，与第2实施方式同样，为97.97[μm2]。
此外，与第2实施方式同样，Sb′的值例如也可以是79～117[μm2]的程度的值。
另外，1条岛状独立的扫描线10a的配线宽度、1条岛状独立的扫描共用配线10b的配线宽度和配线长度、辅助电容线10d的配线宽度为与第1实施方式相同的值。扫描线10a的配线长度设为93700[μm]。扫描线10a与辅助电容线10d的间隔D2设为10[μm]。在俯视时与1条岛状独立的辅助电容线10d重叠的半导体层13c各自的面积Sb′的1边的长度(与辅助电容线10d延伸的方向垂直的方向上的尺寸)F1设为10.1[μm]。另1边的长度(与辅助电容线10d延伸的方向平行的方向上的尺寸)F2设为9.7[μm]。
而且，在形成保护电路30的时点，辅助电容线10d和中继配线11g通过接触孔16i电连接，中继配线11g和半导体层13c通过接触孔16h电连接。由此，在半导体层13c中蓄积的电荷向辅助电容线10d逃逸，能消除辅助电容线10d的静电感应导致的电荷蓄积。此时，由于具有辅助电容线10d和中继配线11g的层叠结构，因此整个配线的电阻值会减少。因此，在驱动液晶显示装置50时，能对共用电极18稳定地施加电压。当然，在保护电路30形成后，在扫描线10a或信号线11a由于电荷的蓄积而成为高电压的情况下，保护TFT6a或保护TFT6b发生放电，电荷逃逸到扫描共用配线10b或信号共用配线11b，能抑制静电导致的破坏现象。
而且，在本实施方式中，将扫描共用配线10b和保护TFT6b电连接的连接配线全部采用与信号线11a同层的连接配线11e。由此，能避免在扫描共用配线10b中蓄积有电荷时静电造成保护TFT6b的破坏。
[第4实施方式]
以下，使用图11、图12对第4实施方式的液晶显示装置进行说明。
第4实施方式的液晶显示装置的基本构成如使用图3、图4A和图4B说明的那样，保护电路的相关构成与图3、图4A和图4B不同。
在图11、图12中，对与在基本构成的说明中使用的图3、图4A和图4B共同的构成要素标注相同的附图标记，省略其详细的说明。
图11是示出本实施方式的有源矩阵基板500的保护TFT6a、6b等的布局的俯视图。
图11与图3的不同之处在于以下方面：将扫描共用配线10b和保护TFT6b电连接的多个连接配线全部采用与信号线11a同层的连接配线11e；设有与保护TFT用的半导体层13a(第1半导体层)同层的多个半导体层13b(第2半导体层)，半导体层13b的一部分与扫描共用配线10b在俯视时重叠；以及，设有与信号线11a同层的中继配线11f，中继配线11f的一部分与扫描共用配线10b在俯视时重叠。
在上述的第2实施方式中，半导体层13b的一方端部(图7的上端部)向扫描共用配线10b的宽度方向的一侧(图7的上方)探出。而在本实施方式中，半导体层13b的中央部与扫描共用配线10b在俯视时重叠，半导体层13b的两端部(图11的上端部和下端部)向扫描共用配线10b的宽度方向的两侧探出。
图12是沿着图11的IX-X线的截面图。
本实施方式(图11、图12)与基本构成(图3、图4A和图4B)不同之处还在于，在形成保护电路30的时点，如图12所示，扫描共用配线10b和中继配线11f通过接触孔16i电连接，中继配线11f和半导体层13b通过隔着扫描共用配线10b设置的2个接触孔16h电连接这一点。即，扫描共用配线10b和半导体层13b通过中继配线11f电连接。
由此，在形成保护电路30以前，对在俯视时与1条岛状独立的扫描共用配线10b重叠的半导体层13b的面积进行调整，能抑制扫描线10a和与其相邻的配线之间的、在这种情况下是和扫描共用配线10b之间的静电导致的破坏现象。具体地说，使多个像素TFT用的半导体层13a和扫描线10a的重叠部分的面积与多个半导体层13b和扫描共用配线10b的重叠部分的面积大致相等。
具体地进行说明，在本实施方式中，(式5)的左边的Sai[μm2]是与第i个像素TFT5的半导体层13a有关的值。该值由像素TFT5的性能、制造工序等的制约决定，因此对全部的像素TFT5为相同的值。设该值为Sa。(式5)的右边的Sbj[μm2]表示在俯视时与1条岛状独立的扫描共用配线10b重叠的半导体层13b各自的面积。在本实施方式中，为了方便，将各个重叠部分的面积设为规定的值，设该值为Sb′。(式5)中的m[个]表示对1条岛状独立的扫描线10a电连接的像素TFT5的个数。n[个]表示在俯视时与1条岛状独立的扫描共用配线10b重叠的半导体层13b的个数。在此，为了方便，设为第1实施方式中的调整前的n的值，也就是说，设为n＝1280[个]。
在这种情况下，当从(式5)求出Sb′的值时，与第2实施方式2同样，为Sb′＝97.97[μm2]。
此外，与第2实施方式同样，Sb′的值例如也可以是79～117[μm2]的程度的值。
另外，1条岛状独立的扫描线10a的配线宽度和配线长度、1条岛状独立的扫描共用配线10b的配线宽度和配线长度、辅助电容线11d的配线宽度以及扫描线10a与扫描共用配线10b的间隔设为与第1实施方式相同的值。该值是为了使1条岛状独立的扫描线10a的面积与1条岛状独立的扫描共用配线10b的面积大致相等来使各自所直接蓄积的电荷的量尽可能相等而设定的值。
具体地说，优选1条岛状独立的扫描共用配线10b的面积相对于1条岛状独立的扫描线10a的面积的比率设为+0.8～+1.2之间。
在俯视时与1条岛状独立的扫描共用配线10b重叠的半导体层13b各自的面积Sb′的1边的长度(与扫描共用配线10b延伸的方向垂直的方向上的尺寸)G1设为15[μm]。另1边的长度(与扫描共用配线10b延伸的方向平行的方向上的尺寸)G2设为6.5[μm]。由此，面积Sb′为97.5[μm2]，ΔQ为最小值的值，也就是说，能接近在第2实施方式中计算出的值即97.97[μm2]。
在有源矩阵基板的制造工序中，有时无法避免在各层的图案间发生微小对准偏差。例如，假设发生了扫描共用配线10b与半导体层13b的对准偏差。此时，在扫描共用配线10b和半导体层13b向与扫描共用配线10b的延伸方向平行的方向偏离的情况下，扫描共用配线10b和半导体层13b的重叠部分的面积不会变化。然而，在图7所示的第2实施方式的情况下，当扫描共用配线10b和半导体层13b向与扫描共用配线10b的延伸方向垂直的方向(图的上下方向)偏离时，扫描共用配线10b与半导体层13b的重叠部分的面积会发生变化，抑制静电导致的破坏现象的效果会减弱。
而在本实施方式的情况下，半导体层13b的两端部(图11的上端部和下端部)向扫描共用配线10b的宽度方向的两侧探出。因此，即使扫描共用配线10b和半导体层13b向与扫描共用配线10b的延伸方向垂直的方向(图11的上下方向)偏离，扫描共用配线10b和半导体层13b的重叠部分的面积也不会变化。因此，即使在由于制造工序等而导致发生了对准偏差的情况下，也能维持抑制静电导致的破坏现象的效果。
而且，在形成保护电路30的时点，扫描共用配线10b和中继配线11f通过接触孔16i电连接，中继配线11f和半导体层13b通过接触孔16h电连接。由此，在半导体层13b中蓄积的电荷逃逸到扫描共用配线10b，能消除扫描共用配线10b的静电感应引起的电荷蓄积。当然，在保护电路30形成后，在扫描线10a或信号线11a由于电荷的蓄积而成为高电压的情况下，保护TFT6a或保护TFT6b发生放电，电荷逃逸到扫描共用配线10b或信号共用配线11b，能防止静电导致的破坏现象。
而且，在本实施方式中，将扫描共用配线10和保护TFT6b电连接的连接配线全部采用与信号线11a同层的连接配线11e。由此，能避免在扫描共用配线10b中蓄积有电荷时静电造成保护TFT6b的破坏。
[第5实施方式]
以下，使用图13、图14对第5实施方式的液晶显示装置进行说明。
第5实施方式的液晶显示装置的基本构成如使用图3、图4A和图4B说明的那样，但是保护电路的相关构成与图3、图4A和图4B不同。
在图13、图14中，对与在基本构成的说明中使用的图3、图4A和图4B共同的构成要素标注相同的附图标记，省略其详细的说明。
图13是示出本实施方式的有源矩阵基板600的保护TFT6a、6b等的布局的俯视图。
图13与图3的不同之处在于以下方面：将扫描共用配线10b和保护TFT6b电连接的多个连接配线全部采用与信号线11a同层的连接配线11e；使用与扫描线10a同层的辅助电容线10d；设有与保护TFT用的半导体层13a(第1半导体层)同层的多个半导体层13c(第2半导体层)，半导体层13c的一部分与辅助电容线10d在俯视时重叠；以及，设有与信号线11a同层的中继配线11g，中继配线11g的一部分与辅助电容线10d在俯视时重叠。
在上述的第3实施方式中，对各像素列设有1个半导体层13c，该半导体层13c的一方端部(图9的下端部)向辅助电容线10d的宽度方向的一侧(图9的下方)探出。而在本实施方式中，对在扫描线10a的延伸方向上排列的像素PX的列各设有2个半导体层13c，该2个半导体层13c配置在辅助电容线10d的上边侧和下边侧。2个半导体层13c各自的第1端部(图13的2个半导体层13c的相互相对的端部)与辅助电容线10d在俯视时重叠。2个半导体层13c各自的第2端部(图13的2个半导体层13c的相互背离的一侧的端部)向辅助电容线10d的宽度方向的两侧(图13的上下方向)探出。
图14是沿着图13的XI-XII线的截面图。
本实施方式(图13、图14)与基本构成(图3、图4A和图4B)不同之处还在于，在形成保护电路30的时点，辅助电容线10d和中继配线11g通过接触孔16i电连接(参照图13)，中继配线11g和半导体层13c通过接触孔16h电连接(参照图13和图14)。即，辅助电容线10d和半导体层13c通过中继配线11g电连接。
由此，在保护电路30形成以前，对在俯视时与1条岛状独立的辅助电容线10d重叠的半导体层13c的面积进行调整，能抑制扫描线10a和与其相邻的配线之间的、在这种情况下是和辅助电容线10d之间的静电导致的破坏现象。具体地说，使多个像素电路用的半导体层13a和扫描线10a的重叠部分的面积与多个半导体层13c和辅助电容线10d的重叠部分的面积大致相等。
具体地进行说明，在本实施方式中，(式5)的左边的Sai[μm2]是与第i个像素TFT5的半导体层13a有关的值。该值由像素TFT5的性能、制造工序等的制约决定，因此对全部的像素TFT5为相同的值。设该值为Sa。(式5)的右边的Sbj[μm2]表示俯视时与1条岛状独立的辅助电容线10d重叠的半导体层13c各自的面积。在本实施方式中，为了方便，将各自的面积设为规定的值，设该值为Sb′。(式5)中的m[个]表示对1条岛状独立的扫描线10a电连接的像素TFT5的个数。n[个]表示俯视时与1条岛状独立的辅助电容线10d重叠的半导体层13c的个数。在此，为了方便，设为第1实施方式中的调整前的n的值的2倍，也就是说，设为n＝1280×2＝2560[个]。
在这种情况下，根据(式5)，
ΣSai＝ΣSbj(i＝1，2，…，m)(j＝1，2，…，n)
→m×Sa＝n×Sb′
→Sb′＝(m×Sa)/n[μm2]…(式14)。
例如，在进行图像显示的显示区域尺寸为6.95型并且图像分辨率为WXGA的情况下，Sa＝52.25[μm2]，m＝2400[个]。
此时，根据(式14)，
则Sb′＝(2400×52.25)/2560≈48.984[μm2]。
因此，只要将俯视时与1条岛状独立的辅助电容线10d重叠的半导体层13b各自的面积设为使ΔQ为最小值的值，即48.98[μm2]即可。
此外，与1条岛状独立的辅助电容线10d重叠的半导体层13b各自的面积是48.98[μm2]为最佳，但也可以不一定与48.98[μm2]一致。例如也可以是40～58[μm2]的程度的值。
其理由如下。
如上述那样，根据(式13)，
只要|ΣSai-ΣSbj|＝|m×Sa-n×Sb′|＜2.50×104即可，因此，由于m＝2400[个]，Sa＝52.25[μm2]，n＝2×1280＝2560[个]，
而39.2＜Sb′＜58.8。
因此，如上述那样，与1条岛状独立的辅助电容线10d重叠的半导体层13b各自的面积例如也可以是40～58[μm2]的程度的值。
另外，1条岛状独立的扫描线10a的配线宽度、1条岛状独立的扫描共用配线10b的配线宽度和配线长度、辅助电容线10d的配线宽度是与第1实施方式相同的值。扫描线10a的配线长度以及扫描线10a与辅助电容线10d的间隔是与第3实施方式相同的值。在俯视时与1条岛状独立的辅助电容线10d重叠的半导体层13c各自的面积Sb′的1边的长度(与辅助电容线10d延伸的方向垂直的方向上的尺寸)H1设为7.9[μm]。另1边的长度(与辅助电容线10d延伸的方向平行的方向上的尺寸)H2设为6.2[μm]。
在第5实施方式中，对各像素列分别设有2个半导体层13c，2个半导体层13c的相互背离的一侧的端部向辅助电容线10d的宽度方向的两侧探出。因此，即使辅助电容线10d和半导体层13c向与辅助电容线10d的延伸方向垂直的方向(图13的上下方向)发生位置偏离，辅助电容线10d与半导体层13c的重叠部分的面积也不会变化。因此，即使在由于制造工序等而导致发生了对准偏差的情况下，也能维持抑制静电导致的破坏现象的效果。
而且，在形成保护电路30的时点，辅助电容线10d和中继配线11g通过接触孔16i电连接，中继配线11g和半导体层13c通过接触孔16h电连接。由此，半导体层13c中蓄积的电荷向辅助电容线10d逃逸，能消除辅助电容线10d的静电感应导致的电荷蓄积。
另外，整个配线为辅助电容线10d和中继配线11g的层叠结构，因此配线的电阻值减少，能在驱动液晶显示装置时对共用电极18稳定地施加电压。当然，在保护电路30形成后，在扫描线10a或信号线11a由于电荷的蓄积而成为高电压的情况下，保护TFT6a或保护TFT6b发生放电，电荷逃逸到扫描共用配线10b或信号共用配线11b，能防止静电导致的破坏现象。
而且，在本实施方式中，将扫描共用配线10b和保护TFT6b电连接的连接配线全部采用与信号线11a同层的连接配线11e。由此，能避免在扫描共用配线10b中蓄积有电荷时静电造成保护TFT6b的破坏。
此外，本发明的技术范围不限于上述实施方式，能在不脱离本发明的主旨的范围中进行各种变更。例如，构成像素TFT和保护TFT的各TFT的半导体材料能变更为硅等14族元素的半导体、氧化物半导体等。而且，各TFT的半导体材料的结晶性没有特别限定，可以是单晶、多晶、非晶或微晶。此外，优选氧化物半导体含有从包括铟(In)、镓(Ga)、锌(Zn)、铝(Al)和硅(Si)的组中选出的至少一种元素和氧(O)，更优选含有In、Ga、Zn和O。
另外，构成像素TFT和保护TFT的各TFT的形态不特别限定于顶栅方式，例如能适当变更为底栅方式等。
而且，近年来，作为自发光型的显示装置，已积极开发比液晶显示装置更有利于实现高速响应、高视野角、高对比度以及进一步薄型轻型化的有机EL显示装置。图15是示出有机EL显示装置的像素电路的一个例子的示意图。虽然省略详细说明，但像素具备第1晶体管T1、第2晶体管T2、电容器Cst以及有机发光二极管(OLED)。第1晶体管T1的源极与第1电源ELVDD连接，漏极与有机发光二极管的阳极电极连接，栅极与第1节点N1连接。第2晶体管T2的源极与数据线Dm连接，漏极与第1节点N1连接，栅极与扫描线Sn连接。电容器Cst的第1电极与第1电源ELVDD连接，第2电极与第1节点N1连接。有机发光二极管的阳极电极与第1晶体管T 1的漏极连接，阴极电极与第2电源ELVSS连接。
这样，在有机EL显示装置中也存在扫描线，因此能应用本发明。本发明不限于液晶显示装置，能应用于各种显示装置。
工业上的可利用性
本发明能利用于液晶显示装置、有机EL显示装置等各种显示装置。
附图标记说明：
5：像素TFT(像素电路用TFT)，6：保护二极管(保护元件)，10a：扫描线，10b：扫描共用配线(共用配线)，11a：信号线，10d、11d：辅助电容线，10f、11e：连接配线，11f、11g：中继配线，13a、13b、13c：半导体层，50：液晶显示装置，PX：像素。

Claims (10)

1.一种显示装置，其特征在于，
具备：相互交叉的多个扫描线和多个信号线；
多个像素电路用薄膜晶体管，其设于被多个扫描线和多个信号线划分出的多个像素；
扫描共用配线，其将上述多个扫描线之间电连接；以及
多个保护元件，其将上述扫描共用配线和上述多个扫描线之间分别电连接，
将上述扫描共用配线和上述多个保护元件电连接的多个连接配线中的至少一部分包括与上述信号线同层的配线，
构成上述多个像素电路用薄膜晶体管的多个像素电路用半导体层和上述多个扫描线分别在俯视时重叠，
与上述像素电路用半导体层同层的多个半导体层和与上述多个扫描线交叉的共用配线在俯视时重叠，
上述多个像素电路用半导体层和上述扫描线的重叠部分的面积与上述多个半导体层和上述共用配线的重叠部分的面积大致相等。
2.根据权利要求1所述的显示装置，其中，
上述共用配线是上述扫描共用配线。
3.根据权利要求2所述的显示装置，其中，
上述多个连接配线中的一部分连接配线包括与上述信号线同层的配线，
上述多个连接配线中的其余的连接配线包括与上述扫描共用配线为一体的配线，
上述多个半导体层是构成上述多个保护元件的多个第1半导体层，
上述多个像素电路用半导体层和上述扫描线的重叠部分的面积与上述多个第1半导体层和上述扫描共用配线的重叠部分的面积大致相等。
4.根据权利要求2所述的显示装置，其中，
上述多个半导体层是与上述像素电路用半导体层及保护元件用的第1半导体层同层的多个第2半导体层，
上述多个连接配线全部包括与上述信号线同层的配线，
还具备与上述信号线同层的中继配线，
上述第2半导体层的至少一部分及上述中继配线的至少一部分和上述扫描共用配线在俯视时重叠，
上述多个像素电路用半导体层和上述扫描线的重叠部分的面积与上述多个第2半导体层和上述扫描共用配线的重叠部分的面积大致相等，
上述扫描共用配线和上述第2半导体层通过上述中继配线电连接。
5.根据权利要求4所述的显示装置，其中，
上述第2半导体层的第1端部和上述扫描共用配线在俯视时重叠，
上述第2半导体层的第2端部向上述扫描共用配线的宽度方向的一侧探出。
6.根据权利要求4所述的显示装置，其中，
上述第2半导体层的中央部和上述扫描共用配线在俯视时重叠，
上述第2半导体层的两端部向上述扫描共用配线的宽度方向的两侧探出。
7.根据权利要求1所述的显示装置，其中，
还具备构成辅助电容的辅助电容线，
上述共用配线是上述辅助电容线。
8.根据权利要求7所述的显示装置，其中，
上述多个半导体层是与上述像素电路用半导体层及保护元件用的第1半导体层同层的多个第2半导体层，
上述多个连接配线全部包括与上述信号线同层的配线，
还具备与上述信号线同层的中继配线，
上述第2半导体层的至少一部分及上述中继配线的至少一部分和上述辅助电容线在俯视时重叠，
上述多个像素电路用半导体层和上述扫描线的重叠部分的面积与上述多个第2半导体层和上述辅助电容线的重叠部分的面积大致相等，
上述辅助电容线和上述第2半导体层通过上述中继配线电连接。
9.根据权利要求8所述的显示装置，其中，
对各像素的列设有1个上述第2半导体层，
上述第2半导体层的第1端部和上述辅助电容线在俯视时重叠，
上述第2半导体层的第2端部向上述辅助电容线的宽度方向的一侧探出。
10.根据权利要求8所述的显示装置，其中，
对各像素的列设有2个上述第2半导体层，
上述2个第2半导体层各自的第1端部和上述辅助电容线在俯视时重叠，
上述2个第2半导体层各自的第2端部向上述辅助电容线的宽度方向的两侧探出。
CN201580018394.6A 2014-04-08 2015-04-06 显示装置 Expired - Fee Related CN106165004B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014079514 2014-04-08
JP2014-079514 2014-04-08
PCT/JP2015/060744 WO2015156249A1 (ja) 2014-04-08 2015-04-06 表示装置

Publications (2)

Publication Number Publication Date
CN106165004A true CN106165004A (zh) 2016-11-23
CN106165004B CN106165004B (zh) 2019-01-18

Family

ID=54287825

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580018394.6A Expired - Fee Related CN106165004B (zh) 2014-04-08 2015-04-06 显示装置

Country Status (4)

Country Link
US (1) US9691797B2 (zh)
JP (1) JP6257112B2 (zh)
CN (1) CN106165004B (zh)
WO (1) WO2015156249A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107887410A (zh) * 2016-09-29 2018-04-06 株式会社日本显示器 显示装置
CN108267904A (zh) * 2016-12-30 2018-07-10 乐金显示有限公司 显示面板
CN111487819A (zh) * 2019-01-28 2020-08-04 精工爱普生株式会社 液晶装置、液晶驱动器、电子设备以及移动体

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10230708B2 (en) 2016-05-20 2019-03-12 Sap Se Application managed service instances
US10523662B2 (en) 2016-09-16 2019-12-31 Sap Se In-memory database advanced programming model
CN109716422B (zh) 2016-09-21 2021-10-12 索尼半导体解决方案公司 显示装置和电子设备
US10491700B2 (en) 2016-11-18 2019-11-26 Sap Se Application managed service instances
US11693945B2 (en) 2016-11-18 2023-07-04 Sap Se Secure calls between applications
KR102687853B1 (ko) * 2016-12-09 2024-07-24 삼성디스플레이 주식회사 표시 장치
US10298591B2 (en) 2017-04-28 2019-05-21 Sap Se Secure integration of independent cloud foundry applications in a fiori launchpad
US10693989B2 (en) 2017-04-28 2020-06-23 Sap Se Brokering services from partner cloud platforms
US10185552B2 (en) 2017-05-12 2019-01-22 Sap Se Enforcing content constraints on delivery and end user changes
US10437795B2 (en) 2017-05-12 2019-10-08 Sap Se Upgrading systems with changing constraints
US10268472B2 (en) 2017-05-16 2019-04-23 Sap Se Upgrading systems with replicated data
US10713277B2 (en) 2017-10-26 2020-07-14 Sap Se Patching content across shared and tenant containers in multi-tenancy database systems
US10740318B2 (en) 2017-10-26 2020-08-11 Sap Se Key pattern management in multi-tenancy database systems
US10452646B2 (en) 2017-10-26 2019-10-22 Sap Se Deploying changes in a multi-tenancy database system
US10657276B2 (en) 2017-10-26 2020-05-19 Sap Se System sharing types in multi-tenancy database systems
US10621167B2 (en) 2017-10-26 2020-04-14 Sap Se Data separation and write redirection in multi-tenancy database systems
US10482080B2 (en) 2017-10-26 2019-11-19 Sap Se Exchanging shared containers and adapting tenants in multi-tenancy database systems
US10740315B2 (en) 2017-10-26 2020-08-11 Sap Se Transitioning between system sharing types in multi-tenancy database systems
US10733168B2 (en) 2017-10-26 2020-08-04 Sap Se Deploying changes to key patterns in multi-tenancy database systems
US10673962B2 (en) 2017-11-28 2020-06-02 Sap Se Service cross-consumption based on an open service broker application programming interface
US10536461B2 (en) 2017-12-19 2020-01-14 Sap Se Service identity propagation between applications and reusable services
US11030164B2 (en) 2018-01-18 2021-06-08 Sap Se Artifact deployment for application managed service instances
US10715405B2 (en) 2018-01-30 2020-07-14 Sap Se Tenant isolated data in shared reusable services
US10977212B2 (en) 2018-05-03 2021-04-13 Sap Se Data partitioning based on estimated growth
US10686882B2 (en) 2018-05-18 2020-06-16 Sap Se Change management using a thing-model on an internet-of-things platform
US10942892B2 (en) 2018-05-18 2021-03-09 Sap Se Transport handling of foreign key checks
US10915551B2 (en) 2018-06-04 2021-02-09 Sap Se Change management for shared objects in multi-tenancy systems
US10936624B2 (en) 2018-06-12 2021-03-02 Sap Se Development and productive use of system with parallel use of production data and zero downtime of software changes
US11957014B2 (en) * 2018-07-30 2024-04-09 Sharp Kabushiki Kaisha Display device with reduced occurrences of electrostatic discharge
US10534585B1 (en) 2018-10-29 2020-01-14 Sap Se Integrated development environment with deep insights and recommendations
US10853693B2 (en) 2018-12-04 2020-12-01 Sap Se Software logistic for learning applications
US11121943B2 (en) 2018-12-13 2021-09-14 Sap Se Amplifying scaling elasticity of microservice meshes
US10642609B1 (en) 2018-12-13 2020-05-05 Sap Se Integrating preview systems for early validation and maintenance in development-to-production landscapes provisioned by continuous delivery

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001318393A (ja) * 2001-03-12 2001-11-16 Matsushita Electric Ind Co Ltd 液晶表示装置の製造方法
CN101345245A (zh) * 2007-07-12 2009-01-14 统宝光电股份有限公司 具有静电放电防护效应的面板与电子装置
CN102150191A (zh) * 2008-09-12 2011-08-10 株式会社半导体能源研究所 显示装置
CN102326192A (zh) * 2009-02-26 2012-01-18 株式会社理光 显示装置以及修复显示装置的方法
CN102576736A (zh) * 2009-10-09 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
CN103035192A (zh) * 2011-10-07 2013-04-10 株式会社半导体能源研究所 半导体装置
TW201336081A (zh) * 2012-01-26 2013-09-01 Sharp Kk 半導體裝置及其製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100637433B1 (ko) * 2004-05-24 2006-10-20 삼성에스디아이 주식회사 발광 표시 장치
US7265740B2 (en) * 2002-08-30 2007-09-04 Toshiba Matsushita Display Technology Co., Ltd. Suppression of leakage current in image acquisition
US7221095B2 (en) * 2003-06-16 2007-05-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for fabricating light emitting device
JP4656870B2 (ja) * 2004-06-25 2011-03-23 株式会社半導体エネルギー研究所 半導体表示装置及び電子機器
US20070030408A1 (en) * 2005-08-08 2007-02-08 Kuang-Hsiang Lin Liquid crystal display panel, thin film transistor array substrate and detection methods therefor
JP4241850B2 (ja) * 2006-07-03 2009-03-18 エプソンイメージングデバイス株式会社 液晶装置、液晶装置の駆動方法、および電子機器
TWI431388B (zh) * 2010-12-15 2014-03-21 E Ink Holdings Inc 顯示裝置結構、電泳顯示器之顯示面板結構，以及顯示裝置製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001318393A (ja) * 2001-03-12 2001-11-16 Matsushita Electric Ind Co Ltd 液晶表示装置の製造方法
CN101345245A (zh) * 2007-07-12 2009-01-14 统宝光电股份有限公司 具有静电放电防护效应的面板与电子装置
CN102150191A (zh) * 2008-09-12 2011-08-10 株式会社半导体能源研究所 显示装置
CN102326192A (zh) * 2009-02-26 2012-01-18 株式会社理光 显示装置以及修复显示装置的方法
CN102576736A (zh) * 2009-10-09 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
CN103035192A (zh) * 2011-10-07 2013-04-10 株式会社半导体能源研究所 半导体装置
TW201336081A (zh) * 2012-01-26 2013-09-01 Sharp Kk 半導體裝置及其製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107887410A (zh) * 2016-09-29 2018-04-06 株式会社日本显示器 显示装置
CN107887410B (zh) * 2016-09-29 2021-09-28 株式会社日本显示器 显示装置
CN108267904A (zh) * 2016-12-30 2018-07-10 乐金显示有限公司 显示面板
CN111487819A (zh) * 2019-01-28 2020-08-04 精工爱普生株式会社 液晶装置、液晶驱动器、电子设备以及移动体
CN111487819B (zh) * 2019-01-28 2023-03-17 精工爱普生株式会社 液晶装置、液晶驱动器、电子设备以及移动体

Also Published As

Publication number Publication date
US20170025441A1 (en) 2017-01-26
CN106165004B (zh) 2019-01-18
JP6257112B2 (ja) 2018-01-10
WO2015156249A1 (ja) 2015-10-15
JPWO2015156249A1 (ja) 2017-04-13
US9691797B2 (en) 2017-06-27

Similar Documents

Publication Publication Date Title
JP6257112B2 (ja) 表示装置
KR20240037929A (ko) 표시 장치
CN106611775B (zh) 有机发光二极管显示器
KR102436813B1 (ko) 표시 패널 및 그 제조방법
CN111587453B (zh) 显示装置
CN113140601B (zh) 显示面板及包括显示面板的显示设备
KR102360010B1 (ko) 표시 장치 및 이의 제조 방법
KR20210154301A (ko) 표시장치
CN107579094B (zh) 具有保护性结构的显示装置
KR20210142055A (ko) 표시 장치
KR20200073349A (ko) 디스플레이 장치
KR20180031866A (ko) 표시 장치
CN107527590A (zh) 显示装置
KR20180049780A (ko) 이중층 산화물 반도체 물질을 구비한 박막 트랜지스터 기판
KR20210099706A (ko) 화소 및 표시장치
US20150022770A1 (en) Active matrix substrate and display panel including the same
KR20140133339A (ko) 유기 발광 표시 장치 및 그 유기 발광 표시 장치 제조용 포토 마스크
KR20210142033A (ko) 표시장치
KR102157689B1 (ko) 평판 표시장치용 박막 트랜지스터 어레이 기판
US10396142B2 (en) Array substrate and AMOLED display device
KR20160017276A (ko) 표시장치 및 그 제조방법
KR20160001821A (ko) 이중 광 차단층을 구비한 산화물 반도체를 포함하는 박막 트랜지스터 기판
KR20210138211A (ko) 표시 패널 및 이를 구비하는 표시 장치
US20190051676A1 (en) Display apparatus having a stepped part
US9929225B2 (en) Display device and a manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190118

CF01 Termination of patent right due to non-payment of annual fee