CN106158656A - 半导体结构的形成方法 - Google Patents

Abstract

一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区域和第二区域；在所述衬底表面形成第一氧化层；在所述第一氧化层的表面形成氮化层；在所述氮化层表面形成第二氧化层；在所述第二氧化层表面形成光刻胶层，所述光刻胶层暴露出第一区域的第二氧化层；以所述光刻胶层为掩膜，刻蚀所述第二氧化层、氮化层和第一氧化层，直至暴露出衬底表面为止；在刻蚀所述第二氧化层、氮化层和第一氧化层之后，去除所述光刻胶层。所形成的半导体结构性能改善、可靠性提高。

Description

半导体结构的形成方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。

背景技术

随着集成电路制造技术的快速发展，促使集成电路中的半导体器件，尤其是MOS(Metal Oxide Semiconductor，金属-氧化物-半导体)器件的尺寸不断地缩小，以此满足集成电路发展的微型化和集成化的要求，而晶体管器件是MOS器件中的重要组成部分之一。

对于晶体管器件来说，随着晶体管的尺寸持续缩小，现有技术以氧化硅或氮氧化硅材料形成的栅介质层时，已无法满足晶体管对于性能的要求。尤其是以氧化硅或氮氧化硅作为栅介质层所形成的晶体管容易产漏电流以及杂质扩散等一系列问题，从而影响晶体管的阈值电压，造成晶体管的可靠性和稳定性下降。

为解决以上问题，一种以高K栅介质层和金属栅构成的晶体管被提出，即高K金属栅(HKMG，High K Metal Gate)晶体管。所述高K金属栅晶体管采用高K(介电常数)材料代替常用的氧化硅或氮氧化硅作为栅介质材料，以金属材料或金属化合物材料替代传统的多晶硅栅极材料，形成金属栅。所述高K金属栅晶体管能够在缩小尺寸的情况下，能够减小漏电流，降低工作电压和功耗，以此提高晶体管的性能。

在高K金属栅晶体管中，由于栅介质层的材料为高K材料，为了提高栅介质层与衬底之间的粘附力，通常会在所述栅介质层与衬底之间形成氧化层用于粘附，能够避免在栅介质层与衬底之间产生缺陷。

然而，随着半导体器件尺寸的缩小，所述高K金属栅晶体管的尺寸也相应缩小，导致高K金属栅晶体管的性能不稳定，可靠性降低。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，所形成的半导体结构性能改善、可靠性提高。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区域和第二区域；在所述衬底表面形成第一氧化层；在所述第一氧化层的表面形成氮化层；在所述氮化层表面形成第二氧化层；在所述第二氧化层表面形成光刻胶层，所述光刻胶层暴露出第一区域的第二氧化层；以所述光刻胶层为掩膜，刻蚀所述第二氧化层、氮化层和第一氧化层，直至暴露出衬底表面为止；在刻蚀所述第二氧化层、氮化层和第一氧化层之后，去除所述光刻胶层。

可选的，采用第一氧化工艺对所述衬底表面进行处理，在所述衬底表面形成所述第一氧化层。

可选的，所述第一氧化工艺为热炉湿法氧化工艺或原位蒸气生成工艺。

可选的，采用氮化工艺对所述第一氧化层表面进行处理，在所述第一氧化层表面形成所述氮化层。

可选的，所述氮化工艺为去耦等离子体氮化工艺。

可选的，所述氮化层的形成工艺还包括：在所述氮化工艺之后，进行退火工艺，用于激活氮化层内的氮离子。

可选的，采用第二氧化工艺对所述氮化层表面进行处理，在所述氮化层表面形成所述第二氧化层。

可选的，所述第二氧化工艺为热炉湿法氧化工艺或原位蒸气生成工艺。

可选的，刻蚀所述第二氧化层、氮化层和第一氧化层的工艺为第一湿法刻蚀工艺。

可选的，所述第一湿法刻蚀工艺的刻蚀液为氢氟酸溶液。

可选的，去除光刻胶的工艺为第二湿法刻蚀工艺。

可选的，所述第二湿法刻蚀工艺的刻蚀液包括硫酸和双氧水的混合溶液。

可选的，还包括：在去除所述光刻胶层之后，对所述衬底和第二氧化层表面进行清洗工艺。

可选的，所述清洗工艺的清洗液包括氨水和双氧水的混合溶液。

可选的，还包括：在去除所述光刻胶层之后，在所述第一区域的衬底表面形成第一栅极结构；在去除所述光刻胶层之后，在所述第二区域的第二氧化层表面形成第二栅极结构。

可选的，所述第一栅极结构包括第一栅介质层、以及位于第一栅介质层表面的第一栅极层；所述第二栅极结构；所述第二栅极结构包括第二栅介质层、以及位于第二栅介质层表面的第二栅极层。

可选的，所述第一栅介质层的材料为高K介质材料，所述第一栅极层的材料为金属；所述第二栅介质层的材料为高K介质材料，所述第二栅极层的材料为金属；所述高K介质材料的介电系数大于3.9。

可选的，还包括：以所述第二栅极结构为掩膜，刻蚀所述第二氧化层、氮化层和第一氧化层，直至暴露出衬底表面。

可选的，所述第一区域适于形成核心器件；所述第二区域适于形成输入输出器件。

可选的，还包括：在去除所述光刻胶层之后，在第一区域的衬底表面形成第三氧化层；所述第三氧化层的厚度与所述第一氧化层的厚度相同或不同；形成所述第三氧化层的工艺与形成第一氧化层的工艺相同或不同。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的形成方法中，第一区域后续用于形成第一栅极结构，所述第二区域后续用于形成第二栅极结构，且所述第一栅极结构和第二栅极结构的结构、形貌和电学性能不同；位于衬底表面的第一氧化层用于作为第二栅极结构与衬底之间的粘附层，因此需要去除第一区域的第一氧化层。第二区域的第二栅极结构后续形成于第二氧化层表面，而形成于第一氧化层表面的氮化层用于抑制衬底内的掺杂离子扩散进入第二区域的第二栅极结构内，用于抑制在第二区域所形成的半导体结构发生负偏压温度不稳定性效应。在第一氧化层表面形成氮化层之后，在所述氮化层表面形成第二氧化层，而光刻胶层形成于所述第二氧化层表面；所述第二氧化层用于隔离所述氮化层与所述光刻胶层，从而避免了所述光刻胶层受到氮化层的毒化；在后续刻蚀所述第二氧化层、氮化层和第一氧化层之后，去除所述光刻胶层的过程中，不易在所述第二氧化层和暴露出的衬底表面残留副产物，从而保证了去除光刻胶层之后的第二氧化层和衬底表面洁净。在后续于所述第一区域的衬底表面形成第一栅极结构、或在第二区域的第二氧化层表面形成第二栅极结构之后，能够保证所形成的器件性能稳定、可靠性提高。

进一步，采用第一氧化工艺对所述衬底表面进行处理，形成所述第一氧化层；所述第一氧化工艺为热炉湿法氧化工艺或原位蒸气生成工艺。采用所述第一氧化工艺形成的第一氧化层均匀致密、且厚度能够通过工艺精确控制，能够使第一氧化层的厚度控制在较小的范围内；所述第一氧化层与衬底之间的粘附力较强，而且所述第一氧化层对于阻挡掺杂离子扩散的能力较强。

进一步，所述采用氮化工艺对所述第一氧化层表面进行处理，在所述第一氧化层表面形成所述氮化层；所述氮化工艺为去耦等离子体氮化工艺。所形成的氮化层厚度较薄，而且厚度均匀，所述氮化层对于阻挡掺杂离子的扩散具有较好的效果；而且所述氮化层和第一氧化层的厚度不会大于未形成氮化层时的第一氧化层厚度，则后续形成的半导体结构尺寸不会增大；同时，所述氮化层能够减小后续形成器件与衬底之间的电学厚度，有利于提高半导体结构的工作电流，提高工作效率。

进一步，采用第二氧化工艺对所述氮化层表面进行处理，形成所述第二氧化层；所述第二氧化工艺为热炉湿法氧化工艺或原位蒸气生成工艺。采用所述第二氧化工艺形成的第二氧化层均匀致密、且厚度能够通过工艺精确控制，能够使第一氧化层的厚度控制在较小的范围内；通过对氮化层表面进行处理形成所述第二氧化层，则所述第二氧化层和氮化层的厚度相较于第二氧化工艺之前增加较少，有利于控制所形成的半导体结构的尺寸；而且，所述第一氧化层与氮化层之间的粘附力较强，有利于减少缺陷、减少漏电流。

附图说明

图1至图5是一种形成氧化层和氮化层的过程的剖面结构示意图；

图6至图13是本发明实施例的半导体结构的形成过程的剖面结构示意图。

具体实施方式

如背景技术所述，随着半导体器件尺寸的缩小，所述高K金属栅晶体管的尺寸也相应缩小，导致高K金属栅晶体管的性能不稳定，可靠性降低。

经过研究发现，随着晶体管的尺寸缩小，在高K金属栅晶体管内，位于栅介质层和衬底之间的氧化层厚度也相应减薄，所述氧化层的隔离能力减弱，导致衬底内的掺杂离子容易穿过所述氧化层，进入栅介质层或栅极层内，尤其是硼离子的粒子尺寸较小，更易穿过所述氧化层。而衬底内的掺杂离子进入栅介质层或栅极层之后，对栅介质层或栅极层造成污染，会导致晶体管的电性能发生变化，例如发生负偏压不稳定性(Negative Bias TemperatureInstability，简称NBTI)问题，则晶体管的性能下降。

为了削弱或避免负偏压不稳定性等问题，一种方法是在氧化层表面形成氮化层，由于所述氮化层的密度高于所述氧化层，因此所述氮化层对衬底内的掺杂离子具有足够的阻挡能力，从而避免了栅介质层或栅极层被衬底内的掺杂离子污染。

对于半导体器件来说，需要实现多种不同的功能，对于形成于不同功能区域内的晶体管来说，所需的氧化层厚度不一致。图1至图5是一种形成氧化层和氮化层的过程的剖面结构示意图。

请参考图1，提供衬底100，所述衬底100包括第一区域110和第二区域120；采用氧化工艺在所述衬底100表面形成氧化层101。

请参考图2，采用氮化工艺对所述氧化层101表面进行处理，在所述氧化层101表面形成氮化层102。

请参考图3，在所述氮化层102表面形成光刻胶层103，所述光刻胶层103暴露出第一区域110的氮化层102表面。

请参考图4，以所述光刻胶层103为掩膜，刻蚀所述氮化层102和氧化层101。

请参考图5，在刻蚀所述氮化层102和氧化层101之后，去除所述光刻胶层103(如图3所示)。

其中，所述第一区域110和第二区域120用于形成不同功能的器件结构；例如第一区域110形成核心器件，第二区域120形成外围器件，或者所述第一区域110形成PMOS器件，所述第二区域120形成NMOS器件。由于第一区域110和第二区域120器件功能不同，所述氧化层101的厚度不同，所述氧化层101适用于第二区域120，因此需要去除第一区域110的氧化层101，并在后续于第一区域110的衬底100表面形成合适厚度的氧化层101。然而，由于所述氧化层101表面具有氮化层102，而所述光刻胶层103位于氮化层102表面时容易发生光刻胶毒化(PR poison)现象，在采用湿法刻蚀工艺去除光刻胶层103时，刻蚀溶液容易与受到毒化的光刻胶层103反应，生成副产物104，所述副产物104容易残留于氧化层101或衬底100表面，对后续工艺造成妨碍，对晶体管的性能造成影响。

为了解决上述问题，本发明提供一种半导体结构的形成方法。其中，第一区域和第二区域用于形成不同的器件；位于衬底表面的第一氧化层用于形成第二区域的器件，因此需要去除第一区域的第一氧化层。第二区域的器件后续形成于第二氧化层表面，而形成于第一氧化层表面的氮化层用于抑制衬底内的掺杂离子扩散进入第二区域的器件内，在第二区域抑制器件发生负偏压温度不稳定性效应。在第一氧化层表面形成氮化层之后，在所述氮化层表面形成第二氧化层，而光刻胶层形成于所述第二氧化层表面；所述第二氧化层用于隔离所述氮化层与所述光刻胶层，从而避免了所述光刻胶层受到氮化层的毒化；在后续刻蚀所述第二氧化层、氮化层和第一氧化层之后，去除所述光刻胶层的过程中，不易在所述第二氧化层和暴露出的衬底表面残留副产物，从而保证了去除光刻胶层之后的第二氧化层和衬底表面洁净。在后续于所述第一区域的衬底表面、或第二区域的第二氧化层表面形成器件之后，能够保证所形成的器件性能稳定、可靠性提高。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图6至图13是本发明实施例的半导体结构的形成过程的剖面结构示意图。

请参考图6，提供衬底200，所述衬底200包括第一区域210和第二区域220。

所述衬底200包括硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或III-V族化合物衬底，例如氮化镓衬底或砷化镓衬底等。本实施例中，所述衬底200为单晶硅衬底。

所述衬底200的第一区域210和第二区域220分别用于形成晶体管；在本实施例中，所述第一区域210形成的晶体管用于构成芯片或集成电路的核心(core)器件；所述第二区域220形成的晶体管用于构成芯片或集成电路的输入输出(I/O)器件。

在本实施例中，第一区域210和第二区域220所形成的晶体管为高K金属栅极晶体管，所述高K金属栅晶体管的栅极结构能够采用后栅(Gate Last)工艺形成。所述栅极结构包括栅介质层、以及位于栅介质层表面的栅极层；所述栅介质层的材料为高K介质材料(介电系数大于3.9)，所述栅极层的材料为金属。

然而，由于所述高K介质材料的晶格常数与衬底200表面材料的晶格常数差异较大，为了避免在制程中，所述栅介质层与衬底200之间发生分层或开裂，在形成栅介质层之前，需要在所述衬底200表面形成氧化层，所述栅极结构形成于所述栅极结构表面；所述氧化层作为栅介质层与衬底200之间的过渡，以增强栅介质层与衬底200之间的粘附力。

所述第一区域210内的器件密度较大、器件尺寸较小；而且，所述第一区域210内的晶体管工作电压较小，以满足核心器件的集成以及降低功耗的要求；因此，在第一区域210内形成的晶体管的氧化层和栅介质层的物理厚度和电学厚度需要较小，以增强衬底200内的电场强度，从而提高沟道区的电流，减少漏电流。

所述第二区域220内的器件密度较小，因此，在第二区域220内，对器件尺寸的要求较低，形成于第二区域220的器件尺寸能够较大。而且，由于所述第二区域220内的晶体管工作电压较大，因此，在第二区域220内形成的晶体管的氧化层和栅介质层的物理厚度和电学厚度能够较第一区域210大，使第二区域220的晶体管能够承受较大的工作电压，第二区域200的晶体管难以被击穿。

由于第一区域210和第二区域220所形成的氧化层的厚度不同，因此需要在衬底200表面形成适于第二区域220的氧化层之后，去除位于第一区域210；之后，再于第一区域210的衬底200表面形成适于第一区域210的氧化层。

请参考图7，在所述衬底200表面形成第一氧化层201。

本实施例中，所述第一氧化层201作为形成于第二区域220的晶体管内的氧化层，用于增强形成于第二区域220的晶体管中，栅介质层与衬底200之间的粘附能力。

所述第一氧化层201的材料为氧化硅；采用第一氧化工艺对所述衬底200表面进行处理，在所述衬底200表面形成所述第一氧化层201；所述第一氧化层201的厚度为35埃～40埃；在本实施例中，所述第一氧化层201的厚度为38埃。

随着半导体器件尺寸的缩小，所述第一氧化层201的厚度也相应减小，导致所述第一氧化层201容易被衬底200内的掺杂离子扩散穿过，使所述掺杂离子进入后续形成于第二区域220的第二栅极结构内，容易造成第二区域220形成的晶体管性能不佳。因此，在本实施例中，在形成所述第一氧化层201之后，在所述第一氧化层201表面形成氮化层，所述氮化层用于阻挡衬底200内的掺杂离子向第二栅极结构内扩散，以此保证第二区域220形成的晶体管性能稳定。

由于在本实施例中，后续需要在所述第一氧化层201表面形成氮化层，且所述氮化层通过对所述第一氧化层201的表面进行氮化工艺处理形成，部分第一氧化层201通过氮化工艺转化为氮化层，因此所述第一氧化层201的厚度不宜过小。另一方面，所述第一氧化层201不宜过厚，否则会造成晶体管沟道区的电场强度削弱，晶体管的工作电流减小、功耗提高。

采用第一氧化工艺形成的第一氧化层201致密均匀，所述第一氧化层201内部不易形成电荷陷阱；以所述第一氧化层201作为衬底200与后续形成的第二栅极结构之间的粘附层时，能够使所形成的半导体结构性能更稳定。此外，采用氧化工艺在衬底200表面形成第一氧化层201时，所述第一氧化层201能够与衬底200紧密结合，不易在衬底200与第一氧化层201之间形成缺陷。

所述第一氧化工艺为热炉湿法氧化工艺(furnace wet oxide)、原位蒸气生成工艺(In-Situ Steam Generation，简称ISSG)、去耦等离子体氧化(DecoupledPlasma Oxidation，简称DPO)工艺或自由基氧化(Radical Oxidation)工艺。

在本实施例中，所述第一氧化工艺为原位蒸气生成工艺；所述原位蒸气生成工艺的参数包括：温度为700℃～1200℃，气体包括氢气和氧气，氧气流量为1sccm～30sccm，氢气流量为1.5sccm～15sccm，时间为1分钟～10分钟。采用所述原位蒸气生成工艺形成的第一氧化层201致密均匀，且具有良好的阶梯覆盖能力，能够使所形成的半导体结构性能稳定。

请参考图8，在所述第一氧化层201的表面形成氮化层202。

由于所述氮化层202的密度较大，能够阻止衬底200内的掺杂离子穿过，使所述氮化层202能够用于阻挡衬底200内的掺杂离子向后续形成于第二区域220的第二栅极结构内扩散，以此抑制第二区域220形成的晶体管发生负偏压温度不稳定性问题，使所形成的半导体结构的性能稳定。

所述氮化层202的材料为氮化硅或氮氧化硅。所述氮化硅或氮氧化硅的密度大于氧化硅，能够防止鳍部201内的掺杂离子扩散。而且，在相同厚度的情况下，氮化层202的电学厚度小于氧化硅的电学厚度，因此，所述第一氮化层203还能够具有较小的电学厚度，能够使得第二区域形成的晶体管沟道区的电场强度增强，从而提高了工作电流，改善了晶体管的性能。此外，所述氮化层202形成于第一氧化层201表面，所述第一氧化层201作为氮化层202与衬底200之间的粘附层，能够避免氮化层202与衬底200之间发生分层或开裂，保证了所形成的半导体结构性能稳定。

本实施例中，采用氮化工艺对所述第一氧化层201表面进行处理，在所述第一氧化层201表面形成所述氮化层202。通过对所述第一氧化层201进行氮化工艺处理，使所述第一氧化层201位于表面的部分转化为氮化层202；采用氮化工艺在第一氧化层201表面形成氮化层202，能够使所形成的氮化层202与所述第一氧化层201紧密结合，不易在氮化层202与第一氧化层201之间形成缺陷，从而不易形成电荷陷阱，能够使所形成的半导体结构的可靠性提高。

在本实施例中，所述氮化工艺为去耦等离子体氮化(Decoupled PlasmaNitridation，简称DPN)工艺。所述去耦等离子体氮化形成的氮化层202厚度均匀，且厚度易于通过工艺控制，能够使后续形成的第二栅极结构与衬底200之间的电场强度均匀，则沟道区内的电流均匀稳定。本实施例中，形成所述氮化层202的工艺参数包括：工艺气体包括氮气，氮气的流量为50sccm～500sccm，气压为5mtorr～50mtorr，功率为400W～4000W。所述氮化层202厚度为3埃～8埃，本实施例中，所述氮化层202的厚度为5A。

由于所述氮化层202用于阻挡衬底200内的掺杂离子穿过，因此，所述氮化层202的厚度不宜过薄，否则对掺杂离子的阻挡能力不足；而所述氮化层202通过对第一氧化层201进行氮化工艺处理形成，因此所述氮化层202的厚度也不宜过厚，否则将造成第一氧化层201的厚度过薄。

在一实施例中，形成所述氮化层202的工艺还包括：在所述氮化处理工艺之后，进行退火工艺。所述退火工艺用于激活所述氮化层202内的等离子，使氮离子在所述氮化层202内的分布更均匀。形成所述氮化层202的退火工艺的参数包括：退火气体包括氮气，氮气的流量为5slm～50slm，气压为5torr～500torr，温度为1000℃～1100℃。

请参考图9，在所述氮化层202表面形成第二氧化层203。

在本实施例中，所述第一氧化层201和氮化层202形成于第二区域202的衬底200以及后续形成的第二栅极结构之间，用于提高第二栅极结构内的第二栅介质层与衬底200之间的粘附力；而且，所述第一氧化层201和氮化层202的厚度并不适用于第一区域的晶体管，因此，后续需要去除第一区域的第一氧化层201和氮化层202。

然而，若在氮化层202表面直接形成光刻胶层，所述光刻胶层容易受到所述氮化层202的毒化，在去除光刻胶层时，容易在衬底200或氮化层202表面残留副产物，妨碍后续工艺的进行，并对所形成的半导体结构的性能造成不良影响。因此，在本实施例中，在后续形成光刻胶层之前，在所述第二氮化层202表面再形成第二氧化层，所述第二氧化层用于隔离光刻胶层与所述氮化层202。

采用第二氧化工艺对所述氮化层202表面进行处理，在所述氮化层202表面形成所述第二氧化层203。所述第二氧化工艺使所述氮化层202位于表面的部分氧化成为第二氧化层203；在所述第二氧化工艺中，氧离子与氮化层202中的硅离子优先发生键合以形成氧化层204；而氮离子向衬底200表面的方向析出，使得氮化层202内氮离子浓度提高、密度增大，更有利于所述第一氮化层203阻挡鳍部201内的掺杂离子扩散。

而且，采用氧化处理工艺形成的第二氧化层203密度较大，不易形成电荷陷阱，能够使所形成的半导体结构性能更稳定。此外，采用氧化工艺在氮化层202表面形成第二氧化层203时，所述第二氧化层203能够与氮化层202紧密结合，不易在氮化层202与第二氧化层203之间形成缺陷。

所述氧化处理工艺为原位蒸气生成(In-Situ Steam Generation，简称ISSG)工艺、去耦等离子体氧化(Decoupled Plasma Oxidation，简称DPO)工艺或自由基氧化(Radical Oxidation)工艺。在本实施例中，所述氧化处理工艺为原位蒸气生成工艺，所述原位蒸气生成的工艺参数范围与形成第一氧化层201的工艺参数范围相同。采用所述原位蒸气生成工艺形成的第二氧化层203致密均匀，且厚度均匀易控，有利于使所形成的闪存存储单元的隧穿电流稳定，所形成的半导体结构性能稳定。

所述第二氧化层203的厚度为7埃～12埃；本实施例中，所述第二氧化层203的厚度为10埃。所述第二氧化层203的厚度不宜过小，否则不足以隔离后续形成的光刻胶层与所述氮化层202；然而，所述第二氧化层203的厚度也不宜过厚，否则会使得后续形成的第二栅极结构与衬底200之间的不物理厚度和电学厚度增加，易造成所形成的半导体结构的性能不佳。

请参考图10，在所述第二氧化层203表面形成光刻胶层204，所述光刻胶层204暴露出第一区域210的第二氧化层203。

所述光刻胶层204作为后续刻蚀第一区域210的第二氧化层203、氮化层202和第一氧化层201的掩膜。在本实施例中，由于所述光刻胶层204与氮化层202之间还具有第二氧化层201进行隔离，所述光刻胶层204不会受到所述氮化层202的毒害，在后续去除光刻胶层204之后，不易在所述衬底200和第二氧化层201表面残留副产物，使所形成的半导体结构性能稳定。

所述光刻胶层204的形成步骤包括：在所述第二氧化层203的表面涂布光刻胶膜；对所述光刻胶膜进行曝光显影工艺，以去除第一区域210的光刻胶膜，并暴露出第一区域210的第二氧化层203表面。

请参考图11，以所述光刻胶层204为掩膜，刻蚀所述第二氧化层203、氮化层202和第一氧化层201，直至暴露出衬底200表面为止。

在刻蚀所述第二氧化层203、氮化层202和第一氧化层201之后，能够暴露出衬底200的第一区域210表面，则后续能够在所述第一区域210的衬底表面形成适于第一区域210晶体管的氧化层。

在本实施例中，刻蚀所述第二氧化层203、氮化层202和第一氧化层201的工艺为第一湿法刻蚀工艺。所述第一湿法刻蚀工艺对于衬底200与第一氧化层201之间刻蚀选择比较大，采用第一湿法刻蚀工艺去除所述第二氧化层203、氮化层202和第一氧化层201时，对衬底200表面的损伤较小。

在本实施例中，所述第一湿法刻蚀工艺的刻蚀液为氢氟酸溶液，且所述氢氟酸溶液中水与氢氟酸的体积浓度比为500:1；所述氢氟酸溶液的浓度较低，对衬底200表面的损伤较小。在其它实施例中，所述氢氟酸溶液中水与氢氟酸的体积浓度比为300:1～500:1。

请参考图12，在刻蚀所述第二氧化层203、氮化层202和第一氧化层201之后，去除所述光刻胶层204(如图11所示)。

去除所述光刻胶层204的工艺为第二湿法刻蚀工艺。在本实施例中，由于所述氮化层202与光刻胶层204之间具有第二氧化层203进行隔离，所述光刻胶层204不会受到所述氮化层202的毒化，因此在去除所述光刻胶层204之后，不会在所述衬底200和第二氧化层203表面残留副产物。

本实施例中，所述第二湿法刻蚀工艺的刻蚀液为SPW溶液(或称为SC-3溶液)，所述SPW溶液包括硫酸和双氧水的混合溶液，且硫酸和双氧水的体积比为3:1～4:1。

在一实施例中，还包括：在去除所述光刻胶层204之后，对所述衬底200和第二氧化层203表面进行清洗工艺。所述清洗工艺的清洗液为SC-2溶液；所述SC-2溶液包括氯化氢、双氧水和水，且氯化氢、双氧水和水的体积比为1:1:6，所述SC-2溶液用于去除金属杂质、杂质颗粒以及有机物。

请参考图13，在去除所述光刻胶层204之后，在所述第一区域201的衬底200表面形成第一栅极结构205；在所述第二区域220的第二氧化层203表面形成第二栅极结构206。

所述第一栅极结构205包括第一栅介质层、以及位于第一栅介质层表面的第一栅极层；所述第二栅极结构；所述第二栅极结构206包括第二栅介质层、以及位于第二栅介质层表面的第二栅极层。在本实施例中，第一区域210和第二区域220所形成的晶体管为高K金属栅晶体管，所述第一栅极结构205和第二栅极结构206能够采用后栅工艺形成。

在本实施例中，所述第一栅介质层的材料为高K介质材料，所述第一栅极层的材料为金属，所述第一栅介质层与衬底200之间还能够形成界面氧化层207；所述第二栅介质层的材料为高K介质材料，所述第二栅极层的材料为金属。

其中，所述高K介质材料的介电系数大于3.9；所述高K介质材料包括：氧化铝、氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氮氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铅钪钽、铌酸铅锌中的一种或多种组合。所述金属为钨、钛、钽、钌、锆、钴、铜、铝、铅、铂、锡、银、金中的一种或多种。

在另一实施例中，所述第一栅极结构205和第二栅极结构206为伪栅极结构，所述第一栅介质层和第二栅介质层的材料为高K介质材料；所述第一栅极层和第二栅极层的材料为多晶硅。后续在衬底200表面形成介质层之后，去除所述第一栅极层和第二栅极层，在介质层内形成开口，并在所述开口内形成金属栅。

在其它实施例中，所述第一栅极结构和第二栅极结构为伪栅极结构，所述第一栅极结构不包括第一栅介质层，所述第二栅极结构不包括第二栅介质层，而所述第一栅极层和第二栅极层的材料为多晶硅。后续在衬底200表面形成介质层之后，去除所述第一栅极层和第二栅极层，在介质层内形成开口，并在所述开口的侧壁和底部表面形成高K栅介质层，在所述高K栅介质层表面形成金属栅。

在一实施例中，在形成所述第二栅极结构206之后，还能够以所述第二栅极结构206为掩膜，刻蚀所述第二氧化层203、氮化层202和第一氧化层201，直至暴露出衬底200表面。

在刻蚀所述第二氧化层203、氮化层202和第一氧化层201之后，还能够在所述第二栅极结构206、第二氧化层203、氮化层202和第一氧化层201的侧壁表面形成侧墙。

在一实施例中，还包括：在去除所述光刻胶层204之后，在第一区域210的衬底200表面形成第三氧化层；所述第三氧化层的厚度与所述第一氧化层201的厚度相同或不同；形成所述第三氧化层的工艺与形成第一氧化层201的工艺相同或不同。在本实施例中，所述第一区域210用于形成芯片或集成电路的核心器件，因此第一区域210形成的晶体管的尺寸较小、密度较高，所述第三氧化层的物理厚度和电学厚度小于所述第一氧化层201、氮化层202和第二氧化层203的物理厚度和电学厚度。

综上，本实施例中，第一区域后续用于形成第一栅极结构，所述第二区域后续用于形成第二栅极结构，且所述第一栅极结构和第二栅极结构的结构、形貌和电学性能不同；位于衬底表面的第一氧化层用于作为第二栅极结构与衬底之间的粘附层，因此需要去除第一区域的第一氧化层。第二区域的第二栅极结构后续形成于第二氧化层表面，而形成于第一氧化层表面的氮化层用于抑制衬底内的掺杂离子扩散进入第二区域的第二栅极结构内，用于抑制在第二区域所形成的半导体结构发生负偏压温度不稳定性效应。在第一氧化层表面形成氮化层之后，在所述氮化层表面形成第二氧化层，而光刻胶层形成于所述第二氧化层表面；所述第二氧化层用于隔离所述氮化层与所述光刻胶层，从而避免了所述光刻胶层受到氮化层的毒化；在后续刻蚀所述第二氧化层、氮化层和第一氧化层之后，去除所述光刻胶层的过程中，不易在所述第二氧化层和暴露出的衬底表面残留副产物，从而保证了去除光刻胶层之后的第二氧化层和衬底表面洁净。在后续于所述第一区域的衬底表面形成第一栅极结构、或在第二区域的第二氧化层表面形成第二栅极结构之后，能够保证所形成的器件性能稳定、可靠性提高。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：

提供衬底，所述衬底包括第一区域和第二区域；

在所述衬底表面形成第一氧化层；

在所述第一氧化层的表面形成氮化层；

在所述氮化层表面形成第二氧化层；

在所述第二氧化层表面形成光刻胶层，所述光刻胶层暴露出第一区域的第二氧化层；

以所述光刻胶层为掩膜，刻蚀所述第二氧化层、氮化层和第一氧化层，直至暴露出衬底表面为止；

在刻蚀所述第二氧化层、氮化层和第一氧化层之后，去除所述光刻胶层。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，采用第一氧化工艺对所述衬底表面进行处理，在所述衬底表面形成所述第一氧化层。

3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一氧化工艺为热炉湿法氧化工艺或原位蒸气生成工艺。

4.如权利要求1所述的半导体结构的形成方法，其特征在于，采用氮化工艺对所述第一氧化层表面进行处理，在所述第一氧化层表面形成所述氮化层。

5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述氮化工艺为去耦等离子体氮化工艺。

6.如权利要求4所述的半导体结构的形成方法，其特征在于，所述氮化层的形成工艺还包括：在所述氮化工艺之后，进行退火工艺，用于激活氮化层内的氮离子。

7.如权利要求1所述的半导体结构的形成方法，其特征在于，采用第二氧化工艺对所述氮化层表面进行处理，在所述氮化层表面形成所述第二氧化层。

8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第二氧化工艺为热炉湿法氧化工艺或原位蒸气生成工艺。

9.如权利要求1所述的半导体结构的形成方法，其特征在于，刻蚀所述第二氧化层、氮化层和第一氧化层的工艺为第一湿法刻蚀工艺。

10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一湿法刻蚀工艺的刻蚀液为氢氟酸溶液。

11.如权利要求1所述的半导体结构的形成方法，其特征在于，去除光刻胶层的工艺为第二湿法刻蚀工艺。

12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述第二湿法刻蚀工艺的刻蚀液包括硫酸和双氧水的混合溶液。

13.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在去除所述光刻胶层之后，对所述衬底和第二氧化层表面进行清洗工艺。

14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述清洗工艺的清洗液包括氨水和双氧水的混合溶液。

15.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在去除所述光刻胶层之后，在所述第一区域的衬底表面形成第一栅极结构；在去除所述光刻胶层之后，在所述第二区域的第二氧化层表面形成第二栅极结构。

16.如权利要求15所述的半导体结构的形成方法，其特征在于，所述第一栅极结构包括第一栅介质层、以及位于第一栅介质层表面的第一栅极层；所述第二栅极结构；所述第二栅极结构包括第二栅介质层、以及位于第二栅介质层表面的第二栅极层。

17.如权利要求16所述的半导体结构的形成方法，其特征在于，所述第一栅介质层的材料为高K介质材料，所述第一栅极层的材料为金属；所述第二栅介质层的材料为高K介质材料，所述第二栅极层的材料为金属；所述高K介质材料的介电系数大于3.9。

18.如权利要求15所述的半导体结构的形成方法，其特征在于，还包括：以所述第二栅极结构为掩膜，刻蚀所述第二氧化层、氮化层和第一氧化层，直至暴露出衬底表面。

19.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一区域适于形成核心器件；所述第二区域适于形成输入输出器件。

20.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在去除所述光刻胶层之后，在第一区域的衬底表面形成第三氧化层；所述第三氧化层的厚度与所述第一氧化层的厚度相同或不同；形成所述第三氧化层的工艺与形成第一氧化层的工艺相同或不同。