CN106158599A - 回蚀硬掩膜的方法及互连层结构的制作方法 - Google Patents

Abstract

本申请提供了一种回蚀硬掩膜的方法及互连层结构的制作方法。回蚀硬掩膜的方法中，硬掩膜设置于介质层上，硬掩膜上具有第一通孔，介质层上具有与第一通孔相对应的第二通孔，该方法包括以下步骤：在第二通孔中形成光刻胶层；沿第一通孔内壁向外回蚀硬掩膜，以在硬掩膜中形成第三通孔，第三通孔的横截面积大于第一通孔的横截面积；去除光刻胶层。该方法先在位于硬掩膜下方的介质层内的通孔中形成光刻胶层，然后再对硬掩膜进行刻蚀，利用所形成的光刻胶层对通孔进行保护，从而避免了刻蚀液对硬掩膜底部的器件造成损伤，提高了芯片的稳定性。

Description

回蚀硬掩膜的方法及互连层结构的制作方法

技术领域

本申请涉及半导体器件的制作技术领域，尤其涉及一种回蚀硬掩膜的方法及互连层结构的制作方法。

背景技术

在集成电路的制作工艺过程中，通常需要对硬掩膜进行回蚀，以扩大后续工艺操作的窗口。例如，在沟槽隔离的制作过程中，通过光刻及刻蚀工艺在衬底内形成浅沟槽后，需要对硬掩膜进行回蚀，然后再刻蚀硬掩膜下方的介质层和衬底，形成具有圆滑顶角的浅沟槽，从而减少由于电子向沟槽顶角集中而引起的漏电流。再例如，在互连层的制作过程中，通常先在低介质材料上形成具有通孔的硬掩膜，并沿该通孔刻蚀低介质材料形成凹槽；然后，对硬掩膜进行回蚀以扩大通孔的宽度，从而扩大了后续向凹槽中沉积金属层时的工艺窗口，提高了金属层和凹槽之间的结合力。

现有互连层结构的制作通常包括以下步骤：首先，在内部具有第一金属区域25′的第一互连层20′上形成具有初级通孔35′的第二互连层30′和具有第一通孔41′的硬掩膜40′，其中第一互连层20′设置于半导体器件区(包括介质层10′和接触金属层11′)上，第一互连层20′包括第一刻蚀阻挡层21′、第一介电层23′，第二互连层30′包括第二刻蚀阻挡层31′、第二介电层33′，且第一通孔41′与初级通孔35′相对应，第二互连层30′和硬掩膜40′之间还形成有粘附层50′，形成如图1所示的基体结构。然后，刻蚀第一通孔41′下方的第二介电层33′以及第二刻蚀阻挡层31′，形成使得第一金属区域25′上表面裸露的第二通孔37′，同时形成如图2所示的基体结构。如图3所示，接下来，沿第一通孔内壁向外回蚀硬掩膜40′，形成第三通孔43′，同时形成如图3所示的基体结构。最后，向第二通孔37′中沉积金属材料，形成第二金属区域39′，再去除硬掩膜40′和粘附层50′，形成如图4所示的基体结构。

然而，回蚀硬掩膜的过程中刻蚀液会对硬掩膜下方的器件造成破坏。例如，在上述互连层结构的制作过程中，通常以EKC和H₂O₂作为刻蚀液对硬掩膜40′进行回蚀，然而EKC和H₂O₂试剂会腐蚀掉第二通孔37′下方的部分第一金属区域25′，导致第一技术区域25′产生松动，进而会造成RC延时，影响芯片的稳定性。再例如，在沟槽隔离的制作过程中，回蚀硬掩膜也会对衬底造成损伤，进而影响沟槽隔离的效果以及芯片的稳定性。目前，针对上述问题尚没有有效的解决方法。

发明内容

本申请旨在为了提供一种回蚀硬掩膜的方法及互连层结构的制作方法，以减少硬掩膜的回蚀过程对硬掩膜下方的器件造成的损伤。

本申请一方面提供了一种回蚀硬掩膜的方法。其中硬掩膜设置于介质层上，且硬掩膜上具有第一通孔，同时介质层上具有与所述第一通孔相对应的第二通孔，该方法包括：在第二通孔中形成光刻胶层；沿第一通孔内壁向外回蚀硬掩膜，以在硬掩膜中形成第三通孔，第三通孔的横截面积大于第一通孔的横截面积；去除光刻胶层。

进一步地，在上述回蚀硬掩膜的方法中，形成光刻胶层的步骤包括：形成覆盖在硬掩膜的表面上，并填充在第一通孔和第二通孔中的光刻胶预备层；刻蚀去除光刻胶预备层中位于硬掩膜的表面上，以及位于第一通孔中的部分，形成位于第二通孔中的光刻胶层。

进一步地，在上述回蚀硬掩膜的方法中，回蚀硬掩膜的步骤采用湿法刻蚀的方式，优选地，湿法刻蚀在25～45℃的温度下进行。

进一步地，在上述回蚀硬掩膜的方法中，湿法刻蚀的步骤中采用H₂O₂溶液或者SC1溶液对所述硬掩膜进行刻蚀。

进一步地，在上述回蚀硬掩膜的方法中，上述硬掩膜包括TiN。

本申请的另一方面在于提供了一种互连层结构的制作方法。该制作方法包括：形成内部具有第一金属区域的第一互连层；在第一互连层上形成具有第二通孔的第二互连层和具有第一通孔的硬掩膜，其中第一通孔与第二通孔相对应；采用本申请上述的回蚀硬掩膜的方法回蚀硬掩膜；在第二通孔中形成第二金属区域。

进一步地，在上述互连层结构的制作方法中，形成内部具有第一金属区域的第一互连层的步骤包括：在半导体器件区的表面沿远离半导体器件区的方向依次形成第一刻蚀阻挡层、第一介电层，以形成第一互连层；依次刻蚀第一介电层和第一刻蚀阻挡层，在第一互连层中形成第一沟道；在第一沟道中形成第一金属区域。

进一步地，在上述互连层结构的制作方法中，在第一互连层上形成具有第二通孔的第二互连层和具有第一通孔的硬掩膜的步骤包括：在第一互连层表面沿远离第一互连层的方向依次形成第二刻蚀阻挡层和第二介电层，以形成第二互连层；在第二互连层上形成硬掩膜，并刻蚀硬掩膜，在硬掩膜中形成第一通孔；沿第一通孔向下刻蚀第二介电层和第二刻蚀阻挡层，以形成使得第一金属区域上表面裸露的第二通孔。

进一步地，在上述互连层结构的制作方法中，在形成硬掩膜的步骤之前，在第二介电层上形成粘附层。

进一步地，在上述互连层结构的制作方法中，粘附层为SiO₂。

应用本申请的技术方案，通过先在位于介质层中的第二通孔中形成光刻胶层，然后再沿位于硬掩膜中的第一通孔内壁向外回蚀硬掩膜，使得所形成的光刻胶层能够保护第二通孔下方的器件，从而减少了回蚀过程对第二通孔下方的器件造成的损伤，提高了器件的稳定性。

附图说明

构成本申请的一部分的附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了现有互连层结构的制作方法中，在内部具有第一金属区域的第一互连层上形成第二互连层和具有第一通孔的粘附层和硬掩膜后的基体的剖面结构示意图；

图2示出了刻蚀图1所示第一通孔下方的第二互连层，形成使得第一金属区域上表面裸露的第二通孔后的基体的剖面结构示意图；

图3示出了沿图2所示第一通孔内壁向外回蚀硬掩膜，形成具有第三通孔的硬掩膜后的基体的剖面结构示意图；

图4示出了在图3所示第二通孔中形成第二金属区域，并去除硬掩膜和粘附层后的基体的剖面结构示意图；

图5示出了本申请实施方式所提供的回蚀硬掩膜的方法的流程示意图；

图6示出了本申请实施方式所提供的互连层结构的制作方法的流程示意图；

图7示出了本申请实施方式所提供的互连层结构的制作方法中，形成内部具有第一金属区域的第一互连层后的基体的剖面结构示意图；

图8示出了在图7所示的第一互连层上形成具有第二沟道的第二互连层和具有第一通孔的粘附层和硬掩膜后的基体的剖面结构示意图；

图9示出了沿图8所示的第一通孔向下刻蚀第二互连层，形成具有第二通孔的第二互连层后的基体的剖面结构示意图；

图10示出了形成覆盖在图9所示的硬掩膜上，并填充在第一通孔和第二通孔中的光刻胶预备层后的基体的剖面结构示意图；

图11示出了刻蚀去除图10所示光刻胶预备层中位于硬掩膜上以及位于第一通孔中的光刻胶预备层，形成位于第二通孔中的光刻胶层后的基体的剖面结构示意图；

图12示出了沿图11所示的第一通孔内壁向外回蚀硬掩膜，形成第三通孔后的基体的剖面结构示意图；

图13示出了采用NMP溶液刻蚀去除图12所示的第一金属区域上的光刻胶层后的基体的剖面结构示意图；以及

图14示出了在图13所示的第二通孔中形成第二金属区域后的基体的剖面结构示意图。

具体实施方式

下面将结合本申请的具体实施方式，对本申请的技术方案进行详细的说明，但如下实施例仅是用以理解本申请，而不能限制本申请，本申请中的实施例及实施例中的特征可以相互组合，本申请可以由权利要求限定和覆盖的多种不同方式实施。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。

由背景技术可知，硬掩膜的回蚀过程会对硬掩膜下方的器件造成损伤。本申请的发明人针对上述问题进行研究，提供了一种回蚀硬掩膜的方法。该方法中硬掩膜设置于介质层上，硬掩膜上具有第一通孔，介质层具有与第一通孔相对应的第二通孔，且该方法包括以下步骤：在第二通孔中形成光刻胶层；沿第一通孔内壁向外回蚀硬掩膜，以在硬掩膜中形成第三通孔，第三通孔的横截面积大于第一通孔的横截面积；去除光刻胶层。该方法通过先在位于介质层中的第二通孔中形成光刻胶层，然后再沿位于硬掩膜中的第一通孔内壁向外回蚀硬掩膜，使得所形成的光刻胶层能够保护第二通孔下方的器件，从而减少了回蚀过程对第二通孔下方的器件造成的损伤，提高了器件的稳定性。

图5示出了本申请实施方式所提供的回蚀硬掩膜的方法的流程示意图。下面将结合图5进一步说明本申请所提供的回蚀硬掩膜的方法。

首先，在第二通孔中形成光刻胶层。在一种优选实施方式中，在第二通孔中形成光刻胶层的步骤包括：先形成覆盖在硬掩膜上，并填充在第一通孔和第二通孔中的光刻胶预备层；然后再刻蚀去除光刻胶预备层中位于硬掩膜上，以及位于第一通孔中的部分，形成位于第二通孔中的光刻胶层。

上述沉积光刻胶预备层的方法包括但不限于旋涂、沉积等工艺；上述刻蚀光刻胶预备层的步骤包括：采用N-甲基2-吡咯酮对光刻胶预备层进行湿法刻蚀，湿法刻蚀可以采用浸泡法和旋转喷淋法。在本申请提供的一种优选实施方式中，通过浸泡法刻蚀上述光刻胶；在另一优选实施例中，采用旋转喷淋法，采用N-甲基2-吡咯酮溶液温度在70℃～80℃，刻蚀光刻胶预备层30～120秒。

完成在第二通孔中形成光刻胶的步骤后，沿第一通孔内壁向外回蚀硬掩膜，以在硬掩膜中形成第三通孔，第三通孔的横截面积大于第一通孔的横截面积。在该步骤中，回蚀硬掩膜的步骤优选采用湿法刻蚀的方式，其中湿法刻蚀的试剂优选为H₂O₂溶液或者SC1溶液。更为优选地，湿法刻蚀温度为25～45℃，刻蚀时间为60～300秒。在上述湿法刻蚀中使用H₂O₂溶液时，优选该H₂O₂溶液中H₂O₂与H₂O的体积比1：4～10。在上述湿法刻蚀中使用SC1溶液时，优选该SC1溶液中NH₄OH、H₂O₂和H₂O的体积比为1：1～4：50～200；刻蚀温度为25～45℃；刻蚀时间为60～300秒。

上述回蚀方法可以采用浸泡法或旋转喷淋法。在一种优选实施方式中，通过浸泡法回蚀硬掩膜的具体步骤包括：将H₂O₂或SC1溶液置于刻蚀槽中，控制刻蚀槽中清洗试剂的温度在25～45℃，然后将包含硬掩膜的硅片置于H₂O₂或SC1溶液中，对硬掩膜进行刻蚀，刻蚀的时间为60～300秒。在本申请提供的另一具体实施方式中，通过旋转喷淋法回蚀硬掩膜的具体步骤包括：将H₂O₂或SC1液喷涂到包含待硬掩膜的硅片上，并通过低速旋转(<500rpm)使SC1溶液均匀分布在芯片表面上，在温度为25～50℃件下，对硬掩膜进行刻蚀，刻蚀的时间为60～300秒。

完成沿第一通孔内壁向外回蚀硬掩膜，以在硬掩膜中形成第三通孔的步骤之后，去除光刻胶层。在去除光刻胶层的步骤中，可以采用包括但不限于N-甲基2-吡咯酮对光刻胶进行湿法刻蚀，进而去除光刻胶层。优选地，在刻蚀去除光刻胶的过程中温度为70℃～80℃，刻蚀时间为30～120秒。

上述湿法刻蚀可以采用浸泡法或旋转喷淋法。通过浸泡法去除光刻胶层时，一种优选的方式包括：将N-甲基2-吡咯酮置于刻蚀槽中，控制刻蚀槽中清洗试剂的温度在70～80℃，然后包含光刻胶层的硅片置于N-甲基2-吡咯酮中，使得光刻胶层与N-甲基2-吡咯酮发生反应，反应时间为30～120秒。通过旋转喷淋法去除光刻胶层时，一种优选的方式包括：将N-甲基2-吡咯酮溶液喷涂到包含光刻胶层的硅片上，并通过低速旋转(<500rpm)使N-甲基2-吡咯酮溶液均匀分布在硅片表面上，在温度为70～80℃条件下，使得光刻胶层与N-甲基2-吡咯酮发生反应，反应时间为30～120秒。

同时，本申请还提供了一种互连层结构的制作方法。如图6所示，该制作方法包括：形成内部具有第一金属区域的第一互连层；在第一互连层上形成具有第二通孔的第二互连层和具有第一通孔的硬掩膜，其中第一通孔与第二通孔相对应；采用本申请上述的回蚀硬掩膜的方法回蚀硬掩膜；在第二通孔中形成第二金属区域。

上述制作方法通过先在位于介质层中的第二通孔中形成光刻胶层，然后再沿位于硬掩膜中的第一通孔内壁向外回蚀硬掩膜，使得所形成的光刻胶层能够保护第二通孔下方的第一金属区域，从而减少了回蚀过程对第一金属区域造成的损伤，提高了互连层结构的稳定性。

图7至图14示出了本申请实施方式提供的互连层结构的制作方法中，经过各个步骤后得到的半导体器件的剖面结构示意图。下面将结合图7至14，进一步说明本申请所提供的互连层结构的制作方法。

首先，先形成内部具有第一金属区域25的第一互连层20，其结构如图7所示。在本申请的一种优选实施方式中，第一互连层20包括第一刻蚀阻挡层21和第一介电层23，优选地，第一刻蚀阻挡层21材料包括但不限于Si₃N₄；第一介电层23为低介电常数(介电常数＜3)的介电材料，包括但不限于SiCOH、多孔Si。低介电材料的使用可以在不降低布线密度的条件下，有效地减小互连电容值，使芯片工作速度加快、功耗降低。优选地，形成内部具有第一金属区域25的第一互连层20的步骤包括：在半导体器件区的表面由下往上依次形成第一刻蚀阻挡层21、第一介电层23；对第一介电层23和第一刻蚀阻挡层21进行刻蚀，形成第一沟道；在第一沟道中形成第一金属区域25。在一种优选实施方式中，如图7所示，半导体器件区包括介质层10和接触金属层11。

本申请的一种优选实施方式中，刻蚀第一介电层23和第一刻蚀阻挡层21的步骤可以采用干法刻蚀工艺。本申请的一种优选实施方式中，采用等离子体刻蚀工艺对第一介电层23和第一刻蚀阻挡层21进行刻蚀，工艺步骤包括：将待刻蚀芯片放入反应器的承载器上，调节聚焦环与衬底的距离；开启加热电源，其中溅射功率为400～1200瓦，使得氧气和氦气发生电离形成等离子体；等离子体将部分Si₃N₄和SiCOH轰击出来。其中，刻蚀温度为25～50℃，刻蚀时间为30～90秒。

本申请的一种优选实施方式中，在第一沟道中形成第一金属区域25的步骤包括：在第一沟道内沉积金属，然后对金属进行平坦化。优选地，上述金属包括但不限于Cu或Al等。沉积工艺包括但不限于物理气相沉积、化学气相沉积、电镀、化学镀，平坦化工艺包括但不限于化学机械抛光。上述工艺为本领域现有技术，在此不再赘述。

在完成形成内部具有第一金属区域25的第一互连层20的步骤后，在第一互连层20上形成具有第二通孔37的第二互连层30和具有第一通孔41的硬掩膜40，其中第一通孔41和第二通孔37与第一金属区域25位置相匹配。在一种优选的实施方式中，为了更好地填充第二金属，在第二互连层30中形成的第二通孔37中通常靠近第一金属区域25部分的横截面积与第一金属区域25的横截面积相符，而远离第一金属区域25部分的横截面积大于第一金属区域25的横截面积。

制备具有上述结构的第二通孔37的第二互连层30和具有第一通孔41的硬掩膜40的步骤包括：在第一互连层20表面由下往上依次形成第二刻蚀阻挡层31、第二介电层33和具有初级通孔的硬掩膜40，沿初级通孔向下刻蚀第二介电层33，形成横截面积与第一金属区域25的横截面积相符的第二沟道35，并回蚀硬掩膜40，使得初级通孔面积变大，形成第一通孔41，进而形成如图8所示的结构；从第一通孔41向下刻蚀第二互连层30至第一金属区域25上表面裸露，形成靠近第一金属区域25部分的横截面积与第一金属区域25的横截面积相符，而远离第一金属区域25部分的横截面积大于第一金属区域25的横截面积的第二通孔37，进而形成如图9所示的基体结构。

为了提高上述硬掩膜40与第二互连层30之间的粘合力，在一种优选实施方式中，在上述硬掩膜40与第二互连层30之间形成粘附层50(如图8和图9所示)。该粘附层包括但不限于采用SiO₂。该粘附层50上具有与硬掩膜40中的第一通孔41相匹配的粘附层通孔。此时本申请所提供的回蚀硬掩膜方法中，在第二通孔中形成光刻胶层60的步骤中，光刻胶层60的上表面与第二介质层33的上表面齐平，或高于第二介质层33的上表面，等于低于该粘附层50的上表面。

本领域的技术人员需要明确的是，形成上述具有第二通孔37的第二互连层30和具有第一通孔41的硬掩膜40的方法有很多，并不仅限于上述优选实施方式中。在本申请的另一种优选实施方式中，形成具有第二通孔37的第二互连层30和具有第一通孔41的硬掩膜40的步骤包括：在第一互连层20表面由下往上依次形成第二刻蚀阻挡层31、第二介电层33和具有第一通孔41的硬掩膜40；沿第一通孔41向下刻蚀第二介电层33和第二刻蚀阻挡层31，形成使得第一金属区域25上表面裸露的第二通孔37。需要注意的是，鉴于本领域的技术人员根据本发明的教导完全可以实现该优选实施方式，在附图中没有给出该优选实施方式的结构图以期节省篇幅。

在上述两种优选实施方式中，第二互连层30和硬掩膜40的结构可以根据现有技术进行设置。优选地，第二互连层30包括第二刻蚀阻挡层31和第二介电层33。优选地，第二刻蚀阻挡层31材料包括但不限于Si₃N₄；第二介电层33为低介电常数(介电常数＜3)的介电材料，包括但不限于SiCOH、多孔Si。硬掩膜40包括但不限于TiN、Si₃N₄或SiON中的一种或多种。形成上述第二互连层30和硬掩膜40的工艺包括但不限于旋涂工艺、CVD工艺，上述工艺为本领域的现有技术，在此不再赘述。

刻蚀上述硬掩膜40和第二互连层30的步骤可以采用干法刻蚀工艺。更优选采用等离子刻蚀工艺，采用等离子刻蚀工艺的工艺条件包括：溅射功率为400～1200瓦，刻蚀温度为25～50℃，刻蚀时间为30～120秒。

完成在第一互连层20上形成具有第二通孔37的第二互连层30和具有第一通孔41的硬掩膜40的步骤后，在第二通孔37中形成光刻胶层60。在本申请的一种优选实施方式中，形成光刻胶层60的步骤包括：形成覆盖在硬掩膜40上，并填充在第一通孔41和第二通孔37中的光刻胶预备层60′，进而形成如图10所述的结构；刻蚀去除光刻胶预备层60′中位于硬掩膜40上，以及位于第一通孔41中的光刻胶预备层60′，形成位于第二通孔37中的光刻胶层60，进而形成如图11所示的基体结构。为了增加后续沉积形成第二金属区域70的工艺窗口，在一种优选的实施方式中，形成上述光刻胶层60的步骤之后，沿第一通孔41内壁向外回蚀硬掩膜40，形成横截面积大于第一通孔41的横截面积的第三通孔43，进而形成如图12所示的基体结构。

形成上述光刻胶预备层60′的方法包括但不限于旋涂、沉积等工艺；上述刻蚀光刻胶预备层60′的步骤包括：采用N-甲基2-吡咯酮对光刻胶预备层60′进行湿法刻蚀，湿法刻蚀可以采用浸泡法和旋转喷淋法。在本申请提供的一种优选实施方式中，通过旋转喷淋法刻蚀上述光刻胶预备层60′，优选地刻蚀工艺条件为：将N-甲基2-吡咯酮溶液的温度在70℃～80℃，刻蚀的时间为30～120秒。

回蚀上述硬掩膜40的步骤可以采用湿法刻蚀的方式，其中湿法刻蚀的试剂优选为H₂O₂溶液或者SC1溶液。优选地，湿法刻蚀温度为25～45℃，刻蚀时间为60～300秒。在上述湿法刻蚀中使用H₂O₂溶液时，优选该SC1溶液中NH₄OH、H₂O₂和H₂O的体积比为1：1～4：50～200；刻蚀温度为25～45℃；刻蚀时间为60～300秒。在上述步骤中，由于位于硬掩膜40下方的第二通孔37中形成光刻胶层60，因此在对硬掩膜40进行刻蚀时，光刻胶层60能够对第二通孔37进行保护，从而避免了刻蚀液对硬掩膜40底部的器件造成损伤，提高了芯片的稳定性。

回蚀上述硬掩膜40的步骤中，回蚀方法可以采用浸泡法或旋转喷淋法。在一种优选实施方式中，通过浸泡法回蚀硬掩膜40的具体步骤包括：将H₂O₂或SC1溶液置于刻蚀槽中，控制刻蚀槽中清洗试剂的温度在25～45℃，然后包含硬掩膜40的硅片置于H₂O₂或SC1溶液中，对硬掩膜40进行刻蚀，刻蚀的时间为60～300秒。在另一具体实施方式中，通过旋转喷淋法回蚀硬掩膜40的具体步骤包括：H₂O₂或SC1液喷涂到包含待刻蚀硬掩膜40的硅片上，并通过低速旋转(300～500rpm)使SC1溶液均匀分布在芯片表面上，在温度为25～50℃件下，对硬掩膜进行刻蚀，刻蚀的时间为60～300秒。

完成在第二通孔37中形成上述光刻胶层60的步骤之后，采用NMP溶液刻蚀去除第一金属区域上的光刻胶层60，进而形成如图13所示的基体结构。刻蚀去除上述光刻胶的过程中优选采用浸泡法或旋转喷淋法。通过浸泡法去除光刻胶层时，一种优选的工艺条件为：N-甲基2-吡咯酮溶液的温度为70℃～80℃，刻蚀的时间为30～120秒。

完成采用NMP溶液刻蚀去除第一金属区域上的光刻胶层60的步骤之后，在第二通孔37中形成第二金属区域39，进而形成如图14所示的基体结构。在一种可选的实施方式中，形成上述第二金属区域39的步骤包括：在第二通孔37中以及硬掩膜40的表面上沉积金属预备层；以及对该金属预备层进行平坦化，以去除硬掩膜40以及硬掩膜40表面上的金属预备层，形成上述第二金属区域39，进而形成如图10所示的基体结构。

优选地，上述金属预备层的材料包括但不限于采用Cu、Al，沉积金属预备层的工艺包括但不限于物理气相沉积、化学气相沉积、电镀、化学镀，平坦化金属预备层的工艺包括但不限于化学机械抛光。上述工艺为本领域的现有技术，在此不再赘述。

从以上实施例可以看出，本申请上述的实施例实现了如下技术效果：本申请通过在通孔和沟槽中形成了低于硬掩膜的下表面的光刻胶层，然后再对硬掩膜进行刻蚀，从而避免了刻蚀过程对硬掩膜底部器件造成损伤。采用本申请所提供的刻蚀硬掩膜的方法制备得到了包括互连层结构的芯片，所得到的芯片中金属层的损耗得到减少，集成电路芯片的部分性能得到提高。

以上仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种回蚀硬掩膜的方法，所述硬掩膜设置于介质层上，所述硬掩膜上具有第一通孔，所述介质层具有与所述第一通孔相对应的第二通孔，其特征在于，所述方法包括以下步骤：

在所述第二通孔中形成光刻胶层；

沿所述第一通孔内壁向外回蚀所述硬掩膜，以在所述硬掩膜中形成第三通孔，所述第三通孔的横截面积大于所述第一通孔的横截面积；

去除所述光刻胶层。

2.根据权利要求1所述的方法，其特征在于，形成所述光刻胶层的步骤包括：

形成覆盖在所述硬掩膜的表面上，并填充在所述第一通孔和第二通孔中的光刻胶预备层；

刻蚀去除所述光刻胶预备层中位于所述硬掩膜的表面上，以及位于所述第一通孔中的部分，形成位于所述第二通孔中的光刻胶层。

3.根据权利要求1所述的方法，其特征在于，所述回蚀硬掩膜的步骤采用湿法刻蚀的方式，优选地，所述湿法刻蚀在25～45℃的温度下进行。

4.根据权利要求3所述的方法，其特征在于，所述湿法刻蚀的步骤中采用H₂O₂溶液或者SC1溶液对所述硬掩膜进行刻蚀。

5.根据权利要求1所述的方法，其特征在于，所述硬掩膜为TiN。

6.一种互连层结构的制作方法，其特征在于，所述制作方法包括：

形成内部具有第一金属区域的第一互连层；

在所述第一互连层上形成具有第二通孔的第二互连层和具有第一通孔的硬掩膜，其中所述第一通孔与所述第二通孔相对应；

采用权利要求1至5中任一项所述的回蚀硬掩膜的方法回蚀所述硬掩膜；

在所述第二通孔中形成第二金属区域。

7.根据权利要求6所述的制作方法，其特征在于，形成内部具有所述第一金属区域的所述第一互连层的步骤包括：

在半导体器件区的表面沿远离所述半导体器件区的方向依次形成第一刻蚀阻挡层和第一介电层，以形成所述第一互连层；

依次刻蚀所述第一介电层和所述第一刻蚀阻挡层，在所述第一互连层中形成第一沟道；

在所述第一沟道中形成所述第一金属区域。

8.根据权利要求6所述的制作方法，其特征在于，在所述第一互连层上形成具有第二通孔的第二互连层和具有第一通孔的硬掩膜的步骤包括：

在所述第一互连层表面沿远离所述第一互连层的方向依次形成第二刻蚀阻挡层和第二介电层，以形成所述第二互连层；

在所述第二互连层上形成硬掩膜，并刻蚀所述硬掩膜，在所述硬掩膜中形成所述第一通孔；

沿所述第一通孔向下刻蚀所述第二介电层和第二刻蚀阻挡层，以形成使得第一金属区域上表面裸露的所述第二通孔。

9.根据权利要求8所述的制作方法，其特征在于，在形成所述硬掩膜的步骤之前，在所述第二介电层上形成粘附层。

10.根据权利要求9所述的制作方法，其特征在于，所述粘附层为SiO₂。