[go: up one dir, main page]

CN106133884A - 无卤素气相硅蚀刻 - Google Patents

无卤素气相硅蚀刻 Download PDF

Info

Publication number
CN106133884A
CN106133884A CN201580016792.4A CN201580016792A CN106133884A CN 106133884 A CN106133884 A CN 106133884A CN 201580016792 A CN201580016792 A CN 201580016792A CN 106133884 A CN106133884 A CN 106133884A
Authority
CN
China
Prior art keywords
plasma
substrate
etch
remote
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580016792.4A
Other languages
English (en)
Inventor
薛君
C·嬴
S·D·耐马尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN106133884A publication Critical patent/CN106133884A/zh
Pending legal-status Critical Current

Links

Classifications

    • H10P50/283—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H10P14/6514—
    • H10P50/242—
    • H10P50/268—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Silicon Compounds (AREA)

Abstract

描述了一种从图案化的异质结构中选择性地干法蚀刻硅的方法。所述方法在远程等离子体蚀刻之前任选地包括等离子体工艺。所述等离子体工艺可以使用经偏压的等离子体来处理一些结晶硅(例如，多晶硅或单晶硅)以形成非晶硅。之后，使用含氢前体形成远程等离子体，从而形成等离子体流出物。使所述等离子体流出物流入基板处理区域，以便从图案化的基板中蚀刻所述非晶硅。通过实现经偏压的等离子体工艺，在蚀刻工艺期间，无论等离子体激发的远程性质如何，都可以将通常各向同性的蚀刻转变为方向性的(各向异性的)蚀刻。

Description

无卤素气相硅蚀刻
相关申请案的交叉引用
本申请案要求由Xue等人于2014年3月31日提交的、标题为“无卤素气相硅蚀刻(HALOGEN-FREE GAS-PHASE SILICON ETCH)”的美国非临时专利申请案第14/231,180号的优先权，为了所有的目的将该申请案以引用方式全部并入本文中。
技术领域
本发明关于蚀刻硅的方法。
背景技术
集成电路通过在基板表面上产生图案复杂的材料层的工艺而成为可能。在基板上产生图案化的材料通过去除暴露的材料受控的方法来实现。化学蚀刻用于各种目的，包括：将光阻剂中的图案转移到下面的层；薄化层；或薄化已经存在于表面上的特征的横向尺度。往往理想的是具有比蚀刻另一种材料更快地蚀刻一种材料以帮助例如图案转移工艺进行的蚀刻工艺。此类蚀刻工艺称为相对于第二种材料对第一种材料具有选择性。由于材料、电路及工艺的多样性，蚀刻工艺已被开发成对各种材料具有选择性。
干法蚀刻工艺对于从半导体基板选择性地去除材料往往是理想的。这种理想性源自以最小的物理干扰从微型结构缓和地去除材料的能力。干法蚀刻工艺也允许通过去除气相试剂来突然停止蚀刻速率。一些干法蚀刻工艺涉及使基板暴露于由一种或更多种前体形成的远程等离子体副产物。例如，三氟化氮结合离子抑制技术产生的远程等离子体生成使得当使等离子体流出物流入基板处理区域时，能够选择性地从图案化的基板去除硅。然而，对于各种应用，硅选择性偶尔需要甚至更高。附加的工艺灵活性也是理想的。
需要有提高硅选择性干法蚀刻工艺的工艺灵活性的方法。
发明内容
描述了一种从图案化的异质结构选择性地干法蚀刻硅的方法。所述方法在远程等离子体蚀刻之前任选地包括等离子体工艺。所述等离子体工艺可以使用经偏压的等离子体来使一些结晶硅(例如，多晶硅或单晶硅)非晶化以形成非晶硅。之后，使用含氢前体形成远程等离子体以形成等离子体流出物。使等离子体流出物流入基板处理区域，以便从图案化的基板蚀刻所述非晶硅。通过实现经偏压的等离子体工艺，无论等离子体激发的远程性质如何，在蚀刻工艺期间，都可以将通常各向同性的蚀刻转变成方向性(各向异性的)蚀刻。
本发明的实施例包括蚀刻图案化的基板的方法。所述方法包括以下步骤：使用从惰性气体形成的局部等离子体来处理图案化的基板。处理所述图案化的基板的步骤包括以下步骤：将所述图案化的基板的结晶硅部分转变为所述图案化的基板的非晶硅部分(使所述结晶硅部分“非晶化”)。所述局部等离子体通过施加局部等离子体功率来激发所述局部等离子体而形成。所述方法还包括以下步骤：蚀刻所述图案化的基板的所述非晶硅部分。蚀刻所述图案化的基板的所述非晶硅部分的步骤包括以下步骤：在处理了所述图案化的基板之后，使等离子体流出物流入容纳所述图案化的基板的基板处理区域。所述等离子体流出物通过使含氢前体流入流体地耦接至所述基板处理区域的远程等离子体区域而形成，同时在所述远程等离子体区域中形成远程等离子体以产生所述等离子体流出物。在所述远程等离子体区域中形成所述远程等离子体以产生所述等离子体流出物的步骤包括以下步骤：将具有远程RF等离子体功率的远程RF等离子体施加至所述远程等离子体区域。
本发明的实施例包括蚀刻图案化的基板的方法。所述方法包括以下步骤：将所述图案化的基板传送至基板处理区域，所述基板处理区域通过喷淋头而与远程等离子体区域分开。所述图案化的基板包括覆盖结晶硅部分的非晶硅部分。所述方法还包括以下步骤：使含氢前体流入所述远程等离子体区域，同时在所述远程等离子体区域中形成远程等离子体以产生等离子体流出物。在所述远程等离子体区域中形成所述远程等离子体以产生所述等离子体流出物的步骤包括以下步骤：将具有RF等离子体功率的RF等离子体施加至所述远程等离子体区域。所述方法还包括以下步骤：传送所述等离子体流出物通过所述喷淋头，并且随后传送到所述基板处理区域中。所述方法还包括以下步骤：蚀刻所述非晶硅部分。
本发明的实施例包括蚀刻基板的方法。所述方法包括以下步骤：使用局部等离子体处理所述基板，所述局部等离子体由氦气形成。处理图案化的基板的步骤包含以下步骤：将所述基板的结晶硅部分转变为所述基板的非晶硅部分。所述局部等离子体通过施加局部RF等离子体功率来激发所述氦气而形成。所述方法还包括以下步骤：使分子氢流入远程等离子体区域，同时在所述远程等离子体区域中形成远程等离子体以产生等离子体流出物。在所述远程等离子体区域中形成所述远程等离子体以产生所述等离子体流出物的步骤包括以下步骤：将具有RF等离子体功率的RF等离子体施加至所述远程等离子体区域。所述方法还包括以下步骤：使所述等离子体流出物通过喷淋头而进入所述基板处理区域。所述方法还包括以下步骤：使用所述等离子体流出物来蚀刻所述基板的所述非晶硅部分。
在以下的部分描述中提出附加的实施例与特征，而且对于所属技术技术人员而言，在检视本说明书之后，实施例与特征将部分地变得显而易见，或者是可通过实践实施例来学习。通过说明书中描述的手段、组合以及方法，可以实现并获得实施例的特征与优点。
附图说明
通过参照本说明书的剩余部分和附图，可以实现对实施例的本质与优点的进一步理解。
图1是根据实施例的硅蚀刻工艺的流程图。
图2A-2D示出根据实施例的、器件在硅蚀刻工艺期间的各个阶段的剖面图。
图3是根据实施例的硅蚀刻工艺的流程图。
图4A示出根据实施例的基板处理腔室的示意性剖面图。
图4B示出根据实施例的基板处理腔室的部分的示意性剖面图。
图4C示出根据实施例的喷淋头的底部平面图。
图5示出根据实施例的示例性基板处理系统的顶部平面图。
在附图中，类似的部件和/或特征可以具有相同的参考标号。此外，可以通过在参考标号之后接续破折号和第二标号已在相同类型的各个部件之间进行区分，所述第二标号在类似的部件之间进行区分。如果在在说明书中仅使用第一参考标号，则无论第二参考标号如何，此描述都适用于具有相同的第一参考标号的类似部件中的任何一个。
具体实施方式
描述了一种从图案化的异质结构选择性地干法蚀刻硅的方法。所述方法在远程等离子体蚀刻之前任选地包括等离子体工艺。所述等离子体工艺可以使用经偏压的等离子体来处理一些结晶硅(例如，多晶硅或单晶硅)，以从所述结晶硅形成非晶硅。之后，使用含氢前体形成远程等离子体以形成等离子体流出物。使所述等离子体流出物流入基板处理区域，以便从图案化的基板蚀刻所述非晶硅。通过实现经偏压的等离子体工艺，在蚀刻工艺期间，无论等离子体激发的远程性质如何，都可以将通常各向同性的蚀刻转变为方向性的(各向异性的)蚀刻。
本发明的实施例关于从基板选择性地去除材料。所述基板可以是结晶硅，例如，多晶硅或单晶硅。在实施例中，使具有暴露的结晶硅的基板经受局部等离子体处理，以便将结晶硅部分改变/转变成非晶硅部分基板(使所述结晶硅部分“非晶化”)。在局部等离子体处理之前，结晶硅部分在本文中也可以被称为未处理的硅区域。在局部等离子体处理之后，暴露的硅部分将被称为经处理的硅或非晶硅以指示缺乏结晶顺序。在工艺的后续蚀刻部分期间，非晶硅快得多地被蚀刻。在一些情况下，非晶层(或特征)可能已经存在，因此此处理步骤是任选的。
在蚀刻操作期间，使用含氢前体的远程激发来生成等离子体流出物。所述等离子体流出物包括氢自由基前体。所述等离子体流出物被传送到容纳基板的基板处理区域中。所述等离子体流出物在进入基板处理区域之前几乎完全或完全被中和，以提高本文中呈现的蚀刻工艺的选择性。等离子体流出物的离子含量可以说是基本上为零，并且稍后将给出更定量的实施例。所述等离子体流出物与非晶硅部分反应，并且优先从图案化的基板去除非晶硅。已观察到非晶硅相对于结晶硅的高选择比，这理想地降低了对准确地选择或控制蚀刻工艺的持续时间的依赖性。根据实施例，非晶硅的去除速度比结晶硅的去除速度大以下倍数因子：大于200、大于300、大于400或大于600。在实践中，结晶硅区域的蚀刻速率过小而无法测量，因此选择性很可能远高于这些下限值。类似地，非晶硅的去除速度可以远大于氧化硅、氮化硅、高k栅极材料和其他非硅材料的蚀刻速率。除了去除速率的增加之外，实现局部等离子体处理使得远程等离子体蚀刻工艺为方向性的/各向异性的。可以将被去除的硅的形状工程化以适合各种器件性能目标。
离子抑制元件可以被包括在本文所述的远程蚀刻工艺中。离子抑制元件起作用以减少或消除从等离子体产生区域行进到基板的离子/带电物质。不带电的中性和自由基物质可以通过离子抑制器中的开口，以便在基板处进行反应。离子抑制器有助于将反应区域中的离子物质的浓度控制在提高选择性的水平。
根据本发明的一些实施例，如示例性装备部分中描述的离子抑制器可用于提供自由基和/或中性物质，用于选择性蚀刻基板。例如，在一个实施例中，使用离子抑制器来提供含氢等离子体流出物，以便选择性地蚀刻非晶硅。离子抑制器可用于提供具有比离子更高的自由基浓度的反应气体。由于等离子体的大部分(或在实施例中基本上所有的)带电粒子被离子抑制器过滤或去除，因此在蚀刻工艺期间，基板不一定要被偏压。与包括溅射和轰击的常规等离子体蚀刻工艺相比，使用自由基和其他中性物质的此类工艺可以减少等离子体损伤。通过在等离子体流出物到达基板处理区域之前从等离子体流出物过滤出离子，可以实现非晶硅相对于结晶硅、氧化硅、氮化硅和许多替代材料的高蚀刻速率选择性。本发明的实施例相对于其中液体的表面张力会导致小特征的弯曲和剥离的常规湿法蚀刻工艺也是有利的。
离子抑制器可用于提供具有比离子高得多的自由基浓度的等离子体流出物。离子抑制器起作用以显著地减少或基本上消除从等离子体生成区域行进到基板的离子带电物质。当在离子抑制器另一侧上的远程等离子体区域中激发等离子体期间，可以在基板处理区域中使用朗缪耳(Langmuir)探针来测量电子温度。在实施例中，电子温度可以小于0.5eV、小于0.45eV、小于0.4eV或小于0.35eV。通过定位在基板处理区域与远程等离子体区域之间的喷淋头和/或离子抑制器的存在来实现这些极低的电子温度值。不带电的中性和自由基物质可以通过离子抑制器中的开口以在基板处进行反应。与包括溅射和轰击的常规等离子体蚀刻工艺相比，使用自由基和其他中性物质的此类工艺可以减少等离子体损伤。本发明的实施例相对于其中液体的表面张力会导致小特征的弯曲和剥离的常规湿法蚀刻工艺也是有利的。
本文中呈现的技术使得无卤素工艺能够选择性地和/或各向异性地从基板去除硅(非晶的或结晶的)。在某些情况下，已发现卤素从一个晶片到下一个晶片使蚀刻速率逐渐增加。据推测，此逐渐的增加源自卤素聚合物(例如，氟聚合物或氯聚合物)或其他含卤素残余物积聚在远程等离子体区域和/或基板处理区域的内壁上。在方法的蚀刻部分期间，本文公开的无卤素蚀刻工艺在基板处理区域或远程等离子体区域中不含卤素。例如，在实施例中，在本文中呈现的方法的蚀刻部分期间，基板处理区域可以是无氟、无氯或无卤素的。类似地，在实施例中，在本文中呈现的方法的蚀刻部分期间，远程等离子体区域可以是无氟、无氯或无卤素的。任选的处理操作(当被包括时)也可以在基板处理区域中发生，或者所述处理操作可以发生在分开的基板处理区域中。在任一基板处理区域中，基板处理区域在处理操作期间也可以是无卤素的。例如，在实施例中，基板处理区域在处理操作期间可以是无氟、无氯或无卤素的。根据实施例，在处理操作期间和蚀刻操作期间，(多个)基板处理区域和远程等离子体区域可以是无氧的。
为了更好地理解并领会本发明的实施例，现在参照图1，图1是根据实施例的示例性硅蚀刻工艺100的流程图。器件在贯穿工艺的各个阶段的剖视图也可以是有用的。因此，将同时参照图2A-2D，图2A-2D示出示例性器件在硅蚀刻工艺(例如100)期间的剖视图。在一个示例中，器件200包含图案化的基板，所述图案化的基板包括结晶硅210和氧化硅220。各式各样其他器件配置也将受益于本文描述的硅蚀刻工艺。在一个实施例中，基板的顶部是硅(在蚀刻工艺100开始时未被处理过)，并且可以是单晶或多晶的(在这种情况下通常被称为多晶硅)。在所描绘的示例中图示出单晶硅。在第一操作之前，在图案化的基板中形成结构。此结构具有分开的基板的被暴露部分，包括结晶硅210和氧化硅220。在一个实施例中，下述蚀刻工艺为“置换”栅极沉积产生方法，所述“置换”栅极沉积具有相对于在氧化硅220之间延伸的结晶硅210的初始部分理想地经更改的性质。在本文中可将替换栅极称为置换结晶硅部分。结晶硅210在图1-2的示例中为单晶硅，但是根据实施例，结晶硅210可以是多晶硅。
随后，将图案化的基板递送到基板处理区域中。随后，使氦气流入容纳图案化的基板的基板处理区域中(操作110)。在操作120中，在基板处理区域内的局部电容性耦合等离子体中激发氦气，并使用氦离子轰击图案化的基板。可以施加DC(直流)电压以进一步辅助氦离子朝图案化的基板的加速并处理结晶硅210的部分，从而形成经处理的基板部分，所述经处理的基板部分在本文中也被称为非晶硅部分211。在实施例中，基板处理区域可以包括其他元素，或者基板处理区域可以仅由氦气组成。基板处理区域可以不含反应物质(例如，N2、O2和H2)，以避免除非晶化以外的不良影响。工艺的沉积部分可视为是不理想的，并且在实施例中，没有沉积在硅蚀刻工艺100期间发生。示例性氦处理(蚀刻工艺100的操作110)在暴露的基板的近表面部分中使最初的结晶材料成为非晶的，从而将未经处理的硅部分转变成非晶硅部分211。后续可更容易地(以更快的蚀刻速率)蚀刻非晶硅部分211。在操作120期间，材料可以从多晶或单晶硅转变成非晶硅。
随后，将氢气流引入远程等离子体区域中(蚀刻工艺100的操作130)，其中在分开的等离子体区域内撞击出的远程等离子体中激发氢。在本文中，分开的等离子体区域可以被称为远程等离子体区域，并且可以在与处理腔室不同的模块内、或在处理腔室内由可渗透挡板与基板处理区域分开的隔室中。可渗透挡板对于气体或前体流是可渗透的，并且可称为喷淋头。一般来说，可以使含氢前体流入远程等离子体区域中，并且在实施例中，所述含氢前体包含选自由以下各项组成的组的至少一种前体：原子氢、双原子氢(又名分子氢或H2)、无卤素无氧碳氢化合物、无氟无氧碳氢化合物、无氯无氧碳氢化合物、碳氢化合物、无卤素无氧含氮和氢前体、无氟无氧含氮和氢前体、无氯无氧含氮和氢前体、含氮和氢前体、肼或氨。在工艺100的操作120-150期间或在操作110-150中的每一个操作期间，远程等离子体区域和/或基板处理区域可以不含氟(或一般来说不含卤素)。
继续蚀刻工艺100的实施例，随后，使在远程等离子体区域中形成的等离子体流出物流入基板处理区域(操作140)，并且选择性蚀刻非晶硅部分211(操作150)。等离子体流出物可以通过喷淋头中的通孔而进入基板处理区域，所述喷淋头将远程等离子体区域与基板处理区域分开。在操作150中，以比未处理的硅将蚀刻的速率更高的速率去除非晶硅部分211。在去除了非晶硅部分之后，未经处理的硅区域(结晶硅)可以不被覆盖。从基板处理区域去除反应化学物质，随后，从处理区域移出基板。
一般来说，在图1的示例性工艺中使用的氦气可以是任何惰性气体，其中惰性气体仅含有不在经处理的膜(非晶硅)中形成共价键的原子(当然以及离子)。惰性气体可以包括氦气、氖气或氩气中的一者或更多者。局部等离子体可以由惰性气体组成。在实施例中，惰性气体由氦气、氩气和/或氖气组成。在实施例中，惰性气体是由氦气、氩气、和/或氖气所组成。局部等离子体可以基本上由惰性气体组成。在一些实施例中，惰性气体基本上由氦气组成，基本上由氖气组成，或基本上由氩气组成。在实施例中，惰性气体基本上由氩气、氖气和/或氦气组成。添加术语“基本上”以允许少量浓度的其他元素，所述其他元素可存在于基板处理区域中、但不与暴露的基板部分反应到影响蚀刻工艺100的选择性和/或各向异性的程度。
蚀刻工艺100包括：当在基板处理区域中时，将能量施加于惰性气体(例如，氦气)以生成用于处理基板的离子(操作120)。可以使用已知的技术(例如，射频激发、电容性耦合的功率、电感性耦合的功率)来生成等离子体。在实施例中，使用电容性耦合的等离子体单元来施加能量。在本发明的实施例中，局部等离子体功率可以在约10瓦与约500瓦之间，在约20瓦与约400瓦之间，在约30瓦与约300瓦之间，或在约50瓦与约200瓦之间。已经发现更高的功率可更深入地处理结晶硅，从而增加在处理操作120期间形成的非晶硅的竖直高度(或“厚度”)。在实施例中，在操作120期间，基板处理区域中的压力可以在约0.5毫托与约50毫托之间，在约2毫托与约200毫托之间，或在约5毫托与约100毫托之间。另外，在操作120期间，基板的温度可以在约-20℃与约400℃之间。
蚀刻工艺100还包括：当在远程等离子体区域中时，将能量施加于含氢前体以生成等离子体流出物(操作130)。如将由所属技术领域技术人员所领会，等离子体可以包括包括自由基和离子的多种带电和中性物质。可以使用已知的技术(例如，射频激发、电容性耦合的功率、电感性耦合的功率)来生成等离子体。在实施例中，使用电容性耦合的等离子体单元来施加能量。在本发明的实施例中，远程等离子体源功率可以在约100瓦与约2000瓦之间，在约200瓦与约1500瓦之间，在约250瓦与约1200瓦之间，或在约300瓦与约1000瓦之间。正如本文所提供的所有互补范围，上限可与任何适当的下限组合以获得附加的实施例。在实施例中，远程等离子体区域中的压力可以使得基板处理区域中的压力最终在约0.01托与约50托之间，在约0.1托与约15托之间，或在约0.5托与约5托之间。电容性耦合的等离子体单元可以设置在处理腔室的气体反应区域的远程。例如，电容性耦合的等离子体单元和等离子体生成区域可以通过喷淋头而与气体反应区域分开。另外，在操作120-140期间，基板的温度可以在约100℃与约400℃之间。
在蚀刻操作140期间或在操作120-140中的每一个操作期间，术语“无等离子体”可用于描述基板处理区域。基板处理区域是等离子体流出物进行反应以蚀刻图案化的基板的部分之处。等离子体流出物也可以伴随惰性气体。本文中可以将基板处理区域描述为在蚀刻基板期间是“无等离子体”的。“无等离子体”不一定意味着所述区域不含等离子体。由于隔板中的通孔的形状和尺寸，远程等离子体区域内产生的相对低浓度电离物质和自由电子的确行进通过隔板(喷淋头/离子抑制器)中的孔隙(孔)。在一些实施例中，基板处理区域内基本上没有电离物质和自由电子的浓度。电子温度的实施例在先前提供。腔室等离子体区域中的等离子体边界难以界定，并且可以通过喷淋头中的孔而侵入基板处理区域。在电感性耦合的等离子体的情况下，可以直接在基板处理区域内实现少量电离。此外，可以在基板处理区域中生成低强度等离子体而不消除形成膜的理想特征。对于在产生激发等离子体流出物期间具有比腔室等离子体区域(或就此事件而言为远程等离子体区域)低得多的强度的离子密度等离子体的所有原因都不偏离本文中使用的“无等离子体”的范围。
在实施例中，施加于本文所述的局部或远程等离子体的RF频率可以是低于约200kHz的低RF频率、在约10MHz与约15MHz之间的高RF频率、或大于或约1GHz的微波频率。经处理的硅部分可以被称为非晶硅部分或非晶硅层，所述非晶硅部分或非晶硅层由垂直于基板的主要平面而测量的竖直厚度来表征。已经发现降低的频率可增加处理操作的深度，使得非晶硅层的厚度可以增加。根据实施例，非晶硅层的厚度可以大于1nm，大于2nm，或大于4nm。在实施例中，非晶硅层的厚度可以小于20nm，小于或约为15nm，小于或约为12nm。可以将厚度的上限与厚度的下限组合以形成附加的实施例。在较佳的实施例中，非晶硅层的厚度可以在约7nm与约10nm之间。
可以将图1中描绘的工艺100简洁地描述为处理-蚀刻序列。更一般来说，处理-蚀刻-处理-蚀刻序列以及处理-蚀刻-处理-蚀刻-处理-蚀刻序列也是可能的。将蚀刻工艺分成蚀刻工艺的多个处理-蚀刻循环以去除结晶硅210的较大厚度。换句话说，操作110-120的工艺能够处理结晶硅210的某个深度。超出经处理的硅部分，操作150中的蚀刻将降低组合工艺的有效蚀刻速率。多个循环可能是理想的，以允许每一个循环避免试图蚀刻超出非晶化硅部分并浪费时间、前体和/或能量。每一个循环都可以具有稍早针对非晶硅层所描述的厚度。以这种方式，在处理操作期间，可以在不增加等离子体功率或降低等离子体频率的情况下增加深度。
原生氧化物可能存在于硅的已被暴露于氧或大气的暴露部分上。可以通过局部等离子体工艺、形成可升华的盐的远程等离子体工艺或在大气压力下进行的化学处理来去除原生氧化物。无论使用何种方法，在处理以及蚀刻暴露的硅的操作之前，可以去除或可以不去除原生氧化物(如果存在)。在实施例中已经发现，除了处理暴露的硅部分之外，等离子体处理可去除(或能够随后去除)薄的原生氧化物。最后，无论薄的原生氧化物是否存在，术语“暴露的硅部分”和“暴露的硅”都将在本文中使用。
蚀刻工艺100可以在蚀刻速率上呈现出显著的各向异性，换句话说，化合物蚀刻可以比横向更迅速地竖直向下进入基板去除材料。本发明的实施例能够通过限制横向侵入来生产更小的器件。在许多应用中，在本发明的实施例中，各种示例的沟槽宽度(包括图2的沟槽宽度)可以小于或约为30nm，小于或约为25nm，小于或约为20nm，或者小于或约为15nm。这些沟槽宽度可应用于各种应用，并且超出本文讨论的单个示例。在实施例中，本文描述的蚀刻工艺能以比横向快大于或约2倍、大于或约3倍、或大于或约4倍的倍数因子竖直地去除材料。
图3示出根据实施例的硅蚀刻工艺的另一流程图。在一些情况下，非晶层(或特征)可能已经存在，因此处理步骤是任选的。在此类情况下，将具有预先存在的暴露的非晶硅区域的图案化的基板传送到基板处理区域中。将氢气流引入远程等离子体区域中(蚀刻工艺300的操作310)，其中氢在远程等离子体区域内撞击出的远程等离子体中被激发。喷淋头或可渗透挡板如同之前所述存在于远程等离子体区域与基板处理区域之间。一般可以使用含氢前体来取代或扩充氢(H2)，并且先前已提出了示例性前体。在蚀刻工艺300的操作310-330期间，远程等离子体区域和/或基板处理区域可以不含卤素。
继续蚀刻工艺300的实施例，随后，使在远程等离子体区域中形成的等离子体流出物流入基板处理区域(操作320)，并且选择性蚀刻预先存在的非晶硅部分(操作330)。等离子体流出物可以通过喷淋头中的通孔而进入基板处理区域，所述喷淋头将远程等离子体区域与基板处理区域分开。在操作330中，以比结晶硅将蚀刻的速率更高的速率去除非晶硅部分。如之前所述，在去除非晶硅部分之后，结晶硅可以不被覆盖。从基板处理区域去除反应化学物质，随后，从处理区域移出基板。
含氢前体的流可以进一步包括一种或更多种相对惰性的气体，诸如，He、N2、Ar。惰性气体可用于改善等离子体稳定性和工艺均匀性，并且使击出或维持等离子体更容易。作为添加剂，氩有助于促进稳定的等离子体的形成，然而，除了结晶硅之外，夹杂氩可能溅射出其他的特征，因此可以选择低质量(在实施例中为<25amu或<10amu)的惰性气体。当包括氦时，工艺均匀度通常会提高，并且在实施例中，氦是处理气体的较佳选择。可以使用流动速率和不同气体的比例来控制蚀刻速率和蚀刻选择性。
在工艺的蚀刻部分期间，以约50sccm(每分钟标准立方厘米)与1000sccm之间的流动速率来供应含氢气体(例如，H2)。任选地，诸如He或Ar之类的惰性气体可以与含氢气体结合，或者能以约0slm(每分钟标准升)与3slm之间的流动速率直接流入基板处理区域中。在本发明的实施例中，在工艺的处理部分期间，可以使惰性气体或非反应气体以约0.5slm与约3slm之间的流动速率流入基板处理区域中。所属技术领域技术人员将认可的是，取决于多个因素(包括处理腔室配置、基板尺寸、蚀刻出的特征的几何形状和布局)，可使用其他气体和/或流。
在描述示例性处理腔室和系统的过程中公开附加的工艺参数。
示例性处理系统
图4A示出在处理腔室内具有分隔的等离子体生成区域的示例性基板处理腔室1001的剖视图。在膜蚀刻期间，可以使工艺气体通过气体入口组件1005而流入腔室等离子体区域1015中。远程等离子体系统(RPS)1002可以任选地被包括在系统中，并且可以处理第一气体，所述第一气体随后通过气体入口组件1005而行进。入口组件1005可以包括两个或更多个不同的气体供给通道，其中若包括了第二通道(未示出)，则所述第二通道(未示出)可以绕过RPS1002。因此，在实施例中，可将处于未激发状态的前体气体递送到处理腔室中。在另一示例中，可以通过RPS而设的第一通道用于工艺气体，并且可以将第二通道用于绕过RPS的前体。在工艺气体进入腔室等离子体区域1015之前，可在RPS 1002内激发工艺气体。因此，在实施例中，如上文所讨论，含氢前体可以例如通过RPS 1002或绕过RPS单元。可类似地理解由此布置涵盖的各种其他示例。
示出冷却板材1003、面板1017、离子抑制器1023、喷淋头1025和其设置有基板1055的基板支座1065(也称为基座)，并且它们可以各自根据实施例被包括。基座1065可以具有热交换通道，热交换流体流过此热交换通道以控制基板的温度。此配置可以允许冷却或加热基板1055的温度以维持相对低的温度，诸如，在约-20℃至约200℃之间或它们之间的温度。热交换流体可以包含乙二醇和/或水。可使用嵌入式电阻加热器元件以电阻方式将基座1065的晶片支撑盘(可以包含铝、陶瓷或铝和陶瓷的组合)加热到相对高的温度，诸如，从高达或约100℃至高于或约1100℃。加热元件可以在基座内形成为一个或更多个环路，并且加热器元件的外部可以相邻于支撑盘的周边而沿行，而加热器元件的内部沿着有较小半径的同心圆的路径上沿行。至加热器元件的接线可以通过基座1065的底杆，基座1065可进一步配置成用于旋转。
面板1017可以是金字塔形、圆锥形或具有狭窄顶部扩展到宽底部的另一类似结构。面板1017可以另外如图所示是平坦的，并且包括用于分配工艺气体的多个贯通通道。取决于RPS 1002的使用，等离子体生成气体和/或等离子体激发物质可以通过面板1017中的多个孔(在图4B中示出)，以便更均匀地递送到腔室等离子体区域1015中。
示例性配置可以包括：使气体入口组件1005打开进入通过面板1017而与腔室等离子体区域1015分隔的气体供应区域1058，使得气体/物质流经面板1017中的孔而进入腔室等离子体区域1015。可以选择结构特征和操作特征以防止等离子体从腔室等离子体区域1015往回流导供应区域1058、气体入口组件1005和流体供应系统1010中的显著的回流。结构特征可以包括选择面板1017中的孔的尺度和横截面几何形状，以使回流等离子体失活。操作特征可以包括维持气体供应区域1058与腔室等离子体区域1015之间的压力差，所述压力差维持等离子体通过喷淋头1025的单向流动。面板1017(或腔室的导电顶部)和喷淋头1025示出为伴随着位于特征之间的绝缘环1020，所述绝缘环1020允许AC电位能够相对于喷淋头1025和/或离子抑制器1023而被施加于面板1017。绝缘环1020可以定位在面板1017与喷淋头1025和/或离子抑制器1023之间，使得能够在第一等离子体区域中形成电容性耦合的等离子体(CCP)。挡板(未示出)可以附加地位于腔室等离子体区域1015中，或能以其他方式与气体入口组件1005耦接，从而影响通过气体入口组件1005进入此区域的流体的流动。
离子抑制器1023可以包含贯穿结构而界定多个孔的板材或其他几何形状，所述多个孔设置成抑制离子性带电物质迁移出腔室等离子体区域1015，同时允许不带电的中性或自由基物质通过离子抑制器1023而进入抑制器与喷淋头之间的活化气体递送区域。在实施例中，离子抑制器1023可以包含具有各种孔配置的多孔板材。这些不带电物质可以包括利用较不具反应性的载气而输送通过孔的高度反应性物质。如上所述，可减少离子物质通过孔的迁移，并且在一些实例中，可以完全抑制所述迁移。控制通过离子抑制器1023的粒子物质的量可以对被带到与下方晶片基板接触的气体混合物的增强的控制，从而可以增加对气体混合物的沉积和/或蚀刻特性的控制。例如，对气体混合物的离子浓度的调整可以改变蚀刻选择性。
在离子抑制器1023中的多个孔可设以控制活化气体(即离子、自由基、和/或中性物质)通过离子抑制器1023。例如，可以控制孔的长宽比、或孔直径对长度的比、和/或孔的几何形状，以使通过离子抑制器1023的活化气体中的离子性带电物质的流量减少。离子抑制器1023中的孔可以包括面向腔室等离子体区域1015的锥形部分及面向喷淋头1025的圆柱形部分。可以设计该圆柱形部分的形状和尺寸，以控制离子物质通到喷淋头1025的流动。可调整的电偏压也可以作为附加手段被应用于离子抑制器1023，以控制离子物质通过抑制器的流动。
离子抑制元件1023可起作用以减少或消除从等离子体生成区域行进到基板的离子性带电物质的量。不带电的中性和自由基物质仍可以通过离子抑制器中的开口而与基板反应。应当指出的是，完全消除在围绕基板的反应区域中的离子性带电物质并非总是目标。在许多实例中，当离子物质能够到达基板时，远程等离子体蚀刻工艺的蚀刻速率增加。在这些实例中，离子抑制器可以有助于将反应区域中的离子物质的浓度控制在辅助工艺的水平。
喷淋头1025与离子抑制器1023结合可以允许存在于腔室等离子体区域1015中的等离子体避免在基板处理区域1033中直接激发气体，同时仍允许激发物质从腔室等离子体区域1015行进进入基板处理区域1033中。以这种方式，腔室可配置成防止等离子体接触被蚀刻的基板1055。这可以有利地保护被图案化在基板上的各种复杂的结构和膜，所述复杂的结构和膜如果由所生成的等离子体直接接触，则可能受损、错位或以其他方式翘曲。此外，当允许等离子体接触基板或接近基板的水平面时，氧化硅或氮化硅的蚀刻速率可能增加。
处理系统可以进一步包括与处理腔室电耦接的电源1040，以将电功率提供给面板1017、离子抑制器1023、喷淋头1025和/或基座1065，从而在腔室等离子体区域1015或处理区域1033中生成等离子体。取决于所执行的工艺，电源可配置成将可调节量的功率递送至腔室。此类架构可以允许可调谐等离子体用于所进行的工艺中。与经常以开启或关闭功能呈现远程等离子体单元不同，可调谐等离子体可配置成将特定量的功率递送到腔室等离子体区域1015。这接着可以允许发展出特定的等离子体特性，使得能以特定的方式离解前体，从而增强由这些前体产生的蚀刻轮廓。
可以在喷淋头1025上方的腔室等离子体区域1015或喷淋头1025下方的基板处理区域1033中点燃等离子体。等离子体可以存在于腔室等离子体区域1015中，以便由含氢前体的进入流产生氢自由基前体。可以将通常在射频(RF)范围中的AC(交流)电压施加于处理腔室的导电顶部(诸如，面板1017)与喷淋头1025和/或离子抑制器1023之间，以便在沉积期间在腔室等离子体区域1015中点燃等离子体。RF电源可以生成13.56MHz的高RF频率，但也可以单独地或与13.56MHz的频率组合地生成其他频率。
等离子体功率可以具有各种频率或多个频率的组合。在示例性处理系统中，可以由相对于离子抑制器1023和/或喷淋头1025而被递送到面板1017的RF功率来提供等离子体。在实施例中，RF功率可以在约10瓦与约5000瓦之间，在约100瓦与约2000瓦之间，在约200瓦与约1500瓦之间，或者在约200瓦与约1000瓦之间。在实施例中，在示例性处理系统中施加的RF频率可以是小于约200kHz的低RF频率、在约10MHz与约15MHz之间的高RF频率或大于或约1GHz的微波频率。等离子体功率可以被电容性耦合(CCP)或电感性耦合(ICP)到远程等离子体区域中。
当开启基板处理区域1033中的底部等离子体以例如固化膜或清洁邻接基板处理区域1033的内部表面时，可以使腔室等离子体区域1015(附图中的顶部等离子体)停留在低功率或无功率下。可以通过在喷淋头1025与基座1065或腔室底部之间施加AC电压来点燃基板处理区域1033中的等离子体。可以在等离子体存在的同时将处理气体(诸如，氦)引入基板处理区域1033，以促进对图案化的基板的处理。也可以相对于基座1065或腔室底部以正DC电压使喷淋头1025偏压，从而加速前往图案化的基板1055的带正电离子。在实施例中，可以通过经由电感性耦合的源施加AC功率，同时通过电容性耦合的装置施加DC功率来击出基板处理区域1033中的等离子体。如先前所指示，在本发明的实施例中，局部等离子体功率可以在约10瓦与约500瓦之间，在约20瓦与约400瓦之间，在约30瓦与约300瓦之间，或者在约50瓦与约200瓦之间。
可以通过本文所述的喷淋头的实施例使流体(诸如，前体，例如，含氢前体)流入处理区域1033中。从腔室等离子体区域1015中的工艺气体衍生出的激发物质可以行进穿过离子抑制器1023和/或喷淋头1025中的孔，并且与从喷淋头的分开的部分流入处理区域1033的附加的前体反应。或者，如果所有的前体物质都正在腔室等离子体区域1015中被激发，则没有附加的前体可以流过喷淋头的分开的部分。在远程等离子体蚀刻工艺期间，很少的等离子体或没有等离子体可以存在于处理区域1033中。前体的经激发的衍生物可以在基板上方的区域中和/或在基板上结合，从而蚀刻结构或从基板去除物质。
在腔室等离子体区域1015中直接激发流体、或在RPS单元1002中激发流体可以提供若干益处。由于腔室等离子体区域1015中的等离子体，从流体衍生出的激发物质的浓度可在处理区域1033内增加。这种增加可能是由等离子体在腔室等离子体区域1015中的位置所导致的。处理区域1033可以比远程等离子体系统(RPS)1002位于更靠近腔室等离子体区域1015之处，从而留下较少的时间使激发物质通过与其他气体分子、腔室壁和喷淋头表面的碰撞而离开激发态。
也可以提高处理区域1033内从工艺气体衍生出的激发物质的浓度均匀性。这可以因腔室等离子体区域1015的形状而产生，所述腔室等离子体区域1015的形状可能与处理区域1033的形状更类似。RPS 1002中产生的激发物质相对于通过接近喷淋头1025中心的孔的物质可行进更远的距离，以便通过接近喷淋头1025边缘的孔。较长的距离可能导致激发物质的减少的激发，例如，可能导致接近基板边缘的较慢的生长速率。在腔室等离子体区域1015中激发流体可以减少使流体流经RPS 1002或者绕过RPS单元而导致的这种变化。
处理气体可以在腔室等离子体区域1015中被激发，并且可以使出于激发态的处理气体通过喷淋头1025而至处理区域1033。虽然可以在处理区域1033中生成等离子体，但是替代地，可以不在处理区域中生成等离子体。在一个示例中，处理气体或前体的仅有的激发可以来自在腔室等离子体区域1015中激发处理气体，以便在处理区域1033中彼此反应。如先前所讨论，这可用于保护在基板1055上图案化的结构。
除了流体前体的外，可存在出于不同的目的、在不同的时刻引入的其他气体，包括用于辅助递送的载气。在沉积期间，可以引入处理气体以从腔室壁、基板、所沉积的膜和/或膜去除不需要的物质。处理气体可以在等离子体中被激发，随后可用于减少或去除腔室内的残余含量。在一些实施例中，也可以在不使用等离子体的情况下使用处理气体。可以通过RPS单元或绕过RPS单元而将处理气体引入处理区域1033，并且可以进一步在第一等离子体区域中激发处理气体。
图4B示出影响通过面板1017的处理气体分布的特征的详细视图。如图4A和图4B中所示，面板1017、冷却板材1003和气体入口组件1005相交以界定气体供应区域1058，可以将处理气体从气体入口1005递送到此气体供应区域1058中。气体可以填充气体供应区域1058，并且可经由面板1017中的孔1059而流至腔室等离子体区域1015。孔1059可配置成以基本上单向的方式引导流动，使得工艺气体可以流入处理区域1033，但也可以在工艺气体穿过面板1017之后部分地或完全地防止工艺气体回流到气体供应区域1058中。
用于处理腔室部分1001的气体分配组件(诸如，喷淋头1025)可以被称为双通道喷淋头(DCSH)，而且在本文的图4A和图4C描述的实施例中另外详述。双通道喷淋头可以设置用于蚀刻工艺，所述蚀刻工艺允许在处理区域1033外部分离蚀刻剂，从而在蚀刻剂被递送到处理区域中之前，提供蚀刻剂与腔室部件之间以及蚀刻剂彼此之间的有限的相互作用。
喷淋头1025可以包含上板材1014和下板材1016。板材可以彼此耦接以界定这些板材之间的容积1018。板材的耦接也可以使得提供通过上板材和下板材的第一流体通道1019以及通过下板材1016的第二流体通道1021。所形成的通道可配置成单独地经由第二流体通道1021而从容积1018通过下板材1016的流体通路，并且第一流体通道1019可以与板材之间的容积1018以及与第二流体通道1021流体地隔离。容积1018是可以通过气体分配组件1025的侧而流体地可接取的。虽然图4A-4C的示例性系统包括双通道喷淋头，但可以理解的是，也可以利用替代的分配组件，所述替代的分配组件在处理区域1033之前维持第一和第二前体流体地隔离。例如，可以利用多孔板材和板材下方的管，但是其他的架构可能以降低的效率操作或不提供与所描述的双通道喷淋头一样均匀的处理。
在所示实施例中，喷淋头1025可以经由第一流体通道1019分配工艺气体，所述工艺气体在由腔室等离子体区域1015中的等离子体激发后含有等离子体流出物。在实施例中，被引入RPS 1002和/或腔室等离子体区域1015的工艺气体可以含有氢。工艺气体还可以包括载气，诸如，氦气、氩气、氮气(N2)等。等离子体流出物可以包括工艺气体的电离或中性衍生物，并且在本文中，等离子体流出物也可以被称为氢自由基前体(指的是引入的工艺气体的原子组分)。
图4C是在实施例中用于处理腔室的喷淋头1025的底视图。喷淋头1025与图4A中示出的喷淋头相对应。示出第一流体通道1019的视图的通孔1031可以具有多种形状和配置以控制并影响前体通过喷淋头1025的流动。示出第二流体通道1021的视图的小孔1027可以在喷淋头的表面上方、甚至在通孔1031之间基本上均匀地分布，这可以有助于在前体离开喷淋头时提供比其他配置更均匀的前体的混合。
可以将腔室等离子体区域1015或远程等离子体系统中的区域称为远程等离子体区域。在实施例中，自由基前体(例如，自由基-氢前体)形成于远程等离子体区域中，并且行进到基板处理区域中，在所述基板处理区域中，自由基前体可与或可不与附加的前体结合。在实施例中，附加的前体仅由自由基-氢前体激发。在实施例中，基本上可以将等离子体功率仅施加于远程等离子体区域，以确保自由基-氢前体提供主要的激发。在实施例中，可以使氢(H2)或另一含氢前体以在约5sccm与约1000sccm之间、约50sccm与约750sccm之间或约125sccm与约550sccm之间的速率流入腔室等离子体区域1015中。
进入腔室的前体的组合流动速率按体积可以占整体气体混合物的0.05％至约20％；其余是载气。在实施例中，可以使含氢前体流入远程等离子体区域，但是等离子体流出物可以具有相同的体积流量比。在含氢前体的情况下，在含氢前体之前可以先使净化气体或载气开始进入远程等离子体区域，以便使远程等离子体区域内的压力稳定。在前体、任何载送气体和等离子体流出物流入基板处理区域1033期间，可以将基板处理区域1033维持在各种压力下。在实施例中，可以将压力维持在约0.01托与约50托之间，维持在约0.1托与约20托之间，或维持在约0.2托与约10托之间。
可以将沉积系统的实施例结合到用于生产集成电路芯片的更大的制造系统中。图5示出实施例中的沉积、蚀刻、烘烤和固化腔室的一个此类处理系统1101。在附图中，一对前开式晶片传送盒(负载锁定腔室1102)供应各种尺寸的基板，所述基板由机器人手臂1104接收，并且在被放置到基板处理腔室1108a-f中的一个腔室之前被放置到低压力保持区域1106中。可以使用第二机器人手臂1110以将晶片从保持区域1106传输到基板处理腔室1108a-f并且将基板晶片从基板处理腔室1108a-f往回传输到保持区域1106。可以整体配备每一个基板处理腔室1108a-f以执行多种基板处理操作，所述基板处理操作除了循环层沉积(CLD)、原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)、蚀刻、预清洁、除气、定向和其他的基板工艺之外，还包括本文所述的干法蚀刻工艺。
基板处理腔室1108a-f可以包括用于沉积、退火、固化和/或蚀刻基板晶片上的电介质膜的一个或更多个系统部件。在一个配置中，可以使用两对处理腔室(例如，1108c-d和1108e-f)以在基板上沉积电介质材料，并且可以使用第三对处理腔室(例如，1108a-b)来蚀刻所沉积的电介质。在另一配置中，全部三对腔室(例如，1108a-f)都可配置成在基板上蚀刻电介质膜。可以在与实施例中示出的制造系统分开的腔室中执行所描述的工艺中的任一种或更多种。
在前面的描述中，出于解释的目的，已经阐述许多细节来提供对本发明的各种实施例的理解。然而，对所属技术领域技术人员将显而易见的是，可以在没有这些细节中的一些细节的情况下或可以使用另外的细节来实施某些实施例。
本文中使所用，“基板”可以是具有或不具有形成在其上的层的支撑基板。图案化的基板可以是绝缘体或具有各种掺杂浓度与分布的半导体，并且图案化的基板例如可以是在制造集成电路中所使用类型的半导体基板。图案化的基板的暴露的“硅”主要是Si，但可以包括少量浓度的其他元素组分，诸如，氮、氧、氢或碳。暴露的“硅”可以由硅组成，或可以基本上由硅组成。图案化的基板的暴露的“氮化硅”主要是Si3N4，但可以包括少量浓度的其他元素组分，诸如，氧、氢或碳。“暴露的氮化硅”可以基本上由硅和氮组成，或可以由硅和氮组成。图案化的基板的暴露的“氧化硅”主要是SiO2，但可以包括少量浓度其他元素组分，诸如，氮、氢或碳。在实施例中，使用本文教导的方法而蚀刻的氧化硅膜基本上由硅和氧组成，或者由硅和氧组成。
术语“前体”用于指称参与反应以从表面去除材料或将材料沉积到基板上的任何工艺气体。“等离子体流出物”描述从腔室等离子体区域离开并进入基板处理区域的气体。等离子体流出物处于“激发态”，其中气体分子中的至少一些处于振动激发态、离解态和/或电离态。“自由基前体”用于描述参与反应以从表面去除材料或将材料沉积在基板上的等离子体流出物(处于激发态的、正在离开等离子体的气体)。“氢自由基”是含有氢但可以含有其他元素组分的自由基前体。应用于气体和化学物质的词“惰性”和“非反应”是指在处理膜期间或之后，在气体/化学物质的原子与基板的原子之间缺乏化学键的形成。示例性非反应化学物质/惰性气体包括稀有气体，但是也可以包括其他气体，只要当(典型地)微量被陷捕在膜中时无化学键结形成即可。根据同样的原则，“反应物质”在蚀刻和沉积期间的确形成化学键。
贯穿全文使用术语“间隙”和“沟槽”，并不暗示蚀刻出的几何形状具有大的水平深宽比。从表面上方观看，沟槽可以显得是圆形、椭圆形、多边形、矩形或各种其他形状。沟槽可以是围绕材料岛部的壕沟(moat)形状。术语“通孔”用于指称低深宽比的沟槽(从上方观看)，所述沟槽可能会或可能不会被填充金属以形成竖直的电连线。如本文中所使用的，共形的蚀刻工艺是指以与表面相同的形状总体上均匀地去除表面上的材料，即，经蚀刻的层的表面与蚀刻前的表面总体上是平行的。所属技术领域技术人员将理解的是，经蚀刻的界面可能无法是100％共形的，因此，术语“大致上”允许可接受的误差。
已公开了若干实施例，所属技术领域技术人员将理解，可以使用各种修改、替代构造和等效方案而不背离所公开实施例的精神。此外，没有描述数个众所周知的工艺和元件，以避免不必要地混淆本发明。因此，不应将以上描述视为限制本发明的范围。
在提供了数值范围的情况下，应理解，除非上下文以其他方式清楚地指明，否则在此范围的上限与下限之间，到下限单位的十分之一的每一个中间值也被专门公开。在所陈述范围中的任何陈述值或中间值与那个所陈述范围中的任何其他陈述值或中间值之间的每一个较小范围也被涵盖。这些较小范围的上限与下限可独立地被包括在或排除于所述范围中，并且在没有限值、任一限值、两个限值被包括在较小范围的情况下，每一个范围都被涵盖在本发明中，受制于所陈述范围中任何专门排除的限值。当所陈述范围包括限值中的一者或两者时，排除那些所包括的限值中的任一者或两者的范围也被包括。
如本文中以及所附权利要求书中所使用，除非上下文以其他方式清楚地指明，否则单数形式“一”、“一个”和“所述”还包括复数的指示对象。因此，例如提及“一工艺”是包括多个此类工艺，而提及“所述电介质材料”包括提及一种或更多种电介质材料及其为所属技术领域技术人员公知的等效物，以此类推。
此外，当在本说明书以及所附权利要求书中使用时，术语“包含”与“包括”旨在指定所陈述的特征、整数、部件或步骤的存在，但是这些词不排除一个或更多个其他特征、整数、部件、步骤、动作或组的存在或添加。

Claims (15)

1.一种蚀刻基板的方法，所述方法包含以下步骤：
使用局部等离子体处理所述基板，所述局部等离子体由惰性气体形成，其中处理所述基板的步骤包含以下步骤：将所述基板的结晶硅部分转变为所述基板的非晶硅部分，并且其中所述局部等离子体通过施加局部等离子体功率来激发所述局部等离子体而形成；以及
蚀刻所述基板的所述非晶硅部分，其中蚀刻所述基板的所述非晶硅部分的步骤包含以下步骤：在处理所述基板之后，使等离子体流出物流入容纳所述基板的基板处理区域，其中通过使含氢前体流入流体地耦接至基板处理区域的远程等离子体区域来形成所述等离子体流出物，同时在所述远程等离子体区域中形成远程等离子体以产生所述等离子体流出物，其中在所述远程等离子体区域中形成所述远程等离子体以产生所述等离子体流出物的步骤包含以下步骤：将具有远程RF等离子体功率的远程RF等离子体施加至所述远程等离子体区域。
2.如权利要求1所述的方法，其中所述惰性气体包含氦气、氖气或氩气中的一者或更多者。
3.如权利要求1所述的方法，其中在处理所述基板期间，所述局部等离子体不含反应物质。
4.如权利要求1所述的方法，其中所述基板的所述结晶硅部分包含单晶硅或多晶硅中的一者。
5.如权利要求1所述的方法，其中在处理所述基板期间产生的所述非晶硅部分在蚀刻所述基板的所述非晶硅部分的期间被完全去除。
6.如权利要求1所述的方法，其中在蚀刻所述基板的所述非晶硅部分期间，所述非晶硅部分的蚀刻速率为所述结晶硅部分的蚀刻速率的超过200倍。
7.如权利要求1所述的方法，其中所述含氢前体包含分子氢。
8.如权利要求1所述的方法，其中蚀刻所述基板的所述非晶硅部分的步骤包含以下步骤：各向异性地蚀刻所述非晶硅部分。
9.如权利要求1所述的方法，进一步包含以下步骤：在所述结晶硅部分曾经存在之处生长置换结晶硅部分。
10.一种蚀刻图案化的基板的方法，所述方法包含以下步骤：
将所述图案化的基板传送至基板处理区域中，所述基板处理区域通过喷淋头而与远程等离子体区域分开，其中所述图案化的基板包含覆盖结晶硅部分的非晶硅部分；
使含氢前体流入所述远程等离子体区域，同时在所述远程等离子体区域中形成远程等离子体以产生等离子体流出物，其中在所述远程等离子体区域中形成所述远程等离子体以产生所述等离子体流出物的步骤包含以下步骤：将具有远程RF等离子体功率的远程RF等离子体施加至所述远程等离子体区域；
传送所述等离子体流出物通过所述喷淋头，并且随后将所述等离子体流出物传送到所述基板处理区域中；以及
蚀刻所述非晶硅部分。
11.如权利要求10所述的方法，其中在使所述含氢前体流入所述远程等离子体区域期间，所述远程等离子体区域不含氟。
12.如权利要求10所述的方法，其中所述结晶硅部分在界面处邻接所述非晶硅部分，并且蚀刻所述非晶硅部分包含：在所述界面处终止所述方法。
13.如权利要求10所述的方法，其中所述含氢前体包含碳氢化合物、含氮和氢前体或氢中的至少一者。
14.如权利要求10所述的方法，其中在蚀刻所述非晶硅部分的操作期间，所述远程等离子体区域和所述基板处理区域仅由氢和惰性气体组成。
15.一种蚀刻基板的方法，所述方法包含以下步骤：
使用局部等离子体处理所述基板，所述局部等离子体由氦气形成，其中处理所述基板的步骤包含以下步骤：将所述基板的结晶硅部分转变为所述基板的非晶硅部分，并且其中所述局部等离子体通过施加局部等离子体功率来激发所述氦气而形成；以及
使分子氢流入远程等离子体区域中，同时在所述远程等离子体区域中形成远程等离子体以产生等离子体流出物，其中在所述远程等离子体区域中形成所述远程等离子体以产生所述等离子体流出物的步骤包含以下步骤：将具有RF等离子体功率的RF等离子体施加至所述远程等离子体区域；
使所述等离子体流出物通过喷淋头并进入所述基板处理区域；以及
使用所述等离子体流出物来蚀刻所述基板的所述非晶硅部分。
CN201580016792.4A 2014-03-31 2015-03-12 无卤素气相硅蚀刻 Pending CN106133884A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/231,180 2014-03-31
US14/231,180 US9190290B2 (en) 2014-03-31 2014-03-31 Halogen-free gas-phase silicon etch
PCT/US2015/020186 WO2015153096A1 (en) 2014-03-31 2015-03-12 Halogen-free gas-phase silicon etch

Publications (1)

Publication Number Publication Date
CN106133884A true CN106133884A (zh) 2016-11-16

Family

ID=54191406

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580016792.4A Pending CN106133884A (zh) 2014-03-31 2015-03-12 无卤素气相硅蚀刻

Country Status (5)

Country Link
US (1) US9190290B2 (zh)
KR (1) KR102439785B1 (zh)
CN (1) CN106133884A (zh)
TW (1) TWI662617B (zh)
WO (1) WO2015153096A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110494967A (zh) * 2017-04-11 2019-11-22 应用材料公司 用于远程等离子体监测的光学发射光谱仪(oes)
CN111433895A (zh) * 2017-10-03 2020-07-17 马特森技术有限公司 使用有机自由基对含碳膜的表面处理
CN112219261A (zh) * 2018-04-03 2021-01-12 应用材料公司 利用h2等离子体的可流动膜固化

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US9309598B2 (en) 2014-05-28 2016-04-12 Applied Materials, Inc. Oxide and metal removal
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
US10224210B2 (en) 2014-12-09 2019-03-05 Applied Materials, Inc. Plasma processing system with direct outlet toroidal plasma source
US11257693B2 (en) 2015-01-09 2022-02-22 Applied Materials, Inc. Methods and systems to improve pedestal temperature control
US9728437B2 (en) 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9349605B1 (en) 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
KR102360404B1 (ko) * 2016-05-29 2022-02-08 도쿄엘렉트론가부시키가이샤 수소 플라즈마를 사용한 실리콘 추출 방법
US9865484B1 (en) * 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10858727B2 (en) 2016-08-19 2020-12-08 Applied Materials, Inc. High density, low stress amorphous carbon film, and process and equipment for its deposition
US10629473B2 (en) 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US10062579B2 (en) 2016-10-07 2018-08-28 Applied Materials, Inc. Selective SiN lateral recess
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
US10242908B2 (en) 2016-11-14 2019-03-26 Applied Materials, Inc. Airgap formation with damage-free copper
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
JP7176860B6 (ja) 2017-05-17 2022-12-16 アプライド マテリアルズ インコーポレイテッド 前駆体の流れを改善する半導体処理チャンバ
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10354889B2 (en) 2017-07-17 2019-07-16 Applied Materials, Inc. Non-halogen etching of silicon-containing materials
US10170336B1 (en) 2017-08-04 2019-01-01 Applied Materials, Inc. Methods for anisotropic control of selective silicon removal
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10424487B2 (en) 2017-10-24 2019-09-24 Applied Materials, Inc. Atomic layer etching processes
US10128086B1 (en) * 2017-10-24 2018-11-13 Applied Materials, Inc. Silicon pretreatment for nitride removal
US10283324B1 (en) * 2017-10-24 2019-05-07 Applied Materials, Inc. Oxygen treatment for nitride etching
US10256112B1 (en) 2017-12-08 2019-04-09 Applied Materials, Inc. Selective tungsten removal
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
TWI766433B (zh) 2018-02-28 2022-06-01 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
SG11202008981TA (en) 2018-03-28 2020-10-29 Applied Materials Inc Remote capacitively coupled plasma deposition of amorphous silicon
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US10770305B2 (en) * 2018-05-11 2020-09-08 Tokyo Electron Limited Method of atomic layer etching of oxide
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
US20240420950A1 (en) * 2023-06-14 2024-12-19 Applied Materials, Inc. Densified seam-free silicon-containing material gap fill processes

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4285762A (en) * 1979-12-31 1981-08-25 Exxon Research & Engineering Co. Plasma etching of amorphous silicon (SE-35)
US4619894A (en) * 1985-04-12 1986-10-28 Massachusetts Institute Of Technology Solid-transformation thermal resist
US6555183B2 (en) * 1999-06-11 2003-04-29 Applied Materials, Inc. Plasma treatment of a titanium nitride film formed by chemical vapor deposition
US6559052B2 (en) * 2000-07-07 2003-05-06 Applied Materials, Inc. Deposition of amorphous silicon films by high density plasma HDP-CVD at low temperatures
US6482688B2 (en) * 2001-03-30 2002-11-19 Texas Instruments Incorporated Utilizing amorphorization of polycrystalline structures to achieve T-shaped MOSFET gate
EP1865537A1 (en) * 2005-03-30 2007-12-12 Matsushita Electric Industrial Co., Ltd. Impurity introduction apparatus and method of impurity introduction
US9324576B2 (en) * 2010-05-27 2016-04-26 Applied Materials, Inc. Selective etch for silicon films
US9048327B2 (en) * 2011-01-25 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Microcrystalline semiconductor film, method for manufacturing the same, and method for manufacturing semiconductor device
US8771539B2 (en) * 2011-02-22 2014-07-08 Applied Materials, Inc. Remotely-excited fluorine and water vapor etch
US8999856B2 (en) * 2011-03-14 2015-04-07 Applied Materials, Inc. Methods for etch of sin films
US9299581B2 (en) * 2011-05-12 2016-03-29 Applied Materials, Inc. Methods of dry stripping boron-carbon films
US8808563B2 (en) * 2011-10-07 2014-08-19 Applied Materials, Inc. Selective etch of silicon by way of metastable hydrogen termination

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110494967A (zh) * 2017-04-11 2019-11-22 应用材料公司 用于远程等离子体监测的光学发射光谱仪(oes)
CN111433895A (zh) * 2017-10-03 2020-07-17 马特森技术有限公司 使用有机自由基对含碳膜的表面处理
CN111433895B (zh) * 2017-10-03 2023-04-07 玛特森技术公司 使用有机自由基对含碳膜的表面处理
CN112219261A (zh) * 2018-04-03 2021-01-12 应用材料公司 利用h2等离子体的可流动膜固化
US12054827B2 (en) 2018-04-03 2024-08-06 Applied Materials, Inc. Flowable film curing using H2 plasma

Also Published As

Publication number Publication date
KR102439785B1 (ko) 2022-09-01
US9190290B2 (en) 2015-11-17
TW201543567A (zh) 2015-11-16
WO2015153096A1 (en) 2015-10-08
TWI662617B (zh) 2019-06-11
US20150279687A1 (en) 2015-10-01
KR20160140884A (ko) 2016-12-07

Similar Documents

Publication Publication Date Title
US9190290B2 (en) Halogen-free gas-phase silicon etch
US9837284B2 (en) Oxide etch selectivity enhancement
US9378969B2 (en) Low temperature gas-phase carbon removal
US9659791B2 (en) Metal removal with reduced surface roughness
US10465294B2 (en) Oxide and metal removal
US9406523B2 (en) Highly selective doped oxide removal method
US9520303B2 (en) Aluminum selective etch
US9412608B2 (en) Dry-etch for selective tungsten removal
US9502258B2 (en) Anisotropic gap etch
US9373522B1 (en) Titanium nitride removal
US9299583B1 (en) Aluminum oxide selective etch
US20140342569A1 (en) Near surface etch selectivity enhancement
US9275834B1 (en) Selective titanium nitride etch
US9165786B1 (en) Integrated oxide and nitride recess for better channel contact in 3D architectures
US20150345029A1 (en) Metal removal
US20150371865A1 (en) High selectivity gas phase silicon nitride removal
US20160005833A1 (en) Feol low-k spacers
US20140273451A1 (en) Tungsten deposition sequence
US20140256131A1 (en) Selective titanium nitride removal
WO2014113177A1 (en) Dry-etch for selective tungsten removal
JP2018516458A (ja) 高アスペクト比ビアの洗浄
US20240290623A1 (en) Processing methods to improve etched silicon-and-germanium-containing material surface roughness
WO2017007571A1 (en) Adjustable remote dissociation
US20160068969A1 (en) Integrated processing for microcontamination prevention
WO2024177724A1 (en) Treatments to improve etched silicon-and-germanium-containing material surface roughness

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161116