[go: up one dir, main page]

CN106134084B - 电流模式时钟分配 - Google Patents

电流模式时钟分配 Download PDF

Info

Publication number
CN106134084B
CN106134084B CN201580011228.3A CN201580011228A CN106134084B CN 106134084 B CN106134084 B CN 106134084B CN 201580011228 A CN201580011228 A CN 201580011228A CN 106134084 B CN106134084 B CN 106134084B
Authority
CN
China
Prior art keywords
current
voltage
flop
clock
current mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201580011228.3A
Other languages
English (en)
Other versions
CN106134084A (zh
Inventor
M·古托斯
R·伊斯兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN106134084A publication Critical patent/CN106134084A/zh
Application granted granted Critical
Publication of CN106134084B publication Critical patent/CN106134084B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Analogue/Digital Conversion (AREA)
  • Interface Circuits In Exchanges (AREA)

Abstract

一种用于一对多的时钟信号分配的电流模式信号，相比于传统的VM信号方案，该电流模式信号提供了明显更小的动态功率使用和改善的抗干扰性。

Description

电流模式时钟分配
发明人/申请人：
马修·古托斯博士(圣克鲁兹，加利福尼亚州)
莱达·伊斯兰(圣克鲁兹，加利福尼亚州)
非申请人的受让人：
加利福尼亚大学董事会
技术转移办公室
富兰克林街1111号，5楼，奥克兰，加利福尼亚州94607，美国
申请人的律师：
Bell及合伙人
58西门户大道121号，旧金山，加利福尼亚州94127
info@bell-iplaw.com，美国专利商标局客户编号039843
政府支持
本工作是由国家科学基金会第CCG-1053838SC#20101352号基金资助的。政府对本发明拥有一定的权利。
和其他申请的关系
本申请要求享受2014年1月29日提交的美国临时申请号61/933，204的权益和优先权，该临时申请的发明名称为电流模式时钟分配，并具有相同的发明人。该申请通过参考方式引入本文，用于所有目的。
发明领域
本发明公开的主题涉及时钟分配网络。更具体地，所公开的主题涉及电流模式时钟分配网络以及它们在集成电路中的使用。
发明背景
对于具有长电池寿命的高性能便携式电子系统的持续需求，导致需要在更低的运行功率下具有更高的性能。这些需求经常发生冲突：更高的性能往往需要更高的功率，而长电池寿命往往与低性能是相联系的。
一种实现更高性能和更长的电池寿命的直接办法，是简单地使用更长寿命的电池。这产生了问题：对于给定的电池化学而言，更大的电池储能需要更大和更重的电池。最终，电池的尺寸和重量两者都会增加至对于某一给定系统而言不可接受的程度。
另一种实现更高的性能和更长的电池寿命的方法，是对有效的设计进行整合。实际上，对于很多同步的专用集成电路(ASICs)和系统芯片(system-on-chips，SOCs)的设备而言，有效的设计是至关重要的。
由于几乎所有现代电子系统设计是定时的，所以非常适合进行有效设计的一个领域是时钟分配网络。在一个定时系统中，通过时钟信号，对门操作进行同步。只要门能跟上时钟，那么更高的时钟速率就导致更快的性能。不幸地，高速时钟会消耗很大功率。事实上，现代超大规模集成电路(为方便起见，以下称为“VLSI电路”)的芯片上的时钟分配网络(为方便起见，以下称为“CDN”)，经常消耗总芯片功率的35％以上，并且偶尔需要高达70％的功率。
现有技术的VLSI电路设计，往往侧重于通过增加设备密度来减少互联器件(如全局总线和CDN)的长度。这减少了路径长度，从而减少了电阻，进而降低了功耗。然而，由于较高的密度导致更高的时钟速度，所以功耗也有所增加。
在现有技术中，VLSI电路的CDN几乎总是电压模式操作。也就是说，一个时钟用电压电平来驱动定时设备。在CMOS技术中，所施加的逻辑电平是理想的零和Vdd(通常是施加的电源电压)，但在实际中略微不同的逻辑电平被用于诱导转换。在逻辑器件系列中，这种“电压模式”转换已经是目前和几十年来的事实标准。
尽管电压模式开关已经是在现代电子中的一种有利的技术，但是它的局限性变得越来越明显。转换逻辑电平输入总是需要驱动电容来充电或放电。为了避免噪音问题并能保持可靠的设备切换，在一高逻辑电平(理想地为Vdd)和一低逻辑电平(理想地为0)之间电压差只能被减小到这样小了。因此，一个驱动电容必须在相当大的电压阶跃进行充电或放电。结果是，在电压模式的定时设备设计中，可实现的性能和功率降低都是受限的。
然而，之前和在早期的CMOS技术中，电流模式(以下称为“CM”)的逻辑是用于高速信号的可行替代方法。例如参考，M，Yamashina和H，Yamada，“用于低功耗的亚GHz处理器的MOS电流模式逻辑(MCML)电路(“An MOS current mode logic(MCML)circuit for low-power sub-GHz processors.”)”；电子元件的IEICE交易(IEICE Transactions OnElectronics)，E75-C(10):1181-1187.1992。在法律许可的情况下，出于各种目的，该出版物在此通过引用被全部并入本文。
CM逻辑，有时也被称为源耦合逻辑，已经被成功地用于与光纤系统和其他高速数据设备连接的接口上。CM逻辑电路可以被制成非常快速，因为它们用比可比的电压模式逻辑电路更低电压的摆动来进行操作。当面对电压模式开关的电源和可变性问题时，这使得人们对CM逻辑开关感兴趣。
图1显示了现有技术的CM逻辑电路100。该CM逻辑电路100包括一电压模式输入发射机(Tx)102，该发射机将具有最小电压摆动的电流发送到一个互联器件104如传输线。一跨阻放大接收机(Rx)106用电流-电压转换器将接收到的电流转换成一全摆幅输出电压。所述CM逻辑电路100以更大信号偏移(signal skews)的成本来减少在电压模式方案的延迟，相对于共模参考电压的电压摆幅而言，该偏移是由所述接收机(Rx)106中的小变化引起的。其他研究人员已经采用了些许不同的CM逻辑方案。然而，所有这些方案存在问题，例如上升和下降时间的不匹配以及大的静态和动态功耗。
然而，在CM逻辑开关中所需的静态功率，往往明显小于电压模式的逻辑开关所需的动态功率。此外，用CM逻辑开关可以显著改善设备的延迟。CM逻辑开关也可提高可靠性，因为它们较不易受单事件瞬态尖峰的影响，并且其热量产生较少。
因此，在时钟分配网络中的CM逻辑开关将是有益的。优选地，这样的CM逻辑时钟分配网络将执行电流模式的时钟设备。适合在芯片级别进行整合以用于时钟分配的CM操作的触发器，将是非常有利的。在CDN中使用CM触发器时钟设备的VLSI设备，会是特别有价值的。具有多个CM触发器的高扇输出的对称的CM分配树将会特别有用。
发明概述
本发明包括一种用于一对多的时钟信号分配的电流模式信号，相比于传统的VM信号方案，该电流模式信号提供明显更小的动态功率使用和改善的抗干扰性。
本发明包括电流模式(CM)逻辑切换的时钟分配网络(CDN)。这些CDN执行CM计时设备，特别是CM逻辑操作的触发器。这样的CM逻辑操作的触发器可以在芯片级别被整合入CDN。这样的CND对VLSI设备非常有利，该VLSI设备采用CM操作触发器进行高扇输出对称分配树中的时钟分配。本发明包括用于一对多时钟信号分配的CM信号。
基于本发明的一个设备是一电流模式的触发器，该触发器具有：第一电流镜，其中该第一电流镜用于接收一参考电压以及用于产生对应于所述参考电压的第一参考电流；第二电流镜，其中该第二电流镜用于产生第二参考电流，以及电流输入端，其中该电流输入端用于修正所述第二参考电流。所述电流模式触发器还包括：电流比较器，用于产生所述第一参考电流和所述修正后的第二参考电流之间的电流差；反相放大器，用于将所述电流差转换为一逻辑电平电压；脉冲整形器，用于接收所述逻辑电平电压以及用于将一延迟版本施加到所述电流比较器，从而形成具有脉冲持续时间的时钟信号；寄存器，用于接收数据信号和所述时钟信号；以及存储单元，用于当所述时钟信号发生时存储所述数据。
在实际中，所述参考电压是通过一可从外部施加的参考电流设置的。所述电流模式触发器有利地是用CMOS技术制造的，比如45nm的CMOS技术。所述电流模式触发器可以是H树时钟分配网络(尤其是电流平衡的H树时钟分配网络)的一部分。
本发明的另一设备是超大规模集成电路，其在电流模式时钟转换器中具有电压模式时钟，所述转换器通过一互联器件接收一电压模式时钟并输出一电流模式时钟至H树时钟分配网络，该H树时钟分配网络具有至少一个第一电流模式触发器和一个第二电流模式触发器。所述H树时钟分配网络，将所述电流模式时钟平均分配到所述第一电流模式触发器和所述第二电流模式触发器。所述转换器可以包括：与非门，该与非门具有用于接收所述电压模式时钟的输入端；或非门，该或非门具有用于接收所述电压模式时钟的输入端；以及延迟元件，所述延迟元件用于接收所述电压模式时钟并输出延迟的电压模式时钟至所述与非门和所述或非门。如果是这样，所述超大规模集成电路可以具有用于接收所述与非门输出的第一晶体管，其中所述第一晶体管被连接到Vdd和所述互联器件。然后，所述超大规模集成电路可以包括用于接收所述或非门输出的第二晶体管，其中所述第二晶体管被连接到地和所述互联器件。
所述超大规模集成电路的第一电流模式触发器优选包括：第一电流镜，用于接收一参考电压和产生对应于所述参考电压的第一参考电流；以及第二电流镜，用于产生第二参考电流。所述第一电流模式触发器可以包括：电流输入端，用于修改(修正)所述第二参考电流；电流比较器，用于产生所述第一参考电流和所述修改后的第二参考电流之间的电流差；反相放大器，用于将所述电流差转换为一逻辑电平电压；脉冲整形器，用于接收所述逻辑电平电压和将一延迟版本施加于所述电流比较器，从而形成具有脉冲持续时间的时钟信号。此外，寄存器接收数据信号和所述时钟信号，而存储单元存储所述数据信号，当所述时钟信号发生时。
在实际中，所述参考电压可以通过参考电流产生或者可以从外部施加。所述第一电流镜可以用CMOS技术来制造，如45nm的CMOS技术。所述第一电流模式触发器可以是H树时钟分配网络(如平衡型H树时钟分配网络)的一部分。
附图简述
当参考结合附图的下面详细描述和权利要求，本发明的优点和特征将变得更好理解，其中相同的元件用相同的标号标示，以及其中：
图1显示了现有技术的CM逻辑电路100；
图2显示了本发明的CMPFF 200；
图3显示了CMPFF 200的时序仿真图300；
图4是本发明的CM时钟网络400的示意图，该网络400在CM时钟驱动器中整合了电压模式；以及
图5显示了CM时钟网络400的时序仿真图500。
发明详述
参照以下附图，本发明公开的主题将被更全面地描述，其中显示了各种不同的实施例。然而，应理解的是，本发明可以采取许多不同的形式，因此具体描述的实施例不应被解释为对本发明进行限制。
在本文中提及的所有出版物，都出于各种目的，在法律允许的程度下通过引用而纳入本文。另外，在图中，相同的数字指代相同的元件。术语“一”和“一个”在本文中不表示数量的限制，而是表示至少存在一个所述元件。
所有已知的现有技术的CM逻辑系统生成一CM时钟信号，发送该CM时钟，在所接收的CM时钟上执行“电流至电压”的转换，缓冲所得的电压模式时钟信号，然后将所述电压模式时钟信号分配到各种不同的电路器件。其结果是一个全电压摆幅时钟网络，该网络用一显著的芯片区域来执行所需的缓冲和大的动态功率来驱动时钟线电容。形成鲜明对比的是，本发明的原理使得CM触发器能够直接接收电流模式时钟信号。这降低了总功耗和所需的芯片面积。本发明可以使用同步时钟的VLSI芯片，优选在硅芯片上执行。本发明还可以在其他类型的设备和系统中使用。
图2显示了CM逻辑脉冲型触发器200(为方便起见，以下通常称为“CMPFF 200”)。图3显示了CMPFF 200的仿真结果。所述CMPFF 200包括：一参考电压发生器202，一参考镜203，一输入电流接收器204，一电流比较器级(stage)206，具有一对反相放大器210和212的一脉冲形成级(随后会更详细讨论)，脉冲发生器214和216，一寄存器级220和一静态存储单元222。在操作中，所述电流比较器级206将在时钟(线240)上的输入推挽电流Iin和参考电流I1进行比较，且按条件将时钟电流Iin放大为全摆幅电压脉冲，该全摆幅电压脉冲将数据锁存到寄存器级220，其中数据被存储在静态存储单元222并输出至线242。所述CMPFF 200和之前的CM逻辑方案形成鲜明的对比，该之前的CM逻辑方案运用大的且昂贵的接收电路和缓冲器来驱动存储触发器。
通过输入推挽电流Iin的切换，所述CMPFF 200能够用相对简单的发射器Tx电路(随后更详细地讨论)，同时在互联器件上保持相对恒定的偏置电压。所述CMPFF 200被设计为对单向推送电流敏感，从而为所需操作提供正的边沿触发。这种方法自身适用于互补电流比较器Tx，其用一拉电流(pull current)来产生负的时钟边沿。
仍参照图2，所述参考电压级202包括产生第一参考电流(Iref1)的一对MOS晶体管(Ml-M2)。所述第一参考电流(Iref1)被参考镜203M5进行镜像，产生电流I 1。类似地，所述输入电流接收器204包括：产生触发器参考电流(Iref2)的一个参考电压发生器对M3-M4。所述触发器参考电流(Iref2)与输入电流Iin合并。所得的合并后电流被电流比较器级206的M6进行镜像，产生一修正过的电流I2。在所述参考电流Iref1和所述修正过的电流I2之间的差被施加于线B。
在实际应用中，所述参考镜203M5电压可以用全局基准来代替所述参考电压级202。这可以通过减少触发器之间的晶体管失配来提高整个系统的鲁棒性，同时每个CMPFF200还节省两个晶体管。节省这两个晶体管可减少所需的静态功率，并可以有忽略不计性能损失。然而，所述参考镜203M5的电压将需要全局分配并消耗金属布线资源。因此，图2显示了优选的实施例。
仍然参考图2，所述镜像电流I1和I2的差值，使用输入端在节点B处的反相放大器210进行比较。所述反相放大器210的输出，通过反相放大器212施加于CMOS逻辑电平。然后，逆变器对214和216用被施加于电流-比较器级206的M7上的反馈，产生所需的电压脉冲持续时间。
所述施加于M7的反馈，快速下拉节点B。这有利于产生占空比小于50％的小电压脉冲，并且导致在寄存器级中更少的晶体管(见下文)。
所述寄存器级220类似于如J.J.Yuan和C.Svensson所使用的单相寄存器，(“高速CMOS电路技术”，固态电路，IEEE杂志，24(l):62-70)，但需要更少的晶体管。它也有更小的时钟负荷。电流产生的电压脉冲(clk_p)触发了在静态存储单元222中存储数据。
在图2中，所述电流比较器级206的M7的尺寸，对于电压脉冲是重要的。优选地，它是一种具有统一宽高比的最小尺寸的NMOS晶体管。所产生的电压脉冲(clk_p)的宽度，也是对输入电流Iin的宽度和幅度敏感的。通过改变M6的工作点，Iin的振幅强烈影响触发性能。这可能会对clk_p增加额外的延迟。为了获得最小的C到Q的延迟，所述输入电流应当具有±2.3uA幅值和大约70ps的宽。
图3显示了CMPFF 200的波形300。所述输入电流Iin用线302表示。如图所示，所述输入电流Iin涉及以约0安培为中心的脉冲。在反相器216的输出端所产生的时钟V clk_p，用线304表示。被计时的数据显示于线306。最终，在线路242上的输出电压VQ显示于线308。
将CMPFF 200集成到VLSI，需要一个可靠发射器Tx，该发射器Tx可以将所需的推挽电流提供给CMPFF 200的时钟网络，同时将所需的电流分配到每个CMPFF 200。图4显示了具有这样的发射器Tx402的VLSI设备400。另外，还显示了具有CMPFF 200平衡套件的对称H树网络404。
所述发射器Tx402，接受来自线路410上的PLL/时钟分频器的传统电压CLK。然后，所述发射器Tx402将一脉冲电流提供给在每个分支具有相等跨阻的对称H树网络404。在每个叶节点上，所述对称H树网络404将电流平均分配给每个CMPFF 200。
图4的发射器Tx402类似于之前A.Katoch，H.Veendrick和E，Seevinck所使用的Tx电路(“用于芯片上互联器件的高速电流模式信号电路”，ISCAS，第4138-4141页，2005年5月)以及M.Dave，M.Jain，S.Baghini和D.Sharma所使用的Tx电路(“用于芯片上互联器件的变量耐受的电流模式信号方案”，IEEE TVLS1，PP(99):1 12，2012年1月)。
然而，所述发射器Tx402使用与非(NAND)-或非(NOR)设计。所述与非门412用所述CLK信号和一延迟反相CLK信号clkb，作为输入来产生小的负脉冲，以简短地打开M1。因此，当NMOS是关闭时，PMOS晶体管简短地从电源处拉出(source)电荷。类似地，或非门414利用CLK的负边沿和clkb信号，来简短地打开M2。因此，当所述Ml是关闭时，所述NMOS晶体管简短地灌入(sink)电流。来自与非-非门412，414的非重叠的输入信号，有利地防止了来自于发射器Tx402的短路电流。
所述发射器Tx402M1和M2设备的尺寸，宜调整到将电荷供给/灌入所述对称的H树网络404CDN。所述对称的H树网络404的根导线携带电流，该电流被分布到所有分支。因此，所述对称的H树网络404的电线尺寸，对于性能和可靠性是重要的。如果电线的电阻太高，那么电流波形的幅度和周期将被扭曲并对CMPFF 200的性能产生负面影响。导线宽度也必须考虑电迁移效应，当携带具有所需电流幅度和持续时间的总电流用于驱动所有CMPFF 200时。
图5提供了VLSI设备400的仿真波形500，其有助于说明：内部的“电流-至-电压”脉冲产生(clk_p)是如何触发输入数据捕获。在线路410上的CLK输入，显示于线502。施加在与非-或非门412，414上的、所产生的延迟clkb的电压，显示于线504。施加在所述CMPFF 200上的形成的电流时钟，显示于线506。图5的仿真证明，电压模式输入在每个CMPFF 200上转换成恒定的CDN电压和典型的推挽电流结果。在实际中，所述CMPFF 200比传统的电压模式触发器少消耗约2.9％硅面积。
一个实际布局的VLSI设备400，将用45nm的CMOS技术，其中每个CMPFF 200是与12个水平M2轨道的标准单元库的高度互相兼容的。所述对称的H树网络404的CDN跨度大约1.2mmx1.2mm。典型的时钟频率是位于1.5和5GHz之间(采用1V电源)并且具有20ps的摆动。
应理解，虽然附图和上面的描述说明了本发明，它们仅仅是示例。它们不是穷举性的，也不用于限制本发明所揭示的具体形式，而且基于上述教导，显然许多修改和变化是允许的。本领域技术人员将认识到，许多的所述实施方式的改变形式和变动形式，仍然在本发明的原则之内。因此，本发明仅由所附权利要求书加以限定。

Claims (7)

1.一种电流模式触发器，其特征在于，包括：
第一电流镜，用于接收参考电压和用于产生对应于所述参考电压的第一参考电流；
第二电流镜，用于产生第二参考电流；
电流输入端，用于修正所述第二参考电流；
电流比较器，用于产生所述第一参考电流和所述被修正的第二参考电流之间的电流差；
反相放大器，用于将所述电流差转换成逻辑电平电压；
脉冲整形器，用于接收所述逻辑电平电压和将延迟版本应用于所述电流比较器，从而形成具有脉冲持续时间的时钟信号；
寄存器，用于接收数据信号和所述时钟信号；以及
存储单元，用于当所述时钟信号发生时存储数据。
2.根据权利要求1所述的电流模式触发器，其中，所述参考电压是由参考电流产生的。
3.根据权利要求1所述的电流模式触发器，其中，所述参考电压是从外部施加的。
4.根据权利要求1所述的电流模式触发器，其中，所述第一电流镜是用CMOS技术制造的。
5.根据权利要求4所述的电流模式触发器，其中，所述CMOS技术是45nm的CMOS技术。
6.根据权利要求1所述的电流模式触发器，其中，所述电流模式触发器是H树时钟分配网络的一部分。
7.根据权利要求6所述的电流模式触发器，其中，所述电流模式触发器是电流平衡型H树时钟分配网络的一部分。
CN201580011228.3A 2014-01-29 2015-01-29 电流模式时钟分配 Expired - Fee Related CN106134084B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201461933204P 2014-01-29 2014-01-29
US61/933,204 2014-01-29
PCT/US2015/013572 WO2015116843A2 (en) 2014-01-29 2015-01-29 Current-mode clock distribution

Publications (2)

Publication Number Publication Date
CN106134084A CN106134084A (zh) 2016-11-16
CN106134084B true CN106134084B (zh) 2019-11-29

Family

ID=53757915

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580011228.3A Expired - Fee Related CN106134084B (zh) 2014-01-29 2015-01-29 电流模式时钟分配

Country Status (5)

Country Link
US (2) US9787293B2 (zh)
EP (1) EP3100361B1 (zh)
CN (1) CN106134084B (zh)
CA (1) CA2939453A1 (zh)
WO (1) WO2015116843A2 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015116843A2 (en) * 2014-01-29 2015-08-06 Matthew Guthaus Current-mode clock distribution
US10712769B2 (en) 2017-08-16 2020-07-14 Oracle International Corporation Method and apparatus for clock signal distribution
US10691162B2 (en) * 2018-06-15 2020-06-23 The Regents Of The University Of California System and method for a hybrid current-mode and voltage-mode integrated circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4719375A (en) * 1986-05-09 1988-01-12 The United States Of America As Represented By The United States Department Of Energy High resolution digital delay timer
US6897699B1 (en) * 2002-07-19 2005-05-24 Rambus Inc. Clock distribution network with process, supply-voltage, and temperature compensation
CN103200014A (zh) * 2011-12-20 2013-07-10 马克西姆综合产品公司 维持功率特征(mps)受电装置(pd)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5109168A (en) * 1991-02-27 1992-04-28 Sun Microsystems, Inc. Method and apparatus for the design and optimization of a balanced tree for clock distribution in computer integrated circuits
US5557224A (en) * 1994-04-15 1996-09-17 International Business Machines Corporation Apparatus and method for generating a phase-controlled clock signal
US5889431A (en) * 1997-06-26 1999-03-30 The Aerospace Corporation Current mode transistor circuit method
US6768655B1 (en) * 2003-02-03 2004-07-27 System General Corp. Discontinuous mode PFC controller having a power saving modulator and operation method thereof
US7187222B2 (en) * 2004-12-17 2007-03-06 Seiko Epson Corporation CMOS master/slave flip-flop with integrated multiplexor
DE102005043376B4 (de) * 2005-09-12 2013-08-01 Austriamicrosystems Ag Oszillatoranordnung und Verfahren zum Erzeugen eines periodischen Signals
TWI365282B (en) * 2008-01-22 2012-06-01 Feature Integration Technology Inc Current control apparatus applied to transistor
JP5195182B2 (ja) * 2008-09-04 2013-05-08 株式会社リコー 電流モード制御型スイッチングレギュレータ
US7839161B2 (en) * 2009-01-22 2010-11-23 Broadcom Corporation Low-jitter high-frequency clock channel
TWI449342B (zh) * 2012-01-20 2014-08-11 Silicon Motion Inc 串化器及資料串化方法
US8836394B2 (en) * 2012-03-26 2014-09-16 Rambus Inc. Method and apparatus for source-synchronous signaling
US8629715B1 (en) * 2012-08-28 2014-01-14 Cambridge Silicon Radio Limited Clock distribution scheme
KR101965632B1 (ko) * 2012-09-07 2019-04-05 삼성전자 주식회사 아날로그-디지털 변환 회로, 이를 포함하는 이미지 센서, 및 그 동작 방법
WO2015116843A2 (en) * 2014-01-29 2015-08-06 Matthew Guthaus Current-mode clock distribution
JP5909294B1 (ja) * 2015-03-11 2016-04-26 力晶科技股▲ふん▼有限公司 不揮発性記憶装置のための書き込み回路及び方法、並びに不揮発性記憶装置
US9484893B1 (en) * 2015-04-20 2016-11-01 Telefonaktiebolaget Lm Ericsson (Publ) Clock generation circuit with fast-startup standby mode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4719375A (en) * 1986-05-09 1988-01-12 The United States Of America As Represented By The United States Department Of Energy High resolution digital delay timer
US6897699B1 (en) * 2002-07-19 2005-05-24 Rambus Inc. Clock distribution network with process, supply-voltage, and temperature compensation
CN103200014A (zh) * 2011-12-20 2013-07-10 马克西姆综合产品公司 维持功率特征(mps)受电装置(pd)

Also Published As

Publication number Publication date
WO2015116843A3 (en) 2015-11-12
US20170012614A1 (en) 2017-01-12
WO2015116843A2 (en) 2015-08-06
EP3100361A4 (en) 2017-11-29
EP3100361A2 (en) 2016-12-07
US20180076799A1 (en) 2018-03-15
CN106134084A (zh) 2016-11-16
US9787293B2 (en) 2017-10-10
EP3100361B1 (en) 2022-03-09
CA2939453A1 (en) 2015-08-06
US10097168B2 (en) 2018-10-09

Similar Documents

Publication Publication Date Title
TWI514767B (zh) 用於差動發信的資料驅動充電泵傳送器
JP6262330B2 (ja) 低電力アーキテクチャ
JP6517157B2 (ja) 待ち時間が短い電圧昇圧回路を備えた電圧レベルシフタ
US8705592B2 (en) Data transmission apparatus, data reception apparatus, and data transmission method
US8736340B2 (en) Differential clock signal generator
Saxena et al. A 2.8 mW/Gb/s, 14 Gb/s serial link transceiver
CN106134084B (zh) 电流模式时钟分配
Islam et al. HCDN: Hybrid-mode clock distribution networks
CN111697965A (zh) 高速相位频率检测器
Wei et al. A 10-Gb/s/ch, 0.6-pj/bit/mm power scalable rapid-on/off transceiver for on-chip energy proportional interconnects
Islam et al. Differential current-mode clock distribution
Esmaeili et al. Low-swing differential conditional capturing flip-flop for LC resonant clock distribution networks
US10243567B2 (en) Flip-flop and driving method thereof
Nishanth et al. Design of low power sequential circuit using Clocked Pair Shared Flip flop
Nieminen et al. A 5.8-Gbps low-noise scalable low-voltage signaling serial link transmitter for MIPI M-PHY in 40-nm CMOS
CN103780230B (zh) 时钟传送电路、时钟接收电路及其方法
CN104639116A (zh) 高速低功耗多阈值同步置位复位d型触发器
Yadav et al. Power Optimization using Current Mode Pulse Flip Flop
Shukla Design and Analysis of Semi-Transparent Flip-Flops for high speed and Low Power Applications in Networks
Rihana et al. Low Power Flip-Flop Design for Low Swing LC Resonant Clock Distribution Networks

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191129

Termination date: 20210129

CF01 Termination of patent right due to non-payment of annual fee