[go: up one dir, main page]

CN106098001B - Goa电路及液晶显示面板 - Google Patents

Goa电路及液晶显示面板 Download PDF

Info

Publication number
CN106098001B
CN106098001B CN201610632453.5A CN201610632453A CN106098001B CN 106098001 B CN106098001 B CN 106098001B CN 201610632453 A CN201610632453 A CN 201610632453A CN 106098001 B CN106098001 B CN 106098001B
Authority
CN
China
Prior art keywords
level signal
connect
grade
pmos transistor
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610632453.5A
Other languages
English (en)
Other versions
CN106098001A (zh
Inventor
龚强
陈归
王超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201610632453.5A priority Critical patent/CN106098001B/zh
Priority to JP2019506142A priority patent/JP6824386B2/ja
Priority to PCT/CN2016/096873 priority patent/WO2018023844A1/zh
Priority to EP16911439.4A priority patent/EP3496086B1/en
Priority to KR1020197006439A priority patent/KR102178653B1/ko
Priority to US15/324,057 priority patent/US10262613B2/en
Publication of CN106098001A publication Critical patent/CN106098001A/zh
Application granted granted Critical
Publication of CN106098001B publication Critical patent/CN106098001B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种GOA电路，其包括低电平信号源、第一高电平信号源、第二高电平信号源、级联信号锁存模块、栅极驱动信号生成模块、栅极驱动信号输出模块；低电平信号源用于输出低电平信号；第一高电平信号源用于输出第一高电平信号；第二高电平信号源用于输出第二高电平信号；级联信号锁存模块用于对本级的级联信号进行锁存操作；栅极驱动信号生成模块用于生成本级的预备栅极驱动信号；栅极驱动信号输出模块用于输出所述本级的栅极驱动信号；第一高电平信号的电压低于第二高电平信号的电压；本发明还提供一种液晶显示面板，本发明的GOA电路及液晶显示面板由于双高电平信号源的设置，可以有效的降低GOA电路及液晶显示面板的功耗。

Description

GOA电路及液晶显示面板
技术领域
本发明涉及显示屏驱动领域，特别是涉及一种GOA电路及液晶显示面板。
背景技术
Gate Driver On Array，简称GOA电路，也就是利用现有薄膜晶体管液晶显示器的阵列基板制程将扫描线驱动电路制作在阵列基板上，从而实现对扫描线的逐行扫描。
目前的GOA电路中不仅存在级联信号以及时序信号，还存在高电平信号以及低电平信号，该高电平信号可用于对电路的逻辑单元进行驱动，也可用于对电路的输出单元进行驱动。
由于现有的GOA电路对电路中的逻辑单元以及输出单元均采用相同的高电平信号进行驱动，而驱动逻辑单元的高电平信号的电压远低于驱动输出单元的高电平信号的电压，这样导致GOA电路用于驱动逻辑单元的高电平信号的功耗过高，从而导致相应的液晶显示面板的功耗较大。
故，有必要提供一种GOA电路及液晶显示面板，以解决现有技术所存在的问题。
发明内容
本发明的目的在于提供一种可降低液晶显示面板的功耗的GOA电路及液晶显示面板；以解决现有的GOA电路及液晶显示面板的功耗较大的技术问题。
本发明实施例提供一种GOA电路，其包括：
低电平信号源，用于输出低电平信号；
第一高电平信号源，用于输出第一高电平信号；
第二高电平信号源，用于输出第二高电平信号；
级联信号锁存模块，用于根据所述低电平信号以及所述第一高电平信号，对本级的级联信号进行锁存操作；
栅极驱动信号生成模块，用于根据所述低电平信号以及所述第一高电平信号，使用所述本级的级联信号，生成本级的预备栅极驱动信号；以及
栅极驱动信号输出模块，用于根据所述低电平信号、所述第一高电平信号、所述第二高电平信号以及所述本级的预备栅极驱动信号，输出所述本级的栅极驱动信号；
所述第一高电平信号的电压低于所述第二高电平信号的电压。
在本发明所述的GOA电路中，所述栅极驱动信号输出模块包括第一级反相器、第二级反相器以及第三级反相器；
其中所述第一级反相器根据所述低电平信号、所述第一高电平信号以及所述本级的预备栅极驱动信号，输出本级的初级栅极驱动信号；
所述第二级反相器根据所述低电平信号、所述第一高电平信号以及所述本级的初级栅极驱动信号，输出本级的次级栅极驱动信号；
所述第三级反相器根据所述低电平信号、所述第二高电平信号以及所述本级的次级栅极驱动信号，输出所述本级的栅极驱动信号。
在本发明所述的GOA电路中，所述第一级反相器包括第一PMOS晶体管以及第一NMOS晶体管；
所述第一NMOS晶体管的输入端与所述低电平信号源连接，所述第一NMOS晶体管的输出端与所述第二级反相器连接，所述第一NMOS晶体管的控制端输入所述本级的预备栅极驱动信号；
所述第一PMOS晶体管的输入端与所述第一高电平信号源连接，所述第一PMOS晶体管的输出端与所述第二级反相器连接，所述第一PMOS晶体管的控制端输入所述本级的预备栅极驱动信号。
在本发明所述的GOA电路中，所述第二反相器包括第二PMOS晶体管以及第二NMOS晶体管；
所述第二NMOS晶体管的输入端与所述低电平信号源连接，所述第二NMOS晶体管的输出端与所述第三级反相器连接，所述第二NMOS晶体管的控制端输入所述本级的初级栅极驱动信号；
所述第二PMOS晶体管的输入端与所述第一高电平信号源连接，所述第二PMOS晶体管的输出端与所述第三级反相器连接，所述第二PMOS晶体管的控制端输入所述本级的初级栅极驱动信号。
在本发明所述的GOA电路中，所述第三反相器包括第三PMOS晶体管、第三NMOS晶体管、第四PMOS晶体管、第五PMOS晶体管、第六PMOS晶体管以及第四NMOS晶体管；
所述第三NMOS晶体管的输入端与所述低电平信号源连接，所述第三NMOS晶体管的输出端与所述第五PMOS晶体管的控制端连接，所述第三NMOS晶体管的控制端输入所述本级的次级栅极驱动信号；
所述第三PMOS晶体管的输入端与所述第四PMOS晶体管的输出端连接，所述第三PMOS晶体管的输出端与所述第五PMOS晶体管的控制端连接，所述第三PMOS晶体管的控制端输入所述本级的次级栅极驱动信号；
所述第四PMOS晶体管的输入端与所述第二高电平信号源连接，所述第四PMOS晶体管的控制端与所述第六NMOS晶体管的输出端连接；
所述第五PMOS晶体管的输入端与所述第二高电平信号源连接，所述第五PMOS晶体管的输出端与所述第六PMOS晶体管的输入端连接并输出所述本级的栅极驱动信号；
所述第六PMOS晶体管的控制端输入所述本级的初级栅极驱动信号；
所述第四NMOS晶体管的输入端与所述低电平信号源连接，所述第四NMOS晶体管的输出端与所述第四PMOS晶体管的控制端连接；所述第四NMOS晶体管的控制端输入所述本级的初级栅极驱动信号。
在本发明所述的GOA电路中，当所述本级的栅极驱动信号为高电平时，所述本级的栅极驱动信号为所述第二高电平信号；
当所述本级的栅极驱动信号为低电平时，所述本级的栅极驱动信号为所述低电平信号。
在本发明所述的GOA电路中，所述级联信号锁存模块包括第五NMOS晶体管、第六NMOS晶体管、第七NMOS晶体管、第八NMOS晶体管、第九NMOS晶体管、第十NMOS晶体管、第七PMOS晶体管、第八PMOS晶体管、第九PMOS晶体管、第十PMOS晶体管、第十一PMOS晶体管、第十二PMOS晶体管以及第十三PMOS晶体管；
所述第五NMOS晶体管的输入端与所述低电平信号源连接，所述第五NMOS晶体管的控制端输入本级的第一时钟信号，所述第五NMOS晶体管的输出端与所述第七PMOS晶体管的输出端连接；
所述第七PMOS晶体管的输入端与所述第一高电平信号源连接，所述第七PMOS晶体管的控制端输入本级的第一时钟信号；
所述第六NMOS晶体管的输入端与所述第七NMOS晶体管的输出端连接，所述第六NMOS晶体管的输出端与所述第八NMOS晶体管的控制端连接；所述第六NMOS晶体管的控制端输入本级的级联信号；
所述第七NMOS晶体管的输入端与所述低电平信号源连接，所述第七NMOS晶体管的控制端输入本级的第一时钟信号；
所述第八PMOS晶体管的输入端与所述第九PMOS晶体管的输出端连接，所述第八PMOS晶体管的输出端与所述第十PMOS晶体管的控制端连接，所述第八PMOS晶体管的控制端输入本级的级联信号；
所述第九PMOS晶体管的输入端与所述第一高电平信号源连接，所述第九PMOS晶体管的控制端与所述第五NMOS晶体管的输出端连接；
所述第八NMOS晶体管的控制端与所述第十PMOS晶体管的控制端连接，所述第八NMOS晶体管的输入端与所述低电平信号源连接，所述第八NMOS晶体管的输出端与所述栅极驱动信号生成模块连接；
所述第十PMOS晶体管的输入端与所述第一高电平信号源连接，所述第十PMOS晶体管的输出端与所述栅极驱动信号生成模块连接；
所述第十一PMOS晶体管的输入端与所述第一高电平信号源连接；所述第十一PMOS晶体管的控制端输入复位信号；所述第十一PMOS晶体管的输出端与所述第十PMOS晶体管的控制端连接；
所述第十二PMOS晶体管的输入端与所述第十三PMOS晶体管的输出端连接，所述第十二PMOS晶体管的输出端与所述第十PMOS晶体管的控制端连接，所述第十二PMOS晶体管的控制端与所述栅极驱动信号生成模块连接；
所述第十三PMOS晶体管的输入端与所述第一高电平信号源连接，所述第十三PMOS晶体管的控制端输入所述本级的第一时钟信号；
所述第九NMOS晶体管的输入端与所述第十NMOS晶体管的输出端连接，所述第九NMOS晶体管的输出端与所述第十PMOS晶体管的控制端连接，所述第九NMOS晶体管的控制端与所述栅极驱动信号生成模块连接；
所述第十NMOS晶体管的输入端与所述低电平信号源连接，所述第十NMOS晶体管的控制端输入所述本级的反相第一时钟信号。
在本发明所述的GOA电路中，所述栅极驱动信号生成模块包括第十一NMOS管、第十二NMOS管、第十四PMOS管以及第十五PMOS管；
所述第十四PMOS管的输入端与所述第一高电平信号源连接，所述第十四PMOS管的输出端与所述栅极驱动信号输出模块连接；所述第十四PMOS管的控制端与所述级联信号锁存模块连接；
所述第十五PMOS管的输入端与所述第一高电平信号源连接，所述第十五PMOS管的输出端与所述栅极驱动信号输出模块连接；所述第十五PMOS管的控制端输入本级的第二时钟信号；
所述第十一NMOS管的输入端与所述第十二NMOS管的输出端连接，所述第十一NMOS管的输出端与所述栅极驱动信号输出模块连接，所述第十一NMOS管的控制端与所述级联信号锁存模块连接；
所述第十二NMOS管的输入端与所述低电平信号源连接，所述第十二NMOS管的控制端输入本级的第二时钟信号。
本发明实施例还提供一种液晶显示面板，其包括数据线、扫描线、由设置在所述数据线和所述扫描线之间的像素单元以及GOA电路；
其中所述GOA电路包括：
低电平信号源，用于输出低电平信号；
第一高电平信号源，用于输出第一高电平信号；
第二高电平信号源，用于输出第二高电平信号；
级联信号锁存模块，用于根据所述低电平信号以及所述第一高电平信号，对本级的级联信号进行锁存操作；
栅极驱动信号生成模块，用于根据所述低电平信号以及所述第一高电平信号，使用所述本级的级联信号，生成本级的预备栅极驱动信号；以及
栅极驱动信号输出模块，用于根据所述低电平信号、所述第一高电平信号、所述第二高电平信号以及所述本级的预备栅极驱动信号，输出所述本级的栅极驱动信号；
所述第一高电平信号的电压低于所述第二高电平信号的电压。
在本发明所述的液晶显示面板中，所述栅极驱动信号输出模块包括第一级反相器、第二级反相器以及第三级反相器；
其中所述第一级反相器根据所述低电平信号、所述第一高电平信号以及所述本级的预备栅极驱动信号，输出本级的初级栅极驱动信号；
所述第二级反相器根据所述低电平信号、所述第一高电平信号以及所述本级的初级栅极驱动信号，输出本级的次级栅极驱动信号；
所述第三级反相器根据所述低电平信号、所述第二高电平信号以及所述本级的次级栅极驱动信号，输出所述本级的栅极驱动信号。
相较于现有的GOA电路及液晶显示面板，本发明的GOA电路及液晶显示面板通过双高电平信号源的设置，可有效的降低GOA电路及液晶显示面板的功耗；解决了现有的GOA电路及液晶显示面板的功耗较大的技术问题。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：
附图说明
图1为本发明的GOA电路的优选实施例的结构示意图；
图2为本发明的GOA电路的优选实施例的具体电路图；
图3为本发明的GOA电路的优选实施例的各信号的控制时序图。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
在图中，结构相似的单元是以相同标号表示。
请参照图1，图1为本发明的GOA电路的优选实施例的结构示意图。本优选实施例的GOA电路10包括低电平信号源11、第一高电平信号源12、第二高电平信号源13、级联信号锁存模块14、栅极驱动信号生成模块15以及栅极驱动信号输出模块16。
低电平信号源11用于输出低电平信号；第一高电平信号源12用于输出第一高电平信号；第二高电平信号源13用于输出第二高电平信号；级联信号锁存模块14用于根据低电平信号以及第一高电平信号，对本级的级联信号进行锁存操作；栅极驱动信号生成模块15用于根据低电平信号以及第一高电平信号，使用本级的级联信号，生成本级的预备栅极驱动信号；栅极驱动信号输出模块16用于根据低电平信号、第一高电平信号、第二高电平信号以及本级的预备栅极驱动信号，输出本级的栅极驱动信号。其中第一高电平信号的电压低于第二高电平信号的电压。
请参照图2，图2为本发明的GOA电路的优选实施例的具体电路图。该栅极驱动信号输出模块16包括第一级反相器161、第二级反相器162以及第三级反相器163。
第一级反相器161根据低电平信号、第一高电平信号以及本级的预备栅极驱动信号，输出本级的初级栅极驱动信号A；第二级反相器162根据低电平信号、第一高电平信号以及本级的初级栅极驱动信号A，输出本级的次级栅极驱动信号；第三级反相器163根据低电平信号、第二高电平信号以及本级的次级栅极驱动信号，输出本级的栅极驱动信号。
其中第一级反相器161包括第一PMOS晶体管T21以及第一NMOS晶体管T11；第一NMOS晶体管T11的输入端与低电平信号源VGL连接，第一NMOS晶体管T11的输出端与第二级反相器162连接，第一NMOS晶体管T11的控制端输入本级的预备栅极驱动信号。第一PMOS晶体管T21的输入端与第一高电平信号源VGH’连接，第一PMOS晶体管T21的输出端与第二级反相器连接，第一PMOS晶体管T21的控制端输入本级的预备栅极驱动信号。
第二反相器162包括第二PMOS晶体管T22以及第二NMOS晶体管T12；第二NMOS晶体管T12的输入端与低电平信号源VGL连接，第二NMOS晶体管T12的输出端与第三级反相器163连接，第二NMOS晶体管T12的控制端输入本级的初级栅极驱动信号A；第二PMOS晶体管T22的输入端与第一高电平信号源VGH’连接，第二PMOS晶体管T22的输出端与第三级反相器163连接，第二PMOS晶体管T22的控制端输入本级的初级栅极驱动信号A。
第三反相器163包括第三PMOS晶体管T23、第三NMOS晶体管T13、第四PMOS晶体管T24、第五PMOS晶体管T25、第六PMOS晶体管T26以及第四NMOS晶体管T14；第三NMOS晶体管T13的输入端与低电平信号源VGL连接，第三NMOS晶体管T1的输出端与第五PMOS晶体管T25的控制端连接，第三NMOS晶体管T13的控制端输入本级的次级栅极驱动信号；第三PMOS晶体管T23的输入端与第四PMOS晶体管T24的输出端连接，第三PMOS晶体管T23的输出端与第五PMOS晶体管T25的控制端连接，第三PMOS晶体管T23的控制端输入本级的次级栅极驱动信号；第四PMOS晶体管T24的输入端与第二高电平信号源VGH连接，第四PMOS晶体管T24的控制端与第六PMOS晶体管T26的输出端连接；第五PMOS晶体管T25的输入端与第二高电平信号源VGH连接，第五PMOS晶体管T25的输出端与第六PMOS晶体管T26的输入端连接并输出本级的栅极驱动信号Gout；第六PMOS晶体管T26的控制端输入本级的初级栅极驱动信号A；第四NMOS晶体管T14的输入端与低电平信号源VGL连接，第四NMOS晶体管T14的输出端与第四PMOS晶体管T24的控制端连接；第四NMOS晶体管T14的控制端输入本级的初级栅极驱动信号A。
级联信号锁存模块包括第五NMOS晶体管T15、第六NMOS晶体管T16、第七NMOS晶体管T17、第八NMOS晶体管T18、第九NMOS晶体管T19、第十NMOS晶体管T1A、第七PMOS晶体管T27、第八PMOS晶体管T28、第九PMOS晶体管T29、第十PMOS晶体管T2A、第十一PMOS晶体管T2B、第十二PMOS晶体管T2C以及第十三PMOS晶体管T2D；
第五NMOS晶体管T15的输入端与低电平信号源VGL连接，第五NMOS晶体管T15的控制端输入本级的第一时钟信号CK1，第五NMOS晶体管T15的输出端与第七PMOS晶体管T27的输出端连接；
第七PMOS晶体管T27的输入端与第一高电平信号源VGH’连接，第七PMOS晶体管T27的控制端输入本级的第一时钟信号CK1；
第六NMOS晶体管T16的输入端与第七NMOS晶体管T17的输出端连接，第六NMOS晶体管T16的输出端与第八NMOS晶体管T18的控制端连接；第六NMOS晶体管T16的控制端输入本级的级联信号stn；
第七NMOS晶体管T17的输入端与低电平信号源VGL连接，第七NMOS晶体管T17的控制端输入本级的第一时钟信号CK1；
第八PMOS晶体管T28的输入端与第九PMOS晶体管T29的输出端连接，第八PMOS晶体管T28的输出端与第十PMOS晶体管T2A的控制端连接，第八PMOS晶体管T28的控制端输入本级的级联信号stn；
第九PMOS晶体管T29的输入端与第一高电平信号源VGH’连接，第九PMOS晶体管T29的控制端与第五NMOS晶体管T15的输出端连接；
第八NMOS晶体管T18的控制端与第十PMOS晶体管T2A的控制端连接，第八NMOS晶体管T18的输入端与低电平信号源VGL连接，第八NMOS晶体管T18的输出端与栅极驱动信号生成模块15连接；
第十PMOS晶体管T2A的输入端与第一高电平信号源VGH’连接，第十PMOS晶体管T2A的输出端与栅极驱动信号生成模块15连接；
第十一PMOS晶体管T2B的输入端与第一高电平信号源VGH’连接；第十一PMOS晶体管T2B的控制端输入复位信号RST；第十一PMOS晶体管T2B的输出端与第十PMOS晶体管T2A的控制端连接；
第十二PMOS晶体管T2C的输入端与第十三PMOS晶体管T2D的输出端连接，第十二PMOS晶体管T2C的输出端与第十PMOS晶体管T2A的控制端连接，第十二PMOS晶体管T2C的控制端与栅极驱动信号生成模块15连接；
第十三PMOS晶体管T2D的输入端与第一高电平信号源VGH’连接，第十三PMOS晶体管T2D的控制端输入本级的第一时钟信号CK1；
第九NMOS晶体管T19的输入端与第十NMOS晶体管T1A的输出端连接，第九NMOS晶体管T19的输出端与第十PMOS晶体管T2A的控制端连接，第九NMOS晶体管T19的控制端与栅极驱动信号生成模块15连接；
第十NMOS晶体管T1A的输入端与低电平信号源VGL连接，第十NMOS晶体管T1A的控制端输入本级的反相第一时钟信号CK1’。
栅极驱动信号生成模块15包括第十一NMOS管T1B、第十二NMOS管T1C、第十四PMOS管T2E以及第十五PMOS管T2F；
第十四PMOS管T2E的输入端与第一高电平信号源VGH’连接，第十四PMOS管T2E的输出端与栅极驱动信号输出模块16连接；第十四PMOS管T2E的控制端与级联信号锁存模块14连接；
第十五PMOS管T2F的输入端与第一高电平信号源VGH’连接，第十五PMOS管T2F的输出端与栅极驱动信号输出模块16连接；第十五PMOS管T2F的控制端输入本级的第二时钟信号CK2；
第十一NMOS管T1B的输入端与第十二NMOS管T1C的输出端连接，第十一NMOS管T1B的输出端与栅极驱动信号输出模块16连接，第十一NMOS管T1B的控制端与级联信号锁存模块14连接；
第十二NMOS管T1C的输入端与低电平信号源VGL连接，第十二NMOS管T1C的控制端输入本级的第二时钟信号CK2。
请参照图3，图3为本发明的GOA电路的优选实施例的各信号的控制时序图。本优选实施例的GOA电路10使用时，当本级的级联信号stn转为高电平时，本级的第一时钟信号CK1也转为高电平，这时第五NMOS晶体管T15导通，第七PMOS晶体管T27断开，从而第九PMOS晶体管T29导通。
第六NMOS晶体管T16导通，第七NMOS晶体管T17导通，第八PMOS晶体管T28断开，低电平信号源VGL的低电平信号输入到第八NMOS晶体管T18、第十PMOS晶体管T2A，这样第八NMOS晶体管T18断开，第十PMOS晶体管T2A导通，将第一高电平信号传输至栅极驱动信号生成模块15以及第九NMOS晶体管T19和第十二PMOS晶体管T2C的控制端。
第十二PMOS晶体管T2C断开，第九NMOS晶体管T19导通，同时第十三PMOS晶体管T2D在第一时钟信号CK1的控制下断开，第十NMOS晶体管T1A在反相第一时钟信号CK1’的控制下断开。
第十四PMOS晶体管T2E在高电平的第一高电平信号的作用下断开，第十一NMOS晶体管T1B在高电平的第一高电平信号的作用下导通，第十五PMOS晶体管T2F在低电平的第二时钟信号的作用下导通，这样第一高电平信号(即本级的预备栅极驱动信号)传输至栅极驱动信号输出模块16的第一级反相器161。
第一级反相器161的第一NMOS晶体管T11导通，第一PMOS晶体管T21断开，第一级反相器161输出低电平信号(即本级的初级栅极驱动信号A)至第二级反相器162。
第二级反相器162的第二PMOS晶体管导通，第二NMOS晶体管断开，第二级反相器162输出第一高电平信号(即本级的次级栅极驱动信号)至第三级反相器163。
第三级反相器163在第一高电平信号的本级的次级栅极驱动信号的作用下，第三PMOS晶体管T23断开，第三NMOS晶体管T13导通，这样低电平信号传输至第五PMOS晶体管T25的控制端，这样第二高电平信号源VGH的第二高电平信号经过第五PMOS晶体管T25从第五PMOS晶体管T25的输出端Gout输出，即输出本级的栅极驱动信号。
当本级的级联信号stn转为低电平时，本级的第一时钟信号CK1也转为低电平，本级的第二时钟信号CK2转为高电平，这时第十五PMOS晶体管T2F断开，第十二NMOS晶体管T1C在第二时钟信号CK2的作用下导通，这样低电平信号(即本级的预备栅极驱动信号)传输至栅极驱动信号输出模块16的第一级反相器161。
第一级反相器161的第一NMOS晶体管T11断开，第一PMOS晶体管T21导通，第一级反相器161输出第一高电平信号(即本级的初级栅极驱动信号A)至第二级反相器162。
第二级反相器162的第二PMOS晶体管T22断开，第二NMOS晶体管T12导通，第二级反相器162输出低电平信号(即本级的次级栅极驱动信号)至第三级反相器163。
第三级反相器163在低电平信号的本级的次级栅极驱动信号的作用下，第三PMOS晶体管T23导通，第三NMOS晶体管T13断开，同时第四NMOS晶体管T14导通，第六PMOS晶体管T26断开，因此低电平信号输出至第四PMOS晶体管T24的控制端，第四PMOS晶体管T24也导通，这样第五PMOS晶体管T25的控制端输入第二高电平信号，第五PMOS晶体管T25处于断开状态，第五PMOS晶体管T25的输出端Gout停止输出本级的栅极驱动信号。
这样即完成了本优选实施例的GOA电路10的栅极驱动信号的生成过程。
本优选实施例的GOA电路通过双高电平信号源的设置，使用功耗较低的第一高电平信号源生成预备栅极驱动信号、初级栅极驱动信号以及次级栅极驱动信号，使用功耗较高的第二高电平信号生成栅极驱动信号，因此该GOA电路的整体功耗较低，有效的降低GOA电路及液晶显示面板的功耗。
本发明还提供一种液晶显示面板，该液晶显示面板包括数据线、扫描线、由设置在数据线和扫描线之间的像素单元以及GOA电路。
该GOA电路包括低电平信号源、第一高电平信号源、第二高电平信号源、级联信号锁存模块、栅极驱动信号生成模块以及栅极驱动信号输出模块。
低电平信号源用于输出低电平信号；第一高电平信号源用于输出第一高电平信号；第二高电平信号源用于输出第二高电平信号；级联信号锁存模块用于根据低电平信号以及第一高电平信号，对本级的级联信号进行锁存操作；栅极驱动信号生成模块用于根据低电平信号以及第一高电平信号，使用本级的级联信号，生成本级的预备栅极驱动信号；栅极驱动信号输出模块用于根据低电平信号、第一高电平信号、第二高电平信号以及本级的预备栅极驱动信号，输出本级的栅极驱动信号。其中第一高电平信号的电压低于第二高电平信号的电压。
优选的，栅极驱动信号输出模块包括第一级反相器、第二级反相器以及第三级反相器；其中第一级反相器根据低电平信号、第一高电平信号以及本级的预备栅极驱动信号，输出本级的初级栅极驱动信号；第二级反相器根据低电平信号、第一高电平信号以及本级的初级栅极驱动信号，输出本级的次级栅极驱动信号；第三级反相器根据低电平信号、第二高电平信号以及本级的次级栅极驱动信号，输出本级的栅极驱动信号。
本发明的液晶显示面板的具体工作原理与上述的GOA电路的优选实施例中的描述相同或相似，具体请参见上述GOA电路的优选实施例中的相关描述。
本发明的GOA电路及液晶显示面板通过双高电平信号源的设置，可有效的降低GOA电路及液晶显示面板的功耗；解决了现有的GOA电路及液晶显示面板的功耗较大的技术问题。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (8)

1.一种GOA电路，其特征在于，包括：
低电平信号源，用于输出低电平信号；
第一高电平信号源，用于输出第一高电平信号；
第二高电平信号源，用于输出第二高电平信号；
级联信号锁存模块，用于根据所述低电平信号以及所述第一高电平信号，对本级的级联信号进行锁存操作；
栅极驱动信号生成模块，用于根据所述低电平信号以及所述第一高电平信号，使用所述本级的级联信号，生成本级的预备栅极驱动信号；以及
栅极驱动信号输出模块，包括第一级反相器、第二级反相器以及第三级反相器
其中所述第一级反相器根据所述低电平信号、所述第一高电平信号以及所述本级的预备栅极驱动信号，输出本级的初级栅极驱动信号；所述第二级反相器根据所述低电平信号、所述第一高电平信号以及所述本级的初级栅极驱动信号，输出本级的次级栅极驱动信号；所述第三级反相器根据所述低电平信号、所述第二高电平信号以及所述本级的次级栅极驱动信号，输出本级的栅极驱动信号；
其中所述第一高电平信号的电压低于所述第二高电平信号的电压。
2.根据权利要求1所述的GOA电路，其特征在于，所述第一级反相器包括第一PMOS晶体管以及第一NMOS晶体管；
所述第一NMOS晶体管的输入端与所述低电平信号源连接，所述第一NMOS晶体管的输出端与所述第二级反相器连接，所述第一NMOS晶体管的控制端输入所述本级的预备栅极驱动信号；
所述第一PMOS晶体管的输入端与所述第一高电平信号源连接，所述第一PMOS晶体管的输出端与所述第二级反相器连接，所述第一PMOS晶体管的控制端输入所述本级的预备栅极驱动信号。
3.根据权利要求1所述的GOA电路，其特征在于，所述第二级反相器包括第二PMOS晶体管以及第二NMOS晶体管；
所述第二NMOS晶体管的输入端与所述低电平信号源连接，所述第二NMOS晶体管的输出端与所述第三级反相器连接，所述第二NMOS晶体管的控制端输入所述本级的初级栅极驱动信号；
所述第二PMOS晶体管的输入端与所述第一高电平信号源连接，所述第二PMOS晶体管的输出端与所述第三级反相器连接，所述第二PMOS晶体管的控制端输入所述本级的初级栅极驱动信号。
4.根据权利要求1所述的GOA电路，其特征在于，所述第三级反相器包括第三PMOS晶体管、第三NMOS晶体管、第四PMOS晶体管、第五PMOS晶体管、第六PMOS晶体管以及第四NMOS晶体管；
所述第三NMOS晶体管的输入端与所述低电平信号源连接，所述第三NMOS晶体管的输出端与所述第五PMOS晶体管的控制端连接，所述第三NMOS晶体管的控制端输入所述本级的次级栅极驱动信号；
所述第三PMOS晶体管的输入端与所述第四PMOS晶体管的输出端连接，所述第三PMOS晶体管的输出端与所述第五PMOS晶体管的控制端连接，所述第三PMOS晶体管的控制端输入所述本级的次级栅极驱动信号；
所述第四PMOS晶体管的输入端与所述第二高电平信号源连接，所述第四PMOS晶体管的控制端与所述第六PMOS晶体管的输出端连接；
所述第五PMOS晶体管的输入端与所述第二高电平信号源连接，所述第五PMOS晶体管的输出端与所述第六PMOS晶体管的输入端连接并输出所述本级的栅极驱动信号；
所述第六PMOS晶体管的控制端输入所述本级的初级栅极驱动信号；
所述第四NMOS晶体管的输入端与所述低电平信号源连接，所述第四NMOS晶体管的输出端与所述第四PMOS晶体管的控制端连接；所述第四NMOS晶体管的控制端输入所述本级的初级栅极驱动信号。
5.根据权利要求1所述的GOA电路，其特征在于，
当所述本级的栅极驱动信号为高电平时，所述本级的栅极驱动信号为所述第二高电平信号；
当所述本级的栅极驱动信号为低电平时，所述本级的栅极驱动信号为所述低电平信号。
6.根据权利要求1所述的GOA电路，其特征在于，所述级联信号锁存模块包括第五NMOS晶体管、第六NMOS晶体管、第七NMOS晶体管、第八NMOS晶体管、第九NMOS晶体管、第十NMOS晶体管、第七PMOS晶体管、第八PMOS晶体管、第九PMOS晶体管、第十PMOS晶体管、第十一PMOS晶体管、第十二PMOS晶体管以及第十三PMOS晶体管；
所述第五NMOS晶体管的输入端与所述低电平信号源连接，所述第五NMOS晶体管的控制端输入本级的第一时钟信号，所述第五NMOS晶体管的输出端与所述第七PMOS晶体管的输出端连接；
所述第七PMOS晶体管的输入端与所述第一高电平信号源连接，所述第七PMOS晶体管的控制端输入本级的第一时钟信号；
所述第六NMOS晶体管的输入端与所述第七NMOS晶体管的输出端连接，所述第六NMOS晶体管的输出端与所述第八NMOS晶体管的控制端连接；所述第六NMOS晶体管的控制端输入本级的级联信号；
所述第七NMOS晶体管的输入端与所述低电平信号源连接，所述第七NMOS晶体管的控制端输入本级的第一时钟信号；
所述第八PMOS晶体管的输入端与所述第九PMOS晶体管的输出端连接，所述第八PMOS晶体管的输出端与所述第十PMOS晶体管的控制端连接，所述第八PMOS晶体管的控制端输入本级的级联信号；
所述第九PMOS晶体管的输入端与所述第一高电平信号源连接，所述第九PMOS晶体管的控制端与所述第五NMOS晶体管的输出端连接；
所述第八NMOS晶体管的控制端与所述第十PMOS晶体管的控制端连接，所述第八NMOS晶体管的输入端与所述低电平信号源连接，所述第八NMOS晶体管的输出端与所述栅极驱动信号生成模块连接；
所述第十PMOS晶体管的输入端与所述第一高电平信号源连接，所述第十PMOS晶体管的输出端与所述栅极驱动信号生成模块连接；
所述第十一PMOS晶体管的输入端与所述第一高电平信号源连接；所述第十一PMOS晶体管的控制端输入复位信号；所述第十一PMOS晶体管的输出端与所述第十PMOS晶体管的控制端连接；
所述第十二PMOS晶体管的输入端与所述第十三PMOS晶体管的输出端连接，所述第十二PMOS晶体管的输出端与所述第十PMOS晶体管的控制端连接，所述第十二PMOS晶体管的控制端与所述栅极驱动信号生成模块连接；
所述第十三PMOS晶体管的输入端与所述第一高电平信号源连接，所述第十三PMOS晶体管的控制端输入所述本级的第一时钟信号；
所述第九NMOS晶体管的输入端与所述第十NMOS晶体管的输出端连接，所述第九NMOS晶体管的输出端与所述第十PMOS晶体管的控制端连接，所述第九NMOS晶体管的控制端与所述栅极驱动信号生成模块连接；
所述第十NMOS晶体管的输入端与所述低电平信号源连接，所述第十NMOS晶体管的控制端输入所述本级的第一时钟信号的反相信号。
7.根据权利要求1所述的GOA电路，其特征在于，所述栅极驱动信号生成模块包括第十一NMOS管、第十二NMOS管、第十四PMOS管以及第十五PMOS管；
所述第十四PMOS管的输入端与所述第一高电平信号源连接，所述第十四PMOS管的输出端与所述栅极驱动信号输出模块连接；所述第十四PMOS管的控制端与所述级联信号锁存模块连接；
所述第十五PMOS管的输入端与所述第一高电平信号源连接，所述第十五PMOS管的输出端与所述栅极驱动信号输出模块连接；所述第十五PMOS管的控制端输入本级的第二时钟信号；
所述第十一NMOS管的输入端与所述第十二NMOS管的输出端连接，所述第十一NMOS管的输出端与所述栅极驱动信号输出模块连接，所述第十一NMOS管的控制端与所述级联信号锁存模块连接；
所述第十二NMOS管的输入端与所述低电平信号源连接，所述第十二NMOS管的控制端输入本级的第二时钟信号。
8.一种液晶显示面板，其特征在于，包括数据线、扫描线、由设置在所述数据线和所述扫描线之间的像素单元以及GOA电路；
其中所述GOA电路包括：
低电平信号源，用于输出低电平信号；
第一高电平信号源，用于输出第一高电平信号；
第二高电平信号源，用于输出第二高电平信号；
级联信号锁存模块，用于根据所述低电平信号以及所述第一高电平信号，对本级的级联信号进行锁存操作；
栅极驱动信号生成模块，用于根据所述低电平信号以及所述第一高电平信号，使用所述本级的级联信号，生成本级的预备栅极驱动信号；以及
栅极驱动信号输出模块，包括第一级反相器、第二级反相器以及第三级反相器；
其中所述第一级反相器根据所述低电平信号、所述第一高电平信号以及所述本级的预备栅极驱动信号，输出本级的初级栅极驱动信号；所述第二级反相器根据所述低电平信号、所述第一高电平信号以及所述本级的初级栅极驱动信号，输出本级的次级栅极驱动信号；所述第三级反相器根据所述低电平信号、所述第二高电平信号以及所述本级的次级栅极驱动信号，输出本级的栅极驱动信号；
其中所述第一高电平信号的电压低于所述第二高电平信号的电压。
CN201610632453.5A 2016-08-04 2016-08-04 Goa电路及液晶显示面板 Active CN106098001B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201610632453.5A CN106098001B (zh) 2016-08-04 2016-08-04 Goa电路及液晶显示面板
JP2019506142A JP6824386B2 (ja) 2016-08-04 2016-08-26 Ｇｏａ回路及び液晶表示パネル
PCT/CN2016/096873 WO2018023844A1 (zh) 2016-08-04 2016-08-26 Goa电路及液晶显示面板
EP16911439.4A EP3496086B1 (en) 2016-08-04 2016-08-26 Goa circuit and liquid-crystal display panel
KR1020197006439A KR102178653B1 (ko) 2016-08-04 2016-08-26 Goa회로 및 액정 디스플레이 패널
US15/324,057 US10262613B2 (en) 2016-08-04 2016-08-26 Gate driver on array circuit and LCD panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610632453.5A CN106098001B (zh) 2016-08-04 2016-08-04 Goa电路及液晶显示面板

Publications (2)

Publication Number Publication Date
CN106098001A CN106098001A (zh) 2016-11-09
CN106098001B true CN106098001B (zh) 2018-11-02

Family

ID=57453765

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610632453.5A Active CN106098001B (zh) 2016-08-04 2016-08-04 Goa电路及液晶显示面板

Country Status (6)

Country Link
US (1) US10262613B2 (zh)
EP (1) EP3496086B1 (zh)
JP (1) JP6824386B2 (zh)
KR (1) KR102178653B1 (zh)
CN (1) CN106098001B (zh)
WO (1) WO2018023844A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106782423B (zh) 2017-03-29 2019-04-16 武汉华星光电技术有限公司 一种扫描驱动电路及液晶显示器
CN107564459B (zh) * 2017-10-31 2021-01-05 合肥京东方光电科技有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN120148435B (zh) * 2025-05-16 2025-08-08 惠科股份有限公司 Goa驱动电路及显示面板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001265297A (ja) * 2000-01-11 2001-09-28 Toshiba Corp 走査線駆動回路およびその走査線駆動回路を有する平面表示装置ならびにその駆動方法
JP3770061B2 (ja) * 2000-08-09 2006-04-26 セイコーエプソン株式会社 データ線駆動回路、走査線駆動回路、電気光学パネルおよび電子機器
KR101028947B1 (ko) * 2004-05-31 2011-04-12 엘지디스플레이 주식회사 쉬프트 레지스터 회로
JP2007128029A (ja) * 2005-10-04 2007-05-24 Mitsubishi Electric Corp 表示装置
US9214475B2 (en) * 2013-07-09 2015-12-15 Pixtronix, Inc. All N-type transistor inverter circuit
CN104464659B (zh) * 2014-11-03 2017-02-01 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管goa电路
CN104409054B (zh) 2014-11-03 2017-02-15 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管goa电路
CN104700799B (zh) 2015-03-17 2017-09-12 深圳市华星光电技术有限公司 栅极驱动电路及显示装置
CN104795041B (zh) * 2015-05-08 2018-01-23 厦门天马微电子有限公司 一种阵列基板的驱动方法、阵列基板、显示面板和显示装置
CN105096853B (zh) * 2015-07-02 2017-04-19 武汉华星光电技术有限公司 一种扫描驱动电路
CN104992653B (zh) * 2015-07-02 2017-09-26 武汉华星光电技术有限公司 一种扫描驱动电路
CN105070263B (zh) * 2015-09-02 2017-06-27 深圳市华星光电技术有限公司 Cmos goa电路
CN105321492B (zh) * 2015-11-18 2017-06-27 武汉华星光电技术有限公司 栅极驱动基板和使用栅极驱动基板的液晶显示器
CN105810165B (zh) * 2016-05-20 2018-09-28 武汉华星光电技术有限公司 一种cmos goa电路结构及液晶显示面板

Also Published As

Publication number Publication date
EP3496086A4 (en) 2020-02-26
EP3496086A1 (en) 2019-06-12
KR20190031574A (ko) 2019-03-26
CN106098001A (zh) 2016-11-09
JP6824386B2 (ja) 2021-02-03
US10262613B2 (en) 2019-04-16
KR102178653B1 (ko) 2020-11-16
EP3496086B1 (en) 2023-05-10
US20180182338A1 (en) 2018-06-28
JP2019526077A (ja) 2019-09-12
WO2018023844A1 (zh) 2018-02-08

Similar Documents

Publication Publication Date Title
CN102956269B (zh) 移位寄存器
CN105206244B (zh) 一种goa电路及液晶显示器
US9786240B2 (en) Scan driving circuit
CN102592561B (zh) 栅极驱动电路
CN101777386B (zh) 移位寄存器电路
CN102063858A (zh) 移位寄存器电路
US9536623B2 (en) Gate drive circuit and shift register
WO2019134221A1 (zh) Goa电路
WO2018120380A1 (zh) Cmos goa电路
CN105609071A (zh) 移位寄存器及其驱动方法、栅极驱动电路及显示装置
CN101388197A (zh) 具低漏电流控制机制的栅极驱动电路
CN101661798B (zh) 移位寄存器电路与其栅极信号产生方法
CN104766575A (zh) 一种goa电路及液晶显示器
WO2019095435A1 (zh) 一种goa电路
CN104217690A (zh) 栅极驱动电路、阵列基板、显示装置
CN105788557A (zh) Goa 驱动电路
CN101976581A (zh) 移位寄存器电路
JP6555842B2 (ja) Ｇｏａ回路及びその駆動方法、液晶ディスプレイ
CN106098001B (zh) Goa电路及液晶显示面板
WO2019100424A1 (zh) 一种goa电路
TWI411232B (zh) 移位暫存器電路
WO2019075792A1 (zh) 一种goa电路及液晶面板、显示装置
WO2020077897A1 (zh) Goa 驱动电路及显示面板
CN108154856A (zh) 栅极扫描驱动电路
WO2022007056A1 (zh) Goa电路及显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant