[go: up one dir, main page]

CN106067487A - 包括介电质波导的集成扇出封装件 - Google Patents

包括介电质波导的集成扇出封装件 Download PDF

Info

Publication number
CN106067487A
CN106067487A CN201610250235.5A CN201610250235A CN106067487A CN 106067487 A CN106067487 A CN 106067487A CN 201610250235 A CN201610250235 A CN 201610250235A CN 106067487 A CN106067487 A CN 106067487A
Authority
CN
China
Prior art keywords
electrode
layer
dielectric waveguide
dielectric
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610250235.5A
Other languages
English (en)
Inventor
周淳朴
廖文翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/692,794 external-priority patent/US10126512B2/en
Priority claimed from US15/010,816 external-priority patent/US9715131B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106067487A publication Critical patent/CN106067487A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F55/00Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto
    • H10F55/10Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the radiation-sensitive semiconductor devices control the electric light source, e.g. image converters, image amplifiers or image storage devices
    • H10F55/15Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the radiation-sensitive semiconductor devices control the electric light source, e.g. image converters, image amplifiers or image storage devices wherein the radiation-sensitive devices and the electric light source are all semiconductor devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00Manufacture or treatment of devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/40Optical elements or arrangements
    • H10F77/413Optical elements or arrangements directly associated or integrated with the devices, e.g. back reflectors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体结构和方法。半导体结构包括:介电质波导,垂直设置在第一层与第二层之间;驱动器管芯,被配置为在第一输出节点处生成驱动信号;第一传输电极,沿着介电质波导的第一侧放置并且被配置为接收来自第一输出节点的驱动信号;第一接收器电极,沿着介电质波导的第一侧放置;以及接收器管芯,被配置为接收从第一接收电极接收的信号。

Description

包括介电质波导的集成扇出封装件
相关申请的交叉参考
本申请是2014年9月11日提交的、第14/483,247号美国申请的部分继续申请,其全部内容结合于此作为参考。
技术领域
本发明总体涉及半导体领域,更具体地,涉及集成光波导。
背景技术
集成光波导通常用作集成光路中的组件,集成光路集成多种光子功能。集成光波导用于在具有最小衰减的情况下,将光从集成芯片(IC)上的第一点限制和引导至IC上的第二点。一般情况下,集成光波导为位于可见光谱中的光波长上的信号提供功能。
发明内容
根据本发明的一个方面,提供了一种半导体结构,包括:介电质波导,垂直设置在第一层与第二层之间;驱动器管芯,被配置为在第一输出节点处生成驱动信号;第一传输电极,沿着所述介电质波导的第一侧放置并且被配置为接收来自所述第一输出节点的所述驱动信号;第一接收电极,沿着所述介电质波导的第一侧放置;以及接收器管芯,被配置为接收从所述第一接收电极处接收的信号。
优选地,该半导体结构还包括:模制层,围绕位于保护层上的驱动器管芯和接收器管芯;其中,所述第一层设置在所述模制层上。
优选地,该半导体结构还包括:第二传输电极,沿着所述介电质波导的第二侧放置并且电耦合至传输地。
优选地,所述第一传输电极包括设置在所述介电质波导上方的第一金属结构,并且所述第二传输电极包括设置在所述介电质波导上方的第二金属结构;以及其中,所述第一传输电极和所述第二传输电极为镜像图像。
优选地,该半导体结构还包括:第二接收电极,沿着所述介电质波导的第二侧放置并且电耦合至接收地。
优选地,所述第一接收电极包括设置在所述介电质波导上方的第一金属结构,并且所述第二接收电极包括设置在所述介电质波导上方的第二金属结构;以及其中,所述第一接收电极和所述第二接收电极为镜像图像。
优选地,该所述介电质波导包括具有比所述第一层和所述第二层的介电常数大的介电常数的介电材料。
优选地,该所述介电质波导包括聚酰亚胺或聚苯并恶唑。
优选地,该所述介电质波导包括氮化硅或二氧化硅。
优选地,该所述介电质波导包括以下材料的至少一种:ZrO2、Al2O3、HfOx、HfSiOx、ZrTiOx、TiO2和TaOx
优选地,该所述介电质波导包括SrTiO3介电质或ZrO2-Al2O3-ZrO2复合介电结构。
根据本发明的另一方面,提供了一种半导体结构,包括:介电质波导,设置在第一介电材料与第二介电材料之间并且具有基本为矩形的截面;第一金属层,沿着所述介电质波导的第一侧设置;以及第二金属层,沿着所述介电质波导的第二侧设置;其中,所述第二介电材料设置在模制层上,并且所述模制层围绕驱动器管芯和接收器管芯。
优选地,该第一传输电极和第一接收电极设置在所述第一金属层内,所述第一传输电极耦合至所述驱动器管芯,并且所述第一接收电极耦合至所述接收器管芯;以及第二传输电极和第二接收电极设置在所述第二金属层内,所述第二传输电极耦合至传输地,并且所述第二接收电极耦合至接收地。
优选地,该所述介电质波导的宽度在位于所述第一传输电极下的过渡区域中从第一宽度逐渐减小至第二宽度,并且所述第二宽度比所述第一宽度窄。
优选地,该所述介电质波导包括具有比所述第一介电材料和所述第二介电材料的介电常数大的介电常数的介电材料。
优选地,该半导体结构还包括:第一多个传输电极,设置在位于所述介电质波导上面的所述第一金属层内并且耦合至驱动器管芯的多个输出节点;以及第二多个传输电极,设置在位于所述介电质波导下面的所述第二金属层内并且耦合至传输地。
根据本发明的又一方面,提供了一种方法,包括:将驱动器管芯和接收器管芯附着在封装件中;应用模塑料以围绕所述驱动器管芯和所述接收器管芯;在所述驱动器管芯、所述接收器管芯和所述模塑料上方形成第一层;在所述第一层上形成介电波导;以及在所述介电质波导上形成第二层。
优选地,该方法还包括:形成第一传输电极,所述第一传输电极沿着所述介电质波导的第一侧放置;形成第二传输电极,所述第二传输电极沿着所述介电质波导的第二侧放置并且电耦合至传输地;以及其中,所述驱动器管芯包括被配置为将传输信号提供至所述第一传输电极的输出节点。
优选地,该方法还包括:形成第一接收电极,所述第一接收电极沿着所述介电质波导的第一侧放置;形成第二接收电极,所述第二接收电极沿着所述介电质波导的第二侧放置并且电耦合至接收地;以及其中,所述接收器管芯被配置为接收从所述第一接收电极接收的信号。
优选地,该方法还包括:图案化所述第一层以形成第一多个开口;在所述第一多个开口内形成第一金属材料以形成所述第二传输电极和所述第二接收电极;图案化位于所述第一层上的波导层以形成介电质波导开口;在所述介电质波导开口内形成波导介电材料以形成所述介电质波导;图案化位于所述波导层上的第二层以形成第二多个开口;以及在所述第二多个开口内形成第二金属材料以形成所述第一传输电极和所述第一接收电极。
附图说明
当结合附图进行阅读时,根据下面详细的描述可以最佳地理解本发明的各个方面。应该注意,根据工业中的标准实践,各种部件没有被按比例绘制。实际上,为了清楚的讨论,各种部件的尺寸可以被任意增加或减少。
图1A是根据本发明的一些实施例的半导体结构的示意图。
图1B是根据本发明的一些实施例的图1A中示出的半导体结构的三维(3D)视图。
图2是根据本发明的一些其他的实施例的半导体结构的侧视图。
图3是根据本发明的一些实施例的图2中所示的半导体结构的顶视图。
图4是根据本发明的一些实施例的形成包括图1A中所示的半导体件结构的集成扇出(InFO)封装件的方法400的流程图。
图5至图24是根据本发明的一些实施例的在制造工艺的不同阶段中,包括图1A中所示的半导体结构的集成扇出(InFO)封装件的截面图。
具体实施方式
以下公开内容提供了许多不同实施例或实例,用于实现所提供主题的不同特征。以下将描述组件和布置的具体实例以简化本发明。当然,这些仅是实例并且不意欲限制本发明。例如,在以下描述中,在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例,也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。而且,本发明在各个实例中可以重复参考数字和/或字母。这种重复仅是为了简明和清楚,其自身并不表示所论述的各个实施例和/或配置之间的关系。
本说明书中使用的术语通常具有其在本领域中以及在使用每一个术语的具体的内容中的普通含义。本说明书中使用的实例,包括本文所讨论的任何术语的实例,仅是示例性的,并且绝不是限制本发明的或任何示例性术语的范围和意义。同样,本发明不限于本说明书中给出的各个实施例。
尽管本文可以使用术语“第一”、“第二”等以描述各个元件,但是这些元件不应被这些术语限制。这些术语用于将一个元件与另一个元件区别开。例如,在不背离本发明的范围的情况下,可以将第一元件叫做第二元件,并且类似地,可以将第二元件叫做第一元件。如本文所使用的,术语“和/或”包括一个或多个所列的相关联项目的任何以及所有的组合。
此外,为了便于描述,本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语,以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外,空间关系术语旨在包括器件在使用或操作过程中的不同方位。装置可以以其他方式定位(旋转90度或在其他方位),并且在本文中使用的空间关系描述符可以同样地作相应地解释。
在本文中,术语“耦合”也可以被称为“电耦合”,并且术语“连接”可以被称为“电连接”。“耦合”和“连接”也可以用于指示两个或多个元件相互配合或相互作用。
图1A是根据本发明的一些实施例的半导体结构100的示意图。图1B是根据本发明的一些实施例的图1A中示出的半导体结构100的三维(3D)视图。如图1A和图1B示例性地示出,半导体结构100包括被配置为传播信号的介电质波导101、驱动器电路102和接收器电路112。在一些实施例中,通过介电质波导101传播的信号是单端信号。在一些其他的实施例中,通过介电质波导101传播的信号是差分信号。
在一些实施例中,驱动器电路102被配置为接收输入信号SIN,并且在输出节点1021处输出传输信号S1。通过传输线103的方式将传输信号S1提供至传输耦合元件105。在一些实施例中,例如,传输耦合元件105包括设置在介电质波导101的相对侧上的一对金属结构,例如包括微带。为了说明,传输耦合元件105包括位于介电质波导101的相对侧上的传输电极104和106。在一些实施例中,传输电极104和106相对于介电质波导101对称。在一些实施例中,传输电极104和106的形状和/或图案为镜像图像。
对于图1A中的说明,沿着介电质波导101的第一侧(例如,上侧)放置传输电极104。在一些实施例中,传输电极104设置为在金属互连层内沿着介电质波导101的顶面,并且被配置为接收来自驱动器电路102的传输信号S1。
通过传输线103的方式将传输电极104连接至驱动器电路102,其中传输线103为从驱动器电路102至传输电极104的传输信号S1提供宽带宽传输。在一些实施例中,传输电极104包括在传输线103内。
沿着介电质波导101的第二侧(例如,下侧)放置传输电极106。在一些实施例中,传输电极106设置为在另一金属互连层内沿着介电质波导101的底面,并且连接至接地端107a。
介电质波导101被配置为将传输信号S1传输至接收器耦合元件109。介电质波导101设置在层间介电(ILD)材料内,并且介电质波导101包括具有比周围的ILD材料的介电常数(或介电质常数)大的介电常数的介电材料。
在一些实施例中,接收器耦合元件109包括设置在介电质波导101的相对侧上的一对金属结构,包括微带。为了说明,接收器耦合元件109包括位于介电质波导101的相对侧上的接收电极108和110。在一些实施例中,接收电极108和110相对于介电质波导101对称。在一些实施例中,接收电极108和110的形状和/或图案为镜像图像。
沿着介电质波导101的第一侧(例如,上侧)放置接收电极108。在一些实施例中,接收电极108在其中设置传输电极104的金属互连层内接收电极沿着介电质波导101的顶面设置,并且被配置为接收来自介电质波导101的信号S1',该信号等效于传输信号S1。接收电极108通过传输线111的方式连接至接收器电路112。传输线111为从接收电极108至接收器电路112的接收信号S1'提供宽带宽传输。
沿着介电质波导101的第二侧(例如,下侧)放置接收电极110。在一些实施例中,接收电极110在其中设置传输电极106的金属互连层内沿着介电质波导101的底面设置,并且连接至接地端107b。
第一对金属结构以间隔S与第二对金属结构横向分离,从而使得上部电极104和108以及下部电极106和110沿着介电质波导101的长度是非连续的。在一些实施例中,间隔S在几微米至数十毫米的数量级。
在一些实施例中,接收器电路112被配置为接收所接收的信号S1',并且在输出节点1121处输出输出信号SOUT。通过传输线111的方式传输来自接收器耦合元件109的接收信号S1'。
具有较大介电常数的介电质波导101使得引入介电质波导101内的电磁辐射通过全内反射而限制在介电质波导101内,从而使得电磁辐射从驱动电路102导向至接收电路112。在一些实施例中,介电质波导101包括氮化硅(SiN)或碳化硅(SiC)。在一些实施例中,介电质波导101包括室温(如,25℃)液相高K聚合物,例如,包括聚酰亚胺(PI)、聚苯并恶唑(PBO)等。在其他的一些实施例中,介电质波导101包括室温或低温(如,250℃以下)液相SiO2或旋涂玻璃(SOG),其介电常数大于或等于大约4。在其他的一些实施例中,介电质波导101包括液相SiNx或其他高K电介质。在一些其他的实施例中,介电质波导101包括低温(如,180℃)化学汽相沉积(例如,包括大气压CVD(APCVD)、亚大气压CVD(SACVD)、等离子体增强的CVD(PECVD)、金属有机物CVD(MOCVD)等)的SiO2(CVD-SiO2)、SiNx或SiOxNy沉积。在其他的一些实施例中,介电质波导101包括:低温(如,210℃)高K电介质沉积,例如,包括ZrO2-Al2O3-ZrO2(ZAZ);或其他高K电介质沉积,例如,包括ZrO2、Al2O3、HfOx、HfSiOx、ZrTiOx、TiO2、TaOx等。在其他的一些实施例中,介电质波导101包括混合原子层沉积的SrO(ALD-SrO)和化学汽相沉积的RuO2(CVD-RuO2)。例如,在一些其他的实施例中,介电质波导101包括SrTiO3(STO)介电层。
为了说明的目的给出前述材料。介电质波导101的各种材料都在本发明所考虑的范围内。
在一些实施例中,ILD材料包括二氧化硅(SiO2)。在其他实施例中,ILD材料包括低k介电材料,例如,包括掺杂氟的二氧化硅、掺杂碳的二氧化硅、多孔二氧化硅或类似的材料。
图2是根据本发明的一些实施例的半导体结构100的侧视图。在一些实施例中,介电质波导101包括具有沿着方向216递减的宽度w的一个或多个锥形端。或者说,沿着过渡区域的方向218的长度,宽度从第一宽度减小至较窄的第二宽度。例如,介电质波导101包括第一锥形端和第二锥形端,第一锥形端具有随着过渡区域212而减小的宽度,并且第二锥形端具有随着过渡区域214而减小的宽度。
介电质波导101的锥形端被配置为通过减小电极104和/或电极108与介电质波导101之间的辐射的反射来提高效率,其中,通过介电质波导101的锥形端,电磁辐射耦合在电极104和/或电极108与介电质波导101之间。为了说明,锥形过渡区域改变电磁辐射与介电质波导的侧壁相互作用的角度。相应地,因为总内反射是电磁辐射入射在表面上的角度的函数,所以增加了电极104和/或电极108与介电质波导101之间的电磁辐射的耦合。
图3是根据本发明的一些实施例的图2中所示的半导体结构的顶视图。图3示例性地示出的半导体结构100包括被配置为并行传播电磁辐射的集成的介电质波导101a至101c。
在一些实施例中,半导体结构100包括设置在驱动器电路102与接收器电路112之间的介电质波导101a至101c。在一些实施例中,介电质波导101a至101c物理地彼此平行布置。在一些实施例中,介电质波导101a至101c彼此邻接。在一些其他的实施例中,介电质波导101a至101c彼此空间分离。
驱动器电路102包括被配置为分别生成电信号的分离的驱动器元件102a至102c。电信号并行提供至传输电极104a至104c,传输电极将电信号作为电磁辐射耦合至并行传播信号的介电质波导101a至101c内。由于电信号并行传输,所以通过介电质波导101a至101c中的每一个传播更小幅度的信号,从而进一步减小了传输电极104a至104c与介电质波导101a至101c之间的损失。或者说,由驱动器元件102a至102c输出并且由接收器元件112a至112c接收的更小幅度的信号使得传输耦合元件105和接收器耦合元件109具有更少的损失。
如图3示例性地示出,在一些实施例中,电极104a至104c和/或电极108a至108c还具有或可选地具有锥形宽度,以进一步增加传输耦合元件105和/或接收器耦合元件109与介电质波导101之间的耦合效率。在这种实施例中,电极104a至104c和电极108a至108c具有随着过渡区域312和314减小的宽度。在一些实施例中,电极104a至104c和电极108a至108c的锥形宽度的长度不同。或者说,与介电质波导101的锥形宽度相比,电极104a至104c和/或电极108a至108c具有不同尺寸的过渡区域。
图4是根据本发明的一些实施例的形成包括图1A中所示的半导体结构100的集成扇出(InFO)封装件的方法400的流程图。为了更好地理解本发明,参考图1至图3所示的半导体结构100来讨论方法400,但是不限于此。
为了说明,通过方法400和图5至图24一起来描述图1至图3中的半导体结构100的制造工艺。图5至图24是根据本发明的一些实施例的在制造工艺的不同阶段中,包括图1A中所示的半导体结构的集成扇出(InFO)封装件500的截面图。尽管与方法400一起描述图5至图24,但是将理解图5至图24中公开的结构并不限制于方法400。在一些其他的实施例中,集成扇出(InFO)封装件500包括如图2至图3所示的半导体结构。
虽然本文将所公开的方法示出和描述为一系列的步骤或事件,但是应当理解,所示出的这些步骤或事件的顺序不应解释为限制意义。例如,一些步骤可以以不同顺序发生和/或与除了本文所示和/或所述步骤或事件之外的其他步骤或事件同时发生。另外,并不要求所有示出的步骤都用来实施本文所描述的一个或多个方面或实施例。此外,可在一个或多个分离的步骤和/或阶段中执行本文所述步骤的一个或多个。
参考图4的方法400,在操作410中,如图5所示,提供载体601、粘合层602和聚合物基层603。
在一些实施例中,载体601包括玻璃、陶瓷或其他合适的材料以在器件封装件中形成各个部件期间提供结构支撑。在一些实施例中,在载体601上方设置粘合层602(例如,包括胶层、光热转换(LTHC)涂层、紫外(UV)膜等)。通过粘合层602将聚合物基层603涂覆在载体601上。在一些实施例中,聚合物基层603由聚苯并恶唑(PBO)、味之素积层膜(ABF)、聚酰亚胺、苯并环丁烯(BCB)、阻焊(SR)膜、管芯附着膜(DAF)等形成,但是本发明不限于此。
参考图4的方法400,在操作S420中,如图6所示,随后,形成背侧再分布层(RDL)604。在一些实施例中,RDL 604包括形成在一个或多个聚合物层中的导电部件6041,例如,包括导线和/或通孔。在一些实施例中,聚合物层可以使用例如包括旋涂技术、溅射等的任何合适的方法由任何合适的材料(例如,包括PI、PBO、BCB、环氧树脂、硅树脂、丙烯酸酯、纳米填充酚树脂、硅氧烷、含氟聚合物、聚降冰片烯等)形成。
在一些实施例中,导电部件6041形成在聚合物层中。这种导电部件6041的形成包括图案化聚合物层(例如,使用光刻和蚀刻工艺的组合)以及在图案化的聚合物层中形成导电部件6041(例如,沉积晶种层和使用掩模层以限定导电部件6041的形状)。设计导电部件6041以形成功能电路和用于随后附着的管芯的输入/输出部件。
接下来,在操作S430中,如图7所示,在背侧RDL 604和载体601上方形成图案化的光刻胶605。在一些实施例中,例如,光刻胶605被沉积作为背侧RDL 604上方的毯式层。接下来,使用光掩模(未示出)来曝光光刻胶605的各部分。然后,根据使用的是负性还是正性抗蚀剂来去除光刻胶605中曝光或未曝光的部分。所得到的图案化的光刻胶605包括设置在载体601的外围区域处的开口606。在一些实施例中,开口606还暴露背侧RDL 604中的导电部件6041。
接下来,在操作S440中,如图8所示,晶种层607沉积在图案化的光刻胶605上。
接下来,在操作S450中,如图9所示,用导电材料608(例如,包括铜、银、金等)填充开口606,以形成导电通孔。在一些实施例中,在镀敷工艺(例如,包括电化学镀、无电镀等)期间,开口606镀敷有导电材料608。在一些实施例中,导电材料608过填充开口606,并且执行研磨和化学机械抛光(CMP)工艺来去除导电材料608的位于光刻胶605上方的多余的部分。
接下来,在操作S460中,如图11所示,去除光刻胶605。在一些实施例中,使用等离子体灰化或湿剥离工艺来去除光刻胶605。在一些实施例中,在等离子体灰化工艺之后是在硫酸(H2SO4)中的湿浸以清洗封装件500并且去除剩余的光刻胶材料。
因此,在背侧RDL 604上方形成导电通孔609。可选地,在一些实施例中,例如,利用导电栓或包括铜、金或银引线的导电引线来替换导电通孔609。在一些实施例中,导电通孔609通过开口610彼此间隔开,并且邻近的导电通孔609之间的至少一个开口610足够大以在其中设置一个或多个半导体管芯。
接下来,在操作S470中,如图12所示,驱动器管芯611A和接收器管芯611B安装并且附着至封装件500。为了说明,如图所示,器件封装件500包括载体601以及具有导电部件6041的背侧再分布层604。在一些实施例中,例如,还包括其他互连结构,例如包括电连接至背侧RDL 604中的导电部件6041的导电通孔609。在一些实施例中,粘合层用于将驱动器管芯611A和接收器管芯611B固定至背侧RDL 604。
接下来,在操作S480中,如图13所示,在开口610中将驱动器管芯611A和接收器管芯611B安装至背侧RDL 604之后,模塑料612形成在封装件500中。
分配模塑料612以填充驱动器管芯611A与导电通孔609之间的间隙、邻近的导电通孔609之间的间隙以及接收器管芯611B与导电通孔609之间的间隙。在一些实施例中,模塑料612可以包括诸如环氧树脂、模制底部填充物等的任何合适的材料。在一些实施例中,压缩模制、转移模制和液态密封剂模制是用于形成模塑料612的合适的方法,但是本发明不限于此。例如,模塑料612以液态形式分配在驱动器管芯611A、接收器管芯611B与导电通孔609之间。随后,执行固化工艺以凝固模塑料612。在一些实施例中,模塑料612的填充溢出驱动器管芯611A、接收器管芯611B和导电通孔609,从而使得模塑料612覆盖驱动器管芯611A、接收器管芯611B和导电通孔609的顶面。
接下来,在操作S490中,如图14所示,执行研磨和化学机械抛光(CMP)工艺以去除模塑料612的多余部分,并且回研磨模塑料612以减小其总厚度并且因此暴露导电通孔609。
因为所得到的结构包括延伸穿过模塑料612的导电通孔609,所以导电通孔609还称为模制贯通孔、内部贯通孔(TIV)等。在封装件500中,导电通孔609提供至背侧RDL 604的电连接。在一些实施例中,用于暴露导电通孔609的减薄工艺还用于暴露导电柱6111A和导电柱6111B。
接下来,在操作S500中,如图15所示,在模塑料612上形成具有开口的图案化的聚合物层613。
在一些实施例中,聚合物层613包括PI、PBO、BCB、环氧树脂、硅树脂、丙烯酸酯、纳米填充酚树脂、硅氧烷、含氟聚合物、聚降冰片烯等。在一些实施例中,聚合物层613选择性地暴露于被配置为蚀刻聚合物层613以形成开口的蚀刻剂,例如,包括CF4、CHF3、C4F8、HF等。如图示例性地示出,这些开口暴露导电柱6111A和6111B以及导电通孔609。在一些实施例中,这些开口包括一个或多个通孔和上面的金属引线沟槽。通孔从聚合物层613的底面垂直延伸至金属沟槽的底面,金属沟槽延伸至聚合物层613的顶面。
在一些实施例中,如图示例性地示出,开口填充有导电材料。例如,晶种层(未示出)形成在开口中,并且使用电化学镀工艺、无电镀工艺等将导电材料镀敷在开口中。如图示例性地示出,所得到的位于聚合物层613中的通孔电连接至导电柱6111A、导电柱6111B或导电通孔609,并且下部传输电极106和下部接收电极110形成在聚合物层613内。在一些实施例中,图案化聚合物层613以形成开口,并且金属材料形成在开口内以形成下部传输电极106和下部接收电极110。在一些实施例中,传输电极106通过聚合物层613的方式与接收电极110横向分离。下部传输电极106和下部接收电极110分别通过导电通孔609和背侧RDL604电连接至地。在一些实施例中,例如,通过沉积工艺的方式沉积包括铜的导电材料,如上所述,随后进行镀敷工艺和CMP工艺,因此为了简洁而省略详细描述。
接下来,在操作S510中,如图16所示,在聚合物层613上形成波导介电材料614。在一些实施例中,波导介电材料614包括比周围的聚合物层(例如,包括聚合物层613和616(如图21所示))更高的介电常数。在一些实施例中,例如,通过包括PVD、CVD或PECVD的汽相沉积技术的方式将波导介电材料614形成至覆盖聚合物层613的厚度。在一些实施例中,使用研磨和化学机械抛光(CMP)工艺来去除波导介电材料614的多余部分。
在一些实施例中,波导介电材料614包括室温(如,25℃)液相高K聚合物,例如,包括PBO、PI等。在一些其他的实施例中,波导介电材料614包括室温或低温(如,250℃以下)液相SiO2或旋涂玻璃(SOG),其介电常数大于或等于大约4。在一些其他的实施例中,波导介电材料614包括液相SiNx或其他高K电介质。在一些其他的实施例中,波导介电材料614包括低温(如,180℃)化学汽相沉积(例如,包括大气压CVD(APCVD)、亚大气压CVD(SACVD)、等离子体增强的CVD(PECVD)、金属有机物CVD(MOCVD)等)的SiO2(CVD-SiO2)、SiNx或SiOxNy沉积。在一些其他的实施例中,波导介电材料614包括:低温(如,210℃)高K电介质沉积,例如,包括ZrO2-Al2O3-ZrO2(ZAZ);或其他高K电介质沉积,例如,包括ZrO2、Al2O3、HfOx、HfSiOx、ZrTiOx、TiO2、TaOx等。在一些其他的实施例中,波导介电材料614包括混合原子层沉积的SrO(ALD-SrO)和化学汽相沉积的RuO2(CVD-RuO2)。例如,在一些其他的实施例中,波导介电材料614包括SrTiO3(STO)介电层。
为了说明的目的给出前述材料。波导介电材料614的各种材料都在本发明所考虑的范围内。
接下来,在沉积之后,使用光刻和/或蚀刻工艺来图案化波导介电材料614以形成介电质波导101。为了说明,在操作S520中,在波导介电材料614上方形成图案化的光刻胶605b。
接下来,使用光掩模(未示出)来曝光光刻胶605b的各部分。然后,根据使用的是负性还是正性抗蚀剂来去除光刻胶605b中曝光或未曝光的部分。如图17所示,所得到的图案化的光刻胶605b包括设置在传输电极106与接收电极110之间的部分。
接下来,在操作S530中,如图18所示,执行蚀刻工艺以去除波导介电材料614的暴露部分。在一些实施例中,蚀刻工艺包括反应离子蚀刻(RIE),但是本发明不限于此。
接下来,在操作S540中,如图19所示,去除光刻胶605b。在一些实施例中,使用等离子体灰化或湿剥离工艺来去除光刻胶605b。在一些实施例中,在等离子体灰化工艺之后是在硫酸(H2SO4)中的湿浸以清洗封装件500并且去除剩余的光刻胶材料。
接下来,在操作S550中,如图20所示,在聚合物层613上形成具有开口的图案化的聚合物层615。在一些实施例中,聚合物层615包括PI、PBO、BCB、环氧树脂、硅树脂、丙烯酸酯、纳米填充酚树脂、硅氧烷、含氟聚合物、聚降冰片烯等。在一些实施例中,聚合物层615选择性地暴露于被配置为蚀刻聚合物层615以形成开口的蚀刻剂,例如,包括CF4、CHF3、C4F8、HF等。在一些实施例中,开口包括一个或多个通孔和上面的金属引线沟槽。通孔从聚合物层615的底面垂直延伸至金属沟槽的底面,金属沟槽延伸至聚合物层615的顶面。
在一些实施例中,利用导电材料填充开口。为了说明,例如,晶种层(未示出)形成在开口中,并且使用电化学镀工艺、无电镀工艺等将导电材料镀敷在开口中。如图示例性地示出,所得到的位于聚合物层615中的通孔电连接至导电柱6111A、导电柱6111B或导电通孔609。在一些实施例中,例如,通过沉积工艺的方式沉积包括铜的导电材料,如上所述,随后进行镀敷工艺和CMP工艺,因此为了简洁而省略详细描述。
在一些实施例中,如图21所示,在聚合物层615上方形成具有导电部件的一个或多个附加的聚合物层616。在操作S560中,在聚合物层616中形成具有导电部件的RDL。在一些实施例中,RDL包括设置在各个聚合物层之间的导电部件。如图示例性地示出,在聚合物层616内形成上部传输电极104和上部接收电极108。在一些实施例中,图案化聚合物层616以形成开口,并且金属材料形成在开口内以形成上部传输电极104和上部接收电极108。在一些实施例中,传输电极104通过聚合物层616的方式与接收电极108横向分离。
如图示例性地示出,在一些实施例中,驱动器管芯611A和驱动器管芯611B分别通过RDL中的导电部件电连接至上部传输电极104和上部接收电极108。驱动器管芯611A通过导电柱6111A和导电通孔电连接至上部传输电极104。接收器管芯611B通过导电柱6111B和导电通孔电连接至上部接收电极108。在一些实施例中,在组分和形成工艺上,形成在聚合物层中的RDL都与被测RDL 604基本类似,因此为了简洁而省略详细描述。
接下来,在操作S570中,如图22所示,然后形成凸块下金属部(UBM)618以通过聚合物层616中的RDL电连接至下部传输电极106和下部接收电极110,并且在聚合物层616上方形成聚合物层617。如图23所示,然后形成被配置为输入/输出(I/O)焊盘的外部连接件619A和619B,例如,包括位于凸块下金属部(UBM)618上的焊料球。在一些实施例中,连接件619A和619B是设置在UBM 618上的球栅阵列(BGA)球、可控坍塌芯片连接件凸块等,其中UBM 618形成在RDL上方。在一些实施例中,连接件619A和619B用于将封装件500电连接至诸如包括另一器件管芯、中介片、封装衬底、印刷电路板、主机板等的其他封装组件。在一些实施例中,连接件619A耦合至传输地,并且连接件619B耦合至接收地。因此,下部传输电极106通过导电通孔、RDL 604和616以及连接件619A耦合至传输器地。下部接收电极110通过导电通孔、RDL 604和616以及连接件619B耦合至接收地。
接下来,从封装件500去除载体601和粘合层602。图24示出了所得到的结构。在一些实施例中,聚合物基层603留在所得到的封装件中以作为绝缘和保护层。
以上所示包括示例性操作,但是没有必要以所示出的顺序执行该操作。根据本发明的各个实施例的精神和范围,可以视情况添加、替换、重排和/或消除操作。
在一些实施例中,公开了一种半导体结构,半导体结构包括:介电质波导,垂直设置在第一层与第二层之间;驱动器管芯,被配置为在第一输出节点处生成驱动信号;第一传输电极,沿着介电质波导的第一侧放置并且被配置为接收来自第一输出节点的驱动信号;第一接收电极,沿着介电质波导的第一侧放置;以及接收器管芯,被配置为接收从第一接收电极接收的信号。
还公开了一种半导体结构,包括:介电质波导,设置在第一介电材料与第二介电材料之间并且具有基本为矩形的界面;第一金属层,沿着介电质波导的第一侧设置;以及第二金属层,沿着介电质波导的第二侧设置。第二介电材料设置在模制层上,并且模制层围绕驱动器管芯和接收器管芯。
还公开了一种方法,方法包括:将驱动器管芯和接收器管芯附着在封装件中;应用模塑料以围绕驱动器管芯和接收器管芯;在驱动器管芯和接收器管芯以及模塑料上方形成第一层;在第一层上形成介电质波导;以及在介电质波导上形成第二层。
以上论述了若干实施例的部件,使得本领域的技术人员可以更好地理解本发明的各个方面。本领域技术人员应该理解,他们可以很容易地使用本发明作为基础来设计或更改其他用于达到与本文所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域技术人员也应该意识到,这些等效结构并不背离本发明的精神和范围,并且在不背离本发明的精神和范围的情况下,可以进行多种变化、替换以及改变。

Claims (10)

1.一种半导体结构,包括:
介电质波导,垂直设置在第一层与第二层之间;
驱动器管芯,被配置为在第一输出节点处生成驱动信号;
第一传输电极,沿着所述介电质波导的第一侧放置并且被配置为接收来自所述第一输出节点的所述驱动信号;
第一接收电极,沿着所述介电质波导的第一侧放置;以及
接收器管芯,被配置为接收从所述第一接收电极处接收的信号。
2.根据权利要求1所述的半导体结构,还包括:
模制层,围绕位于保护层上的驱动器管芯和接收器管芯;
其中,所述第一层设置在所述模制层上。
3.根据权利要求2所述的半导体结构,还包括:
第二传输电极,沿着所述介电质波导的第二侧放置并且电耦合至传输地。
4.根据权利要求3所述的半导体结构,
其中,所述第一传输电极包括设置在所述介电质波导上方的第一金属结构,并且所述第二传输电极包括设置在所述介电质波导上方的第二金属结构;以及
其中,所述第一传输电极和所述第二传输电极为镜像图像。
5.根据权利要求2所述的半导体结构,还包括:
第二接收电极,沿着所述介电质波导的第二侧放置并且电耦合至接收地。
6.根据权利要求5所述的半导体结构,
其中,所述第一接收电极包括设置在所述介电质波导上方的第一金属结构,并且所述第二接收电极包括设置在所述介电质波导上方的第二金属结构;以及
其中,所述第一接收电极和所述第二接收电极为镜像图像。
7.根据权利要求1所述的半导体结构,其中,所述介电质波导包括具有比所述第一层和所述第二层的介电常数大的介电常数的介电材料。
8.一种半导体结构,包括:
介电质波导,设置在第一介电材料与第二介电材料之间并且具有基本为矩形的截面;
第一金属层,沿着所述介电质波导的第一侧设置;以及
第二金属层,沿着所述介电质波导的第二侧设置;
其中,所述第二介电材料设置在模制层上,并且所述模制层围绕驱动器管芯和接收器管芯。
9.根据权利要求8所述的半导体结构,其中,第一传输电极和第一接收电极设置在所述第一金属层内,所述第一传输电极耦合至所述驱动器管芯,并且所述第一接收电极耦合至所述接收器管芯;以及
第二传输电极和第二接收电极设置在所述第二金属层内,所述第二传输电极耦合至传输地,并且所述第二接收电极耦合至接收地。
10.一种制造半导体结构的方法,包括:
将驱动器管芯和接收器管芯附着在封装件中;
应用模塑料以围绕所述驱动器管芯和所述接收器管芯;
在所述驱动器管芯、所述接收器管芯和所述模塑料上方形成第一层;
在所述第一层上形成介电波导;以及
在所述介电质波导上形成第二层。
CN201610250235.5A 2015-04-22 2016-04-21 包括介电质波导的集成扇出封装件 Pending CN106067487A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US14/692,794 2015-04-22
US14/692,794 US10126512B2 (en) 2014-09-11 2015-04-22 Differential silicon interface for dielectric slab waveguide
US15/010,816 2016-01-29
US15/010,816 US9715131B2 (en) 2014-09-11 2016-01-29 Integrated fan-out package including dielectric waveguide

Publications (1)

Publication Number Publication Date
CN106067487A true CN106067487A (zh) 2016-11-02

Family

ID=57419987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610250235.5A Pending CN106067487A (zh) 2015-04-22 2016-04-21 包括介电质波导的集成扇出封装件

Country Status (1)

Country Link
CN (1) CN106067487A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107026160A (zh) * 2016-01-29 2017-08-08 台湾积体电路制造股份有限公司 整合式芯片
CN111696931A (zh) * 2019-03-15 2020-09-22 台湾积体电路制造股份有限公司 半导体器件及其形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107026160A (zh) * 2016-01-29 2017-08-08 台湾积体电路制造股份有限公司 整合式芯片
CN107026160B (zh) * 2016-01-29 2022-03-15 台湾积体电路制造股份有限公司 整合式芯片、半导体结构、形成整合式介电质波导及形成半导体结构的方法
CN111696931A (zh) * 2019-03-15 2020-09-22 台湾积体电路制造股份有限公司 半导体器件及其形成方法

Similar Documents

Publication Publication Date Title
US10511075B2 (en) Integrated fan-out package including dielectric waveguide
US12469805B2 (en) Semiconductor structure having multiple dielectric waveguide channels and method for forming semiconductor structure
TWI781650B (zh) 光子半導體裝置及製造方法
US10229897B2 (en) Multi-layer semiconductor structure and methods for fabricating multi-layer semiconductor structures
CN105428431B (zh) 电介质平板波导的硅界面
US9941195B2 (en) Vertical metal insulator metal capacitor
US10943873B2 (en) Semiconductor device structure comprising a plurality of metal oxide fibers and method for forming the same
KR20200001557A (ko) 광 반도체 디바이스 및 방법
US20230258886A1 (en) Semiconductor package structure with multiple waveguides
CN104752378B (zh) 半导体器件及其制造方法
CN107644870A (zh) 半导体组件及封装方法
CN106206509B (zh) 电子封装件及其制法与基板结构
CN110024111A (zh) 带有具有用于扇出缩放的柱和过孔连接的高密度互连层的封装衬底
US20230197697A1 (en) Microelectronic assemblies with glass substrates and thin film capacitors
CN116266585A (zh) 具有氮化硅多层的微电子组件
CN116314090A (zh) 包括采用不同焊料材料的互连的微电子组件
CN112086444A (zh) 半导体装置
US12105323B2 (en) Semiconductor package
CN105810669A (zh) 垂直金属绝缘体金属电容器
CN115842005A (zh) 包括焊料和非焊料互连的微电子组件
CN113053827A (zh) 半导体结构及其形成方法
CN112578509A (zh) 半导体器件与系统及其制造方法
TW202403984A (zh) 半導體封裝
CN106067487A (zh) 包括介电质波导的集成扇出封装件
TWI694273B (zh) 半導體結構及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161102