[go: up one dir, main page]

CN106067429A - 半导体装置的制造装置及制造方法 - Google Patents

半导体装置的制造装置及制造方法 Download PDF

Info

Publication number
CN106067429A
CN106067429A CN201610208276.8A CN201610208276A CN106067429A CN 106067429 A CN106067429 A CN 106067429A CN 201610208276 A CN201610208276 A CN 201610208276A CN 106067429 A CN106067429 A CN 106067429A
Authority
CN
China
Prior art keywords
substrate
semiconductor device
tape
manufacturing
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610208276.8A
Other languages
English (en)
Other versions
CN106067429B (zh
Inventor
田中润
志摩真也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN106067429A publication Critical patent/CN106067429A/zh
Application granted granted Critical
Publication of CN106067429B publication Critical patent/CN106067429B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H10P72/0442
    • H10P72/00
    • H10P72/04
    • H10P72/0428
    • H10P72/0434
    • H10P72/0436
    • H10P72/74
    • H10P72/7402
    • H10W72/20
    • H10P72/7416
    • H10P72/7422
    • H10P72/7434
    • H10P72/7444
    • H10W72/012
    • H10W72/01255
    • H10W72/01257
    • H10W72/01935
    • H10W72/01938
    • H10W72/01951
    • H10W72/0198
    • H10W72/252
    • H10W72/9226
    • H10W72/923

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

本发明关于半导体装置的制造装置及制造方法。本实施方式的半导体装置的制造装置具有:平台,保持与具有第一面及与所述第一面相反侧的第二面的半导体晶片的所述第二面附着的带;真空机构,吸附在附着设置在所述第一面的衬底的上方;驱动部,将所述真空机构向远离所述衬底的方向驱动;以及冷却部,能够冷却所述带。另外,本实施方式的半导体装置的制造方法包括:对具有第一面及与所述第一面对向的第二面的半导体晶片,将衬底粘贴在所述第一面的步骤;贯通所述半导体晶片,在所述第二面形成具有凸部的接点的步骤;将带贴附在所述第二面的步骤;以及通过使所述带的弹性模数增加,并拉开所述半导体晶片与所述衬底的距离,而将所述衬底剥离的剥离步骤。

Description

半导体装置的制造装置及制造方法
[相关申请案]
本申请案享有以日本专利申请案2015-86155号(申请日:2015年4月20日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
技术领域
本发明的实施方式涉及一种半导体装置的制造装置及制造方法。
背景技术
半导体晶片被单片化为半导体芯片。
发明内容
本发明的实施方式提供一种使半导体装置的制造容易的半导体装置的制造装置及制造方法。
本实施方式的半导体装置的制造装置具有:平台,保持与具有第一面及与所述第一面相反侧的第二面的半导体晶片的所述第二面附着的带;真空机构,吸附在附着设置在所述第一面的衬底的上方;驱动部,将所述真空机构向远离所述衬底的方向驱动;以及冷却部,能够冷却所述带。另外,本实施方式的半导体装置的制造方法包括:对具有第一面及与所述第一面对向的第二面的半导体晶片,将衬底粘贴在所述第一面的步骤;贯通所述半导体晶片,在所述第二面形成具有凸部的接点的步骤;将带贴附在所述第二面的步骤;以及通过使所述带的弹性模数增加,并拉开所述半导体晶片与所述衬底的距离,而将所述衬底剥离的剥离步骤。
附图说明
图1是说明第一实施方式的半导体装置的制造装置及半导体制造方法的示意性的立体图。
图2是说明第一实施方式的半导体装置的制造装置及半导体制造方法的示意性的剖视图。
图3是说明第一实施方式的半导体装置的制造装置及半导体制造方法的示意性的立体图。
图4是说明第一实施方式的半导体装置的制造装置及半导体制造方法的示意性的剖视图。
图5是将图4的区域S1放大的示意性的剖视图。
图6是说明第一实施方式的半导体装置的制造装置及半导体制造方法的示意性的立体图。
图7是说明第一实施方式的半导体装置的制造装置及半导体制造方法的示意性的剖视图。
图8是说明第一实施方式的半导体装置的制造装置及半导体制造方法的示意性的立体图。
图9是说明第一实施方式的半导体装置的制造装置及半导体制造方法的示意性的剖视图。
图10是将图9的区域S2放大的示意性的剖视图。
图11是说明第一实施方式的半导体装置的制造装置及半导体制造方法的示意性的立体图。
图12是说明第一实施方式的半导体装置的制造装置及半导体制造方法的示意性的剖视图。
图13是说明第一实施方式的半导体装置的制造装置及半导体制造方法的示意性的剖视图。
图14是将图13的区域S3放大的示意性的剖视图。
图15是说明第一实施方式的半导体装置的制造装置及半导体制造方法的示意性的立体图。
图16是说明第一实施方式的半导体装置的制造装置及半导体制造方法的示意性的剖视图。
图17是说明第一实施方式的半导体装置的制造装置及半导体制造方法的示意性的立体图。
图18是说明第一实施方式的半导体装置的制造装置及半导体制造方法的示意性的剖视图。
图19是说明第一实施方式的半导体装置的制造装置及半导体制造方法的示意性的剖视图。
图20是说明第一实施方式的半导体装置的制造装置及半导体制造方法的示意性的剖视图。
图21是说明第一实施方式的半导体装置的制造装置及半导体制造方法的示意性的剖视图。
图22是说明第一实施方式的半导体装置的制造装置及半导体制造方法的示意性的剖视图。
图23是与第一带相接的平台的温度与弹性模数的关系。
图24是说明第二实施方式的半导体装置的制造装置及半导体制造方法的示意性的剖视图。
具体实施方式
以下,参照附图对实施方式进行说明。在以下的说明中,对于大致相同的构成要素标注相同符号。
(第1实施方式)
图1~图22是说明第一实施方式的半导体装置的制造装置及制造方法的图。
如图1及图2所示,在半导体晶片10的第一面10a侧,设置粘接材层30。在粘接材层30上设置衬底20。此外,如下所述,在半导体晶片10与粘接材层30之间配置绝缘层36,但在图1及图2中,省略了关于绝缘层36的图示。
半导体晶片10具有第一面10a及第二面10b。第一面10a为形成有NAND元件、晶体管、配线等(未图示)的元件面。第二面10b为第一面10a的相反侧的面。
粘接材层30通过涂布或贴附在第一面10a侧而形成。粘接材层30具有芳香族烃树脂、热可塑树脂、硅酮树脂、热硬化树脂、或这些的积层膜等。粘接材层30的厚度例如为30~60um左右。衬底20使用半导体衬底或其以外的各种衬底。衬底20的厚度典型来说为600um~800um左右。
如图3及图4所示,半导体晶片10、粘接材层30、及衬底20被上下反转。然后,通过将第二面10b研削,而将半导体晶片10薄膜化。第二面10b'为将第二面10b薄膜化之后的面。薄膜化后的半导体晶片10'的厚度典型来说为30~50um。进而,从第二面10b'贯通至第一面10a形成接点33。
图5是图4的区域S1的放大图,是接点33的放大图。
接点33具有导电层32及焊接凸块31。导电层32贯通半导体晶片10'而设置。导电层32与设置在半导体晶片10'的第一面10a的配线层35等连接,并且与设置在第二面10b'侧的焊接凸块31连接。导电层32包含多个例如铜、镍、钛、氮化钛等导电体,也可为这些膜的积层膜。焊接凸块31与导电层32连接而配置。而且,至少焊接凸块31相对于第二面10b'朝向外侧突出而配置。也就是说,焊接凸块31具有从第二面10b'突出的部分,且从第二面10b'配置为凸形状。因此,接点33从半导体晶片10'的第二面10b'的表面突出而配置为凸形状。
配线层35配置在半导体晶片10'的第一面10a侧。配线层35也可具有多个配线及多个接点。绝缘层36配置在配线层35的周围。电极37与配线层35连接,且配置在第一面10a的外侧。
接点33的形成方法例如如下所述。
接触孔38是利用例如光刻法的掩模图案的形成、及RIE(Reactive Ion Etching,反应离子刻蚀),将半导体晶片10'及绝缘层36蚀刻加工而形成。接触孔38例如到达配线层35而形成。配线层35中至少接触孔38到达的部分例如使用钨、铜或金属硅化物。钨或金属硅化物容易相对于半导体晶片10使RIE的蚀刻的选择比变低。因此,能够精度良好地形成接触孔38。接着,成膜硅氧化物等绝缘膜34。在覆盖配线层35形成绝缘膜34的情况下,将覆盖配线层35的绝缘膜34去除。
然后,利用金属镀敷法或溅镀法形成导电层32。导电层32例如利用光刻与RIE而图案化。接着,在导电层32上形成焊料层。通过将焊料层利用加热回流焊,而形成焊接凸块31。
此外,在图3中,为方便起见省略了接点33,在以后的附图中也只要未特别说明的情况下,为方便起见省略接点33的记载。
如图6及图7所示,在半导体晶片10'形成槽40,而单片化为多个半导体芯片50及缺漏芯片55。此处,半导体芯片50是指作为半导体装置的产品而出货的芯片,缺漏芯片55是指不作为半导体装置的产品而出货的芯片。例如,通过将半导体晶片10'切割加工,而形成槽40。槽40到达粘接材层30而设置。半导体芯片50及缺漏芯片55由于利用粘接材层30贴附,所以不会离散。在以下的说明中,为方便起见将多个半导体芯片50及缺漏芯片55的集合体继续称为半导体晶片10'。此外,未必将半导体晶片10'单片化为半导体芯片50及缺漏芯片55。在该情况下,只要在下述拾取的时间点之前单片化即可。
如图8及图9所示,在半导体晶片10'的周围,配置第一支撑环90。然后,将第一带80使用辊60粘接在半导体晶片10'的第二面10b'、第一支撑环90。
第一带80例如使用聚对苯二甲酸乙二酯、聚烯烃、环氧树脂、聚酰亚胺、丙烯酸树脂、硅酮树脂的膜、或这些的积层膜等。第一带80的厚度典型来说为100um~300um。
图10是图9的区域S2的放大图,是贴附第一带80的中途的接点33附近的放大图。
如上所述,半导体晶片10'具有接点33。如上所述,接点33在第二面10b'上具有凸形状即突出的部分。另外,如果在贴附第一带80时,在第一带80与第二面10b'之间存在多数间隙,那么存在下述粘接材层30的去除时的药液处理中在第一带80与第二面10b的间隙残留药液或溶解在药液中的粘接材层30的可能性。另外,如果在第一带80与第二面10b之间存在间隙,那么存在第一带80与半导体晶片10的粘接力变低,而在下述将衬底20剥离的步骤中半导体晶片10'从第一带80剥离的可能性。因此,较理想的是在第一带80与第二面10b'之间尽量无间隙地密接贴附。
在贴附时,一面对第一带80施加张力一面贴附。而且,为了无间隙地贴附第一带80,较理想的是变形较少。也就是说,较理想的是第一带80的弹性模数较小。
图11及图12是表示在贴附了第一带80之后,上下反转的状态的示意性的图。
如图13及图14所示,将第一带80从半导体晶片10'剥离。图14是图13的区域S3的示意性的放大图。
第一带80及半导体晶片10'等配置在平台91上。平台91例如具有经由配管95而连接在真空泵94的平台槽96。真空泵94经由配管95,从平台槽96抽吸,由此保持平台91上的第一带80等。也就是说,平台91具有保持机构。而且,平台91经由第一带80,而保持半导体晶片10'、粘接材层30。
平台91具有冷却管92,且利用在冷却管92中流通的冷媒而被冷却。由此,第一带80或平台91例如被冷却为-15度至5度或10度的范围。通过被冷却,如下所述,第一带80变得不易变形。具体来说,第一带80的弹性模数成为0.1MPa以上。
冷却管92例如配置在平台91的内部或下方。冷却管92与冷却机构93连接。冷却机构93例如将氟氯碳化物等冷媒压缩,使冷媒液化。然后,例如,通过在冷却管92中使冷媒汽化,而产生潜热,从而平台91被冷却。
此外,所述冷却管92及冷却机构93为一例,能够使用任意的冷却机构。例如,也可不设置冷却管92而利用冷却机构93直接冷却。也可在冷却管92中流通与冷却机构93的内部所使用的冷媒不同的冷媒。冷媒并不限定于氟氯碳化物,也可为任意的冷媒,例如也可为氢氟氯碳化物等。另外,也可为不使用冷媒而使用珀尔贴元件等的冷却方法。
在第一带80被冷却的状态下,如下所述,将第一带80剥离。
在衬底20的上表面,粘接具备吸附机构97的剥离部100。吸附机构97例如包含与真空装置等真空泵连接的槽或孔。剥离部100例如利用包含电动机等的第二驱动部101能够向特定的方向移动。通过剥离部100将衬底20提拉,而将衬底20从粘接材层30剥离。或者,粘接材层30在衬底20与半导体晶片10'之间伸展。换个说法,剥离部100通过扩大衬底20与平台91之间的距离而将衬底20剥离。
进而,在衬底20及粘接材层30的交界插入前端部较细地设置的辅具103。辅具103例如利用包含电动机等的第一驱动部104,能够沿着粘接材层30而移动。
通过插入辅具103,进而,衬底20从粘接材层30剥离。也就是说,辅具103的至少前端部对衬底20施加向上的力。衬底20从粘接材层30逐渐剥离。如果换个别的说法,那么辅具103通过扩大衬底20与平台91之间的距离而将衬底20剥离。此外,辅具103也可将在衬底20与半导体晶片10'之间伸展的粘接材层30切断。
另外,也可在衬底20的背面附着粘接材层30的一部分。进而,第一驱动部104、第二驱动部101也可均具有多个电动机。
图15及图16是表示剥离了第一带80的状态的示意性的图。
如图17及图18所示,利用溶剂等而将粘接材层30剥离。粘接材层30例如利用药液处理等而剥离。如上所述,存在该粘接材层30的去除时的药液在与第二面10b的间隙残留药液或溶解在药液中的粘接材层30的可能性。另外,如果在第一带80与第二面10b存在间隙,那么存在第一带与半导体晶片10的粘接力变低,而在下述的将衬底20剥离的步骤中半导体晶片10从第一带剥离的可能性。因此,较理想的是在第一带80与第二面10b'之间尽量不存在间隙。
如图19所示,第一带80在半导体晶片10'与第一支撑环90之间的区域被切断。被切断的第一带的80的一部分与第一支撑环90被拆除。
如图20所示,将半导体晶片10'等上下反转。在半导体晶片10'的周围配置第二支撑环110。而且,在半导体晶片10'、第二支撑环110的上表面粘接第二带120。
如图21所示,将半导体晶片10'等上下反转。然后,将第一带80剥离。半导体晶片10'隔着第二带120贴附在第二支撑环110。因此,第一带80能够剥离。
如图22所示,从半导体晶片10',将半导体芯片50例如利用具备吸附吸嘴140的拾取机构150拾取,并向对衬底或其他半导体芯片安装的步骤等半导体装置的特定的制造步骤搬送。此外,在半导体晶片10'未被单片化为半导体芯片的情况下,只要在拾取之前,利用研磨、扩张、切割等任意的方法单片化为半导体芯片即可。
(关于本实施方式的效果)
根据本实施方式,在将至少第一带80的至少剥离部位冷却的平台冷却为-15度至5度或10度的范围的状态下,将衬底20剥离。如果尤其为平台被冷却为5度以下的状态,那么更加理想。通过将第一带80冷却,能够容易地将衬底20剥离。
以下,对该理由进行说明。如图14中所说明,衬底20被从剥离部100及辅具103施加向上的力。然后,该向上的力经由与衬底20粘接的粘接材层30及半导体晶片10',也施加至第一带80。
假设,将第一带80容易伸缩的情况作为比较例进行研究。如果第一带80因向上的力而伸展,那么施加至衬底20的向上的力因第一带80伸展而削弱。也就是说,施加至衬底20的力中施加至衬底20与粘接材层30之间的力变小。
相对于此,根据本实施方式,将第一带80冷却至例如10度以下或5度以下。而且,第一带80通过冷却难以伸缩。也就是说,施加至衬底20的力充分施加至衬底20与粘接材层30之间。
尤其,相对于粘接材层30的厚度为30~50um,半导体晶片10'的厚度为30~50um,而第一带80的厚度为100~200um。也就是说,第一带80比粘接材层30的厚度更厚,进而比粘接材层30的厚度与半导体芯片50的厚度的和更厚。因此,在第一带80伸展的情况下,从辅具103施加的力中被削弱的比例变大。也就是说,通过提高所述弹性模数,而抑制伸缩的效果较大。
图23是表示3种第一带80的温度与弹性模数的关系的曲线图。图23的横轴为与第一带80相接的平台的温度,纵轴表示第一带80的弹性模数。如图23所示,只要第一带80为上文所述的材料,则在10度以下弹性模数变大。尤其,在5度以下弹性模数变大。第一带80的弹性模数较大意味着第一带80不易伸展。也就是说,根据本实施方式,能够将衬底20从粘接材层30容易地剥离。此外,第一带80即便不为上文所述的材料,只要为在10度以下弹性模数变大的类似的材料即可。
进而,根据本实施方式,在将第一带80粘接时,由于弹性模数较低,所以与设置在半导体芯片50的接点33中所包含的焊接凸块31的阶差无关,容易使间隙变少地粘接。
如果在第一带80与半导体晶片10'之间存在间隙,那么存在将粘接材层30剥离时的药液进入至间隙的可能性。也就是说,存在第一带80因将粘接材层30剥离的药液而剥离的可能性。根据本实施方式,也能够避免此种不良情况。
(第二实施方式)
第二实施方式与第一实施方式在第一带的弹性模数的上升的方法上不同。也就是说,在第二实施方式中,通过对第一带80照射紫外线(光),而使弹性模数变大。
如图24所示,第一带80被从紫外线照射装置200照射紫外线210。通过照射紫外线210,而第一带80的弹性模数变大。
紫外线照射装置200从第一带80的下方即剥离部100的相反侧照射。紫外线照射装置200例如为卤素灯或水银灯等。
此外,在本实施方式中,以紫外线为例进行了说明,但并不限定于此,只要第一带80的弹性模数变大,也可为可见光或红外光。
对本发明的实施方式进行了说明,但本实施方式是作为示例而提出的,并不意图限定发明的范围。这些新颖的实施方式能够以其他各种方式实施,在不脱离发明的主旨的范围内,能够进行各种省略、替换、变更。本实施方式或其变化包含在发明的范围或主旨中,并且包含在权利要求书所记载的发明与其均等的范围中。
[符号的说明]
10 半导体晶片
10a 第一面
10b 第二面
20 衬底
30 粘接材层
31 焊接凸块
32 导电层
33 接点
34 绝缘膜
35 配线层
36 绝缘层
37 电极
38 接触孔
40 槽
50 半导体芯片
55 芯片
60 辊
80 第一带
90 第一支撑环
91 平台
92 冷却管
93 冷却机构
94 真空泵
95 配管
96 平台槽
97 吸附机构
100 剥离部
101 第二驱动部
103 辅具
104 第一驱动部
110 第二支撑环
120 第二带
140 吸附吸嘴
150 拾取机构
200 紫外线照射装置
210 紫外线

Claims (15)

1.一种半导体装置的制造装置,其特征在于具有:
平台,保持与具有第一面及与所述第一面相反侧的第二面的半导体晶片的所述第二面附着的带;
真空机构,吸附在附着设置在所述第一面的衬底的上方;
驱动部,将所述真空机构向远离所述衬底的方向驱动;以及
冷却部,能够冷却所述带。
2.根据权利要求1所述的半导体装置的制造装置,其特征在于:
所述冷却部能够将所述平台冷却至10度以下为止。
3.根据权利要求1所述的半导体装置的制造装置,其特征在于:
还具有通过在所述衬底与所述半导体晶片之间插入其前端部能够将所述衬底剥离的辅具。
4.一种半导体装置的制造装置,其特征在于具有:
平台,保持与具有第一面及与所述第一面相反侧的第二面的半导体晶片的所述第二面附着的带;
真空机构,吸附在附着设置在所述第一面的衬底的上方;
驱动部,将所述真空机构向远离所述衬底的方向驱动;以及
光照射部,能够对所述带照射光。
5.根据权利要求4所述的半导体装置的制造装置,其特征在于:
所述光照射部照射紫外线。
6.根据权利要求4所述的半导体装置的制造装置,其特征在于:
还具有通过在所述衬底与所述半导体晶片之间插入其前端部能够将所述衬底剥离的辅具。
7.一种半导体装置的制造方法,其特征在于包括:
对具有第一面及与所述第一面对向的第二面的半导体晶片,将衬底粘贴在所述第一面的步骤;
贯通所述半导体晶片,在所述第二面形成具有凸部的接点的步骤;
将带贴附在所述第二面的步骤;以及
通过使所述带的弹性模数增加,并拉开所述半导体晶片与所述衬底的距离,而将所述衬底剥离的剥离步骤。
8.根据权利要求7所述的半导体装置的制造方法,其特征在于:
在粘贴所述衬底的步骤之前,还具备在所述半导体晶片的所述第一面侧形成配线层及覆盖所述配线层而配置的绝缘层的步骤,
所述接点与所述配线层连接。
9.根据权利要求8所述的半导体装置的制造方法,其特征在于:
在粘贴所述衬底的步骤中,在所述半导体晶片与所述衬底之间设置粘着剂层。
10.根据权利要求9所述的半导体装置的制造方法,其特征在于:
所述带的膜厚大于所述半导体晶片的膜厚与所述粘着剂层的膜厚的和。
11.根据权利要求7所述的半导体装置的制造方法,其特征在于:
所述剥离步骤通过使保持所述带的平台冷却而使所述带的弹性模数增加。
12.根据权利要求11所述的半导体装置的制造方法,其特征在于:
通过所述冷却,而所述平台被冷却为-15度至10度的范围。
13.根据权利要求7所述的半导体装置的制造方法,其特征在于:
所述剥离步骤通过对所述带照射紫外线而使所述带的弹性模数增加。
14.根据权利要求7所述的半导体装置的制造方法,其特征在于:
所述剥离步骤使所述带的所述弹性模数增加为0.1MPa以上。
15.根据权利要求7所述的半导体装置的制造方法,其特征在于:
所述剥离步骤使用吸附在所述衬底的上方的真空装置及能够在所述衬底与所述半导体晶片之间插入其前端部的辅具。
CN201610208276.8A 2015-04-20 2016-04-06 半导体装置的制造方法 Active CN106067429B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-086155 2015-04-20
JP2015086155A JP6371735B2 (ja) 2015-04-20 2015-04-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN106067429A true CN106067429A (zh) 2016-11-02
CN106067429B CN106067429B (zh) 2019-04-05

Family

ID=57146880

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610208276.8A Active CN106067429B (zh) 2015-04-20 2016-04-06 半导体装置的制造方法

Country Status (4)

Country Link
US (1) US10475675B2 (zh)
JP (1) JP6371735B2 (zh)
CN (1) CN106067429B (zh)
TW (1) TWI623995B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427644A (zh) * 2017-08-25 2019-03-05 美光科技公司 拾取及放置操作期间的冷流体半导体装置释放以及相关系统及方法
US10384434B2 (en) 2017-08-31 2019-08-20 Industrial Technology Research Institute Separating device and separating method

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7237412B2 (ja) * 2018-05-14 2023-03-13 株式会社ディスコ ウェーハの加工方法
JP7143023B2 (ja) * 2018-08-06 2022-09-28 株式会社ディスコ ウェーハの加工方法
FR3163769A1 (fr) * 2024-06-19 2025-12-26 Commissariat A L' Energie Atomique Et Aux Energies Alternatives Procédé de collage direct de puces

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1283874A (zh) * 1999-07-14 2001-02-14 佳能株式会社 生产薄膜单晶器件的方法、太阳能电池组件和其生产方法
CN101047146A (zh) * 2006-03-30 2007-10-03 株式会社瑞萨科技 半导体器件的制造方法
JP2008306119A (ja) * 2007-06-11 2008-12-18 Lintec Corp 分離装置及び分離方法
CN102646584A (zh) * 2011-02-16 2012-08-22 株式会社东京精密 工件分割装置及工件分割方法
US20140150981A1 (en) * 2012-12-04 2014-06-05 Tokyo Electron Limited Peeling apparatus, peeling system and peeling method
US20150101758A1 (en) * 2013-10-11 2015-04-16 Tokyo Electron Limited Peel-off apparatus, peel-off system, peel-off method and computer storage medium

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5489554A (en) * 1992-07-21 1996-02-06 Hughes Aircraft Company Method of making a 3-dimensional circuit assembly having electrical contacts that extend through the IC layer
JP3438369B2 (ja) * 1995-01-17 2003-08-18 ソニー株式会社 部材の製造方法
JP3580227B2 (ja) * 2000-06-21 2004-10-20 三菱住友シリコン株式会社 複合基板の分離方法及び分離装置
US6982184B2 (en) * 2001-05-02 2006-01-03 Silverbrook Research Pty Ltd Method of fabricating MEMS devices on a silicon wafer
JP2004296839A (ja) * 2003-03-27 2004-10-21 Kansai Paint Co Ltd 半導体チップの製造方法
JP5831232B2 (ja) 2011-02-16 2015-12-09 株式会社東京精密 ワーク分割装置及びワーク分割方法
JP5563530B2 (ja) * 2011-07-01 2014-07-30 東京エレクトロン株式会社 剥離装置、剥離システム、剥離方法、プログラム及びコンピュータ記憶媒体
JP2013058529A (ja) * 2011-09-07 2013-03-28 Elpida Memory Inc 半導体チップのピックアップ方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1283874A (zh) * 1999-07-14 2001-02-14 佳能株式会社 生产薄膜单晶器件的方法、太阳能电池组件和其生产方法
CN101047146A (zh) * 2006-03-30 2007-10-03 株式会社瑞萨科技 半导体器件的制造方法
JP2008306119A (ja) * 2007-06-11 2008-12-18 Lintec Corp 分離装置及び分離方法
CN102646584A (zh) * 2011-02-16 2012-08-22 株式会社东京精密 工件分割装置及工件分割方法
US20140150981A1 (en) * 2012-12-04 2014-06-05 Tokyo Electron Limited Peeling apparatus, peeling system and peeling method
US20150101758A1 (en) * 2013-10-11 2015-04-16 Tokyo Electron Limited Peel-off apparatus, peel-off system, peel-off method and computer storage medium

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427644A (zh) * 2017-08-25 2019-03-05 美光科技公司 拾取及放置操作期间的冷流体半导体装置释放以及相关系统及方法
US10384434B2 (en) 2017-08-31 2019-08-20 Industrial Technology Research Institute Separating device and separating method

Also Published As

Publication number Publication date
TW201709381A (zh) 2017-03-01
JP2016207786A (ja) 2016-12-08
TWI623995B (zh) 2018-05-11
CN106067429B (zh) 2019-04-05
US20160314998A1 (en) 2016-10-27
JP6371735B2 (ja) 2018-08-08
US10475675B2 (en) 2019-11-12

Similar Documents

Publication Publication Date Title
US20230115122A1 (en) Method of bonding thin substrates
CN102163559B (zh) 堆叠装置的制造方法及装置晶片处理方法
KR101043836B1 (ko) 반도체 장치의 제조 방법
US9991150B2 (en) Procedure of processing a workpiece and an apparatus designed for the procedure
US10186447B2 (en) Method for bonding thin semiconductor chips to a substrate
JP6360123B2 (ja) ワークピースの加工手順およびシステム
CN106067429A (zh) 半导体装置的制造装置及制造方法
US20130273691A1 (en) Apparatus and method for thin die-to-wafer bonding
TWI631626B (zh) 移除處理晶圓
US8975160B2 (en) Manufacturing method for semiconductor device
US10276423B2 (en) Method of manufacturing element chip
CN108231646A (zh) 一种半导体器件的制造方法
KR100759687B1 (ko) 기판의 박판화 방법 및 회로소자의 제조방법
TWI819172B (zh) 電子零件封裝的製造方法
TWI744768B (zh) 半導體裝置之製造方法
JP2012169548A (ja) チップ状部品のピックアップ方法
JP2014096422A (ja) 基板支持部材、基板処理装置、基板支持部材の製造方法、及び基板処理方法
US20180264797A1 (en) Method for debonding temporarily adhesive-bonded carrier-workpiece pair by using chemical and mechanical means
TW200532786A (en) Wafer transcription method
US11177153B2 (en) Method of debonding work-carrier pair with thin devices
JP2005243910A (ja) 半導体チップの製造方法
TWM613900U (zh) 半導體加工裝置
CN120858437A (zh) 半导体装置的制造方法及切割带
JP2008227285A (ja) ウエハ及びその搬送システム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170810

Address after: Tokyo, Japan

Applicant after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Applicant before: Toshiba Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Tokyo

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

Address after: Tokyo

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo

Patentee before: Pangea Co.,Ltd.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20220128

Address after: Tokyo

Patentee after: Pangea Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right