CN106057875B - 一种电压调控纯自旋流多路分接器 - Google Patents
一种电压调控纯自旋流多路分接器 Download PDFInfo
- Publication number
- CN106057875B CN106057875B CN201610542883.8A CN201610542883A CN106057875B CN 106057875 B CN106057875 B CN 106057875B CN 201610542883 A CN201610542883 A CN 201610542883A CN 106057875 B CN106057875 B CN 106057875B
- Authority
- CN
- China
- Prior art keywords
- spin
- spin current
- voltage
- gate voltage
- demultiplexer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/385—Devices using spin-polarised carriers
Landscapes
- Hall/Mr Elements (AREA)
Abstract
本发明涉及一种电压调控纯自旋流多路分接器,其特征在于:包括栅电压结构、自旋沟道及基底;其中,栅电压结构包括栅电极和绝缘层材料两个部分;栅电压结构具体为三类电压控制结构:顶栅电压控制、背栅电压控制和双栅电压控制。本发明实现电压调控纯自旋流的分配,有以下优势:通过电压调控,代替传统磁场改变自旋信号中产生的能量损耗,降低器件的功耗;通过调控电压大小,实现不同沟道自旋电阻的大小改变,控制纯自旋流的分配,实现多路分接器的可重构性;作为可重构逻辑电路的基本单元,简化自旋逻辑电路的设计,提高了电路集成度,便于工艺与制作加工;除了纯自旋流逻辑电路,本发明还可用于自旋流调制器等新型自旋逻辑应用领域。
Description
【技术领域】
本发明涉及一种电压调控纯自旋流多路分路器,用于实现自旋逻辑电路中纯自旋流的可重构分配,属于自旋逻辑器件技术领域。
【背景技术】
传统自旋电子学器件通过控制磁性材料的磁化方向实现对信息的存储,以巨磁电阻效应为基础衍生出自旋阀和磁隧道结等集成电子器件,被广泛应用于磁性非易失性存储器、高精度传感器和生物感知检测等领域,带来了巨大的科技和产业革新。尽管传统的自旋电子器件可以使存储数据掉电不挥发,从而克服当前计算系统的静态功耗问题,但是数据在传输和逻辑计算中需要在电状态和磁状态之间的频繁转换,无法解决大数据传输的动态功耗。基于纯自旋流的自旋逻辑器件,利用纯自旋流进行信息的传输与逻辑运算,可有效解决器件动态功耗问题,推动基于低功耗自旋逻辑器件大规模集成电路及计算系统的发展。
纯自旋流的一个基本器件结构是横向自旋阀,它的结构包括自旋注入电极/自旋沟道/自旋检测电极。自旋注入电极主要由包覆层、铁磁层和隧穿层构成:铁磁层用于产生特定的自旋极化方向,常用的铁磁层包括铁(Fe)、钴(Co)、镍(Ni)等铁磁金属及其合金;包覆层用于防止铁磁层的氧化,常用的材料有金(Au)、铂(Pt)等;隧穿层则可以减少铁磁电极直接接触引起的自旋沟道中自旋极化电子的弛豫,提高自旋注入效率,常用的隧穿层包括氧化镁(MgO),氧化铝(Al2O3)等。自旋沟道是自旋传输扩散的通道,目前常用的材料主要分成两类,一类是金属材料(比如铜、银、铝等),一类是半导体材料(硅、碳纳米管、石墨烯等)。自旋沟道材料需要具有弱的自旋轨道相互作用和自旋散射机制,从而具有较长长的自旋弛豫时间和自旋扩散长度,能够长距离自旋传输,实现更广泛的自旋逻辑操作。进一步地,借助自旋转移矩等自旋相互作用机制以及不同极化方向的纯自旋流的叠加,在可以利用纯自旋流实现逻辑运算,制得自旋逻辑器件。通过基于叠加原理的择多逻辑(正交极化方向纯自旋流叠加后,自旋流消失),利用自旋逻辑电路的基本结构单元——多路选择器,可实现可重构自旋与/或逻辑门,完成多个输入端到单个输出端的逻辑选择功能。自旋逻辑电路的另一基本结构单元——多路分接器,即单个输入端到多个输出端结构,用于实现纯自旋流的分配功能。目前自旋逻辑电路设计中,纯自旋流多路分接器设计存在如下不足:
1.只能通过对自旋沟道长度的对称性设计实现纯自旋流的分配,器件功能单一;
2.无法对纯自旋流的分配进行有效调控,为实现复杂自旋逻辑功能,需要冗余且复杂的自旋逻辑电路设计;
3.不具备电路可重构性,无法满足低功耗、高集成度的自旋逻辑电路设计,工艺制作难度及成本大。
【发明内容】
(一)发明目的:
针对上述背景中提到的基于纯自旋流器件存在的功能单一、不可重构性、电路设计难度、功耗、成本、制作工艺等的问题,本发明提出了一种电压调控纯自旋流多路分接器,利用电压对纯自旋流进行调控,它克服了现有设计及技术的不足,用于实现自旋逻辑电路中纯自旋流的可重构分配,简化自旋逻辑电路设计,并提高电路集成度和降低工艺制作成本。
(二)技术方案:
本发明的技术方案是,一种电压调控纯自旋流多路分接器,实现单输入端到多输出端,设计栅极电压加在自旋沟道实现纯自旋流调控。
一种电压调控纯自旋流多路分接器,包括栅电压结构、自旋沟道及基底;其中,栅电压结构包括栅电极和绝缘层材料两个部分;栅电压结构具体分为三类电压控制结构:顶栅电压控制、背栅电压控制和双栅电压控制(同时包含顶栅和背栅电压控制)。
所述栅电极,包括金(Au)、铂(Pt)、铜(Cu)或其他非铁磁金属材料中的一种;
所述绝缘层材料,包括二氧化硅(SiO2)、氧化镁(MgO)、氮化铝(AlN)、氧化钛(TiO2)、三氧化二铝(Al2O3)、氧化铪(HfO2)或其他材料中的一种;
所述自旋沟道材料,包括金属纳米线(铜、银、铝等)、半导体硅、碳纳米管、石墨烯、硅烯、二硫化钼或其他低维材料中的一种。
本发明所述基底包括但不限于硅片、氮化硼、石英片等其他绝缘衬底。
一种基于电压调控纯自旋流多路分接器,可以为单输入-双输出或多输出结构,夹角可变范围为0~360度。
本发明可以通过控制栅极电压改变自旋沟道的电子和自旋传输属性,导致沟道的自旋电阻的变化,从而调节沟道纯自旋电流的大小。进一步,在多路分接器的结构中,利用栅极电压调控改变各个自旋沟道的纯自旋电流大小,可以实现纯自旋流的可重构分配。
(三)优点及功效:
本发明提出了一种电压调控纯自旋流多路分接器,实现电压调控纯自旋流的分配,相比于传统的纯自旋流逻辑器件,有以下优势:
(1)通过电压调控,代替传统磁场改变自旋信号中产生的能量损耗,从而降低器件的功耗;
(2)通过调控电压大小,可以实现不同沟道自旋电阻的大小改变,控制纯自旋流的分配,实现多路分接器的可重构性;
(3)本发明作为可重构逻辑电路的基本单元,简化自旋逻辑电路的设计,提高了电路的集成度,也便于工艺与制作加工。
(4)除了纯自旋流逻辑电路,本发明所述模型还可用于自旋流调制器等新型自旋逻辑应用领域。
【附图说明】
图1-a双栅电压调控纯自旋流多路分接器三维示意图。
图1-b背栅电压调控纯自旋流多路分接器三维示意图。
图1-c顶栅电压调控纯自旋流多路分接器三维示意图。
图1-d其他形状电压调控纯自旋流多路分接器俯视图。
图2-a电压调控改变单个自旋沟道自旋电阻变化示意图(以负相关为例)。
图2-b电压调控改变单个自旋沟道纯自旋电流变化示意图。
图2-c单输入-双输出多路分接器电压调控纯自旋电流分配示意图。
其中,图中参数定义为:
1 顶栅电极
2和5 绝缘层
3 自旋沟道
4 基底
6 背栅电极
7 纯自旋流
8 器件夹角
Rs 自旋电阻
VG 栅极电压
Is 自旋电流
VG,1 第一沟道栅极电压
VG,2 第二沟道栅极电压
Is,1 第一沟道自旋电流
Is,2 第二沟道自旋电流
【具体实施方式】
参照附图,进一步说明本发明一种基于电压调控纯自旋流多路分接器的实质性特点。
在此公开了详细的示例性实施例,其特定的结构细节和功能细节仅是表示描述示例实施例的目的,因此,可以以许多可选择的形式来实施本发明,且本发明不应该被理解为仅仅局限于在此提出的示例实施例,而是应该覆盖落入本发明范围内的所有变化、等价物和可替换物。
图1-a、图1-b、图1-c、图1-d分别为本发明一种基于电压调控纯自旋流多路分接器多种结构示意图,仅以单输入-双输出为例,同理可设计多输出结构,夹角可变范围为0~360度。本发明包括三种电压调控结构图1-a至图1-c,即双栅电压、背栅电压和顶栅电压结构。本发明保护各种实现多输出的分支形状,如图1-d所示叉状结构。
图1-a为电压调控纯自旋流分路器三维示意图(以双栅电压控制为例);
本发明所示器件从下到上由顶栅电极(10-50nm)、绝缘层(1-100nm)、自旋沟道材料、绝缘层(1-100nm)及背栅电极(10-50nm);
所述栅电极,包括金(Au)、铂(Pt)、铜(Cu)或其他非铁磁金属材料中的一种。
所述绝缘层材料,包括二氧化硅(SiO2)、氧化镁(MgO)、氮化铝(AlN)、氧化钛(TiO2)、三氧化二铝(Al2O3)、氧化铪(HfO2)或其他材料中的一种;
所述自旋沟道材料,包括金属纳米线(铜、银、铝等)、半导体硅、碳纳米管、石墨烯、硅烯、二硫化钼或其他低维材料中的一种。
本发明所述衬底包括但不限于硅片、氮化硼、石英片等其他绝缘衬底。
通过采用传统的分子束外延、电子束蒸发、热蒸发、原子层沉积或磁控溅射的方法将器件的各层物质按照从下到上的顺序镀在衬底上,然后进行光刻、刻蚀等微纳加工工艺来制备该器件;栅电极形状可以制成正方形、长方形(长宽比可以是任意值)、圆形或椭圆形(长宽比可以是任意值)。
图2-a至图2-c为电压调控纯自旋流多路分接器工作模式示意图,以改变沟道自旋电阻负相关为例,具体如下:
图2-a和图2-b分别是电压调控改变单个自旋沟道自旋电阻和纯自旋流变化示意图,对于单个自旋沟道,随着调控电压VG增大,自旋电阻Rs减小,从而纯自旋电流Is增大。
图2-c单输入-双输出多路分接器电压调控纯自旋电流分配示意图,通过第一沟道和2的栅极电压控制多路选择分接。
当VG,1=VG,2=0时,第一沟道和第二沟道都处于相同大自旋电阻状态Rs,1=Rs,2,Is,1=Is,2,可实现均分小电流;
当VG,1=V,VG,2=0,即VG,1>VG,2,则Rs,1<Rs,2,Is,1<Is,2,纯自旋流大部分往第一沟道出;
当VG,1=0,VG,2=V,即VG,1<VG,2,则Rs,1>Rs,2,Is,1>Is,2,纯自旋流大部分往第二沟道出;
当VG,1=VG,2=V时,第一沟道和第二沟道都处于相同小自旋电阻状态Rs,1=Rs,2,Is,1=Is,2,可实现均分大电流。
Claims (6)
1.一种电压调控纯自旋流多路分接器,其特征在于:包括栅电压结构、自旋沟道及基底;其中,栅电压结构包括栅电极和绝缘层材料两个部分;栅电压结构具体为三类电压控制结构:顶栅电压控制、背栅电压控制和双栅电压控制;
通过采用传统的分子束外延、电子束蒸发、热蒸发、原子层沉积或磁控溅射的方法将器件的各层物质按照从下到上的顺序镀在衬底上,然后进行光刻、刻蚀的微纳加工工艺来制备器件。
2.根据权利要求1所述的一种电压调控纯自旋流多路分接器,其特征在于:所述多路分接器,可以为单输入-多输出结构,夹角可变范围为0~360度。
3.根据权利要求1或2所述的一种电压调控纯自旋流多路分接器,其特征在于:所述栅电极,包括金、铂、铜中的一种。
4.根据权利要求1或2所述的一种电压调控纯自旋流多路分接器,其特征在于:所述绝缘层材料,包括二氧化硅、氧化镁、氮化铝、氧化钛、三氧化二铝、氧化铪中的一种。
5.根据权利要求1或2所述的一种电压调控纯自旋流多路分接器,其特征在于:所述自旋沟道材料,包括金属纳米线、半导体硅、碳纳米管、石墨烯、硅烯、二硫化钼中的一种。
6.根据权利要求1或2所述的一种电压调控纯自旋流多路分接器,其特征在于:所述基底包括硅片、氮化硼或石英片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610542883.8A CN106057875B (zh) | 2016-07-11 | 2016-07-11 | 一种电压调控纯自旋流多路分接器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610542883.8A CN106057875B (zh) | 2016-07-11 | 2016-07-11 | 一种电压调控纯自旋流多路分接器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106057875A CN106057875A (zh) | 2016-10-26 |
| CN106057875B true CN106057875B (zh) | 2019-12-06 |
Family
ID=57185280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610542883.8A Active CN106057875B (zh) | 2016-07-11 | 2016-07-11 | 一种电压调控纯自旋流多路分接器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106057875B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106876395B (zh) * | 2017-01-22 | 2020-02-14 | 北京航空航天大学 | 一种用阻变材料做隧穿层的自旋电子器件 |
| CN112542510B (zh) * | 2019-09-23 | 2024-07-02 | 国家纳米科学中心 | 基于碳纳米管的自旋场效应晶体管及其制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103296071A (zh) * | 2012-02-29 | 2013-09-11 | 中国科学院微电子研究所 | 石墨烯器件 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014059328A1 (en) * | 2012-10-12 | 2014-04-17 | Northeastern University | Spintronic device |
| US20140339501A1 (en) * | 2013-05-16 | 2014-11-20 | The Government Of The United States Of America, As Represented By The Secretary Of The Navy | Low-Resistivity p-Type GaSb Quantum Wells for Low-Power Electronic Devices |
-
2016
- 2016-07-11 CN CN201610542883.8A patent/CN106057875B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103296071A (zh) * | 2012-02-29 | 2013-09-11 | 中国科学院微电子研究所 | 石墨烯器件 |
Non-Patent Citations (1)
| Title |
|---|
| "Electronic spin transport and spin precession in single graphene layers at room temperature";Nikolaos Tombros et al;《Nature》;20070930;第1-17页,图1-4 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106057875A (zh) | 2016-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Tang et al. | Spin‐orbit torque in Van der Waals‐layered materials and heterostructures | |
| KR102130054B1 (ko) | 자기 터널링 접합 시드, 캡핑 및 스페이서 막 물질들 | |
| US9825218B2 (en) | Transistor that employs collective magnetic effects thereby providing improved energy efficiency | |
| CN1937074A (zh) | 磁性元件和磁性信号处理装置 | |
| Zhang et al. | Graphene-based spintronics | |
| JP6780871B2 (ja) | 磁気トンネルダイオード及び磁気トンネルトランジスタ | |
| Zhang et al. | Experimental demonstration of programmable multi-functional spin logic cell based on spin Hall effect | |
| CN105932153B (zh) | 一种室温下压电调控的磁性反常霍尔晶体管 | |
| CN106057875B (zh) | 一种电压调控纯自旋流多路分接器 | |
| Zhang et al. | Design of multifunctional spin logic gates based on manganese porphyrin molecules connected to graphene electrodes | |
| Cheng et al. | Gate-controllable two-dimensional transition metal dichalcogenides for spintronic memory | |
| US9882118B2 (en) | Spin control mechanism and spin device | |
| JP2010225835A (ja) | スピントランジスタ及び論理回路装置 | |
| US8471598B2 (en) | Magnetic logic device | |
| Shuto et al. | A new spin-functional metal–oxide–semiconductor field-effect transistor based on magnetic tunnel junction technology: pseudo-spin-MOSFET | |
| KR101753342B1 (ko) | 상온 작동 스핀제어전자소자 | |
| Chen et al. | Carbon nanotubes for high-performance logic | |
| CN111863060B (zh) | 缓存器件及制作方法 | |
| US11631757B2 (en) | Graphene spin transistor and graphene Rashba spin logic gate for all-electrical operation at room temperature | |
| CN111276536B (zh) | 一种自旋场效应晶体管 | |
| KR101417956B1 (ko) | 스핀토크를 이용한 측면형 스핀 소자 | |
| US12205623B2 (en) | Cache memory and method of its manufacture | |
| N. Niknezhad et al. | Quantum simulation of spin tunneling field-effect transistor based on antimonene | |
| CN103490007A (zh) | 一种基于石墨烯纳米带的自旋阀及其制备方法 | |
| Zhu et al. | Effect of impurities and effective masses on spin-dependent electrical transport in ferromagnet-normal metal-ferromagnet hybrid junctions |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |