[go: up one dir, main page]

CN106057773A - 扇出互连结构及其形成方法 - Google Patents

扇出互连结构及其形成方法 Download PDF

Info

Publication number
CN106057773A
CN106057773A CN201510812062.7A CN201510812062A CN106057773A CN 106057773 A CN106057773 A CN 106057773A CN 201510812062 A CN201510812062 A CN 201510812062A CN 106057773 A CN106057773 A CN 106057773A
Authority
CN
China
Prior art keywords
layer
titanium
hole
carrier
metal seed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510812062.7A
Other languages
English (en)
Other versions
CN106057773B (zh
Inventor
胡毓祥
刘重希
郭宏瑞
郑明达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106057773A publication Critical patent/CN106057773A/zh
Application granted granted Critical
Publication of CN106057773B publication Critical patent/CN106057773B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H10P72/74
    • H10W20/435
    • H10P14/47
    • H10P72/7402
    • H10P72/7448
    • H10W20/43
    • H10W70/095
    • H10W70/614
    • H10W74/014
    • H10W74/117
    • H10P72/7424
    • H10P72/743
    • H10P72/744
    • H10W70/09
    • H10W70/099
    • H10W72/073
    • H10W72/07307
    • H10W72/241
    • H10W72/874
    • H10W72/9413
    • H10W74/019
    • H10W90/701
    • H10W90/734

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种方法包括在载体上方形成粘合层,在粘合层上方形成牺牲层,在牺牲层上方形成通孔,以及在牺牲层上方放置器件管芯。该方法还包括模制和平坦化器件管芯和通孔,通过去除粘合层使载体脱粘,以及去除牺牲层。本发明的实施例还涉及扇出互连结构及其形成方法。

Description

扇出互连结构及其形成方法
技术领域
本发明的实施例涉及集成电路器件,更具体地,涉及扇出互连结构及其形成方法。
背景技术
现代电路的制造通包括若干步骤。首先在半导体晶圆上制造集成电路,半导体晶圆包含多个重复的半导体芯片,每个半导体芯片均包括集成电路。然后从晶圆锯切半导体芯片并且封装半导体芯片。封装工艺具有两个主要目的:为了保护易碎的半导体芯片以及将内部集成电路连接至外部引脚。
随着对更多功能的需求增加,发展了叠层封装(PoP)技术,其中,接合两个或多个封装件以扩展封装件的集成能力。由于高度的集成,可以得益于组件之间的缩短的连接路径而改进产生的PoP封装件的电性能。通过使用PoP技术,封装件设计变得更灵活和不那么复杂。也减少了上市时间。
发明内容
本发明的实施例提供了一种方法,包括:在载体上方形成粘合层;在所述粘合层上方形成牺牲层;在所述牺牲层上方形成通孔;在所述牺牲层上方放置器件管芯;模制和平坦化所述器件管芯和所述通孔;通过去除所述粘合层使所述载体脱粘;以及去除所述牺牲层。
本发明的另一实施例提供了一种方法,包括:在载体上方形成光热转换(LTHC)层;在所述LTHC层上方形成牺牲层;在所述牺牲层上方形成金属晶种层;在所述金属晶种层上方镀通孔;蚀刻未由所述通孔覆盖的所述金属晶种层的部分;将器件管芯放置在所述牺牲层上方;将所述器件管芯和所述通孔模制在模制材料中,并且平坦化所述器件管芯、所述通孔和所述模制材料,其中,通过所述模制材料暴露所述器件管芯和所述通孔的表面处的导电部件;通过将光投射至所述LTHC层以分解所述LTHC层来使所述载体脱粘;以及去除所述牺牲层。
本发明的又一实施例提供了一种方法,包括:在载体上方形成粘合层;在所述粘合层上方溅射第一钛层;在所述第一钛层上方形成聚合物层并且图案化所述聚合物层,其中通过所述聚合物层暴露所述第一钛层的部分;形成金属晶种层,所述金属晶种层包括位于所述聚合物层上方的第一部分和延伸至所述聚合物层中的开口内以接触所述第一钛层的第二部分,其中,所述金属晶种层包括接触所述第一钛层的第二钛层和位于所述第二钛层上方的铜层;在所述金属晶种层上方镀通孔;蚀刻未由所述通孔覆盖的所述铜层和所述第二钛层的部分;在所述聚合物层上方放置器件管芯;将所述器件管芯和所述通孔模制在模制材料中并且平坦化所述器件管芯和所述通孔;使所述载体脱粘以从所述第一钛层去除所述粘合层和所述载体;以及蚀刻以去除整个所述第一钛层。
附图说明
当结合附图进行阅读时,从以下详细描述可最佳理解本发明的各方面。应该注意,根据工业中的标准实践,各个部件未按比例绘制。实际上,为了清楚的讨论,各个部件的尺寸可以任意地增大或减小。
图1至图12示出了根据一些实施例的在封装件的形成中的中间阶段的截面图;
图13至图23示出了根据可选实施例的在封装件的形成中的中间阶段的截面图;以及
图24示出了根据一些实施例的用于形成封装件的工艺流程图。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然,这些仅仅是实例,而不旨在限制本发明。例如,在以下描述中,在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例,并且也可以包括在第一部件和第二部件之间可以形成额外的部件,从而使得第一部件和第二部件可以不直接接触的实施例。此外,本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的,并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且,为便于描述,在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语,以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外,空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上),而本文使用的空间相对描述符可以同样地作相应的解释。
根据各个示例性实施例,提供了扇出封装件和形成封装件的方法。讨论了实施例的变化。贯穿各个视图和说明性实施例,相同的参考字符用于表示相同的元件。
图1至图23示出了根据一些实施例的在形成封装件中的中间阶段的截面图。图1至图23中示出的步骤也在图24中示出的工艺流程图200中示意性地示出。在随后的讨论中,参照图24中的工艺步骤讨论图1至图23中示出的工艺步骤。
参照图1,提供载体30,并且在载体30上方设置粘合层32。载体30可以是空白玻璃载体、空白陶瓷载体等并且可以具有带有圆顶视图形状的半导体晶圆的形状。载体30有时称为载体晶圆。例如,粘合层32可以由光热转换(LTHC)材料形成,但是可以使用其他类型的粘合剂。根据本发明的一些实施例,粘合层32在光的热量下具有分解的功能,并且因此可以从形成在其上的结构释放载体30。
然后在粘合层32上方形成牺牲层34。相应的步骤示出为图24中示出的工艺流程图中的步骤202。牺牲层34具有保护粘合层32的功能。牺牲层34的材料选择为对在图2至图7中示出的随后的工艺中使用的化学物质具有抗性。此外,牺牲层34足够致密,从而使得在图2至图7中示出的工艺中使用的化学物质不穿过牺牲层34损坏粘合层32。根据本发明的一些实施例,牺牲层34是由诸如六甲基二硅烷(HMDX)的有机材料形成的有机层。在一些示例性实施例中,牺牲层34的形成包括将载体30放置在室中,以及将HMDS气体引入室内。HMDS气体的压力可以是一个大气压,或可以高于或低于一个大气压。载体30的温度可以介于约100℃和约150℃的范围内。HMDS气体的键与下面的粘合层32的表面键连接以形成牺牲层34。例如,粘合层32是LTHC层,HMDS气体与LTHC层的OH官能团形成键以形成粘合层32。产生的LTHC层可以与一个或两个(或稍微更多,诸如少于五个)单层一样薄。形成时间可以介于约2分钟和约5分钟的范围内。因此,LTHC层34的厚度T1可以在从若干埃至约20埃的范围内。
根据本发明的可选实施例,牺牲层34是诸如钛层的金属层。使用钛形成牺牲层34的有利特征是:在随后的工艺步骤中,由于当牺牲层34由钛形成时,牺牲层34可以与随后形成的金属晶种层中的钛层的去除同时去除,所以可以省略蚀刻工艺。在这些实施例中,可以使用诸如溅射的物理汽相沉积(PVD)形成牺牲层34。
根据本发明的又可选实施例,牺牲层34是诸如氧化物层(可以为二氧化硅层)的无机介电层。在这些实施例中,可以使用化学汽相沉积(CVD)、等离子体增强化学汽相沉积(PECVD)或其他适用的方法形成牺牲层34。
参照图2,在牺牲层34上方形成介电层36。相应的步骤示出为图24中示出的工艺流程图中的步骤204。由于在一些实施例中,诸如图13至图23中示出的实施例中,不形成介电层36,所以步骤204示出为虚线。介电层36的底面与牺牲层34的顶面接触。根据本发明的一些实施例,介电层36由聚合物形成,该聚合物可以是诸如聚苯并恶唑(PBO)、聚酰亚胺等的光敏聚合物。在可选实施例中,介电层36有诸如氮化硅的氮化物、诸如氧化硅的氧化物、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)等形成。然后图案化介电层36以在其中形成开口38。因此,通过介电层36中的开口38暴露牺牲层34。
参照图3,例如,通过PVD在牺牲层34上方形成晶种层40。相应的步骤示出为图24中示出的工艺流程图中的步骤206。晶种层40可以是包括铜、铝、钛或它们的多层的金属晶种层。在一些实施例中,晶种层40包括诸如钛层的第一金属层(未示出)和位于钛层上方的铜层(图3中未示出,参照图14)。在这些实施例中,晶种层40具有与牺牲层34接触的一些部分。在可选实施例中,晶种层40包括单个铜层。
图4至图7示出了通孔的形成。相应的步骤示出为图24中示出的工艺流程图中的步骤208。如图4所示,在晶种层40上方施加光刻胶42,并且然后图案化光刻胶42。根据本发明的一些实施例,光刻胶42是干膜,其层压在金属晶种层40上。根据可选实施例,通过旋涂形成光刻胶42。由于图案化(曝光和显影),在光刻胶42中形成开口44,通过开口44暴露晶种层40的一些部分。
如图5所示,通过镀在开口44中形成通孔46,镀可以是电镀或化学镀。在晶种层40的暴露部分上镀通孔46。通孔46是导电的,并且可以是包括铜、铝、钨、镍或它们的合金的金属通孔。通孔46的顶视形状包括但不限于矩形、正方形、圆形等。通孔46的高度由随后放置的器件管芯48(图8)的厚度确定,其中在各个实施例中,通孔46的高度稍微大于或等于器件管芯48的厚度。
在镀通孔46之后,去除光刻胶42,并且图6中示出了产生的结构。因此,暴露由光刻胶42覆盖的晶种层40的部分。接下来,如图7所示,实施蚀刻步骤以去除晶种层40的暴露部分,其中,蚀刻可以是各向异性蚀刻或各项同性蚀刻。相应的步骤示出为图24中示出的工艺流程图中的步骤210。另一方面,与通孔46重叠的晶种层40的部分保留未蚀刻。贯穿说明书,晶种层40的剩余的下面的部分称为通孔46的底部。虽然晶种层40示出为与通孔46的上面部分具有可区分的界面,当晶种层40由与相应的上面的通孔46的材料类似或相同的材料形成时,晶种层40可以与通孔46合并,在它们之间没有可区分界面。例如,晶种层40中的铜层可以与通孔46合并而没有可区分界面。在可选实施例中,在晶种层40和通孔46的上面的镀的部分之间存在可区分界面。例如,晶种层40中的钛层可以与含铜通孔46区分开。由于晶种层40的蚀刻,暴露介电层36。
如图2至图7所示,在可以为LTHC层的粘合层32的存在期间实施了多个工艺。这些工艺包括例如介电层36的图案化、光刻胶42的显影、光刻胶42的去除、晶种层40的蚀刻和这些工艺之后的相应的清洗工艺。如果粘合层32暴露于化学物质,粘合层32可能易于受到这些工艺中使用的化学物质的损坏。如果粘合层32损坏,在如图9和图10所示的脱粘工艺中,难以使封装件62(图9)从载体30脱粘,并且封装件62可能被损坏。有利地,根据本发明的实施例,牺牲层34用于防止化学物质在图2至图7中示出的工艺中到达粘合层32,并且粘合层32受到保护而免受损坏。
图8示出了在牺牲层34上方放置器件管芯48。相应的步骤示出为图24中示出的工艺流程图中的步骤212。器件管芯48可以通过管芯附接膜50粘合至介电层36。虽然图8示出放置单个器件管芯48,但是可以在介电层36上方放置多个器件管芯48,其中,多个放置的器件管芯48可以布置为包括多行和多列的阵列。
也参照图8,在器件管芯48和通孔46上模制模制材料52。相应的步骤示出为图24中示出的工艺流程图中的步骤214。模制材料52作为液体分配并且然后固化。模制材料52填充器件管芯48和通孔46之间的间隙,并且可以与介电层36接触。模制材料52可以包括模塑料、模制底部填充物、环氧化物或树脂。在模制工艺之后,模制材料52的顶面高于金属柱54和通孔46的顶端。
接下来,实施诸如化学机械抛光(CMP)步骤或研磨步骤的平坦化步骤以减薄模制材料52,直到暴露通孔46。相应的步骤也示出为图24中示出的工艺流程图中的步骤214。由于平坦化,因此暴露器件管芯48的金属柱54。金属柱54电连接至器件管芯48内部的集成电路。由于平坦化,通孔46的顶面与金属柱54的顶面基本上齐平(共面),并且与模制材料52的顶面基本上齐平(共面)。
参照图9,在模制材料52、通孔46和金属柱54上方形成介电层56和相应的再分布线(RDL)58的一个或多个层。相应的步骤示出为图24中示出的工艺流程图中的步骤216。RDL 58称为前侧RDL,因为它们位于器件管芯48的前侧上。根据本发明的一些实施例,介电层56由诸如PBO、聚酰亚胺等的聚合物形成。根据本发明的可选实施例,介电层56由诸如氮化硅、氧化硅、氮氧化硅等的无机介电材料形成。
再分布线(RDL)58形成为电连接至金属柱54和通孔46。RDL 58也可以互连金属柱54和通孔46。RDL 58可以包括金属迹线(金属线)和位于金属迹线下面并且连接至金属迹线的通孔。根据本发明的一些实施例,通过镀工艺形成RDL 58,其中,每个RDL 58包括晶种层(未示出)和位于晶种层上方的镀的金属材料。晶种层和镀的金属材料可以由相同材料或不同材料形成。
图9也示出根据一些示例性实施例的电连接件60的形成。电连接件60电连接至RDL 58、金属柱54和/或通孔46。电连接件60的形成可以包括在RDL 58上方放置焊球,以及然后回流焊球。根据可选实施例,电连接件60的形成包括实施镀步骤以在RDL 58上方形成焊料区以及然后回流焊料区。电连接件60也可以包括金属柱、或金属柱和焊帽,其也可以通过镀来形成。贯穿说明书,包括器件管芯48、通孔46、模制材料52、RDL 58和介电层56的组合结构将称为封装件62,封装件62可以是包括多个器件管芯48的复合晶圆。
图9示出两个RDL层58。根据可选实施例,取决于相应的封装件的路由需求,可以存在单层RDL 58或两层以上的RDL 58。根据本发明的又可选实施例,不存在RDL,并且电连接件60直接形成在通孔46和金属柱54上方,在连接件60和下面的通孔46以及金属柱54之间没有RDL。
接下来,封装件62从载体30脱粘,并且然后在管芯锯切步骤中锯开。在一些示例性脱粘工艺中,切割胶带64(图10)附接至封装件62以保护电连接件60,其中,通过切割框架66固定切割胶带64。例如,通过将UV光或激光投射在粘合层32(图9)上实施脱粘。例如,当粘合层32由LTHC形成时,由光或激光生成的热量导致LTHC分解,并且因此载体30从封装件62分离。图10中示出了产生的结构。
图10示出了在载体30脱粘之后的产生的结构。取决于牺牲层34的材料,牺牲层34可以保留或可以由于脱粘工艺而被去除。因此,使用虚线示出了牺牲层34。在牺牲层34由HMDS形成的实施例中,由于HMDS非常薄,牺牲层34可以与分解的粘合层32一起去除(和可以被完全去除),并且不需要额外的工艺来去除牺牲层34。
如果在脱粘之后牺牲层34保留,则实施蚀刻工艺以去除将被完全去除的牺牲层34。相应的步骤也示出为图24中示出的工艺流程图中的步骤218。在牺牲层34由钛或诸如氧化硅的无机介电材料形成的实施例中,牺牲层34可以与晶种层40的剩余部分中的钛层一起被去除。例如,氢氟酸(HF)气体或稀释的HF溶液可以用于蚀刻由钛或氧化硅形成的牺牲层34。此外,也在相同的蚀刻工艺中去除晶种层40中的钛层。暴露金属晶种层40中的铜,并且因此可以在其上形成随后形成的后侧RDL或诸如焊料区的电连接件。图11中示出产生的结构。
在图11中,晶种层40的顶部示出为从通孔46的顶面完全去除,但是金属晶种层40的顶部中的铜层可以实际上保留在通孔46的顶面上。由于牺牲层34的蚀刻中发生的过蚀刻,也可以从通孔46的顶面去除晶种层40的铜层。
图12示出根据一些示例性实施例的后侧RDL和/或电连接件的形成。相应的步骤也示出为图24中示出的工艺流程图中的步骤220。在器件管芯48的后侧上形成介电层70和RDL 72,其中RDL 72电连接至通孔46。根据本发明的一些实施例,存在单个后侧RDL层。如图12所示,根据可选实施例,示出的RDL 72代表一个以上的RDL层,其中形成通孔以互连不同RDL层中的不同金属迹线。介电层70也由诸如PBO、BCB、聚酰亚胺的聚合物或诸如氧化硅、氮化硅、氮氧化硅的无机材料等形成。电连接件74也可以是焊料区、具有焊帽的金属柱等。
在随后的步骤中,将封装件62锯开成多个封装件,每个封装件包括一个器件管芯48和相应的通孔46。然后可以将封装件接合至其他封装组件以形成PoP封装件。
图13至图23示出根据可选实施例的在扇出封装件的形成中的中间阶段的截面图。除非另有声明,这些实施例中的组件的材料和形成方法与相同的组件基本上相同,相同的组件由图1至图12中示出的实施例中的相同的参考字符表示。因此,关于图13至图23中示出的组件的形成工艺和材料的细节可以在图1至图12中示出的实施例的讨论中找到。
参照图13,在载体30上形成粘合层32,随后在粘合层32上方形成牺牲层34。根据一些实施例,牺牲层34可以由HMDS形成。HMDS的形成可以与图1中示出的实施例中基本上相同,并且因此本文中不再重复。因此,牺牲层34可以是根据一些示例性实施例的几个单层厚。
接下来,参照图14,在牺牲层34上方形成金属晶种层40,其中金属晶种层40的整个底面与牺牲层34的顶面接触。根据一些实施例,晶种层40包括金属层40A和位于金属层40A上方的铜层40B。金属层40A和铜层40B包括不同的金属和/或具有不同的组分,其中,金属层40A中可以或可以不包括铜。在一些示例性实施例中,金属层40A由诸如钛的非铜金属形成。因此,金属层40A称为钛层40A,同时金属层40A也可以由其他非铜金属形成。钛层与牺牲层34接触。晶种层40是平坦的,其中在这些实施例中,顶面和底面均是平坦的。
接下来,参照图15,在晶种层40上方形成光刻胶42,并且然后图案化光刻胶42,从而使得通过光刻胶42中的开口44暴露晶种层40的一些部分。图16示出例如通过镀形成通孔46。接下来,去除光刻胶42,并且去除的光刻胶42下面的金属晶种层40的部分暴露。图17中示出了产生的结构。
图17示出晶种层40中的铜层40B的去除,其中,使用虚线示出去除的铜层40B。与通孔46重叠的铜层40B的部分与上面的通孔46合并,并且因此未单独地示出。如图18所示,在去除铜层40B之后,晶种层40中的钛层40A暴露,并且可以留下未蚀刻直到之后的步骤。
在图15至图18中示出的步骤中,牺牲层34防止这些工艺步骤中使用的化学物质到达粘合层32。虽然牺牲层34可以薄,但是它对化学物质具有抗性。此外,牺牲层34是致密层,并且因此化学物质不能够穿过牺牲层34到达粘合层32。
图19示出器件管芯48的放置以及模制材料52中的通孔46和器件管芯48的模制。然后实施平坦化以暴露金属柱54和通孔46,其中,金属柱54、通孔46和模制材料52的顶面彼此齐平。如图20所示,在随后的步骤中,形成包括介电层56、RDL 58和电连接件60的封装件62的部分。
然后使封装件62从载体30脱粘。在一些示例性脱粘工艺中,将切割胶带64(图21)附接至封装件62以保护电连接件60,其中,切割胶带64由切割框架66固定。例如,通过将UV光或激光投射在粘合层32(图20)上实施脱粘。例如,当粘合层32由LTHC形成时,由光或激光生成的热量导致LTHC分解,并且因此载体30从封装件62分离。由于牺牲层34非常薄,所以牺牲层34也由于脱粘而从封装件62去除。图10中示出了产生的结构,其中,如图20所示的牺牲层34不再示出。
如图21所示,金属晶种层中的层40A留在器件管芯48、通孔46和模制材料52上方。此外,晶种层40A的顶面和底面可以是平坦的。接下来,实施蚀刻步骤,从而使得去除层40A,并且图22中示出了产生的结构。在一些示例性实施例中,以干蚀刻步骤蚀刻层40A,其中,可以使用HF气体。结果,通孔46、管芯附接膜50和模制材料52暴露。
如图23所示,在随后的工艺步骤中,形成介电层70、RDL 72和电连接件74。封装件62可以锯开成多个封装件,封装件可以接合至其他封装组件以形成PoP封装件。
本发明的实施例具有一些有利特征。通过使用牺牲层保护诸如LTHC的粘合层,粘合层在封装工艺中不被损坏,并且因此在载体的脱粘期间可以适当地起作用。因此,在脱粘工艺中,形成在牺牲层上的封装件不被损坏。
根据本发明的一些实施例,一种方法包括在载体上方形成粘合层,在粘合层上方形成牺牲层,在牺牲层上方形成通孔,以及在牺牲层上方放置器件管芯。该方法还包括模制和平坦化器件管芯和通孔,通过去除粘合层使载体脱粘,以及去除牺牲层。
在上述方法中,其中,形成所述牺牲层包括形成六甲基二硅烷(HMDS)层。
在上述方法中,其中,形成所述牺牲层包括形成六甲基二硅烷(HMDS)层,通过与使所述载体脱粘相同的步骤实施去除所述牺牲层。
在上述方法中,其中,形成所述牺牲层包括形成金属层或无机介电层。
在上述方法中,其中,形成所述牺牲层包括形成金属层或无机介电层,去除所述牺牲层包括:在使所述载体脱粘之后,蚀刻整个所述牺牲层。
在上述方法中,其中,形成所述牺牲层包括形成金属层或无机介电层,形成所述牺牲层包括形成钛层。
在上述方法中,其中,形成所述牺牲层包括形成金属层或无机介电层,形成所述牺牲层包括形成氧化物层。
在上述方法中,还包括:在形成所述通孔之前,在所述牺牲层上方形成介电层并且图案化所述介电层,其中通过所述介电层中的开口暴露所述牺牲层的部分;以及在所述牺牲层上方形成金属晶种层和从所述金属晶种层开始镀所述通孔,其中,所述金属晶种层延伸至所述介电层中的所述开口内。
在上述方法中,形成所述通孔包括:在所述牺牲层上方形成金属晶种层;和从所述金属晶种层开始镀所述通孔,其中,整个所述金属晶种层形成为平坦层。
根据本发明的可选实施例,一种方法包括在载体上方形成LTHC层,在LTHC层上方形成牺牲层,在牺牲层上方形成金属晶种层,在金属晶种层上方镀通孔,以及蚀刻未由通孔覆盖的金属晶种层的部分。将器件管芯放置在牺牲层上方。然后将器件管芯和通孔模制在模制材料中,并且平坦化,其中,通过模制材料暴露器件管芯和通孔的表面处的导电部件。然后通过将光投射至LTHC层以分解LTHC层来使载体脱粘。然后去除牺牲层。
在上述方法中,其中,在从开始形成所述金属晶种层开始并且终止于开始模制的时间段期间,整个所述LTHC层由所述牺牲层覆盖。
在上述方法中,其中,形成所述牺牲层包括形成六甲基二硅烷(HMDS)层,其中所述HMDS层的厚度小于约20埃。
在上述方法中,其中,形成所述牺牲层包括形成六甲基二硅烷(HMDS)层,其中所述HMDS层的厚度小于约20埃,通过与使所述载体脱粘相同的工艺实施去除所述牺牲层。
在上述方法中,其中,形成所述牺牲层包括形成金属层或无机介电层,并且去除所述牺牲层包括:在所述脱粘之后,蚀刻以去除整个所述牺牲层。
在上述方法中,其中,形成所述牺牲层包括形成钛层。
在上述方法中,还包括:在形成所述金属晶种层之前,在所述牺牲层上方形成聚合物层并且图案化所述聚合物层,其中通过所述聚合物层中的开口暴露所述牺牲层的部分,其中,所述金属晶种层延伸至所述开口内。
在上述方法中,其中,整个所述金属晶种层形成为平坦层,其中没有额外的层将所述金属晶种层与所述牺牲层分隔开。
根据本发明的又可选实施例,一种方法包括在载体上方形成粘合层,在粘合层上方溅射第一钛层,以及在第一钛层上方形成聚合物层并且图案化聚合物层,其中通过聚合物层暴露第一钛层的部分。该方法还包括形成金属晶种层,金属晶种层包括位于聚合物层上方的第一部分和延伸至聚合物层中的开口内以接触第一钛层的第二部分。金属晶种层包括接触第一钛层的第二钛层和位于第二钛层上方的铜层。在金属晶种层上方镀通孔。然后蚀刻未由通孔覆盖的铜层和第二钛层的一些部分。在聚合物层上方放置器件管芯。该方法还包括将器件管芯和通孔模制在模制材料中以及平坦化器件管芯和通孔,使载体脱粘以从第一钛层去除粘合层和载体,以及蚀刻以去除整个第一钛层。
在上述方法中,还包括:形成电连接至所述通孔和所述器件管芯的再分布线。
在上述方法中,其中,在用于蚀刻以去除整个所述第一钛层的相同的蚀刻工艺中,蚀刻所述第二钛层的部分。
上面概述了若干实施例的特征,使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解,他们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到,这种等同构造并不背离本发明的精神和范围,并且在不背离本发明的精神和范围的情况下,本文中他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种方法,包括:
在载体上方形成粘合层;
在所述粘合层上方形成牺牲层;
在所述牺牲层上方形成通孔;
在所述牺牲层上方放置器件管芯;
模制和平坦化所述器件管芯和所述通孔;
通过去除所述粘合层使所述载体脱粘;以及
去除所述牺牲层。
2.根据权利要求1所述的方法,其中,形成所述牺牲层包括形成六甲基二硅烷(HMDS)层。
3.根据权利要求2所述的方法,其中,通过与使所述载体脱粘相同的步骤实施去除所述牺牲层。
4.根据权利要求1所述的方法,其中,形成所述牺牲层包括形成金属层或无机介电层。
5.根据权利要求4所述的方法,其中,去除所述牺牲层包括:在使所述载体脱粘之后,蚀刻整个所述牺牲层。
6.根据权利要求4所述的方法,其中,形成所述牺牲层包括形成钛层。
7.根据权利要求4所述的方法,其中,形成所述牺牲层包括形成氧化物层。
8.根据权利要求1所述的方法,还包括:
在形成所述通孔之前,在所述牺牲层上方形成介电层并且图案化所述介电层,其中通过所述介电层中的开口暴露所述牺牲层的部分;以及
在所述牺牲层上方形成金属晶种层和从所述金属晶种层开始镀所述通孔,其中,所述金属晶种层延伸至所述介电层中的所述开口内。
9.一种方法,包括:
在载体上方形成光热转换(LTHC)层;
在所述LTHC层上方形成牺牲层;
在所述牺牲层上方形成金属晶种层;
在所述金属晶种层上方镀通孔;
蚀刻未由所述通孔覆盖的所述金属晶种层的部分;
将器件管芯放置在所述牺牲层上方;
将所述器件管芯和所述通孔模制在模制材料中,并且平坦化所述器件管芯、所述通孔和所述模制材料,其中,通过所述模制材料暴露所述器件管芯和所述通孔的表面处的导电部件;
通过将光投射至所述LTHC层以分解所述LTHC层来使所述载体脱粘;以及
去除所述牺牲层。
10.一种方法,包括:
在载体上方形成粘合层;
在所述粘合层上方溅射第一钛层;
在所述第一钛层上方形成聚合物层并且图案化所述聚合物层,其中通过所述聚合物层暴露所述第一钛层的部分;
形成金属晶种层,所述金属晶种层包括位于所述聚合物层上方的第一部分和延伸至所述聚合物层中的开口内以接触所述第一钛层的第二部分,其中,所述金属晶种层包括接触所述第一钛层的第二钛层和位于所述第二钛层上方的铜层;
在所述金属晶种层上方镀通孔;
蚀刻未由所述通孔覆盖的所述铜层和所述第二钛层的部分;
在所述聚合物层上方放置器件管芯;
将所述器件管芯和所述通孔模制在模制材料中并且平坦化所述器件管芯和所述通孔;
使所述载体脱粘以从所述第一钛层去除所述粘合层和所述载体;以及
蚀刻以去除整个所述第一钛层。
CN201510812062.7A 2015-04-17 2015-11-20 封装件及其形成方法 Active CN106057773B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/690,015 US9659805B2 (en) 2015-04-17 2015-04-17 Fan-out interconnect structure and methods forming the same
US14/690,015 2015-04-17

Publications (2)

Publication Number Publication Date
CN106057773A true CN106057773A (zh) 2016-10-26
CN106057773B CN106057773B (zh) 2018-11-06

Family

ID=57129923

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510812062.7A Active CN106057773B (zh) 2015-04-17 2015-11-20 封装件及其形成方法

Country Status (3)

Country Link
US (5) US9659805B2 (zh)
KR (1) KR101817839B1 (zh)
CN (1) CN106057773B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107611006A (zh) * 2017-08-23 2018-01-19 长江存储科技有限责任公司 一种芯片后端金属制程工艺
CN108630676A (zh) * 2017-03-15 2018-10-09 台湾积体电路制造股份有限公司 半导体封装件及其形成方法
CN108656662A (zh) * 2017-03-27 2018-10-16 信越化学工业株式会社 层合体和制备方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048222B2 (en) * 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9449947B2 (en) 2014-07-01 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package for thermal dissipation
US10177115B2 (en) 2014-09-05 2019-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming
US10504827B2 (en) 2016-06-03 2019-12-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US11056436B2 (en) * 2016-06-07 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out structure with rugged interconnect
US10083949B2 (en) * 2016-07-29 2018-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Using metal-containing layer to reduce carrier shock in package formation
JP6662337B2 (ja) * 2017-03-27 2020-03-11 信越化学工業株式会社 半導体装置及びその製造方法、並びに積層体
US10269589B2 (en) * 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a release film as isolation film in package
US10510679B2 (en) * 2017-06-30 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with shield for electromagnetic interference
US10186492B1 (en) * 2017-07-18 2019-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
US10636757B2 (en) * 2017-08-29 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit component package and method of fabricating the same
DE102018111389A1 (de) * 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung und Herstellungsverfahren
EP3547360A1 (de) * 2018-03-29 2019-10-02 Siemens Aktiengesellschaft Halbleiterbaugruppe und verfahren zur herstellung der halbleiterbaugruppe
KR102602153B1 (ko) 2018-11-22 2023-11-15 (주)이녹스첨단소재 Rdl 형성 공정용 양면 접착 테이프, 이를 포함하는 적층체 및 이를 이용한 팬-아웃 패키지 제작 공정
US11600590B2 (en) * 2019-03-22 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package
WO2021013097A1 (en) * 2019-07-25 2021-01-28 Nantong Tongfu Microelectronics Co., Ltd. Packaging structure and formation method thereof
US20210202472A1 (en) * 2019-12-27 2021-07-01 Intel Corporation Integrated circuit structures including backside vias
KR102746859B1 (ko) 2020-01-23 2024-12-27 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US11315862B2 (en) * 2020-01-31 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
US11894357B2 (en) * 2020-09-10 2024-02-06 Sj Semiconductor (Jiangyin) Corporation System-level packaging structure and method for LED chip
KR102684707B1 (ko) * 2020-12-09 2024-07-15 주식회사 네패스 반도체 패키지
US11538759B2 (en) 2021-01-26 2022-12-27 Deca Technologies Usa, Inc. Fully molded bridge interposer and method of making the same
CN113130420B (zh) * 2021-03-19 2024-10-18 南通越亚半导体有限公司 一种嵌埋封装结构及其制造方法
KR102456653B1 (ko) * 2021-04-19 2022-10-19 알에프에이치아이씨 주식회사 Ⅲ-ⅴ족 화합물 반도체 패키징 방법, 및 이를 이용하여 제조된 ⅲ-ⅴ족 화합물 반도체 패키지
CN113161319B (zh) * 2021-04-23 2022-03-22 长鑫存储技术有限公司 半导体结构及其制作方法
CN113517255B (zh) * 2021-04-23 2023-09-22 长鑫存储技术有限公司 半导体结构及其制作方法
CN113161323B (zh) * 2021-04-23 2022-03-22 长鑫存储技术有限公司 半导体结构及其制作方法
US12438087B2 (en) * 2021-09-24 2025-10-07 Intel Corporation High throughput additive manufacturing for integrated circuit components containing traces with feature size and grain boundaries
US12431430B2 (en) 2021-09-24 2025-09-30 Intel Corporation Technologies for high throughput additive manufacturing for integrated circuit components
KR102837155B1 (ko) * 2022-03-11 2025-07-21 동우 화인켐 주식회사 금속필름 적층체와 이를 이용한 유리기판 적층체 및 그 제조 방법
US12500197B2 (en) 2022-12-23 2025-12-16 Deca Technologies Usa, Inc. Encapsulant-defined land grid array (LGA) package and method for making the same
US12424450B2 (en) 2023-11-22 2025-09-23 Deca Technologies Usa, Inc. Embedded component interposer or substrate comprising displacement compensation traces (DCTs) and method of making the same
US12500198B2 (en) 2024-03-01 2025-12-16 Deca Technologies Usa, Inc. Quad flat no-lead (QFN) package with tie bars and direct contact interconnect build-up structure and method for making the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996896A (zh) * 2009-08-21 2011-03-30 新科金朋有限公司 半导体器件及其制造方法
CN102324418A (zh) * 2011-08-09 2012-01-18 日月光半导体制造股份有限公司 半导体元件封装结构与其制造方法
CN103872012A (zh) * 2012-12-13 2014-06-18 台湾积体电路制造股份有限公司 天线装置和方法
CN104282649A (zh) * 2013-07-03 2015-01-14 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN104332456A (zh) * 2014-09-04 2015-02-04 华进半导体封装先导技术研发中心有限公司 晶圆级扇出型堆叠封装结构及其制造工艺

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225191B1 (en) * 1996-04-12 2001-05-01 Lucent Technologies Inc. Process for the manufacture of optical integrated circuits
JP2005072205A (ja) * 2003-08-22 2005-03-17 Seiko Epson Corp 熱処理方法、配線パターンの形成方法、電気光学装置の製造方法、電気光学装置及び電子機器
US7425464B2 (en) * 2006-03-10 2008-09-16 Freescale Semiconductor, Inc. Semiconductor device packaging
US7682972B2 (en) * 2006-06-01 2010-03-23 Amitec-Advanced Multilayer Interconnect Technoloiges Ltd. Advanced multilayer coreless support structures and method for their fabrication
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
US20110006297A1 (en) * 2007-12-12 2011-01-13 Idemitsu Kosan Co., Ltd. Patterned crystalline semiconductor thin film, method for producing thin film transistor and field effect transistor
US8393077B2 (en) * 2009-09-15 2013-03-12 Hewlett-Packard Development Company, L.P. Fabrication of passive electronic components
US8242013B2 (en) 2010-03-30 2012-08-14 Alpha & Omega Semiconductor Inc. Virtually substrate-less composite power semiconductor device and method
WO2011125277A1 (ja) 2010-04-07 2011-10-13 株式会社島津製作所 放射線検出器およびそれを製造する方法
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US8912033B2 (en) * 2010-10-08 2014-12-16 Tsmc Solid State Lighting Ltd. Dicing-free LED fabrication
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US8865525B2 (en) * 2010-11-22 2014-10-21 Bridge Semiconductor Corporation Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby
JP2012222141A (ja) * 2011-04-08 2012-11-12 Elpida Memory Inc 半導体チップ
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
JP5972537B2 (ja) * 2011-07-27 2016-08-17 ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. 半導体装置及びその製造方法
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8653626B2 (en) * 2012-07-18 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures including a capacitor and methods of forming the same
US8981432B2 (en) * 2012-08-10 2015-03-17 Avogy, Inc. Method and system for gallium nitride electronic devices using engineered substrates
US9508674B2 (en) 2012-11-14 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage control of semiconductor die package
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9035461B2 (en) * 2013-01-30 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
TWI547077B (zh) 2013-04-29 2016-08-21 立錡科技股份有限公司 與電子變壓器相容之切換式電源供應器及其控制方法
US10075681B2 (en) 2013-08-14 2018-09-11 Digital Ally, Inc. Dual lens camera unit
US9184104B1 (en) * 2014-05-28 2015-11-10 Stats Chippac, Ltd. Semiconductor device and method of forming adhesive layer over insulating layer for bonding carrier to mixed surfaces of semiconductor die and encapsulant
US20160023242A1 (en) * 2014-07-28 2016-01-28 Osram Sylvania Inc. Method of making wavelength converters for solid state lighting applications
US9543170B2 (en) 2014-08-22 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996896A (zh) * 2009-08-21 2011-03-30 新科金朋有限公司 半导体器件及其制造方法
CN102324418A (zh) * 2011-08-09 2012-01-18 日月光半导体制造股份有限公司 半导体元件封装结构与其制造方法
CN103872012A (zh) * 2012-12-13 2014-06-18 台湾积体电路制造股份有限公司 天线装置和方法
CN104282649A (zh) * 2013-07-03 2015-01-14 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN104332456A (zh) * 2014-09-04 2015-02-04 华进半导体封装先导技术研发中心有限公司 晶圆级扇出型堆叠封装结构及其制造工艺

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108630676A (zh) * 2017-03-15 2018-10-09 台湾积体电路制造股份有限公司 半导体封装件及其形成方法
US10529698B2 (en) 2017-03-15 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming same
CN108630676B (zh) * 2017-03-15 2020-07-17 台湾积体电路制造股份有限公司 半导体封装件及其形成方法
US11189603B2 (en) 2017-03-15 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming same
CN108656662A (zh) * 2017-03-27 2018-10-16 信越化学工业株式会社 层合体和制备方法
CN107611006A (zh) * 2017-08-23 2018-01-19 长江存储科技有限责任公司 一种芯片后端金属制程工艺

Also Published As

Publication number Publication date
US11355378B2 (en) 2022-06-07
US10586724B2 (en) 2020-03-10
US12033883B2 (en) 2024-07-09
US20240321621A1 (en) 2024-09-26
KR101817839B1 (ko) 2018-02-21
US9659805B2 (en) 2017-05-23
US20170263489A1 (en) 2017-09-14
KR20160123959A (ko) 2016-10-26
US20220301919A1 (en) 2022-09-22
US20160307788A1 (en) 2016-10-20
CN106057773B (zh) 2018-11-06
US20200211887A1 (en) 2020-07-02

Similar Documents

Publication Publication Date Title
US20240321621A1 (en) Fan-out interconnect structure and methods forming the same
US9461018B1 (en) Fan-out PoP structure with inconsecutive polymer layer
CN110957229B (zh) 半导体器件和形成半导体器件的方法
KR102256262B1 (ko) 집적 회로 패키지 및 방법
CN109427597B (zh) 半导体封装件中的导电通孔及其形成方法
CN110660753B (zh) 半导体封装件和方法
KR101890535B1 (ko) 반도체 장치 및 제조 방법
US9935080B2 (en) Three-layer Package-on-Package structure and method forming same
US10665572B2 (en) Semiconductor package and manufacturing method thereof
KR102459551B1 (ko) Cowos 구조물 및 이의 형성 방법
CN107301957A (zh) 以裸片接合到形成的重布线的三维集成电路形成方法
CN107393865A (zh) 半导体器件
KR20190055692A (ko) 반도체 패키지들 내의 금속화 패턴들 및 그 형성 방법들
TWI616958B (zh) 具有空腔之聚合物系半導體結構
CN106356340A (zh) 半导体器件及其制造方法
CN106469661A (zh) 封装结构及其形成方法
CN108269767A (zh) 衬底晶片上芯片结构的形成方法
CN109786274B (zh) 半导体器件及其制造方法
CN112542449B (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant