[go: up one dir, main page]

CN106030815A - 制造纳米线器件的内部间隔体的集成方法 - Google Patents

制造纳米线器件的内部间隔体的集成方法 Download PDF

Info

Publication number
CN106030815A
CN106030815A CN201480076297.8A CN201480076297A CN106030815A CN 106030815 A CN106030815 A CN 106030815A CN 201480076297 A CN201480076297 A CN 201480076297A CN 106030815 A CN106030815 A CN 106030815A
Authority
CN
China
Prior art keywords
nanowire
methods
light
channel region
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480076297.8A
Other languages
English (en)
Other versions
CN106030815B (zh
Inventor
S·金
D·A·西蒙
K·J·库恩
C·W·沃德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN106030815A publication Critical patent/CN106030815A/zh
Application granted granted Critical
Publication of CN106030815B publication Critical patent/CN106030815B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/018—Spacers formed inside holes at the prospective gate locations, e.g. holes left by removing dummy gates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H10W10/021—
    • H10W10/20—

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)

Abstract

公开了具有多个内部间隔体的纳米线器件和用于形成所述内部间隔体的方法。在实施例中，半导体器件包括：设置在衬底上方的纳米线叠置体，纳米线叠置体具有多个垂直叠置的纳米线；栅极结构，其环绕多个纳米线中的每个纳米线，限定了器件的沟道区，栅极结构具有栅极侧壁；在沟道区的相对侧上的源极/漏极区对；以及内部间隔体，其在栅极侧壁的位于两个相邻的纳米线之间的部分上，位于纳米线叠置体内部。在实施例中，通过将光可限定间隔体材料沉积在相邻于沟道区蚀刻的凹坑中来形成内部间隔体。光可限定材料通过更改凹坑外部的材料的蚀刻特性并选择性地去除凹坑外部的更改的光可限定材料来保留在凹坑中。

Description

制造纳米线器件的内部间隔体的集成方法
背景技术
因为集成设备制造商继续缩小晶体管器件的特征尺寸以实现更大的电路密度和更高的性能，存在对管理晶体管驱动电流同时减小下一代器件中的短沟道效应、寄生电容和关断状态泄漏的需要。诸如基于鳍状物和纳米线的器件等非平面晶体管实现对短沟道效应的改进的控制。例如，在基于纳米线的晶体管中，栅极叠置体环绕纳米线的整个周界，实现了在沟道区中的较完全的耗尽，并减小了由于较陡的亚阈值电流摆幅(SS)和较小的漏极引发势垒降低(DIBL)而引起的短沟道效应。在纳米线器件中使用的环绕型栅极结构和源极/漏极接触部还实现了对有源区中的泄漏和电容的更大的管理，即使在驱动电流增大时。
附图说明
图1A示出根据本发明的实施例的具有多个内部间隔体的纳米线器件的等距视图。
图1B示出根据本发明的实施例的具有多个内部间隔体的纳米线器件的二维横截面视图。
图1C示出根据本发明的实施例的具有多个内部间隔体的纳米线器件的二维横截面视图。
图1D示出根据本发明的实施例的具有多个内部间隔体和同质源极和漏极部分的纳米线器件的二维横截面视图。
图2A-2H示出根据本发明的实施例的用于形成具有内部间隔体的纳米线器件的方法的二维横截面视图。
图3A-3G示出根据本发明的实施例的用于形成纳米线器件内部间隔体的方法的二维横截面视图。
图4示出根据本发明的一个实施例的计算设备。
具体实施方式
描述了制造纳米线晶体管的内部间隔体的方法。关于具体细节描述了本发明的实施例，以便提供对本发明的实施例的彻底理解。本领域中的普通技术人员将认识到，可以在没有这些具体细节的情况下实践本发明的实施例。在其它实例中，没有具体描述公知的半导体工艺和设备，以免不必要地使本发明的实施例难以理解。此外，在附图中所示的各种实施例是例证性表示且不一定按比例绘制。
本发明的实施例描述用于通过将间隔体材料沉积在相邻于沟道区形成的凹坑中来形成纳米线晶体管的内部间隔体的方法，其中通过从源极/漏极区蚀刻来形成凹坑。在实施例中，预备结构最初设置在衬底上。预备结构包括纳米线叠置体、限定纳米线叠置体内的沟道区的栅极结构、布置在沟道区的相对侧上的一对源极/漏极区、和在栅极结构的相对侧上的一对外部栅极侧壁间隔体。在源极/漏极区内，纳米线叠置体包括纳米线材料和牺牲材料的交替层。然后从源极/漏极区去除纳米线之间的牺牲材料，产生暴露沟道区的侧表面的凹坑。接着，光可限定间隔体材料旋涂在暴露的表面之上以填充凹坑以及纳米线之间的空间。在下文中，凹坑之外的光可限定间隔体材料然后可以被转换以通过暴露于电磁辐射或粒子束来改变它的可溶性。然后可以选择性地去除所转换的间隔体材料，使得未转换的间隔体材料保留在凹坑内。最后，位于凹坑区内的间隔体材料被固化以作为内部间隔体结构而保留。
此外，本发明的实施例描述用于通过将间隔体材料沉积在相邻于沟道区形成的凹坑中来形成内部间隔体的方法，其中通过从沟道区蚀刻来形成凹坑。在实施例中，预备结构最初设置在衬底上。预备结构包括交替的纳米线和牺牲材料层的纳米线叠置体、在纳米线叠置体内限定沟道区的牺牲栅极结构、位于牺牲栅极结构的相对侧上的一对外部栅极侧壁间隔体、和位于沟道区的相对侧上的一对源极/漏极区。然后去除牺牲材料以暴露沟道区中的纳米线叠置体。接着，从相邻的纳米线之间去除牺牲材料，以暴露在沟道区内的每个纳米线的整个周界。从沟道区和源极/漏极区的一部分蚀刻掉牺牲材料，使得凹坑被创建在源极/漏极区的一部分中。在下文中，光可限定间隔体材料被旋涂在由打开的沟道区所暴露的表面上，使得它填充沟道区和在源极/漏极区的一部分中形成的凹坑。在沟道区内和凹坑之外的光可限定间隔体材料然后可以被转换以通过暴露于电磁辐射或粒子束来改变它的可溶性。接着，所转换的间隔体材料被选择性地去除，使得未转换的间隔体材料保留在凹坑内。最后，位于凹坑区内的间隔体材料被固化以作为内部间隔体结构而保留。
功能栅极结构可以形成在沟道区内，环绕沟道区内的每个纳米线的部分并接触内部间隔体。此外，源极/漏极接触部可以形成在源极/漏极区中。内部间隔体提高栅极结构与源极/漏极区的隔离，减小了重叠电容。
图1A-1C示出根据本发明的实施例的被配置有内部栅极侧壁间隔体的纳米线晶体管。在图1B和1C中示出的纳米线晶体管100的部件被省略或由图1A中的虚线表示，以便清楚地示出内部间隔体102的放置。现在参考图1A，示出了根据本发明的实施例的具有内部栅极侧壁间隔体102的纳米线晶体管100的一部分的等距视图。内部间隔体102设置在器件100的源极/漏极区112内，与沟道区108相邻，在相邻的纳米线106之间，并进一步由外部侧壁间隔体110限定。在实施例中，另一对内部间隔体102设置在器件100的源极/漏极区112内，与沟道区108相邻，在最下面的纳米线106与衬底104之间，并进一步由外部侧壁间隔体110限定。
在由图1B中的实施例所示的横截面视图中示出，纳米线晶体管100以设置在垂直纳米线叠置体101中的衬底104上方的多个纳米线106为特征。沿着图1A中的纳米线器件100的线A-A’截取图1B的横截面。纳米线叠置体101具有内部区和外部区。在实施例中，内部区包含纳米线106和在纳米线106之间的材料和/或体积。在实施例中，内部区还包含在最下面的纳米线与衬底104之间的材料和/或体积。在实施例中，外部区包含未被包含在内部区内的所有材料和/或体积。
衬底104可以由适合于半导体器件制造的材料组成。在一个实施例中，使用体半导体衬底形成结构。衬底104可以包括但不限于硅、锗、硅-锗或III-V化合物半导体材料。在另一实施例中，衬底104是绝缘体上硅(SOI)衬底。SOI衬底包括下部体衬底、设置在下部体衬底上的中间绝缘体层、和顶部单晶层。中间绝缘体层可以包括二氧化硅、氮化硅或氮氧化硅。顶部单晶层可以是任何适当的半导体材料，例如上面为体衬底所列出的那些。
在实施例中，纳米线106由半导体材料形成。在一个这样的实施例中，纳米线106是单晶的并具有晶格常数。纳米线106可以是诸如但不限于硅、锗、SiGe、GaAs、InSb、GaP、GaSb、InAlAs、InGaAs、GaSbP、GaAsSb和InP的材料。在具体实施例中，纳米线106是硅。在另一具体实施例中，纳米线106是锗。在实施例中，纳米线106包括受应力材料，特别是器件100的沟道区108内的纳米线106的沟道部分。在实施例中，纳米线106具有在器件100的源极/漏极区112中的源极/漏极部分。
如图1C所示，根据本发明的实施例，器件100的沟道区108由环绕每个纳米线106的周界的栅极结构限定。沿着图1A中的纳米线器件100的线B-B’截取图1C的横截面。在图1C中，根据本发明的实施例，栅极结构包括与纳米线106的沟道部分的整个周界接触的栅极电介质层114、以及环绕栅极电介质层114的栅极电极116。在实施例中，栅极电介质层114由高k电介质材料组成。例如，在一个实施例中，栅极电介质层114由例如但不限于氧化铪、氮氧化铪、硅酸铪、氧化镧、氧化锆、硅酸锆、氧化钽、钛酸钡锶、钛酸钡、钛酸锶、氧化钇、氧化铝、氧化铅钪钽、铌酸铅锌或其组合的材料组成。在实施例中，栅极电介质层114是从10到厚。
在实施例中，栅极电极116由诸如但不限于金属氮化物、金属碳化物、金属硅化物、金属铝化物、铪、锆、钛、钽、铝、钌、钯、钴或镍等金属层组成。在具体实施例中，栅极电极由在功函数设定层上方形成的导电非功函数设定填充材料组成。在实施例中，栅极电极116包括p型功函数金属或金属化合物。在另一实施例中，栅极电极116包括n型功函数金属或金属化合物。
根据实施例，一对源极/漏极区112设置在沟道区108的相对侧上。在实施例中，一对外部栅极侧壁间隔体110形成在纳米线叠置体外部的栅极结构侧壁的部分上，在源极/漏极区112中的每一个内有一个外部栅极侧壁间隔体。外部侧壁间隔体110的厚度和材料可以被选择成抵消纳米线106的源极/漏极部分的掺杂，以使沟道区108与源极/漏极区112的在纳米线叠置体外部的部分之间的重叠电容最小化，以减小器件泄漏并减小在栅极电极与源极/漏极接触部之间的短路的风险。侧壁间隔体110可以由诸如但不限于二氧化硅、氮氧化硅或氮化硅等绝缘电介质材料组成。外部侧壁间隔体110可以是20到厚。
根据本发明的实施例，内部侧壁间隔体102与栅极结构相邻，位于源极/漏极区112内并且在相邻纳米线106之间。简要参考图1B，在实施例中，内部侧壁间隔体102由相邻纳米线106的两个相对的表面109和外部侧壁间隔体110的两个相对的表面103限定。返回参考图1C，根据实施例，内部侧壁间隔体102进一步由沟道区108限定，如由栅极结构的表面限定。在实施例中，内部侧壁间隔体102与外部侧壁间隔体110的表面107对齐。在实施例中，内部侧壁间隔体102是交联光可限定电介质材料。此外，内部侧壁间隔体可以具有与外部侧壁间隔体110相同或不同的厚度，例如从20到
在实施例中，内部侧壁间隔体102防止短路和泄漏，并减小在栅极结构与器件100的源极/漏极区112内的纳米线叠置体的内部区中的导电或半导电材料113之间的重叠电容。例如，在材料113是环绕纳米线106的源极/漏极部分的金属源极/漏极接触部的场合，内部间隔体减小了在栅极电极116与金属源极/漏极接触部113在纳米线叠置体内部的部分之间的电容。材料113与可以是半导体材料。内部侧壁间隔体102可以由交联光可限定电介质材料形成。
在图1D中描绘的实施例中，源极/漏极区112包括同质源极和漏极部分115。在具体实施例中，同质源极/漏极部分115与每个纳米线106的沟道部分电接触。在实施例中，同质源极和漏极部分115可以是掺杂或非掺杂半导体材料。在另一具体实施例中，同质源极/漏极部分115是金属物质。在实施例中，纳米线106的一部分保留在源极/漏极区112中，例如在内部间隔体102之间，如图1D所示。在另一实施例中，纳米线106的所有源极/漏极部分被去除，使得纳米线106只在沟道区108内。
在又一示例性实施例中，在纳米线叠置体中的最下面的纳米线106搁置在从衬底104延伸的半导体鳍状物的顶表面上，形成了三栅极器件。在这样的实施例中，栅极结构不环绕最下面的纳米线106的整个周界。在最下面的纳米线之下和纳米线叠置体内部没有栅极部分的实施例中，在最下面的纳米线之下不需要内部间隔体来隔离栅极叠置体与器件的源极/漏极区中的材料。
图2A-2H是示出根据本发明的实施例的用于通过打开器件的源极/漏极区来形成配置有内部间隔体的纳米线晶体管的方法的横截面视图。每个图示出部分形成的纳米线晶体管200的两个可选的横截面视图：一个在左边，是穿过器件的源极/漏极区所截取的，一个在右边，是平行于纳米线206所截取的。在右侧视图中由点线示出左侧视图中的源极/漏极横截面的位置。
在图2A-1中，提供具有设置在衬底204上的纳米线叠置体201和两个栅极结构222的结构，每个栅极结构限定纳米线叠置体201内的沟道区208。器件200的源极/漏极区212设置在每个沟道区208的相对侧上。外部栅极间隔体210直接设置成与源极/漏极区212内的栅极结构222相邻。
纳米线叠置体201包括纳米线206和牺牲材料220。纳米线206和牺牲材料220内的体积在纳米线叠置体201内部，而在纳米线206和牺牲材料220之外的体积在纳米线叠置体201外部。在实施例中，牺牲材料220和纳米线206都是单晶半导体材料。牺牲材料220可以是能够相对于纳米线206被选择性蚀刻的任何单晶半导体材料。纳米线206和牺牲材料220均可以是半导体材料，例如但不限于硅、锗、SiGe、GaAs、InSb、GaP、GaSb、InAlAs、InGaAs、GaSbP、GaAsSb和InP。在具体实施例中，纳米线206是硅而牺牲材料220是SiGe。在另一具体实施例中，纳米线206是锗而牺牲材料220是SiGe。在实施例中，将牺牲材料220形成到足以在纳米线206中创建期望量的应变的厚度。
纳米线叠置体201可以通过本领域中公知的适当的沉积和蚀刻技术来形成。例如在实施例中，在纳米线叠置体201内的纳米线206和牺牲材料220以交替布置的方式一个外延沉积在另一个上。沉积产生了纳米线206和牺牲材料220的交替层的垂直叠置体。在下文中，纳米线206和牺牲材料220的交替层可以被蚀刻以用任何适当的掩模和等离子体蚀刻工艺形成鳍状物型结构(纳米线叠置体201)。
栅极结构222可以是功能的或牺牲的。在图2A-1中示出的示例性实施例中，栅极结构222是牺牲的，环绕纳米线叠置体201。栅极结构222可以是任何适当的材料，例如多晶硅。在另一实施例中，栅极结构是功能的，且每个栅极结构包括栅极电介质层和环绕纳米线206的沟道部分的栅极电极。上面讨论了功能栅极材料。
根据本发明的实施例，外部栅极侧壁间隔体210直接形成为与栅极结构222相邻并在纳米线叠置体201外部。可以使用本领域中已知的形成间隔体的常规方法来形成外部侧壁间隔体210。外部侧壁间隔体210可以是任何适当的电介质材料，例如但不限于氧化硅、氮化硅、氮氧化硅和其组合。在实施例中，用可吸收光的不透明电介质材料形成外部侧壁间隔体210以防止光穿过外部侧壁间隔体210。应认识到，实施例不限于吸收仅可见光，而是任何形式的电磁辐射，例如但不限于紫外光(包括深紫外光(DUV))，或任何形式的粒子束，例如但不限于离子束和电子束。一些适当的不透明电介质材料包括氮化物和碳化物，如氮化硅或碳化硅。在一些实施例中，外部侧壁间隔体210是从20到厚。
在图2A-2中描绘的替代的实施例中，反射或不透明掩模213形成在外部间隔体210和栅极结构222之上以防止光进入外部间隔体210。在这种情况下，可以用任何适当的电介质材料(不透明或透明的，例如二氧化硅)形成外部间隔体210。可以由可吸收或反射光的任何适当的材料形成反射或不透明掩模213以防止光进入外部栅极间隔体210。在实施例中，掩模213由氮化钛形成。在实施例中，掩模213和外部间隔体210都由不透明材料形成以防止光穿过外部间隔体210。在实施例中，掩模213由反射材料形成，而外部间隔体210由不透明电介质材料形成。可以通过在本领域中公知的任何适当的方法形成掩模213。例如，可以通过任何常规沉积和蚀刻技术形成掩模213。在另一示例中，可以通过选择性生长技术形成掩模213，在该技术中，相对于横向生长，垂直生长是优选的生长。
在图2B中，根据本发明的实施例，从纳米线206之间去除器件200的源极/漏极区212内的牺牲材料220。在实施例中，牺牲材料220被去除直到沟道区208的边缘，创建了多个凹坑体积211。在实施例中，凹坑体积211由两个相邻纳米线206的表面、纳米线叠置体201的内部和外部区的界面和沟道区208的边缘限定。在实施例中，外部侧壁间隔体210在纳米线叠置体的内部和外部区的界面处环绕纳米线叠置体201，与凹坑体积211接触。
可以使用对纳米线206有选择性的任何已知的蚀刻剂来去除牺牲材料220。在实施例中，通过被定时以便对外部侧壁间隔体210进行底切的定时湿法蚀刻工艺来去除牺牲材料220。在实施例中，对于在纳米线材料之上的牺牲材料，蚀刻剂的选择性要求大于50:1。在实施例中，选择性大于100:1。在纳米线206是硅而牺牲材料220是硅锗的实施例中，使用例如但不限于含水羧酸/硝酸/HF溶液和含水柠檬酸/硝酸/HF溶液等湿法蚀刻剂来选择性地去除牺牲材料220。在纳米线206是锗而牺牲材料220是硅锗的实施例中，使用例如但不限于氢氧化铵(NH4OH)、氢氧化四甲铵(TMAH)、乙二胺邻苯二酚(EDP)或氢氧化钾(KOH)溶液等湿法蚀刻剂来选择性地去除牺牲材料220。在另一实施例中，通过湿法和干法蚀刻工艺的组合来去除牺牲材料220。
此外，在纳米线叠置体201中的最下面的纳米线206之下的衬底204的材料可以任选地被去除以暴露最下面的纳米线206的整个周界，在这种情况下凹坑体积201由最下面的纳米线206、沟道区208的边缘和衬底204限定。可以通过相对于纳米线材料对衬底材料有选择性的已知工艺来蚀刻衬底204。
接着，在图2C所示的实施例中，间隔体材料226形成在源极/漏极区内的被暴露表面之上，使得它填充凹坑体积211和相邻纳米线206之间的空间。根据本发明的实施例，间隔体材料226由光可限定电介质材料(PDDM)形成。PDDM可以是任何正性抗蚀剂，其在通过暴露于电磁辐射或粒子束而发生化学改性时转换蚀刻特性。在实施例中，化学改性是由于暴露于电磁辐射或粒子束而引起的PDDM材料的离子化。例如，PDDM可以是任何基于Si-O-R的聚合物(其中R指示(多个)有机官能团)。在实施例中，光可限定电介质材料(PDDM)还包括实现光可限定性的添加剂。组合的PDDM和添加剂可溶解在浇铸溶液中。在实施例中，PDDM是具有光产酸剂(PAG)添加剂的基于硅倍半氧烷(SSQ)的聚合物，光产酸剂(PAG)添加剂例如但不限于三苯基硫(TPS)三氟甲磺酸酯、TPS全氟丁磺酸根或任何其它工业标准PAG。简单的抗蚀剂淬灭剂(例如叔胺，如四乙胺)也可以连同PAG一起用于优化曝光宽容度和化学对比度。替代地，在实施例中，PDDM是具有光破坏性碱添加剂的基于SSQ的聚合物。光破坏性碱可以包括有机酸的共轭碱，作为与光活性阳离子耦合的阴离子。TPS可以连同起有机碱的作用的阴离子一起用作光活性阳离子。示例性阴离子可以包括具有脱蛋白质的羧酸或磺酸官能团的化合物。此外，这些阴离子可以包含胺类或醇官能团以增加碱度。PDDM聚合物加上铸态添加剂的混合物具有基线极性，其在通过光子或离子束曝光被化学改性时可以被改变。这个极性改性可以影响在PDDM显影剂液体中的溶解速率。在实施例中，间隔体材料226是低k电介质材料，即具有小于3.6的介电常数。此外，在实施例中，间隔体材料226具有低分子量，例如小于7kD的分子量，以允许在凹坑211内的足够的间隙填充。在特定的实施例中，间隔体材料226具有小于5kD的分子量。在形成间隔体材料226之前，可以执行任选的湿法工艺以具有间隔体材料226的更好的一致性。接着可以用诸如旋涂沉积工艺等湿法沉积工艺来形成间隔体材料226。在下文中，可以在范围为从80到250℃的温度下执行涂敷后烘烤。涂敷后烘烤逐出浇铸溶液中的用于PDDM的旋涂沉积工艺的溶剂。在此时避免大于250℃的温度曝光以阻止间隔体材料226的固化。
接着，如图2D所示，沉积在凹坑体积211之外的间隔体材料226可以转换成已转换的间隔体材料228。在实施例中，已转换的间隔体材料228具有与间隔体材料226不同的分子极性。通过改变间隔体材料226的分子极性，转换也改变已转换的间隔体材料228的蚀刻特性。因此，也更容易控制用于从凹坑211之外去除过多的间隔体材料的显影工艺。可以通过由于暴露于任何形式的电磁辐射(例如但不限于可见光、UV光(包括DUV光)或任何形式的粒子束，例如但不限于离子束和电子束)而引起的化学改性来发生转换。在实施例中，化学改性是通过暴露于电子辐射或粒子束的间隔体材料226的离子化。在实施例中，通过整片曝光于具有172nm、193nm或248nm的波长的DUV光来执行转换。当光可限定间隔体材料226暴露于电磁辐射时，PDDM间隔体材料226的极性改变以形成更可溶解的结构。在实施例中，已转换的间隔体材料228变得可溶解在显影剂溶液中，而未转换的间隔体材料226保持不可溶解在显影剂溶液中。因此，已转换的间隔体材料228的改变的分子极性使它能够相对于位于凹坑体积211内的未转换的间隔体材料226被选择性地去除。
在实施例中，图2A-2的外部栅极侧壁间隔体210或任选的不透明/反射掩模213完全保护凹坑体积211内的间隔体材料226使其不暴露于电磁辐射或粒子束。在实施例中，不足的电磁辐射或粒子束穿过外部栅极侧壁间隔体210或任选的不透明/反射掩模213以转换PDDM 226。因此，转换被自对准以防止凹坑体积211内的间隔体材料226被曝光。例如，外部栅极间隔体210可以由吸收电磁辐射的不透明材料形成。相应地，外部栅极间隔体210保护间隔体材料226使其不暴露于电磁辐射。替代地，由不透明或反射材料构造的光学掩模213可以形成在栅极间隔体的顶部上以防止间隔体材料226暴露于电磁辐射和/或粒子束。转换过程足以改变凹坑体积211之外的间隔体材料228的蚀刻选择性，但不影响迁移率或使源极/漏极区212内的纳米线206的性能退化。应认识到，光子或离子束曝光可以不仅仅在到衬底204的正入射下出现。照射入射也可以出现在垂直于外部栅极间隔体210的角度下，但以足以使纳米线206之下的区暴露的高度角出现，以允许在纳米线206之下的间隔体材料226的转换。使用电磁辐射或粒子束来转换间隔体材料226具有比诸如等离子体处理和氧化等其它方法更好的方向性，允许对转换区域的尺寸的更多控制。
在下文中，如图2E所示，从源极/漏极区212的部分去除凹坑体积之外的已转换的间隔体材料228；凹坑体积保持未转换的间隔体材料226。在实施例中，可以通过湿法蚀刻工艺利用对未转换的间隔体材料226有选择性的显影剂来去除已转换的间隔体材料228。例如，可以通过极性有机溶剂或水碱对未转换的间隔体材料228有选择性地去除由具有PAG添加剂的SSQ制成的已转换的间隔体材料228。示例性极性有机溶剂包括伯醇(例如乙醇、IPA、丁醇)或仲醇(例如甲基异丁基甲醇或二异戊醚)。示例性水碱溶剂包括氢氧化四甲铵(TMAH)或在各种浓度下的稀氨。在替代的实施例中，可以由TMAH或基于HF的显影剂选择性地去除由SSQ和光破坏性碱添加剂制成的已转换的间隔体材料228。在转换之后的间隔体分子的改变增大了其可溶性，使显影剂能够选择性地去除已转换的间隔体材料228，同时使未转换的间隔体材料226大体上完整。
接着如图2F所示，剩余的未转换的间隔体材料226可以被固化以形成内部间隔体202。在实施例中，间隔体材料226的固化与光可限定电介质材料交联并增加它的分子量。因此，交联的光可限定电介质材料可以保持作为内部间隔体202。在实施例中，在高温下通过热处理来执行使间隔体材料226固化。例如，间隔体材料226在大于250℃的温度下固化。在特定的实施例中，固化温度在350与450℃之间。在实施例中，在固化过程中(在非正入射角下)引入了紫外(UV)光或离子束以帮助将光可限定电介质材料交联。在添加UV光或离子束的情况下，可以减小固化温度。
接着，在图2G中，根据本发明的实施例，开始用于形成功能栅极电极的过程(例如替换金属栅极(RMG)过程)。电介质材料217均厚沉积在结构之上，填充源极/漏极区212。电介质材料217可以是任何适当的电介质材料，例如二氧化硅、氮氧化硅或氮化硅。然后通过去除牺牲栅极结构222来打开沟道区以暴露纳米线叠置体的位于沟道区208内的沟道部分。可以使用诸如等离子体干法蚀刻或湿法蚀刻等常规蚀刻方法来去除牺牲栅极电极222。在实施例中，诸如TMAH溶液等湿法蚀刻剂用于选择性地去除牺牲栅极。
接着，根据实施例，从沟道区208去除牺牲材料220以暴露每个纳米线206的沟道区的整个周界。牺牲材料220的去除留下相邻纳米线206之间的孔隙。在实施例中，蚀刻牺牲材料226以暴露内部间隔体202的表面。可以通过如上面关于从源极/漏极区212蚀刻牺牲材料220讨论的任何适当的工艺来蚀刻牺牲材料220。在实施例中，衬底204的在最下面的纳米线206下面的部分被去除，以便暴露最下面的纳米线206的整个周界，如上面关于蚀刻衬底204以暴露最下面的纳米线206的源极/漏极部分的整个周界所讨论的。
然后如图2H所示，功能栅极结构可以形成在沟道区208内，环绕每个纳米线206的沟道部分。栅极结构可以包括栅极电介质层214和栅极电极216。在实施例中，栅极电介质层214共形沉积在沟道区208内的所有暴露的表面上，包括内部间隔体202的暴露的表面。在实施例中，栅极电极216形成在栅极电介质层214之上，环绕沟道区208内的每个纳米线206的部分。可以通过任何适当的共形沉积方法(例如ALD)来形成栅极电介质214和栅极电极216。
在另一实施例中，在沉积间隔体材料226之后执行RMG过程，如图2C所示。在替代的实施例中，在间隔体材料226的转换之后执行RMG过程，如图2D所示。
可以执行额外的处理步骤以形成功能器件，例如形成源极/漏极接触部。可以在电介质217中被蚀刻以暴露纳米线206的源极/漏极部分的沟槽中形成源极/漏极接触部。在实施例中，由环绕纳米线206的源极/漏极部分的金属物质形成源极/漏极接触部。在另一实施例中，如上面关于图1D所讨论的形成同质源极/漏极部分。在完成的器件中，内部间隔体202将功能栅极结构与源极/漏极区隔离。在实施例中，内部间隔体202减小在纳米线叠置体内部的栅极电极216的部分与源极/漏极区212内的任何相邻导电或半导电材料之间的重叠电容。
图3A-3G是根据本发明的实施例的用于通过打开器件的沟道区来形成配置有内部间隔体的纳米线晶体管300的方法的横截面视图。每个图示出了部分形成的纳米线晶体管300的两个可选的横截面视图：一个在左边，是穿过器件的沟道区所截取的，一个在右边，是平行于纳米线所截取的。在右侧平行于纳米线的视图上由点线示出左侧沟道视图的位置。
在图3A-1中，提供具有设置在衬底304上方的纳米线叠置体301、限定沟道区308的牺牲栅极结构322、牺牲栅极结构322的侧壁上的外部栅极侧壁间隔体310、和沟道区308的相对侧上的源极/漏极区312的结构。在实施例中，源极/漏极区312由硬掩模330和层间电介质332覆盖。硬掩模330可以是适合于保护下面的纳米线免受蚀刻和掺杂过程的任何材料。层间电介质332可以是任何已知的低k电介质材料，例如二氧化硅、氮氧化硅或氮化硅。如图3A-2所示，光学反射或不透明掩模可以形成在外部间隔体310和层间电介质332上以防止电磁辐射或粒子束进入外部间隔体310。
接着，如图3B所示，根据本发明的实施例，纳米线306在沟道区308内被暴露。在实施例中，牺牲栅极结构322首先被去除以暴露在沟道区308内的纳米线叠置体301的部分。可以使用诸如等离子体干法蚀刻或湿法蚀刻等常规蚀刻方法来去除牺牲栅极电极322。在实施例中，诸如TMAH溶液等湿法蚀刻剂可以用于选择性地去除牺牲栅极。
接着，根据实施例，从沟道区308去除牺牲材料320以暴露每个纳米线306的整个周界。牺牲材料320的去除在相邻纳米线306之间留下孔隙。在实施例中，在沟道区308之外蚀刻牺牲材料326以部分地延伸到源极/漏极区312中，以便限定凹坑311，在凹坑311中将形成内部间隔体。在实施例中，与外部侧壁间隔体310的表面307对齐地蚀刻凹坑311。在示例性实施例中，凹坑体积311由沟道区308的边缘、纳米线叠置体的内部和外部区的界面、以及两个相邻纳米线306的表面限定。在实施例中，外部侧壁间隔体310在纳米线叠置体的内部和外部区的界面处环绕纳米线叠置体301，与凹坑体积311接触。可以通过如上面关于牺牲材料220的蚀刻讨论的任何适当的工艺来蚀刻牺牲材料320。在实施例中，衬底304的在最下面的纳米线306下面的部分被去除，以便暴露最下面的纳米线306的整个周界，限定了最下面的纳米线306之下的凹坑体积311。可以通过相对于纳米线306的材料对衬底304的材料有选择性的任何已知工艺来蚀刻衬底304。
参考图3C，根据本发明的实施例，间隔体材料326然后形成在沟道区308内的暴露的表面之上，使得它填充凹坑211。在实施例中，间隔体材料326填充整个沟道区308。根据本发明的实施例，间隔体材料326由诸如上面公开的材料等正性光可限定电介质材料(PDDM)形成。可以通过在本领域中公知的旋涂湿法沉积工艺来形成间隔体材料326。
如图3D所示，然后转换在沟道区308内但不在凹坑311内的间隔体材料326以形成已转换的间隔体材料328。在实施例中，已转换的间隔体材料328具有与间隔体材料326不同的蚀刻选择性。与间隔体材料326相比较，通过改变已转换的间隔体材料328的蚀刻选择性，从凹坑322之外去除过量的间隔体材料的蚀刻工艺更容易被控制。可以通过暴露于任何形式的电磁辐射，例如但不限于可见光和紫外光或任何形式的粒子束(例如但不限于离子束和电子束)来发生转换。在实施例中，通过具有172nm、193nm或248nm的波长的DUV光的整片曝光来发生转换。如上所述，曝光角可以垂直于间隔体310的垂直边缘并处于足够的高度角以暴露纳米线306之下的间隔体材料206。当光可限定间隔体材料326暴露于电磁辐射时，间隔体材料226的极性被改变以形成更可溶解的结构。在实施例中，已转换的间隔体材料328变得可溶解在显影剂溶液中，而未转换的间隔体材料326保持不可溶解在显影剂溶液中。因此，已转换的间隔体材料328的分子结构使它能够相对于位于凹坑体积311内的未转换的间隔体材料326而被选择性地蚀刻。
在实施例中，来自图3A-2的外部栅极侧壁间隔体310或任选的不透明/反射掩模313保护凹坑体积311内的间隔体材料326以免暴露于电磁辐射和/或粒子束。在实施例中，不足的电磁辐射或粒子束穿过外部栅极侧壁间隔体310或任选的不透明/反射掩模313。因此，转换被自对准以防止凹坑体积311内的间隔体材料326曝光。在实施例中，转换过程足以改变沟道区内的间隔体材料326的蚀刻选择性，但不影响迁移率或使纳米线306的性能退化。
接着，在图3E中，从器件的沟道区内去除已转换的间隔体材料328。可以通过对未转换的间隔体材料326有选择性的湿法蚀刻工艺来去除已转换的间隔体材料328。例如，可以通过诸如乙醇等显影剂对未转换的间隔体材料326有选择性地去除由具有PAG添加剂的SSQ制成的已转换的间隔体材料328。上面公开了其它适当的显影剂。
接着如图3F所示，剩余的未转换的间隔体材料326可以被固化以形成内部间隔体302。在实施例中，间隔体材料326的固化与光可限定电介质材料交联并增大了其分子量。因此，交联的光可限定电介质材料可以保持作为内部间隔体302。在实施例中，在高温下通过热处理来执行使间隔体材料326固化。在实施例中，在大于250℃的温度下使间隔体材料326固化。在特定的实施例中，固化温度在350与450℃之间。在实施例中，在固化过程中引入紫外(UV)光或离子束(利用离轴照射)以帮助将光可限定电介质材料交联。在添加UV光或离子束的情况下，可以减小固化温度。
接着，在图3G中，功能栅极结构可以形成在沟道区308内，环绕每个纳米线306的部分。栅极结构可以包括栅极电介质层314和栅极电极316。在实施例中，栅极电介质层214共形沉积在沟道区308内的所有暴露的表面上，包括内部间隔体302的暴露的表面。在实施例中，栅极电极316形成在栅极电介质层314之上，环绕沟道区308内的每个纳米线306的部分。可以通过例如ALD的任何适当的共形沉积方法来形成栅极电介质314和栅极电极316。
然后可以执行额外的处理步骤来形成功能器件，例如形成源极/漏极接触部。可以在被蚀刻以暴露纳米线306的源极/漏极部分的整个周界的沟槽中形成源极/漏极接触部。在实施例中，由环绕纳米线306的源极/漏极部分的金属物质形成源极/漏极接触部。在另一实施例中，如上面关于图1D所讨论的形成同质源极/漏极部分。在完成的器件中，内部间隔体302将功能栅极结构与源极/漏极区隔离。在实施例中，内部间隔体302减小在纳米线叠置体内部的栅极电极316的部分与源极/漏极区312内的任何相邻导电或半导电材料之间的重叠电容。
图4示出根据本发明的一个实施方式的计算设备400。计算设备400容纳板402。板402可以包括多个部件，包括但不限于处理器404和至少一个通信芯片406。处理器404物理地和电气地耦合到板402。在一些实施方式中，至少一个通信芯片406也物理地和电气地耦合到电路板402。在其它实施方式中，通信芯片406是处理器404的部分。
根据其应用，计算设备400可以包括可以或可以不物理地和电气地耦合到板402的其它部件。这些其它部件可以包括但不限于易失性存储器(例如DRAM)、非易失性存储器(例如ROM)、闪存、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、照相机和大容量存储设备(例如硬盘驱动器、光盘(CD)、数字通用盘(DVD)等)。
通信芯片406实现用于往返计算设备400的数据传输的无线通信。术语“无线”及其派生词可以用于描述可以通过使用经调制的电磁辐射经由非固体介质来传递数据的电路、设备、系统、方法、技术、通信信道等。该术语并不暗示相关联的设备不包含任何线，虽然在一些实施例中它们可以不包含线。通信芯片406可以实现多种无线标准或协议中的任一个，包括但不限于Wi-Fi(IEEE 802.11族)、WiMAX(IEEE 802.16族)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其派生物以及被指定为3G、4G、5G和更高代的任何其它无线协议。计算设备400可以包括多个通信芯片406。例如，第一通信芯片406可以专用于较短距离无线通信，例如Wi-Fi和蓝牙，并且第二通信芯片406可以专用于较长距离无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
计算设备400的处理器404包括封装在处理器404内的集成电路。在本发明的一些实施方式中，处理器的集成电路管芯包括根据本发明的实施方式的具有多个内部栅极侧壁间隔体的一个或多个栅极全包围式晶体管。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何设备或设备的部分。
通信芯片406还包括封装在通信芯片406内的集成电路管芯。根据本发明的另一实施方式，通信芯片的集成电路管芯包括根据本发明的实施方式的具有多个内部栅极侧壁间隔体的一个或多个栅极全包围式晶体管。
在其它实施方式中，容纳在计算设备400内的另一部件可以包含集成电路管芯，其包括根据本发明的实施方式的具有多个内部栅极侧壁间隔体的一个或多个栅极全包围式晶体管。
在各种实施方式中，计算设备400可以是膝上型计算机、上网本、笔记本、超级本、智能电话、平板计算机、个人数字助理(PDA)、超移动PC、移动电话、桌上型计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字照相机、便携式音乐播放器或数字视频记录器。在其它实施方式中，计算设备400可以是处理数据的任何其它电子设备。
在实施例中，半导体器件包括：设置在衬底上方的纳米线叠置体，纳米线叠置体具有多个垂直叠置的纳米线；栅极结构，其环绕多个纳米线中的每个纳米线，限定器件的沟道区，栅极结构具有栅极侧壁；外部间隔体，其在栅极侧壁的位于纳米线叠置体上方的部分上；在沟道区的相对侧上的一对源极/漏极区；以及内部间隔体，其在栅极侧壁的位于两个相邻纳米线之间的部分上，位于纳米线叠置体内部，内部间隔体包括光可限定电介质材料。在替代的实施例中，光可限定电介质材料是交联的。在另一实施例中，光可限定电介质材料包括硅倍半氧烷(SSQ)碱抗蚀剂和光破坏性碱。在又一实施例中，光破坏性碱与光产酸剂(PAG)成对。在实施例中，光破坏性碱包括有机酸的共轭碱，作为阴离子和光活性阳离子。在一个实施例中，通过将诸如胺类或乙醇等额外的官能团添加到阴离子来增强光破坏性碱的活性。此外，在实施例中，半导体器件还包括在栅极侧壁的位于纳米线叠置体中的底部纳米线之下的每个部分上的内部间隔体。在一个实施例中，内部间隔体将源极/漏极接触部与栅极结构侧壁的位于纳米线叠置体内部的部分隔离。此外，在实施例中，外部间隔体具有与栅极侧壁的表面正交的第一厚度，其中内部间隔体具有与栅极侧壁正交的第二厚度，并且其中第二厚度等于第一厚度。此外，在实施例中，器件的源极/漏极区包括纳米线的源极/漏极部分。在一个实施例中，器件的源极/漏极区包括同质半导体材料。
在实施例中，用于形成半导体器件的内部间隔体的方法包括：提供结构，其具有：设置在衬底上方的纳米线叠置体，纳米线叠置体具有由牺牲材料分开的多个垂直叠置的纳米线；限定器件的沟道区的栅极结构；在栅极结构的相对侧上的一对外部间隔体；以及在沟道区的相对侧上的一对源极/漏极区；通过去除栅极结构和栅极结构正下方的牺牲材料来形成开口；通过去除在源极/漏极区中的纳米线之间和在该对外部间隔体之下的牺牲材料来形成凹坑；用光可限定电介质材料填充开口和凹坑；对开口中的光可限定电介质材料进行改性；以及用湿法显影剂去除开口中的经改性的光可限定电介质材料，使得光可限定电介质材料的一部分保留在凹坑中。在实施例中，该方法还包括在外部间隔体上方形成掩模。此外，在实施例中，掩模包括光学不透明材料。
在一个实施例中，光学不透明材料是选自由氮化物和碳化物组成的组中的材料。在实施例中，掩模包括光学反射材料。此外，在实施例中，光学反射材料是氮化钛。此外，在实施例中，对光可限定电介质材料进行改性是通过利用离轴照射暴露于电磁辐射而执行的化学改性。在实施例中，电磁辐射是可见光。在一个实施例中，电磁辐射是紫外光。此外，在实施例中，对光可限定电介质材料进行改性是通过用离轴照射暴露于粒子束而执行的化学改性。替代地，在实施例中，粒子束是离子束。在一个实施例中，粒子束是电子束。在实施例中，与外部间隔体对齐地蚀刻凹坑。此外，在实施例中，用间隔体材料填充凹坑包括在暴露的纳米线表面上对光可限定间隔体材料的湿法旋涂。在实施例中，该方法还包括转换沟道区内的光可限定间隔体材料，其中转换间隔体材料包括通过改变其分子记性来更改间隔体材料的蚀刻选择性。此外，在实施例中，该方法还包括在大于250℃的温度下固化光可限定电介质材料。在一个实施例中，固化光可限定电介质材料包括紫外(UV)光曝光。在实施例中，固化光可限定电介质材料包括离子束曝光。
虽然参考具体实施例描述了本发明的实施方式，本领域技术人员将理解，可以做出各种变化而不偏离本发明的实施例的精神或范围。相应地，本发明的实施例的公开内容旨在说明本发明的实施例的范围且并不是要进行限制。本发明的实施例的范围旨在应仅被限制到所附权利要求所需的程度。例如，对于本领域中的普通技术人员显而易见的是，可以在多种实施例中实施本文讨论的内部间隔体和相关结构和方法，并且这些实施例中的某些实施例的前述讨论不一定代表所有可能的实施例的完整描述。
此外，关于具体实施例描述了益处、其它优点和对问题的解决方案。然而，益处、优点、对问题的解决方案、以及可以使任何益处、优点和解决方案出现或变得更显著的任一个或多个要素不应被解释为任一或所有权利要求的关键的、所需的或必要的特征要素。
此外，如果实施例和/或限制：(1)未在权利要求中被明确主张；以及(2)根据等效形式的原则是或潜在地是权利要求中的明确的要素和/或限制的等效形式，则根据奉献的原则，本文公开的实施例和限制并不致力于公众。

Claims (25)

1.一种半导体器件，包括：
纳米线叠置体，其设置在衬底上方，所述纳米线叠置体具有多个垂直叠置的纳米线；
栅极结构，其环绕所述多个纳米线中的每个纳米线，限定了所述器件的沟道区，所述栅极结构具有栅极侧壁；
外部间隔体，其在所述栅极侧壁的位于所述纳米线叠置体上方的部分上；
源极/漏极区对，其在所述沟道区的相对侧上；以及
内部间隔体，其在所述栅极侧壁的位于两个相邻的纳米线之间的部分上，位于所述纳米线叠置体内部，所述内部间隔体包括光可限定电介质材料。
2.如权利要求1所述的半导体器件，其中，所述光可限定电介质材料是交联的。
3.如权利要求2所述的半导体器件，其中，所述光可限定电介质材料包括硅倍半氧烷(SSQ)碱抗蚀剂和光破坏性碱。
4.如权利要求3所述的半导体器件，其中，所述光破坏性碱与光产酸剂(PAG)成对。
5.如权利要求3所述的半导体器件，其中，所述光破坏性碱包括有机酸的共轭碱，作为阴离子和光活性阳离子。
6.如权利要求5所述的半导体器件，其中，通过将诸如胺类或乙醇等额外的官能团添加到所述阴离子来增强所述光破坏性碱的活性。
7.如权利要求1所述的半导体器件，其中，所述外部间隔体具有与所述栅极侧壁的表面正交的第一厚度，其中，所述内部间隔体具有与所述栅极侧壁正交的第二厚度，并且其中，所述第二厚度等于所述第一厚度。
8.一种用于形成半导体器件的内部间隔体的方法，包括：
提供结构，其具有：
纳米线叠置体，其设置在衬底上方，所述纳米线叠置体具有由牺牲材料分开的多个垂直叠置的纳米线；
栅极结构，其限定所述器件的沟道区；
外部间隔体对，其在所述栅极结构的相对侧上；以及
源极/漏极区对，其在所述沟道区的相对侧上；
通过去除所述栅极结构和所述栅极结构正下方的所述牺牲材料来形成开口；
通过去除在所述源极/漏极区中的所述纳米线之间和在所述外部间隔体对下方的所述牺牲材料来形成凹坑；
用光可限定电介质材料填充所述开口和所述凹坑；
对所述开口中的所述光可限定电介质材料进行改性；以及
用湿法显影剂去除所述开口中的经改性的光可限定电介质材料，使得所述光可限定电介质材料的一部分保留在所述凹坑中。
9.如权利要求8所述的方法，还包括在所述外部间隔体上方形成掩模。
10.如权利要求9所述的方法，其中，所述掩模包括光学不透明材料。
11.如权利要求10所述的方法，其中，所述光学不透明材料是选自由氮化物和碳化物组成的组的材料。
12.如权利要求9所述的方法，其中，所述掩模包括光学反射材料。
13.如权利要求12所述的方法，其中，所述光学反射材料是氮化钛。
14.如权利要求8所述的方法，其中，对所述光可限定电介质材料进行改性是通过暴露于利用离轴照射的电磁辐射来执行的化学改性。
15.如权利要求14所述的方法，其中，所述电磁辐射是可见光。
16.如权利要求14所述的方法，其中，所述电磁辐射是紫外光。
17.如权利要求8所述的方法，其中，对所述光可限定电介质材料进行改性是通过暴露于利用离轴照射的粒子束来执行的化学改性。
18.如权利要求17所述的方法，其中，所述粒子束是离子束。
19.如权利要求17所述的方法，其中，所述离子束是电子束。
20.如权利要求8所述的方法，其中，与所述外部间隔体对齐地蚀刻所述凹坑。
21.如权利要求8所述的方法，其中，用间隔体材料填充所述凹坑包括在暴露的纳米线表面上湿法旋涂光可限定间隔体材料。
22.如权利要求21所述的方法，还包括转换所述沟道区内的所述光可限定间隔体材料，其中，转换所述间隔体材料包括通过改变所述间隔体材料的分子极性来更改所述间隔体材料的蚀刻选择性。
23.如权利要求8所述的方法，还包括在大于250℃的温度下使所述光可限定电介质材料固化。
24.如权利要求23所述的方法，其中，使所述光可限定电介质材料固化包括紫外(UV)光曝光。
25.如权利要求23所述的方法，其中，使所述光可限定电介质材料固化包括离子束曝光。
CN201480076297.8A 2014-03-24 2014-03-24 制造纳米线器件的内部间隔体的集成方法 Active CN106030815B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/031632 WO2015147792A1 (en) 2014-03-24 2014-03-24 Integration methods to fabricate internal spacers for nanowire devices

Publications (2)

Publication Number Publication Date
CN106030815A true CN106030815A (zh) 2016-10-12
CN106030815B CN106030815B (zh) 2020-01-21

Family

ID=54196116

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480076297.8A Active CN106030815B (zh) 2014-03-24 2014-03-24 制造纳米线器件的内部间隔体的集成方法

Country Status (6)

Country Link
US (1) US9893167B2 (zh)
EP (1) EP3123515B1 (zh)
KR (1) KR102168475B1 (zh)
CN (1) CN106030815B (zh)
TW (1) TWI565051B (zh)
WO (1) WO2015147792A1 (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107749421A (zh) * 2017-09-30 2018-03-02 中国科学院微电子研究所 垂直堆叠的环栅纳米线晶体管及其制备方法
CN107845684A (zh) * 2017-09-30 2018-03-27 中国科学院微电子研究所 垂直堆叠的环栅纳米线晶体管及其制备方法
CN108122774A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 用于全环栅半导体结构的阈值电压调整
CN108133960A (zh) * 2017-11-15 2018-06-08 中国科学院微电子研究所 垂直堆叠的环栅纳米线隧穿场效应晶体管及其制备方法
CN108231590A (zh) * 2016-12-09 2018-06-29 Imec 非营利协会 水平纳米线半导体器件
CN108695378A (zh) * 2017-04-12 2018-10-23 三星电子株式会社 半导体装置
CN109411352A (zh) * 2017-08-18 2019-03-01 格芯公司 纳米片场效应晶体管中的内间隙壁形成
CN109786250A (zh) * 2017-11-15 2019-05-21 台湾积体电路制造股份有限公司 半导体装置的形成方法
CN109952653A (zh) * 2016-11-14 2019-06-28 东京毅力科创株式会社 形成用于纳米线fet器件的栅极间隔件的方法
CN110473785A (zh) * 2018-05-11 2019-11-19 Imec非营利协会 用euv自对准的内部间隔
CN110970426A (zh) * 2018-09-28 2020-04-07 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN112151386A (zh) * 2020-09-27 2020-12-29 中国科学院微电子研究所 堆叠纳米线环栅器件及其制作方法
WO2021234482A1 (en) * 2020-05-18 2021-11-25 International Business Machines Corporation Nanosheet transistor with asymmetric gate stack
US12183808B2 (en) 2018-09-28 2024-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Reducing parasitic capacitance for gate-all-around device by forming extra inner spacers

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102083494B1 (ko) * 2013-10-02 2020-03-02 삼성전자 주식회사 나노와이어 트랜지스터를 포함하는 반도체 소자
US10170608B2 (en) * 2015-06-30 2019-01-01 International Business Machines Corporation Internal spacer formation from selective oxidation for fin-first wire-last replacement gate-all-around nanowire FET
EP3127862B1 (en) * 2015-08-06 2018-04-18 IMEC vzw A method of manufacturing a gate-all-around nanowire device comprising two different nanowires
US9899387B2 (en) * 2015-11-16 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device and method of fabrication thereof
JP6856651B2 (ja) * 2016-01-05 2021-04-07 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 半導体アプリケーション用の水平ゲートオールアラウンドデバイスのためのナノワイヤ製造方法
US9570550B1 (en) * 2016-01-05 2017-02-14 International Business Machines Corporation Stacked nanowire semiconductor device
US10074730B2 (en) * 2016-01-28 2018-09-11 International Business Machines Corporation Forming stacked nanowire semiconductor device
US9978833B2 (en) * 2016-03-11 2018-05-22 Samsung Electronics Co., Ltd. Methods for varied strain on nano-scale field effect transistor devices
US10388729B2 (en) * 2016-05-16 2019-08-20 Globalfoundries Inc. Devices and methods of forming self-aligned, uniform nano sheet spacers
US9905672B2 (en) 2016-05-23 2018-02-27 Samsung Electronics Co., Ltd. Method of forming internal dielectric spacers for horizontal nanosheet FET architectures
US11004985B2 (en) 2016-05-30 2021-05-11 Samsung Electronics Co., Ltd. Semiconductor device having multi-thickness nanowire
KR20170135115A (ko) * 2016-05-30 2017-12-08 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10332986B2 (en) 2016-08-22 2019-06-25 International Business Machines Corporation Formation of inner spacer on nanosheet MOSFET
US9905643B1 (en) 2016-08-26 2018-02-27 International Business Machines Corporation Vertically aligned nanowire channels with source/drain interconnects for nanosheet transistors
US10340340B2 (en) * 2016-10-20 2019-07-02 International Business Machines Corporation Multiple-threshold nanosheet transistors
CN108231589B (zh) 2016-12-09 2020-06-05 Imec 非营利协会 纳米线半导体器件中内间隔的形成
CN108231591B (zh) 2016-12-09 2021-05-04 Imec 非营利协会 形成纳米线内间隔的方法
US10410931B2 (en) * 2017-01-09 2019-09-10 Samsung Electronics Co., Ltd. Fabricating method of nanosheet transistor spacer including inner spacer
KR102400558B1 (ko) * 2017-04-05 2022-05-20 삼성전자주식회사 반도체 소자
US10008583B1 (en) 2017-05-08 2018-06-26 Samsung Electronics Co., Ltd. Gate-all-around nanosheet field-effect transistors and methods of manufacturing the same
US10269983B2 (en) * 2017-05-09 2019-04-23 Globalfoundries Inc. Stacked nanosheet field-effect transistor with air gap spacers
DE112017007991T5 (de) * 2017-08-21 2020-06-04 Intel Corporation Selbstausgerichteter nanodraht
KR102283024B1 (ko) * 2017-09-01 2021-07-27 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102341721B1 (ko) * 2017-09-08 2021-12-23 삼성전자주식회사 반도체 소자
US10714391B2 (en) * 2017-12-04 2020-07-14 Tokyo Electron Limited Method for controlling transistor delay of nanowire or nanosheet transistor devices
US10439049B2 (en) 2017-12-19 2019-10-08 International Business Machines Corporation Nanosheet device with close source drain proximity
US10418449B2 (en) * 2018-01-10 2019-09-17 Globalfoundries Inc. Circuits based on complementary field-effect transistors
US10971584B2 (en) * 2018-03-07 2021-04-06 International Business Machines Corporation Low contact resistance nanowire FETs
US10437402B1 (en) * 2018-03-27 2019-10-08 Shaoher Pan Integrated light-emitting pixel arrays based devices by bonding
US10367061B1 (en) 2018-03-30 2019-07-30 International Business Machines Corporation Replacement metal gate and inner spacer formation in three dimensional structures using sacrificial silicon germanium
US11552180B2 (en) 2018-06-29 2023-01-10 Intel Corporation Antiferroelectric perovskite gate oxide for transistor applications
US10903077B2 (en) * 2018-07-16 2021-01-26 Tokyo Electron Limited Methods to protect nitride layers during formation of silicon germanium nano-wires in microelectronic workpieces
US10403738B1 (en) * 2018-07-20 2019-09-03 Varian Semiconductor Equipment Associates, Inc. Techniques for improved spacer in nanosheet device
US10608083B2 (en) * 2018-08-31 2020-03-31 International Business Machines Corporation Non-planar field effect transistor devices with low-resistance metallic gate structures
US10991798B2 (en) * 2019-01-21 2021-04-27 International Business Machines Corporation Replacement sacrificial nanosheets having improved etch selectivity
KR102816381B1 (ko) * 2019-05-24 2025-06-05 삼성전자주식회사 활성 영역과 반도체 층 사이의 배리어 층을 포함하는 반도체 소자
KR102762969B1 (ko) 2019-07-09 2025-02-07 삼성전자주식회사 복수의 채널 패턴을 포함하는 반도체 소자 제조 방법
US11165032B2 (en) * 2019-09-05 2021-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Field effect transistor using carbon nanotubes
US11387319B2 (en) * 2019-09-11 2022-07-12 International Business Machines Corporation Nanosheet transistor device with bottom isolation
KR102291339B1 (ko) * 2019-11-26 2021-08-20 광운대학교 산학협력단 더블 게이트 올 어라운드 구조의 나노트랜지스터 제조방법, 이로부터 제조된 나노트랜지스터 및 이를 이용한 익스텐디드 게이트(extended-gate) 구조의 센서
US11393925B2 (en) * 2019-12-31 2022-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with nanostructure
DE102020120432B4 (de) 2019-12-31 2024-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtungsstruktur und deren Herstellungsverfahren
CN113113363B (zh) * 2020-02-26 2025-02-07 台湾积体电路制造股份有限公司 制造半导体装置的方法
US11145746B2 (en) * 2020-02-26 2021-10-12 Taiwan Semiconductor Manufacturing Co.y, Ltd. Semiconductor device and method
EP3876287A1 (en) * 2020-03-02 2021-09-08 Imec VZW Inner spacers for nanowires or nanosheets
US11271113B2 (en) * 2020-06-12 2022-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
US12040382B2 (en) * 2021-02-12 2024-07-16 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a nano-FET semiconductor device
US11581410B2 (en) 2021-02-12 2023-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
KR20230025583A (ko) 2021-08-13 2023-02-22 삼성전자주식회사 반도체 소자
US12268020B2 (en) 2021-09-24 2025-04-01 International Business Machines Corporation Source or drain template for reducing strain loss in spaced-apart nanosheet channels
US12538509B2 (en) * 2021-12-02 2026-01-27 Applied Materials, Inc. Gate-all-around transistors and methods of forming

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121340A (en) * 1996-11-04 2000-09-19 The B. F. Goodrich Company Photodefinable dielectric compositions comprising polycyclic polymers
CN1855390A (zh) * 2005-03-24 2006-11-01 三星电子株式会社 具有圆形形状的纳米线晶体管沟道的半导体器件及其制造方法
US20090243076A1 (en) * 2001-09-07 2009-10-01 Hynix Semiconductor, Inc. Electronic system modules and method of fabrication
US20140001441A1 (en) * 2012-06-29 2014-01-02 Seiyon Kim Integration methods to fabricate internal spacers for nanowire devices

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2895835B1 (fr) * 2005-12-30 2008-05-09 Commissariat Energie Atomique Realisation sur une structure de canal a plusieurs branches d'une grille de transistor et de moyens pour isoler cette grille des regions de source et de drain
KR101471858B1 (ko) 2008-09-05 2014-12-12 삼성전자주식회사 바 타입의 액티브 패턴을 구비하는 반도체 장치 및 그 제조방법
US8709888B2 (en) 2011-12-16 2014-04-29 International Business Machines Corporation Hybrid CMOS nanowire mesh device and PDSOI device
US9240410B2 (en) 2011-12-19 2016-01-19 Intel Corporation Group III-N nanowire transistors
DE112011106006B4 (de) 2011-12-23 2021-01-14 Intel Corp. Nanodrahtstrukturen mit Rundumkontakten und zugehöriges Herstellungsverfahren
KR20140107194A (ko) * 2011-12-26 2014-09-04 도아고세이가부시키가이샤 유기 반도체 절연막용 조성물 및 유기 반도체 절연막
US9034701B2 (en) * 2012-01-20 2015-05-19 International Business Machines Corporation Semiconductor device with a low-k spacer and method of forming the same
KR101678405B1 (ko) * 2012-07-27 2016-11-22 인텔 코포레이션 나노와이어 트랜지스터 디바이스 및 형성 기법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121340A (en) * 1996-11-04 2000-09-19 The B. F. Goodrich Company Photodefinable dielectric compositions comprising polycyclic polymers
US20090243076A1 (en) * 2001-09-07 2009-10-01 Hynix Semiconductor, Inc. Electronic system modules and method of fabrication
CN1855390A (zh) * 2005-03-24 2006-11-01 三星电子株式会社 具有圆形形状的纳米线晶体管沟道的半导体器件及其制造方法
US20140001441A1 (en) * 2012-06-29 2014-01-02 Seiyon Kim Integration methods to fabricate internal spacers for nanowire devices

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109952653A (zh) * 2016-11-14 2019-06-28 东京毅力科创株式会社 形成用于纳米线fet器件的栅极间隔件的方法
CN109952653B (zh) * 2016-11-14 2022-05-31 东京毅力科创株式会社 形成用于纳米线fet器件的栅极间隔件的方法
US11043423B2 (en) 2016-11-29 2021-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Threshold voltage adjustment for a gate-all-around semiconductor structure
CN108122774A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 用于全环栅半导体结构的阈值电压调整
CN108122774B (zh) * 2016-11-29 2020-09-18 台湾积体电路制造股份有限公司 半导体结构和形成半导体器件的方法
CN108231590A (zh) * 2016-12-09 2018-06-29 Imec 非营利协会 水平纳米线半导体器件
CN108231590B (zh) * 2016-12-09 2023-03-14 Imec 非营利协会 水平纳米线半导体器件
CN108695378A (zh) * 2017-04-12 2018-10-23 三星电子株式会社 半导体装置
CN109411352A (zh) * 2017-08-18 2019-03-01 格芯公司 纳米片场效应晶体管中的内间隙壁形成
CN109411352B (zh) * 2017-08-18 2021-10-22 格芯(美国)集成电路科技有限公司 纳米片场效应晶体管中的内间隙壁形成
CN107845684A (zh) * 2017-09-30 2018-03-27 中国科学院微电子研究所 垂直堆叠的环栅纳米线晶体管及其制备方法
CN107749421A (zh) * 2017-09-30 2018-03-02 中国科学院微电子研究所 垂直堆叠的环栅纳米线晶体管及其制备方法
CN109786250A (zh) * 2017-11-15 2019-05-21 台湾积体电路制造股份有限公司 半导体装置的形成方法
CN108133960A (zh) * 2017-11-15 2018-06-08 中国科学院微电子研究所 垂直堆叠的环栅纳米线隧穿场效应晶体管及其制备方法
US11594615B2 (en) 2017-11-15 2023-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing the same
US11581421B2 (en) 2017-11-15 2023-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing the same
CN110473785A (zh) * 2018-05-11 2019-11-19 Imec非营利协会 用euv自对准的内部间隔
CN110970426B (zh) * 2018-09-28 2022-08-09 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN110970426A (zh) * 2018-09-28 2020-04-07 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US11764286B2 (en) 2018-09-28 2023-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Reducing parasitic capacitance for gate-all-around device by forming extra inner spacers
US12183808B2 (en) 2018-09-28 2024-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Reducing parasitic capacitance for gate-all-around device by forming extra inner spacers
US11251288B2 (en) 2020-05-18 2022-02-15 International Business Machines Corporation Nanosheet transistor with asymmetric gate stack
WO2021234482A1 (en) * 2020-05-18 2021-11-25 International Business Machines Corporation Nanosheet transistor with asymmetric gate stack
US11652156B2 (en) 2020-05-18 2023-05-16 International Business Machines Corporation Nanosheet transistor with asymmetric gate stack
CN112151386B (zh) * 2020-09-27 2023-01-06 中国科学院微电子研究所 堆叠纳米线环栅器件及其制作方法
CN112151386A (zh) * 2020-09-27 2020-12-29 中国科学院微电子研究所 堆叠纳米线环栅器件及其制作方法

Also Published As

Publication number Publication date
EP3123515A1 (en) 2017-02-01
CN106030815B (zh) 2020-01-21
TWI565051B (zh) 2017-01-01
WO2015147792A1 (en) 2015-10-01
KR20160136290A (ko) 2016-11-29
US20170053998A1 (en) 2017-02-23
EP3123515A4 (en) 2017-12-20
EP3123515B1 (en) 2021-04-28
KR102168475B1 (ko) 2020-10-21
TW201547016A (zh) 2015-12-16
US9893167B2 (en) 2018-02-13

Similar Documents

Publication Publication Date Title
CN106030815B (zh) 制造纳米线器件的内部间隔体的集成方法
US12363967B2 (en) Integration methods to fabricate internal spacers for nanowire devices
US10263112B2 (en) Vertical non-planar semiconductor device for system-on-chip (SoC) applications
KR102840942B1 (ko) 반도체 구조
US10192783B2 (en) Gate contact structure over active gate and method to fabricate same
US10056380B2 (en) Non-planar semiconductor device having doped sub-fin region and method to fabricate same
CN104054181B (zh) 全包围栅晶体管的可变栅极宽度
US20170069725A1 (en) Non-planar semiconductor device having omega-fin with doped sub-fin region and method to fabricate same
US10361090B2 (en) Vertical channel transistors fabrication process by selective subtraction of a regular grid

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant