[go: up one dir, main page]

CN106024885A - 鳍式场效应晶体管（FinFET）器件结构 - Google Patents

鳍式场效应晶体管（FinFET）器件结构 Download PDF

Info

Publication number
CN106024885A
CN106024885A CN201610168040.6A CN201610168040A CN106024885A CN 106024885 A CN106024885 A CN 106024885A CN 201610168040 A CN201610168040 A CN 201610168040A CN 106024885 A CN106024885 A CN 106024885A
Authority
CN
China
Prior art keywords
fin
region
top surface
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610168040.6A
Other languages
English (en)
Other versions
CN106024885B (zh
Inventor
赵益承
张家玮
巫柏奇
李荣瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106024885A publication Critical patent/CN106024885A/zh
Application granted granted Critical
Publication of CN106024885B publication Critical patent/CN106024885B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0243—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] using dummy structures having essentially the same shapes as the semiconductor bodies, e.g. to provide stability
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/0142—Manufacturing their gate conductors the gate conductors having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H10P50/692—
    • H10W10/014—
    • H10W10/17—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种鳍式场效应器件结构及其形成方法。FinFET器件结构包括衬底，以及衬底包括第一区和第二区。FinFET器件结构包括形成在衬底上的隔离结构和形成在第一区上的第一鳍结构。FinFET器件结构也包括形成在第二区上的第二鳍结构，以及第一鳍结构的数目大于第二鳍结构的数目。第一鳍结构具有第一高度，第二鳍结构具有第二高度，以及第一高度和第二高度之间的间隙保持在从约0.4nm至约4nm的范围内。

Description

鳍式场效应晶体管(FinFET)器件结构
相关申请的交叉引用
本申请要求于2015年3月26日提交、标题为“Fin field effect transistor(FinFET)device structure”的美国临时申请第62/138,742号的优先权，其全部内容结合于此作为参考。
技术领域
本发明涉及半导体领域，更具体地，涉及鳍式场效应晶体管及其形成方法。
背景技术
半导体器件用于各种电子应用中，诸如个人电脑、手机、数码相机和其他电子设备。通常通过在半导体衬底上方顺序地沉积绝缘或介电层、导电层以及半导体材料层，以及使用光刻来图案化各个材料层从而在半导体器件上形成电路组件和元件来制造半导体器件。许多集成电路通常制造在单个半导体晶圆上，并且沿着切割线在各集成电路之间进行锯切来将晶圆上的单个管芯分离出来。单个管芯通常以多芯片模式或其他形式的封装来单独封装。
在随着追求更高器件密度、更高性能以及更低成本的过程中，半导体工业发展至纳米技术工艺节点，来自制造和设计问题的挑战已导致了三维设计(诸如鳍式场效应晶体管(FinFET))的发展。FinFET被制造为具有从衬底延伸的薄而垂直的“鳍”部。FinFET的沟道形成在该薄鳍部中。栅极提供在鳍部上方。FinFET的优势可以包括降低短沟道效应以及提高电流。
尽管现有的FinFET器件和制造FinFET器件的方法通常已经能够满足它们的预期目的，但是它们并不是在各个方面都是完全令人满意的。
发明内容
根据本发明的一个方面，提供了一种鳍式场效应晶体管(FinFET)器件结构，包括：衬底，其中，所述衬底包括第一区和第二区；隔离结构，形成在所述衬底上；第一鳍结构，形成在所述第一区上；第二鳍结构，形成在所述第二区上，其中，所述第一鳍结构的数目大于所述第二鳍结构的数目；其中，所述第一鳍结构具有从所述隔离结构的顶面至所述第一鳍结构的顶面测得的第一高度；所述第二鳍结构具有从所述隔离结构的顶面至所述第二鳍结构的顶面测得的第二高度；以及所述第一高度和所述第二高度之间的间隙在约0.4nm至约4nm的范围内。
优选地，所述第一鳍结构的顶面与所述第二鳍结构的顶面平齐。
优选地，，所述第一高度在约10nm至约50nm的范围内。
优选地，两个相邻的所述第一鳍结构具有第一节距，两个相邻的所述第二鳍结构具有第二节距，并且所述第二节距大于所述第一节距。
优选地，两个相邻的所述第一鳍结构具有第一节距，两个相邻的所述第二鳍结构具有第二节距，并且所述第二节距等于所述第一节距。
优选地，该鳍式场效应晶体管(FinFET)器件结构还包括：第一栅极结构，形成在所述第一鳍结构的中间部分上；以及第二栅极结构，形成在所述第二鳍结构的中间部分上，其中，所述第一栅极结构的顶面与所述第二栅极结构的顶面平齐。
优选地，所述第一高度和所述第二高度之间的间隙在约1nm至约3nm的范围内。
优选地，该鳍式场效应晶体管(FinFET)器件结构还包括：形成在所述第二区上的剩余的鳍结构，其中，所述剩余的鳍结构完全地被所述隔离结构覆盖。
根据本发明的另一方面，提供了一种鳍式场效应晶体管(FinFET)器件结构，包括：衬底，其中，所述衬底包括第一区和第二区；第一鳍结构，形成在所述第一区中的所述衬底上；第二鳍结构，形成在所述第二区中的所述衬底上；隔离结构，形成在所述衬底上，其中，所述隔离结构包括位于两个邻近的所述第一鳍结构之间的第一部分和位于两个邻近的所述第二鳍结构之间的第二部分，以及所述第一部分的顶面和所述第二部分的顶面之间的间隙在约0.4nm至约4nm的范围内。
优选地，该鳍式场效应晶体管(FinFET)器件结构还包括：栅极结构，形成在所述第一鳍结构和所述第二鳍结构的中间部分上，其中，所述栅极结构包括高k介电层和形成在所述高k介电层上的金属栅电极层。
优选地，两个邻近的所述第一鳍结构具有第一节距，两个邻近的所述第二鳍结构具有第二节距，并且所述第二节距大于所述第一节距。
优选地，该鳍式场效应晶体管(FinFET)器件结构还包括：源极/漏极(S/D)结构，邻近于所述栅极结构；以及层间介电(ILD)结构，形成在所述S/D结构和所述衬底上。
优选地，该鳍式场效应晶体管(FinFET)器件结构还包括：剩余的鳍结构，形成在所述第二区上，其中，所述剩余的鳍结构被所述隔离结构覆盖。
根据本发明的又一方面，提供了一种用于形成鳍式场效应晶体管(FinFET)器件结构的方法，包括：提供衬底，其中，所述衬底具有第一区和第二区；分别在所述第一区和所述第二区上形成第一鳍结构和第二鳍结构，其中，所述第一鳍结构的数目大于所述第二鳍结构的数目；在所述第一鳍结构和所述第二鳍结构上形成牺牲层，其中，从所述第一鳍结构的顶面到所述牺牲层的顶面测得第一厚度，并且所述第一厚度在约10nm至约50nm的范围内；以及对所述牺牲层实施蚀刻工艺以在所述衬底上形成隔离结构，其中，所述第一鳍结构具有从所述隔离结构的顶面至所述第一鳍结构的顶面测得的第一高度，所述第二鳍结构具有从所述隔离结构的顶面至所述第二鳍结构的顶面测得的第二高度，以及所述第一高度和所述第二高度之间的间隙在约0.4nm至约4nm的范围内。
优选地，在所述第一区和所述第二区上分别形成所述第一鳍结构和所述第二鳍结构包括：在所述衬底上形成衬垫层；在所述衬垫层上形成硬掩模层；在所述硬掩模层上形成光刻胶层；图案化所述光刻胶层以形成图案化的光刻胶层；以及将所述图案化的光刻胶层用作掩模来图案化所述硬掩模层和所述衬垫层以形成所述图案化的硬掩模层和所述图案化的衬垫层；
将所述图案化的硬掩模层和所述图案化的衬垫层用作掩模来蚀刻所述衬底的一部分。
优选地，在所述第一鳍结构和所述第二鳍结构上形成牺牲层之前，还包括：
在所述第一鳍结构和所述第二鳍结构上形成介电层；以及
减薄所述介电层以暴露所述硬掩模层的顶面，使得所述介电层的顶面与所述硬掩模层的顶面平齐。
优选地，该方法还包括：去除所述硬掩模层和所述衬垫层以形成凹槽；以及在所述凹槽中形成所述牺牲层。
优选地，在所述第一区和所述第二区上形成所述第一鳍结构和所述第二鳍结构包括：在所述第一区中形成所述第一鳍结构以及在所述第二区中形成所述第二鳍结构，其中，所述第一鳍结构的数目与所述第二鳍结构的数目相同；以及去除所述第二鳍结构的一部分，使得所述第一鳍结构的数目大于所述第二鳍结构的数目。
优选地，该方法还包括：在所述第一鳍结构和所述第二鳍结构的中间部分上形成栅极结构。
优选地，该方法还包括：在所述第一鳍结构和所述第二鳍结构的中间部分上形成伪栅极结构；去除所述第一鳍结构的顶部以形成腔体；在所述腔体中和所述腔体上形成源极/漏极结构；在所述S/D结构和所述伪栅极结构上形成层间介电(ILD)结构。
优选地，该方法还包括：去除所述伪栅极结构以形成沟槽；在所述沟槽中形成高k介电层；以及在所述高k介电层上形成金属栅电极层。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
图1示出了根据本发明的一些实施例的鳍式场效应晶体管(FinFET)器件结构的截面图。
图2A至图2H示出了根据本发明的一些实施例的形成鳍式场效应晶体管(FinFET)器件结构的截面图。
图2C’示出了根据本发明的一些实施例的图2C的另一实施例的截面图。
图2H’示出了根据本发明的一些实施例的图2H的另一实施例的截面图。
图3A至图3C示出了根据本发明的一些实施例的形成鳍式场效应晶体管(FinFET)器件结构的截面图。
图4A至图4G示出了根据本发明的一些实施例的形成鳍式场效应晶体管(FinFET)器件结构的截面图。
图5A至图5B示出了根据本发明的一些实施例的在鳍结构上形成栅极结构的截面图。
图6A至图6F示出了根据本发明的一些实施例的形成鳍式场效应晶体管(FinFET)器件结构的截面图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
公开了实施例的一些变化。贯穿各个视图和说明性实施例，相同的标号用于指示相同的元件。应当理解，在方法之前、器件和之后可以提供额外的操作，以及对于方法的其他实施例描述的操作中的一些可以被替换或消除。
提供了用于形成鳍式场效应晶体管(FinFET)器件结构的实施例。图1示出了根据本发明的一些实施例的鳍式场效应晶体管(FinFET)器件结构100的截面图。
参照图1，提供衬底102，以及在衬底102上形成隔离结构120。隔离结构120防止电干扰或串扰。衬底102具有第一区10和第二区20。在第一区10中的衬底102上形成第一鳍结构110a，以及在第二区20中的衬底102上形成第二鳍结构110b。第一鳍结构110a基本上彼此平行。第二鳍结构110b基本上彼此平行。
在第一区10中的第一鳍结构110a的数目大于在第二区20中的第二鳍结构110b的数目。在一些实施例中，两个相邻的第一鳍结构110a具有第一节距P1，两个相邻的第二鳍结构110b具有第二节距P2，并且第二节距P2大于第一节距P1。换句话说，第一鳍结构110a的图案密度大于第二鳍结构110b的图案密度。
每个第一鳍结构110a均具有顶部和底部，以及顶部从隔离结构120处突出而底部嵌入在隔离结构120中。每个第二鳍结构110b均具有顶部和底部，以及顶部从隔离结构120处突出而底部嵌入在隔离结构120中。应当注意，第一鳍结构110a的顶面与第二鳍结构110b的顶面基本上平齐。
每个第一鳍结构110a均具有从隔离结构120的顶面至第一鳍结构110a的顶面测量的第一高度H1。每个第二鳍结构110b均具有从隔离结构120的顶面至第二鳍结构110b的顶面测量的第二高度H2。在一些实施例中，第一高度H1在从约30nm至约50nm的范围内。在一些实施例中，第二高度H2在约30.1nm至约50.1nm的范围内。在一些实施例中，第一高度H1和第二高度H2之间的间隙ΔH在约0.4nm至约4nm的范围内。在一些实施例中，第一高度H1和第二高度H2之间的间隙ΔH在从约1nm至约3nm的范围内。
图2A至图2H示出了根据本发明的一些实施例的沿着图1的线AA’形成鳍式场效应晶体管(FinFET)器件结构100的截面图。
如图2A所示，FinFET器件结构100包括衬底102。衬底具有第一区10和第二区20。衬底102可以由硅或其他半导体材料制成。可选地或额外地，衬底102可以包括其他元素半导体材料，诸如锗。在一些实施例中，衬底102可以由化合物半导体(诸如，碳化硅、砷化镓、砷化铟或磷化铟)制成。在一些实施例中，衬底102可以由合金半导体(诸如，硅锗、碳化硅锗、磷砷化镓或磷铟化镓)制成。在一些实施例中，衬底102包括外延层。例如，在一些实施例中，衬底102具有位于块状半导体上面的外延层。
此后，衬垫层104和硬掩模层106可以形成在衬底102上，并且掩模层108形成在硬掩模层106上。通过图案化工艺来图案化光刻胶层108。图案化工艺包括光刻工艺和蚀刻工艺。光刻工艺包括光刻胶涂覆(例如，旋涂)、软烘、掩模对准、曝光、曝光后烘烤、使光刻胶显影、冲洗和干燥(例如，硬烘)。蚀刻工艺包括干蚀刻工艺或湿蚀刻工艺。
衬垫层104是位于衬底102和硬掩模层106之间的缓冲层。此外，当去除硬掩模层106时，衬垫层104用作停止层。衬垫层104可以由氧化硅制成。硬掩模层106可以由氧化硅、氮化硅、氮氧化硅或其他适用的材料制成。在其他一些实施例中，一个或多个硬掩模层106形成在衬垫层104上方。
通过沉积工艺(诸如化学汽相沉积(CVD)工艺、高密等离子体化学汽相沉积(HDPCVD)工艺、旋涂工艺、溅射工艺或其他适用的工艺)形成衬垫层104和硬掩模层106。
如图2B所示，根据一些实施例，在图案化光刻胶层108之后，将图案化的光刻胶层108用作掩模来图案化衬垫层104和硬掩模层106。结果，获得图案化的衬垫层104和硬掩模层106。
此后，将图案化的衬垫层104和硬掩模层106用作掩模来对衬底102实施蚀刻工艺以形成鳍结构110。蚀刻工艺可以是干蚀刻工艺或湿蚀刻工艺。在一些实施例中，通过干蚀刻工艺蚀刻衬底102。干蚀刻工艺包括使用氟基的蚀刻气体，诸如SF6、CxFy，NF3或它们的组合。蚀刻工艺可以是时间控制工艺，并且一直持续到鳍结构110达到预定高度。在一些其他实施例中，鳍结构110的宽度从顶部到底部逐渐增加。
如图2C所示，根据一些实施例，在形成鳍结构110之后，去除光刻胶层108以及去除鳍结构110在第二区20中的一部分。因此，在第一区10中形成第一鳍结构110a以及在第二区20中形成第二鳍结构110b。在两个邻近的第一鳍结构110a之间形成第一沟槽109a，以及在两个邻近的第二鳍结构110b之间形成第二沟槽109b。
应当注意，在第一区10中的第一鳍结构110a的图案密度大于在第二区20中的第二鳍结构110b的图案密度。形成在第一区10中的器件和形成在第二区20中的器件分别且独立地实施不同的功能。
如图2C所示，两个相邻的第一鳍结构110a具有第一节距P1，以及两个相邻的第二鳍结构110b具有第二节距P2。第二节距P2大于第一节距P1。换句话说，在第二区20中形成的第二沟槽109b的宽度大于在第一区10中形成的第一沟槽109a的宽度。
如图2C’所示，在其他一些实施例中，鳍结构110的去除部分没有被完全去除，剩余的鳍部110c形成为邻近第二鳍结构110b。在一些实施例中，剩余的鳍部分110c的高度小于第一鳍结构110a的高度的一半。
应当注意，第一鳍结构110a和第二鳍结构110b的数目可以根据实际应用来调整，而并不限制于在第一区10中的四个第一鳍结构110a和在第二区20中的两个第二鳍结构110b。
如图2D所示，根据一些实施例，在形成第一鳍结构110a和第二鳍结构110b之后，在两个邻近的第一鳍结构110a之间的第一沟槽109a和两个邻近的第二鳍结构110b之间的第二沟槽109b内形成介电材料112，以及介电材料112形成在第一鳍结构110a第二鳍结构110b上方。
在一些实施例中，介电材料112由氧化硅、氮化硅、氮氧化硅、氟掺杂的硅酸盐玻璃(FSG)或另一低k介电材料制成。可以通过化学汽相沉积(CVD)工艺、旋涂玻璃工艺或另一适用的工艺来沉积介电材料112。
此后，如图2E所示，减薄或平坦化介电材料112以暴露硬掩模层106的顶面。结果，介电材料112的顶面与硬掩模层106的顶面平齐。在一些实施例中，通过化学机械抛光(CMP)工艺来减薄介电材料112。
如图2F所示，根据一些实施例，在减薄或平坦化介电材料112之后，去除硬掩模层106和衬垫层104以形成凹槽113。通过诸如干蚀刻工艺或湿蚀刻工艺的蚀刻工艺来去除硬掩模层106和衬垫层104。
如图2G所示，根据一些实施例，在形成凹槽113之后，在凹槽113中以及在介电材料112上形成牺牲层114。牺牲层114用于保护第一鳍结构110a和第二鳍结构110b的顶面。牺牲层114可以具有单层或多层。牺牲层114由氧化硅、氮化硅、氮氧化硅或它们的组合制成。
在其他一些实施例中，在形成牺牲层114之后，对鳍结构110的顶面可选地实施离子注入工艺(未示出)。离子注入工艺被配置为用掺杂剂来掺杂沟道区，以及沟道区形成在栅极结构(随后形成)下面。
对于具有不同暴露面积的区域(或蚀刻面积)，由于负载效应难以控制蚀刻的一致性。取决于鳍结构和蚀刻种类的结合，负载效应为用于较大暴露区域的蚀刻速率或者快于或者慢于用于较小暴露区域的蚀刻速率。换句话说，负载效应为大区域中的蚀刻速率与小区域中的蚀刻速率不匹配。这意味着图案密度可以影响负载效应。由此，当蚀刻在不同区10和20中的具有不同的图案密度的第一鳍结构110a和第二鳍结构110b时，更加难以控制蚀刻深度的一致性。
为了减小负载效应，在第一鳍结构110a和第二鳍结构110b上过沉积牺牲层114。换句话说，牺牲层114的沉积厚度高于正常厚度(可以小于约5nm)。
将牺牲层114的厚度保持在一个范围内以减小负载效应。在一些实施例中，牺牲层114具有在第一区10中的第一厚度T1以及在第二区20中的第二厚度T2。在一些实施例中，第一厚度T1在从约10nm至约50nm的范围内。在一些实施例中，第二厚度T2在从约10nm至约50nm的范围内。如果第一厚度T1或第二厚度T2小于10nm，则蚀刻时间太短并且难以使蚀刻量保持在预期范围内，从而过蚀刻介电层112。如果第一厚度T1或第二厚度T2大于50nm，则蚀刻时间太长并且因此增加了制造成本。
此后，如图2H所示，根据一些实施例，去除牺牲层114。此后，去除介电材料112的顶部以形成隔离结构120。在一些实施例中，通过蚀刻工艺去除牺牲层114。在一些实施例中，通过另一蚀刻工艺去除介电材料112的顶部。剩余的介电材料112被视为浅沟槽隔离(STI)结构120。
暴露第一鳍结构110a的顶部，以及顶部具有从隔离结构120的顶面至第一鳍结构110a的顶面测得的第一高度H1。同样，暴露第二鳍结构110b的顶部，以及顶部具有从隔离结构120的顶面至第二鳍结构110b的顶面测得的第二高度H2。
在一些实施例中，第一高度H1和第二高度H2之间的间隙ΔH在约0.4nm至约4nm的范围内。如果第一高度H1和第二高度H2之间的间隙ΔH大于4nm，则通过随后的操作在第一鳍结构110a和第二鳍结构110b上形成的沉积各层(诸如，栅极介电层和栅电极层)的厚度的一致性难以控制。相反，当间隙保持在约0.4nm至约4nm的范围内时，改进了沉积层的厚度的一致性，从而也改进FinFET结构的性能。
在一些实施例中，第一厚度T1与第一高度H1的比率(T1/H1)在约0.2至约0.5的范围内。如果比率大于0.5，过量的牺牲层114被浪费，且提高制造成本。如果比率小于0.2，则负载效应严重。
图2H’示出了根据本发明的一些实施例的图2H的另一实施例的截面图。如图2H’所示，剩余的鳍结构110c完全被隔离结构120覆盖。
图3A至图3C示出了根据本发明的一些实施例的形成鳍式场效应晶体管(FinFET)器件结构的截面图。
参照图3A，在第一区10中的衬底102上形成第一鳍结构110a，以及在第二区20中的衬底102上形成第二鳍结构110b。
此后，如图3B所示，根据本发明的一些实施例，在第一鳍结构110a和第二鳍结构110b上形成介电材料112。在第一鳍结构110a和第二鳍结构110b上方过沉积介电层112。如上所述，可以通过形成过沉积的介电层112来减小第一区10和第二区20之间的负载效应。
如图3C所示，根据一些实施例，在形成介电材料112之后，实施蚀刻工艺以去除介电材料112。此外，也去除衬垫层104和硬掩模层106。结果，第一区10中的每个第一鳍结构110a均具有第一高度H1以及第二区20中的每个第二鳍结构110b均具有第二高度H2。在一些实施例中，第一高度H1和第二高度H2之间的间隙ΔH在约0.4nm至约4nm的范围内。在一些实施例中，第一高度H1和第二高度H2之间的间隙ΔH在约1m至约3m的范围内。
图4A至图4G示出了根据本发明的一些实施例的形成鳍式场效应晶体管(FinFET)器件结构的截面图。
参照图4A，在衬底102上形成鳍结构110。在第一区10中的鳍结构110的数目与在第二区20中的相同。
如图4所示，根据一些实施例，在形成鳍结构110之后，去除第二区20中的第二鳍结构110b的一部分。例如，第二鳍结构110b的数目从四个减小到两个。
两个相邻的第一鳍结构110a具有第一节距P1，两个相邻的第二鳍结构110b具有第二节距P3。在一些实施例中，第一节距P1基本上等于第三节距P3。第一鳍结构110a的数目大于第二鳍结构110b的数目，以及第一区10的区域与第二区20的面积相同。因此，在第一区10中的第一鳍结构110a的图案密度大于在第二区20中的第二鳍结构110b的图案密度。
如图4C所示，根据本发明的一些实施例，在形成第一鳍结构110a和第二鳍结构110b之后，在第一鳍结构110a和第二鳍结构110b上以及在两个邻近的第一鳍结构110a之间的沟槽内和在两个邻近的第二鳍结构110b之间的沟槽内形成介电层112。
如图4D所示，根据本发明的一些实施例，在形成介电层112之后，对介电层112实施平坦化工艺直至暴露硬掩模层106的顶面。在一些实施例中，平坦化工艺是化学机械抛光工艺(CMP)。
此后，如图4E所示，根据本发明的一些实施例，去除硬掩模层106和衬垫层104。通过多次蚀刻工艺单独去除硬掩模层106和衬垫层104。
此后，如图4F所示，根据本发明的一些实施例，在凹槽113中以及在介电材料112上形成牺牲层114。如上所述，过沉积牺牲层114，从而减小负载效应。因此，提高了鳍部高度的一致性。
此后，如图4G所示，根据本发明的一些实施例，去除牺牲层114。
第一区域10中的第一鳍结构110a具有第一高度H1，以及第二区域20中的第二鳍结构110b具有第二高度H2。第一高度H1和第二高度H2之间的高度差被限定为ΔH。由于负载效应减小，因此高度差ΔH也减小。当高度差ΔH减小时，提高了第一鳍结构110a和第二鳍结构110b的高度的一致性。因此，改善了FinFET器件的性能。
图5A至图5B示出了根据本发明的一些实施例的在鳍结构上形成栅极结构的截面图。
如图5A所示，在第一鳍结构110a的中间部分和第二鳍结构110b的中间部分上形成栅极结构220。栅极结构包括栅极介电层208和栅电极层210。在栅极结构220的相对两侧上形成栅极间隔件212。
栅极介电层208由诸如氧化硅、氮化硅氮氧化硅、具有高介电常数(高k)的介电材料或它们的组合的介电材料制成。通过沉积工艺(诸如化学汽相沉积(CVD)、物理汽相沉积(PVD)、原子层沉积(ALD)、高密等离子体CVD(HDPCVD)、金属有机CVD(MOCVD)或等离子体增强CVD(PECVD))形成栅极介电层208。
在一些实施例中，栅电极层210由导电或非导电材料制成。在一些实施例中，栅极结构220是伪栅极结构，并且栅电极210由多晶硅制成。栅电极210通过沉积工艺(诸如化学汽相沉积(CVD)、物理汽相沉积(PVD)、原子层沉积(ALD)、高密等离子体CVD(HDPCVD)、金属有机CVD(MOCVD)或等离子体增强CVD(PECVD))形成。
如图5B所示，去除栅极结构220的一部分，从而在第一区10中形成第一栅极结构220a以及在第二区20中形成第二栅极结构220b。第一栅极结构220a的顶面与第二栅极结构220b的顶面基本上平齐。
图6A至图6F示出了根据本发明的一些实施例的形成鳍结构的截面图。
如图6A所示，栅极结构220是伪栅极结构。伪栅极结构220将被去除且被实际的栅极结构替代。每个伪栅极结构220均包括伪栅极介电层208和伪栅电极层210。
此后，如图6B所示，根据本发明的一些实施例，通过去除第一鳍结构110a和第二鳍结构110b的顶部形成腔体111。
如图6C所示，根据本发明的一些实施例，在形成腔体111之后，在腔体111中形成源极/漏极(S/D)结构130。
在一些实施例中，源极/漏极结构130是应变的源极/漏极结构130。在一些实施例中，源极/漏极结构130包括硅锗(SiGe)、锗(Ge)、砷化铟(InAs)、砷化镓铟(InGaAs)、锑化铟(InSb)、砷化镓(GaAs)、锑化镓(GaSb)、磷化铝铟(InAlP)、磷化铟(InP)或它们的组合。
在一些实施例中，通过外延(epi)工艺在第一鳍结构110a和第二鳍结构110b上生长应变材料来形成源极/漏极(S/D)结构130。此外，应变材料的晶格常数可以不同于衬底102的晶格常数。外延工艺可以包括选择性外延生长(SEG)工艺、CVD沉积工艺(例如，汽相外延(VPE)和/或超高真空CVD(UHV-CVD))、分子束外延或其他合适的外延工艺。
此后，如图6D所示，根据本发明的一些实施例，在衬底102上方的源极/漏极(S/D)结构130上方形成层间介电(ILD)结构132。
在一些实施例中，在隔离结构120和伪栅极结构220上方形成层间介电(ILD)材料。此后，对ILD材料实施平坦化工艺直到暴露伪栅极结构220的顶面。在一些实施例中，通过化学机械抛光(CMP)工艺来平坦化ILD材料。结果，形成ILD结构132。在其他一些实施例中，在形成ILD结构132之前形成接触蚀刻停止层(CESL)(未示出)。
ILD结构132包括位于两个相邻的第一鳍结构110a之间的第一部分和位于两个相邻的第二鳍结构110b之间的第二部分。应当注意，ILD结构132的第一部分的顶面和ILD结构132的第二部分的顶面之间存在间隙。在一些实施例中，该间隙在从约0.4nm至约4nm的范围内。在一些实施例中，该间隙在约1nm至约3nm的范围内。
层间介电(ILD)材料可以包括由多种介电材料(诸如氧化硅、氮化硅、氮氧化硅、四乙氧基硅烷(TEOS)、磷硅酸盐玻璃((PSG)、硼磷硅酸盐玻璃(BPSG)、低k介电材料和/或其他适用的介电材料)制成的多层。低k介电材料的实例包括但不限于氟化硅玻璃(FSG)、碳掺杂的氧化硅、非晶氟化碳、聚对二甲苯、苯并环丁烯双联体(BCB)或聚酰亚胺。可以通过化学汽相沉积(CVD)、物理汽相沉积(PVD)、原子层沉积(ALD)、旋涂或其他适用的工艺来形成层间介电(ILD)材料。
如图6E所示，根据本发明的一些实施例，在形成层间介电(ILD)材料132之后，去除伪栅极材料220以在ILD结构132中形成沟槽133。通过实施第一蚀刻工艺和第二蚀刻工艺来去除伪栅极材料220。通过第一蚀刻工艺去除伪栅电极层208，以及通过第二蚀刻工艺去除伪栅极介电层210。在一些实施例中，第一蚀刻工艺是干蚀刻工艺，以及第二蚀刻工艺是湿蚀刻工艺。在一些实施例中，干蚀刻工艺包括使用蚀刻气体，诸如CF4、Ar、NF3、Cl2、He、HBr、O2、N2、CH3F、CH4、CH2F2它们的组合。
当去除伪栅极结构220时，如果第一高度H1和第二高度H2之间的间隙大于4nm时，伪栅极结构220在第一区10中的去除高度可以与在第二区20的去除高度不同。因此，在第一区10中的伪栅极结构220被完全地去除，而伪栅极结构220的一些仍保留在第二区20中。在第一区10中的沟槽133的深度不等于在第二区20中的沟槽133的深度。如果伪栅极结构220的一些仍保留在第二区20中，则不利于填充随后形成的实际栅极介电层和实际栅电极层。
应当注意，与上述实施例相反，第一鳍结构110a和第二鳍结构110b之间的间隙保持在从约0.4nm至约4nm的范围内，从而伪栅极结构220在第一区10中的蚀刻深度基本上等于伪栅极结构220在第二区20中的蚀刻深度。有利于填充如图6F所示的随后形成的真栅极介电层(诸如)和真栅电极层(诸如栅电极层142)。
如图6F所示，根据一些实施例，在形成沟槽133之后，将栅极介电层140和栅电极层142填充至沟槽133内。因此获得包括栅极介电层140和栅电极层142的栅极结构144。
在一些实施例中，栅极介电层140由高k介电材料制成。高k介电材料可以包括氧化铪、氧化锆、氧化铝、二氧化铪-氧化铝合金、氧化铪硅、氮氧化铪硅、氧化铪钽、氧化铪钛、氧化铪锆等。
在一些实施例中，栅电极层142由金属材料制成。金属材料可以包括N功函金属或P功函金属。N功函金属包括钨(W)、铜(Cu)、钛(Ti)、银(Ag)、铝(Al)、钛铝合金(TiAl)、氮化钛铝(TiAlN)、碳化钽(TaC)、碳氮化钽(TaCN)、氮化钽硅(TaSiN)、猛(Mn)、锆(Zr)或它们的组合。P功函金属包括氮化钛(TiN)、氮化钨(WN)、氮化钽(TaN)、铷(Ru)或它们的组合。
如图6F所示，栅极结构144横向覆盖在鳍结构110的中间部分上。在栅极结构144下形成沟道区，并且沟道区被栅极结构144环绕。
提供用于形成鳍式场效应晶体管(FinFET)器件结构的实施例。鳍结构形成在具有第一区和第二区的衬底上方，以及隔离结构形成衬底上方。第一鳍结构形成在第一区上，以及第二鳍结构形成在第二区上，以及第一鳍结构的数目大于第二鳍结构的数目。为了降低负载效应，在第一鳍结构和第二鳍结构的制造期间，在第一鳍结构、第二鳍结构和隔离结构上过沉积牺牲层。换句话说，牺牲层的厚度高于正常厚度(可以为约5nm更少)。结果，第一鳍结构具有第一高度，第二鳍结构具有第二高度，以及第一高度和第二高度之间的间隙保持在从约0.4nm至约4nm的范围内。
由于减小了负载效应，第一高度和第二高度之间的高度差也减小了。当高度差减小时，改进了第一鳍结构和第二鳍结构的高度的一致性，因此，改进了FinFET结构的性能。
在一些实施例中，提供了鳍式场效应晶体管(FinFET)器件结构。FinFET器件结构包括衬底，以及衬底包括第一区和第二区。FinFET器件结构包括形成在衬底上的隔离结构和形成在第一区上的第一鳍结构。FinFET器件结构也包括形成在第二区上的第二鳍结构，以及第一鳍结构的数目大于第二鳍结构的数目。第一鳍结构具有从隔离结构的顶面至第一鳍结构的顶面测量的第一高度，第二鳍结构具有从隔离结构的顶面至第二鳍结构的顶面测量的第二高度，以及第一高度和第二高度之间的间隙保持在约0.4nm至约4nm的范围内。
在一些实施例中，提供了鳍式场效应晶体管(FinFET)器件结构。FinFET器件结构包括衬底，以及衬底包括第一区和第二区。FinFET器件结构包括形成在第一区中的衬底上的第一鳍结构以及形成在第二区中的衬底上的第二鳍结构。FinFET器件还包括形成在衬底上的隔离结构，其中隔离结构包括位于两个邻近的第一鳍结构之间的第一部分和位于两个邻近的第二鳍结构之间的第二部分。第一部分的顶面和第二部分的顶面之间的间隙在约0.4nm至约4nm的范围内。
在一些实施例中，提供了用于形成鳍式场效应晶体管(FinFET)器件结构的方法。该方法包括提供衬底，以及衬底具有第一区和第二区。该方法也包括分别在第一区和第二区上形成第一鳍结构和第二鳍结构，以及第一鳍结构的数目大于第二鳍结构的数目。该方法还包括，在第一鳍结构和第二鳍结构上形成牺牲层，以及从第一鳍结构的顶面到牺牲层的顶面测量第一厚度，以及第一厚度在约10nm至约50nm的范围内，该方法包括对牺牲层实施蚀刻工艺以在衬底上形成隔离结构，以及其中第一鳍结构具有从隔离结构的顶面至第一鳍结构的顶面测量的第一高度，第二鳍结构具有从隔离结构的顶面至第二鳍结构的顶面测量的第二高度，以及第一高度和第二高度之间的间隙保持在约0.4nm至约4nm的范围内。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种鳍式场效应晶体管(FinFET)器件结构，包括：
衬底，其中，所述衬底包括第一区和第二区；
隔离结构，形成在所述衬底上；
第一鳍结构，形成在所述第一区上；
第二鳍结构，形成在所述第二区上，其中，所述第一鳍结构的数目大于所述第二鳍结构的数目；
其中，所述第一鳍结构具有从所述隔离结构的顶面至所述第一鳍结构的顶面测得的第一高度；
所述第二鳍结构具有从所述隔离结构的顶面至所述第二鳍结构的顶面测得的第二高度；以及
所述第一高度和所述第二高度之间的间隙在约0.4nm至约4nm的范围内。
2.根据权利要求1所述的鳍式场效应晶体管(FinFET)器件结构，其中，所述第一鳍结构的顶面与所述第二鳍结构的顶面平齐。
3.根据权利要求1所述的鳍式场效应晶体管(FinFET)器件结构，其中，所述第一高度在约10nm至约50nm的范围内。
4.根据权利要求1所述的鳍式场效应晶体管(FinFET)器件结构，其中，两个相邻的所述第一鳍结构具有第一节距，两个相邻的所述第二鳍结构具有第二节距，并且所述第二节距大于所述第一节距。
5.根据权利要求1所述的鳍式场效应晶体管(FinFET)器件结构，其中，两个相邻的所述第一鳍结构具有第一节距，两个相邻的所述第二鳍结构具有第二节距，并且所述第二节距等于所述第一节距。
6.根据权利要求1所述的鳍式场效应晶体管(FinFET)器件结构，还包括：
第一栅极结构，形成在所述第一鳍结构的中间部分上；以及
第二栅极结构，形成在所述第二鳍结构的中间部分上，其中，所述第一栅极结构的顶面与所述第二栅极结构的顶面平齐。
7.一种鳍式场效应晶体管(FinFET)器件结构，包括：
衬底，其中，所述衬底包括第一区和第二区；
第一鳍结构，形成在所述第一区中的所述衬底上；
第二鳍结构，形成在所述第二区中的所述衬底上；
隔离结构，形成在所述衬底上，其中，所述隔离结构包括位于两个邻近的所述第一鳍结构之间的第一部分和位于两个邻近的所述第二鳍结构之间的第二部分，以及
其中，所述第一部分的顶面和所述第二部分的顶面之间的间隙在约0.4nm至约4nm的范围内。
8.根据权利要求7所述的鳍式场效应晶体管(FinFET)器件结构，还包括：
栅极结构，形成在所述第一鳍结构和所述第二鳍结构的中间部分上，其中，所述栅极结构包括高k介电层和形成在所述高k介电层上的金属栅电极层。
9.一种用于形成鳍式场效应晶体管(FinFET)器件结构的方法，包括：
提供衬底，其中，所述衬底具有第一区和第二区；
分别在所述第一区和所述第二区上形成第一鳍结构和第二鳍结构，其中，所述第一鳍结构的数目大于所述第二鳍结构的数目；
在所述第一鳍结构和所述第二鳍结构上形成牺牲层，其中，从所述第一鳍结构的顶面到所述牺牲层的顶面测得第一厚度，并且所述第一厚度在约10nm至约50nm的范围内；以及
对所述牺牲层实施蚀刻工艺以在所述衬底上形成隔离结构，
其中，所述第一鳍结构具有从所述隔离结构的顶面至所述第一鳍结构的顶面测得的第一高度，
所述第二鳍结构具有从所述隔离结构的顶面至所述第二鳍结构的顶面测得的第二高度，以及
所述第一高度和所述第二高度之间的间隙在约0.4nm至约4nm的范围内。
10.根据权利要求9所述的用于形成鳍式场效应晶体管(FinFET)器件结构的方法，其中，在所述第一区和所述第二区上分别形成所述第一鳍结构和所述第二鳍结构包括：
在所述衬底上形成衬垫层；
在所述衬垫层上形成硬掩模层；
在所述硬掩模层上形成光刻胶层；
图案化所述光刻胶层以形成图案化的光刻胶层；以及
将所述图案化的光刻胶层用作掩模来图案化所述硬掩模层和所述衬垫层以形成所述图案化的硬掩模层和所述图案化的衬垫层；
将所述图案化的硬掩模层和所述图案化的衬垫层用作掩模来蚀刻所述衬底的一部分。
CN201610168040.6A 2015-03-26 2016-03-23 鳍式场效应晶体管(FinFET)器件结构 Expired - Fee Related CN106024885B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562138742P 2015-03-26 2015-03-26
US62/138,742 2015-03-26
US14/737,099 2015-06-11
US14/737,099 US9418994B1 (en) 2015-03-26 2015-06-11 Fin field effect transistor (FinFET) device structure

Publications (2)

Publication Number Publication Date
CN106024885A true CN106024885A (zh) 2016-10-12
CN106024885B CN106024885B (zh) 2019-09-06

Family

ID=56610828

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610168040.6A Expired - Fee Related CN106024885B (zh) 2015-03-26 2016-03-23 鳍式场效应晶体管(FinFET)器件结构

Country Status (5)

Country Link
US (2) US9418994B1 (zh)
KR (1) KR101785154B1 (zh)
CN (1) CN106024885B (zh)
DE (1) DE102015110028B4 (zh)
TW (1) TWI575583B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231763A (zh) * 2016-12-12 2018-06-29 三星电子株式会社 具有去耦合沟道的场效应晶体管及其制造方法
CN109216459A (zh) * 2017-06-30 2019-01-15 台湾积体电路制造股份有限公司 用于制造半导体器件的方法
CN109786330A (zh) * 2017-11-15 2019-05-21 台湾积体电路制造股份有限公司 集成电路器件鳍、集成电路及其形成方法
CN110034068A (zh) * 2018-01-11 2019-07-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111261593A (zh) * 2018-11-30 2020-06-09 台湾积体电路制造股份有限公司 半导体器件及其形成方法
CN111384172A (zh) * 2018-12-29 2020-07-07 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111446211A (zh) * 2019-01-17 2020-07-24 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113497034A (zh) * 2020-03-19 2021-10-12 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113892169A (zh) * 2021-08-31 2022-01-04 长江存储科技有限责任公司 半导体器件的制作方法及半导体器件

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236379B2 (en) * 2011-09-28 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabrication method thereof
US8697515B2 (en) 2012-06-06 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US9318367B2 (en) * 2013-02-27 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET structure with different fin heights and method for forming the same
US10312149B1 (en) * 2015-03-26 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd Fin field effect transistor (FinFET) device structure and method for forming the same
US9443853B1 (en) 2015-04-07 2016-09-13 International Business Machines Corporation Minimizing shorting between FinFET epitaxial regions
US9722043B2 (en) * 2015-06-15 2017-08-01 International Business Machines Corporation Self-aligned trench silicide process for preventing gate contact to silicide shorts
US9905467B2 (en) 2015-09-04 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US9570580B1 (en) 2015-10-30 2017-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Replacement gate process for FinFET
US9960273B2 (en) * 2015-11-16 2018-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure with substrate isolation and un-doped channel
EP3182461B1 (en) * 2015-12-16 2022-08-03 IMEC vzw Method for fabricating finfet technology with locally higher fin-to-fin pitch
US10290634B2 (en) * 2016-01-20 2019-05-14 Globalfoundries Inc. Multiple threshold voltages using fin pitch and profile
US9786788B1 (en) * 2016-07-07 2017-10-10 Globalfoundries Inc. Vertical-transport FinFET device with variable Fin pitch
US9824934B1 (en) 2016-09-30 2017-11-21 International Business Machines Corporation Shallow trench isolation recess process flow for vertical field effect transistor fabrication
KR102579874B1 (ko) * 2016-12-27 2023-09-18 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US10204905B2 (en) * 2017-04-25 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
CN108807534A (zh) * 2017-05-03 2018-11-13 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US9911738B1 (en) * 2017-05-04 2018-03-06 Globalfoundries Inc. Vertical-transport field-effect transistors with a damascene gate strap
KR102350485B1 (ko) 2017-08-18 2022-01-14 삼성전자주식회사 반도체 소자
US10692769B2 (en) * 2017-08-29 2020-06-23 Taiwan Semiconductor Manufacturing Co., Ltd Fin critical dimension loading optimization
US10276720B2 (en) 2017-08-31 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming fin field effect transistor (FINFET) device structure
US10811320B2 (en) * 2017-09-29 2020-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Footing removal in cut-metal process
CN109786458B (zh) * 2017-11-13 2022-02-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10867846B2 (en) 2017-11-15 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (finFET) device structure with protection layer and method for forming the same
TWI711120B (zh) * 2017-11-30 2020-11-21 台灣積體電路製造股份有限公司 非平面半導體元件、積體電路、鰭式場效應電晶體陣列
US10700207B2 (en) * 2017-11-30 2020-06-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device integrating backside power grid and related integrated circuit and fabrication method
DE102018127448B4 (de) 2017-11-30 2023-06-22 Taiwan Semiconductor Manufacturing Co. Ltd. Metallschienenleiter für nicht-planare Halbleiter-Bauelemente
US10361127B1 (en) * 2017-12-28 2019-07-23 International Business Machines Corporation Vertical transport FET with two or more gate lengths
CN109994471B (zh) * 2017-12-29 2020-12-22 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US11189614B2 (en) * 2018-03-16 2021-11-30 Intel Corporation Process etch with reduced loading effect
CN110416296B (zh) * 2018-04-26 2021-03-26 苏州能讯高能半导体有限公司 半导体器件、半导体芯片及半导体器件制作方法
US10515955B1 (en) * 2018-05-29 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing transistor gate structures by local thinning of dummy gate stacks using an etch barrier
US10692770B2 (en) * 2018-05-30 2020-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Geometry for threshold voltage tuning on semiconductor device
US10586736B2 (en) * 2018-06-11 2020-03-10 Globalfoundries Inc. Hybrid fin cut with improved fin profiles
US10930767B2 (en) * 2018-07-16 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-like field effect transistor patterning methods for achieving fin width uniformity
JP7042726B2 (ja) * 2018-10-04 2022-03-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102019130911A1 (de) * 2018-11-30 2020-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung und herstellungsverfahren
US11031292B2 (en) * 2019-09-29 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-gate device and related methods
US11257932B2 (en) * 2020-01-30 2022-02-22 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor device structure and method for forming the same
CN113496894B (zh) * 2020-04-01 2024-04-19 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
KR102852324B1 (ko) * 2021-01-15 2025-08-28 삼성전자주식회사 반도체 장치
US11804485B2 (en) * 2021-04-09 2023-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture
KR20230013683A (ko) 2021-07-16 2023-01-27 삼성전자주식회사 반도체 소자
US12520575B2 (en) 2021-07-29 2026-01-06 Taiwan Semiconductor Manufacturing Company, Ltd Tunable resonator
US12477818B2 (en) * 2021-10-29 2025-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of damages to source/drain features

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050077553A1 (en) * 2003-10-14 2005-04-14 Kim Sung-Min Methods of forming multi fin FETs using sacrificial fins and devices so formed
US20110121406A1 (en) * 2009-11-20 2011-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with Different Fin Heights
US20130082333A1 (en) * 2011-10-03 2013-04-04 International Business Machines Corporated Multi-gate field-effect transistors with variable fin heights
CN103296069A (zh) * 2012-02-28 2013-09-11 台湾积体电路制造股份有限公司 FinFET及其制造方法
US20140042547A1 (en) * 2012-08-13 2014-02-13 International Business Machines Corporation High density bulk fin capacitor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006132172A1 (ja) 2005-06-07 2009-01-08 日本電気株式会社 フィン型電界効果型トランジスタ、半導体装置及びその製造方法
US8665629B2 (en) * 2007-09-28 2014-03-04 Qimonda Ag Condensed memory cell structure using a FinFET
US8373238B2 (en) 2009-12-03 2013-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with multiple Fin heights
US20110260282A1 (en) 2010-04-23 2011-10-27 Toshiba America Electronic Components, Inc. Semiconductor device and manufacturing methods
US20120032267A1 (en) * 2010-08-06 2012-02-09 International Business Machines Corporation Device and method for uniform sti recess
US8946829B2 (en) 2011-10-14 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Selective fin-shaping process using plasma doping and etching for 3-dimensional transistor applications
US8486770B1 (en) 2011-12-30 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming CMOS FinFET device
TWI575705B (zh) 2013-04-29 2017-03-21 聯華電子股份有限公司 半導體積體電路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050077553A1 (en) * 2003-10-14 2005-04-14 Kim Sung-Min Methods of forming multi fin FETs using sacrificial fins and devices so formed
US20110121406A1 (en) * 2009-11-20 2011-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with Different Fin Heights
US20130082333A1 (en) * 2011-10-03 2013-04-04 International Business Machines Corporated Multi-gate field-effect transistors with variable fin heights
CN103296069A (zh) * 2012-02-28 2013-09-11 台湾积体电路制造股份有限公司 FinFET及其制造方法
US20140042547A1 (en) * 2012-08-13 2014-02-13 International Business Machines Corporation High density bulk fin capacitor

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231763A (zh) * 2016-12-12 2018-06-29 三星电子株式会社 具有去耦合沟道的场效应晶体管及其制造方法
CN109216459A (zh) * 2017-06-30 2019-01-15 台湾积体电路制造股份有限公司 用于制造半导体器件的方法
CN109216459B (zh) * 2017-06-30 2021-09-10 台湾积体电路制造股份有限公司 用于制造半导体器件的方法
CN109786330A (zh) * 2017-11-15 2019-05-21 台湾积体电路制造股份有限公司 集成电路器件鳍、集成电路及其形成方法
CN110034068A (zh) * 2018-01-11 2019-07-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111261593A (zh) * 2018-11-30 2020-06-09 台湾积体电路制造股份有限公司 半导体器件及其形成方法
CN111384172B (zh) * 2018-12-29 2024-01-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111384172A (zh) * 2018-12-29 2020-07-07 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111446211A (zh) * 2019-01-17 2020-07-24 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111446211B (zh) * 2019-01-17 2022-10-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113497034A (zh) * 2020-03-19 2021-10-12 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113497034B (zh) * 2020-03-19 2024-07-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113892169A (zh) * 2021-08-31 2022-01-04 长江存储科技有限责任公司 半导体器件的制作方法及半导体器件

Also Published As

Publication number Publication date
DE102015110028B4 (de) 2021-02-11
US20160379888A1 (en) 2016-12-29
DE102015110028A1 (de) 2016-09-29
TW201635352A (zh) 2016-10-01
TWI575583B (zh) 2017-03-21
US9418994B1 (en) 2016-08-16
KR20160115655A (ko) 2016-10-06
KR101785154B1 (ko) 2017-10-12
CN106024885B (zh) 2019-09-06
US9818648B2 (en) 2017-11-14

Similar Documents

Publication Publication Date Title
CN106024885B (zh) 鳍式场效应晶体管(FinFET)器件结构
US12034062B2 (en) Semiconductor device structure and method for forming the same
US11594634B2 (en) Fin field effect transistor (FinFET) device structure with stop layer and method for forming the same
US10468407B2 (en) Fin field effect transistor (FinFET) device structure with uneven gate structure
CN106328692B (zh) 鳍式场效应晶体管（finfet）器件结构及其形成方法
CN105633083B (zh) 具有可控端到端临界尺寸的鳍式场效应晶体管(FinFET)器件及其形成方法
US11011636B2 (en) Fin field effect transistor (FinFET) device structure with hard mask layer over gate structure and method for forming the same
US10312149B1 (en) Fin field effect transistor (FinFET) device structure and method for forming the same
US11264383B2 (en) Fin field effect transistor (FinFET) device structure with capping layer and method for forming the same
US9401415B2 (en) Fin field effect transistor (FinFET) device and method for forming the same
US10679856B2 (en) Fin field effect transistor (FinFET) device structure with insulating structure over fin isolation structure and method for forming the same
US10276720B2 (en) Method for forming fin field effect transistor (FINFET) device structure
US20190148537A1 (en) Fin field effect transistor (finfet) device structure with isolation layer and method for forming the same
US20240387660A1 (en) Disposable Hard Mask for Interconnect Formation
US11563110B2 (en) Semiconductor structure and method for forming the same
US20220399461A1 (en) Semiconductor device structure and method for forming the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190906