CN106024806A - 薄膜晶体管结构、显示面板及其控制方法 - Google Patents
薄膜晶体管结构、显示面板及其控制方法 Download PDFInfo
- Publication number
- CN106024806A CN106024806A CN201610390169.1A CN201610390169A CN106024806A CN 106024806 A CN106024806 A CN 106024806A CN 201610390169 A CN201610390169 A CN 201610390169A CN 106024806 A CN106024806 A CN 106024806A
- Authority
- CN
- China
- Prior art keywords
- film transistor
- electrode
- thin
- transistor structure
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
- H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明是关于一种薄膜晶体管结构、显示面板及其控制方法,属于显示技术领域。所述薄膜晶体管结构包括:衬底基板,衬底基板上形成有栅极;形成有栅极的衬底基板上形成有源漏极金属图案,源漏极金属图案包括:源极和漏极;形成有源漏极金属图案的衬底基板上形成有钝化层,位于漏极上方的钝化层上形成有至少两个过孔;形成有钝化层的衬底基板上形成有像素电极,且像素电极通过至少两个过孔与漏极相连接。本发明解决了显示面板的显示效果较差的问题,提高了显示面板的显示效果。本发明用于显示面板。
Description
技术领域
本发明涉及显示技术领域,特别涉及一种薄膜晶体管结构、显示面板及其控制方法。
背景技术
显示面板包括对盒成形的阵列基板和彩膜基板,以及位于阵列基板和彩膜基板之间的液晶。彩膜基板包括公共电极,阵列基板包括多个阵列排布的薄膜晶体管(英文:Thin Film Transistor;简称:TFT)结构。
每个TFT结构可以包括栅极、源极、漏极和像素电极,其中,栅极与栅线相连接,源极与数据线相连接,漏极上形成有钝化层,且钝化层上形成有过孔(英文:via),漏极能够通过该钝化层上的过孔与像素电极相连接。在栅线上施加足够的栅极电压,能够将数据线上的控制电压从源极和漏极写入像素电极;需要说明的是,阵列基板还包括公共电极线,公共电极线与彩膜基板中的公共电极相连接,在公共电极线上施加公共电压,能够将公共电压写入公共电极。位于像素电极和公共电极之间的液晶,能够在像素电极上的控制电压以及公共电极上的公共电压的作用下进行偏转,改变液晶的透光度,进而控制显示面板上该像素电极对应的区域显示预设色彩,使得显示面板显示图像。
由于相关技术中,每个TFT结构中的像素电极仅仅通过一个小小的过孔与漏极相连接,像素电极与漏极较容易接触不良,使得数据线上的控制电压无法通过源极和漏极写入像素电极,进而显示面板上像素电极对应的区域无法显示预设色彩,因此,显示面板的显示效果较差。
发明内容
为了解决显示面板的显示效果较差的问题,本发明实施例提供了一种薄膜晶体管结构、显示面板及其控制方法。所述技术方案如下:
第一方面,提供可一种薄膜晶体管结构,所述薄膜晶体管结构包括:衬底基板,
所述衬底基板上形成有栅极;
形成有所述栅极的衬底基板上形成有源漏极金属图案,所述源漏极金属图案包括:源极和漏极;
形成有所述源漏极金属图案的衬底基板上形成有钝化层,位于所述漏极上方的所述钝化层上形成有至少两个过孔;
形成有所述钝化层的衬底基板上形成有像素电极,且所述像素电极通过所述至少两个过孔与所述漏极相连接。
可选的,所述源漏极金属图案包括:n个源极和n个漏极,所述n为大于或等于2的整数,所述n个漏极中的每个漏极上方的所述钝化层上形成有至少一个过孔。
可选的,所述n个漏极中的每个漏极上方的所述钝化层上形成有一个过孔。
可选的,所述像素电极包括n个像素子电极,且所述n个像素子电极中任意两个相邻的像素子电极相互连接,所述n个像素子电极通过n个过孔与所述n个漏极一一连接。
可选的,所述像素电极包括n个像素子电极,且所述n个像素子电极相互绝缘,所述n个像素子电极通过n个过孔与所述n个漏极一一连接。
可选的,所述衬底基板上还形成有与所述栅极相连接的栅线,以及与所述n个源极相连接的数据线,
其中,所述栅线在所述像素电极上的正投影位于所述像素电极上。
可选的,所述n个像素子电极中的每个像素子电极上均形成有m个狭缝,所述m为大于或等于2的整数。
可选的,所述n等于2,
所述n个像素子电极轴对称设置,对称轴为所述栅线在所述像素电极上的正投影;
所述m个狭缝具有至少2种狭缝方向。
可选的,形成有所述栅极的衬底基板上形成有栅绝缘层;
形成有所述栅绝缘层的衬底基板上形成有非晶硅层;
形成有所述非晶硅层的衬底基板上形成有欧姆接触层;
形成有所述欧姆接触层的衬底基板上形成有所述源漏极金属图案。
第二方面,提供了一种显示面板,所述显示面板包括:对盒成形的阵列基板和彩膜基板,以及位于所述阵列基板与彩膜基板之间的液晶,
所述阵列基板包括:阵列排布的多个薄膜晶体管结构,所述薄膜晶体管结构为第一方面所述的薄膜晶体管结构,所述彩膜基板包括公共电极,在所述多个薄膜晶体管结构中,至少一个薄膜晶体管结构中的栅线与所述公共电极相连接。
第三方面,提供了一种显示面板的控制方法,所述显示面板为第二方面所述的显示面板,所述方法包括:
在不同的时间段,分别通过不同的薄膜晶体管结构中的栅线向不同的薄膜晶体管结构中的栅极输入栅极电压;
在未向目标薄膜晶体管结构中的栅极输入栅极电压的时间段,通过所述目标薄膜晶体管结构中的栅线向所述公共电极输入公共电压,所述目标薄膜晶体管为所述至少一个薄膜晶体管中的任一薄膜晶体管。
综上所述,本发明提供了一种薄膜晶体管结构、显示面板及其控制方法,该薄膜晶体管结构中,衬底基板上形成有栅极、源漏极金属图案、钝化层以及像素电极,钝化层上形成有至少两个过孔,且像素电极能够通过钝化层上的至少两个过孔与衬底基板上的漏极相连接。当该至少两个过孔中的某一过孔失效时,像素电极还可以通过该至少两个过孔中的其他过孔与衬底基板上的漏极连接,将数据线上的控制电压写入像素电极,使得该薄膜晶体管结构所在的显示面板上,像素电极对应的区域能够显示预设色彩,所以,提高了显示面板的显示效果。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性的,并不能限制本发明。
附图说明
为了更清楚地说明本发明的实施例,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1-1为本发明实施例提供的一种薄膜晶体管的俯视图;
图1-2为本发明实施例提供的一种薄膜晶体管的截面图;
图2-1为本发明实施例提供的另一种薄膜晶体管的俯视图;
图2-2为本发明实施例提供的另一种薄膜晶体管的截面图;
图3为本发明实施例提供的一种像素电极的结构示意图;
图4-1为本发明实施例提供的一种薄膜晶体管的局部结构示意图;
图4-2为本发明实施例提供的另一种薄膜晶体管的局部结构示意图;
图4-3为本发明实施例提供的又一种薄膜晶体管的局部结构示意图;
图4-4为本发明实施例提供的再一种薄膜晶体管的局部结构示意图;
图4-5为本发明另一实施例提供的一种薄膜晶体管的局部结构示意图;
图5为本发明实施例提供的一种显示面板的结构示意图。
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本发明的实施例,并与说明书一起用于解释本发明的原理。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明作进一步地详细描述,显然,所描述的实施例仅仅是本发明一部份实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
图1-1为本发明实施例提供的一种薄膜晶体管结构的俯视图,图1-2为本发明实施例提供的一种薄膜晶体管的截面图,示例的,图1-2可以为图1-1中的薄膜晶体管结构在BB’处的截面图。请参考图1-1和图1-2,该薄膜晶体管结构0可以包括:衬底基板01,衬底基板01上形成有栅极02;形成有栅极02的衬底基板01上形成有源漏极金属图案03,示例的,该源漏极金属图案03可以包括:源极031和漏极032;
形成有源漏极金属图案03的衬底基板01上形成有钝化层04,位于漏极031上方的钝化层04上形成有至少两个过孔A;形成有钝化层04的衬底基板01上形成有像素电极05,且像素电极05通过该钝化层04上形成的至少两个过孔A与漏极031相连接。
综上所述,本发明实施例提供的薄膜晶体管结构中,衬底基板上形成有栅极、源漏极金属图案、钝化层以及像素电极,钝化层上形成有至少两个过孔,且像素电极能够通过钝化层上的至少两个过孔与衬底基板上的漏极相连接。当该至少两个过孔中的某一过孔失效时,像素电极还可以通过该至少两个过孔中的其他过孔与衬底基板上的漏极连接,将数据线上的控制电压写入像素电极,使得该薄膜晶体管结构所在的显示面板上,像素电极对应的区域能够显示预设色彩,所以,提高了显示面板的显示效果。
可选的,该源漏极金属图案03可以包括:n个源极031和n个漏极032,其中,n为大于或等于2的整数,且该n个漏极032中的每个漏极032上方的钝化层04上可以形成有至少一个过孔A,示例的,n个漏极031中的每个漏极031上方的钝化层04上均可以形成有一个过孔A。
需要说明的是,本发明实施例中,以n等于2,且n个漏极031中的每个漏极031上方的钝化层04上均可以形成有一个过孔A(也即钝化层04上共形成有n个过孔A,钝化层04上过孔A的个数与漏极031的个数相等)为例,实际应用中,n还可以为其他大于2的整数,n个漏极中的每个漏极上方的钝化层上的过孔的个数还可以为其他大于1的整数,本发明实施例对此不作限定。
图2-1为本发明实施例提供的一种薄膜晶体管结构的俯视图,图2-2为本发明实施例提供的一种薄膜晶体管结构的剖面图示例的,图2-2可以为图2-1中薄膜晶体管结构在BB’处的截面图。
请结合图2-1和图2-2,像素电极05可以包括n个像素子电极051,且n个像素子电极051中任意两个相邻的像素子电极051相互连接,n个像素子电极051能够通过n个过孔A与n个漏极032一一连接。也即,该n个像素子电极051相互连接为一个电极,且该一个电极通过n个过孔与n个漏极032相连接。且由于n个像素子电极051中任意两个像素子电极051相互连接,当某一过孔A失效时,与该失效的过孔A相连接的像素子电极051能够通过其他像素子电极051,与其他像素子电极051相连接的漏极032获取电压。
需要说明的是,阵列排布的薄膜晶体管结构可以组成显示面板中的阵列基板,显示面板还可以包括与阵列基板相对设置的彩膜基板,以及位于阵列基板与彩膜基板之间的液晶,彩膜基板上可以形成有公共电极,液晶可以在公共电极上的电压以及像素电极上的电压的作用下进行偏转。
相关技术中,薄膜晶体管结构还可以包括形成在衬底基板上的公共电极线(又称Common线),且公共电极线可以与彩膜基板上的公共电极相连接,在需要向公共电极上输入电压时,可以通过公共电极线向公共电极输入电压。且公共电极线在像素电极上的正投影可以位于像素电极上,公共电极线与像素电极能够形成存储电容。但是,由于相关技术中公共电极线较窄,所以公共电极线较容易发生断裂,从而无法向公共电极上输入电压,位于阵列基板与彩膜基板之间的液晶无法有效的偏转。
本发明实施例中,衬底基板01上还可以形成有与栅极02相连接的栅线1,以及与n个源极031相连接的数据线2。示例的,本发明实施例中的2个像素子电极051可以轴对称设置,且对称轴可以为栅线1在像素电极05上的正投影。也即,衬底基板01上并没有形成公共电极线,且衬底基板01上的栅线1可以与彩膜基板上的公共电极相连接,用于代替相关技术中的公共电极线向公共电极输入电压,且栅线1在像素电极05上的正投影可以位于像素电极05上,使得栅线1还能够代替相关技术中的公共电极线与像素电极05形成存储电容。且由于栅线1比相关技术中的公共电极线宽,所以栅线1较不容易发生断裂,因此,能够有效的向公共电极上输入电压,保证液晶的正常偏转。
进一步的,该n个像素子电极051中的每个像素子电极051上均可以形成有m个狭缝X,m个狭缝X具有至少2种狭缝方向,m为大于或等于2的整数。具体的,由于每个像素子电极051上均可以形成有m个狭缝X,且该m个狭缝X能够促使位于衬底基板和彩膜基板之间的液晶具有至少两种偏转角度,在显示面板的不同视角,结合液晶取向的平均化效果,可以减轻显示面板显示时的亮度差异,减轻显示面板显示画面时的色差,从而改善显示面板显示画面的品质。
需要说明的是,形成有栅极02的衬底基板01上还可以形成有栅绝缘层06;形成有栅绝缘层06的衬底基板01上可以形成有非晶硅层07;形成有非晶硅层07的衬底基板01上可以形成有欧姆接触层08;形成有欧姆接触层08的衬底基板01上可以形成有该源漏极金属图案03。
可选的,图3为本发明实施例提供的一种像素电极05的俯视图,如图3所示,像素电极05还可以包括n个像素子电极051,且n个像素子电极051相互绝缘,n个像素子电极通过n个过孔与n个漏极一一连接,图3中以该像素电极05包括2个相互绝缘的像素子电极051为例,实际应用中,该像素电极05还可以包括的像素子电极051的个数还可以大于2。由于该n个像素子电极051相互绝缘,当某一像素子电极051对应的过孔A失效时,显示面板上该像素子电极051对应的区域无法显示预设色彩,但是显示面板上其他像素子电极051对应的区域能够显示预设色彩,且本发明中的每个像素子电极051的面积比相关技术中的像素电极的面积小,因此可以减小显示面板上无法显示预设色彩的区域的面积,从而提高了显示面板的显示效果。
示例的,如图4-1所示,在形成该薄膜晶体管结构时,可以首先在衬底基板01上形成栅极02;然后,如图4-2所示,可以在形成有栅极02的衬底基板01上依次形成栅绝缘层06、非晶硅层07和欧姆接触层08。如图4-3所示,可以在形成有欧姆接触层08的衬底基板01上形成源漏极金属图案03,该源漏极金属图案03可以包括n个源极031和n个漏极032;如图4-4所示,可以在形成有源漏极金属图案03的衬底基板01上形成钝化层04,其中,位于每个漏极031上方的钝化层04上可以形成有一个过孔A;如图4-5所示,可以在形成有钝化层04的衬底基板01上形成像素电极05,该像素电极05可以通过钝化层04上形成的至少两个过孔A与至少两个漏极031相连接,每个像素子电极051上均可以形成有至少两个狭缝X。
需要说明的是,在衬底基板上形成栅极时,可以同时在衬底基板上形成与栅极相连接的栅线,在衬底基板上形成源漏极金属图案时,可以同时在衬底基板上形成数据线,且该数据线可以与该源漏极金属图案中的n个源极相连接。
综上所述,本发明实施例提供的薄膜晶体管结构中,衬底基板上形成有栅极、源漏极金属图案、钝化层以及像素电极,钝化层上形成有至少两个过孔,且像素电极能够通过钝化层上的至少两个过孔与衬底基板上的漏极相连接。当该至少两个过孔中的某一过孔失效时,像素电极还可以通过该至少两个过孔中的其他过孔与衬底基板上的漏极连接,将数据线上的控制电压写入像素电极,使得该薄膜晶体管结构所在的显示面板上,像素电极对应的区域能够显示预设色彩,所以,提高了显示面板的显示效果。
如图5所示,本发明实施例提供了一种显示面板5,该显示面板5可以包括:对盒成形的阵列基板51和彩膜基板52,以及位于该阵列基板51与彩膜基板52之间的液晶53。
该阵列基板51可以包括阵列排布的多个薄膜晶体管结构0,该薄膜晶体管结构0可以为图1-1、图1-2、图2-1或图2-2所示的薄膜晶体管结构0。彩膜基板52可以包括衬底基板521和公共电极522,阵列基板51中的多个薄膜晶体管结构0中,至少一个薄膜晶体管结构0中的栅线与公共电极522相连接。
进一步的,该显示面板5所在的显示装置可以为:电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
综上所述,本发明实施例提供的显示面板中的薄膜晶体管结构中,衬底基板上形成有栅极、源漏极金属图案、钝化层以及像素电极,钝化层上形成有至少两个过孔,且像素电极能够通过钝化层上的至少两个过孔与衬底基板上的漏极相连接。当该至少两个过孔中的某一过孔失效时,像素电极还可以通过该至少两个过孔中的其他过孔与衬底基板上的漏极连接,将数据线上的控制电压写入像素电极,使得该阵列基板所在的显示面板上,像素电极对应的区域能够显示预设色彩,所以,提高了显示面板的显示效果。
本发明实施例提供了一种显示面板的控制方法,该显示面板可以为图5所示的显示面板5,该显示面板的控制方法可以包括:
在不同的时间段,分别通过不同的薄膜晶体管结构中的栅线向不同的薄膜晶体管结构中的栅极输入栅极电压;在未向目标薄膜晶体管结构中的栅极输入栅极电压的时间段,通过目标薄膜晶体管结构中的栅线向公共电极输入公共电压,目标薄膜晶体管为至少一个薄膜晶体管中的任一薄膜晶体管。
示例的,该多个薄膜晶体管可以包括:薄膜晶体管结构1、薄膜晶体管结构2、薄膜晶体管结构3、薄膜晶体管结构4和薄膜晶体管结构5。其中,薄膜晶体管结构2和薄膜晶体管结构5中的栅线与公共电极相连接。
在控制该显示面板时,可以依次向该多个薄膜晶体管结构中的栅极输入栅极电压,具体的,在向薄膜晶体管结构1中的栅极输入栅极电压时(此时未向与公共电极相连接的晶体管结构2或晶体管结构5中的栅极输入栅极电压),还可以通过目标晶体管结构(如晶体管结构2或晶体管结构5)中的栅线向公共电极输入公共电压;在向薄膜晶体管结构2输入栅极电压时(此时未向与公共电极相连接的晶体管结构5中的栅极输入栅极电压),还可以通过目标晶体管结构(如晶体管结构5)中的栅线向公共电极输入公共电压;在向薄膜晶体管结构3输入栅极电压时(此时未向与公共电极相连接的晶体管结构2或晶体管结构5中的栅极输入栅极电压),还可以通过目标晶体管结构(如晶体管结构2或晶体管结构5)中的栅线向公共电极输入公共电压;在向薄膜晶体管结构4输入栅极电压时(此时未向与公共电极相连接的晶体管结构2或晶体管结构5中的栅极输入栅极电压),还可以通过目标晶体管结构(如晶体管结构2或晶体管结构5)中的栅线向公共电极输入公共电压;在向薄膜晶体管结构5输入栅极电压时(此时未向与公共电极相连接的晶体管结构2中的栅极输入栅极电压),还可以通过目标晶体管结构(如晶体管结构2)中的栅线向公共电极输入公共电压。
示例的,可以采用阵列基板行驱动(英文:Gate driver On Array;简称:GOA)电路,在不同的时间段,分别向不同的薄膜晶体管结构中的栅极输入栅极电压。具体的,可以在该GOA电路的时钟信号为高电平时,该GOA电路可以通过某一薄膜晶体管结构中的栅线向该薄膜晶体管结构中的栅极输入栅极电压,使得该薄膜晶体管结构处于工作状态,也即该薄膜晶体管中的数据线上的控制电压能够通过源极和漏极输入像素电极。需要说明的是,相关技术中的公共电压小于栅极电压,当栅极电压加载到栅极上时,该栅极对应的源极和漏极能够被导通,但是当公共电压加载到栅极上时,该栅极对应的源极和漏极无法被导通。
综上所述,本发明提供的显示面板的控制方法中,在不同的时间段,分别通过不同薄膜晶体管结构中的栅线向不同薄膜晶体管结构中的栅极输入栅极电压,使得被输入栅极电压的薄膜晶体管结构中的数据线上的控制电压能够通过源极和漏极输入至像素电极,且在未向目标薄膜晶体管结构中的栅极输入栅极电压的时间段,通过目标薄膜晶体管结构中的栅线向公共电极输入公共电压。实现了向像素电极输入控制电压,以及向公共电极上输入公共电压,使得液晶能够在控制电压与公共电压的作用下进行偏转,使得显示面板显示图像。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本发明的真正范围和精神由权利要求指出。
应当理解的是,本发明并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。
Claims (11)
1.一种薄膜晶体管结构,其特征在于,所述薄膜晶体管结构包括:衬底基板,
所述衬底基板上形成有栅极;
形成有所述栅极的衬底基板上形成有源漏极金属图案,所述源漏极金属图案包括:源极和漏极;
形成有所述源漏极金属图案的衬底基板上形成有钝化层,位于所述漏极上方的所述钝化层上形成有至少两个过孔;
形成有所述钝化层的衬底基板上形成有像素电极,且所述像素电极通过所述至少两个过孔与所述漏极相连接。
2.根据权利要求1所述的薄膜晶体管结构,其特征在于,所述源漏极金属图案包括:n个源极和n个漏极,所述n为大于或等于2的整数,
所述n个漏极中的每个漏极上方的所述钝化层上形成有至少一个过孔。
3.根据权利要求2所述的薄膜晶体管结构,其特征在于,
所述n个漏极中的每个漏极上方的所述钝化层上形成有一个过孔。
4.根据权利要求3所述的薄膜晶体管结构,其特征在于,
所述像素电极包括n个像素子电极,且所述n个像素子电极中任意两个相邻的像素子电极相互连接,所述n个像素子电极通过n个过孔与所述n个漏极一一连接。
5.根据权利要求3所述的薄膜晶体管结构,其特征在于,
所述像素电极包括n个像素子电极,且所述n个像素子电极相互绝缘,所述n个像素子电极通过n个过孔与所述n个漏极一一连接。
6.根据权利要求4所述的薄膜晶体管结构,其特征在于,所述衬底基板上还形成有与所述栅极相连接的栅线,以及与所述n个源极相连接的数据线,
其中,所述栅线在所述像素电极上的正投影位于所述像素电极上。
7.根据权利要求6所述的薄膜晶体管结构,其特征在于,
所述n个像素子电极中的每个像素子电极上均形成有m个狭缝,所述m为大于或等于2的整数。
8.根据权利要求7所述的薄膜晶体管结构,其特征在于,所述n等于2,
所述n个像素子电极轴对称设置,对称轴为所述栅线在所述像素电极上的正投影;
所述m个狭缝具有至少2种狭缝方向。
9.根据权利要求1所述的薄膜晶体管结构,其特征在于,
形成有所述栅极的衬底基板上形成有栅绝缘层;
形成有所述栅绝缘层的衬底基板上形成有非晶硅层;
形成有所述非晶硅层的衬底基板上形成有欧姆接触层;
形成有所述欧姆接触层的衬底基板上形成有所述源漏极金属图案。
10.一种显示面板,其特征在于,所述显示面板包括:对盒成形的阵列基板和彩膜基板,以及位于所述阵列基板与彩膜基板之间的液晶,
所述阵列基板包括:阵列排布的多个薄膜晶体管结构,所述薄膜晶体管结构为权利要求1至9任一所述的薄膜晶体管结构,所述彩膜基板包括公共电极,在所述多个薄膜晶体管结构中,至少一个薄膜晶体管结构中的栅线与所述公共电极相连接。
11.一种显示面板的控制方法,其特征在于,所述显示面板为权利要求10所述的显示面板,所述方法包括:
在不同的时间段,分别通过不同的薄膜晶体管结构中的栅线向不同的薄膜晶体管结构中的栅极输入栅极电压;
在未向目标薄膜晶体管结构中的栅极输入栅极电压的时间段,通过所述目标薄膜晶体管结构中的栅线向所述公共电极输入公共电压,所述目标薄膜晶体管为所述至少一个薄膜晶体管中的任一薄膜晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610390169.1A CN106024806B (zh) | 2016-06-03 | 2016-06-03 | 薄膜晶体管结构、显示面板及其控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610390169.1A CN106024806B (zh) | 2016-06-03 | 2016-06-03 | 薄膜晶体管结构、显示面板及其控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106024806A true CN106024806A (zh) | 2016-10-12 |
| CN106024806B CN106024806B (zh) | 2021-01-15 |
Family
ID=57090620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610390169.1A Active CN106024806B (zh) | 2016-06-03 | 2016-06-03 | 薄膜晶体管结构、显示面板及其控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106024806B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106505033A (zh) * | 2016-11-16 | 2017-03-15 | 深圳市华星光电技术有限公司 | 阵列基板及其制备方法、显示装置 |
| CN107026177A (zh) * | 2017-03-31 | 2017-08-08 | 京东方科技集团股份有限公司 | 一种coa基板及其制备方法、显示装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1501152A (zh) * | 2002-11-14 | 2004-06-02 | ���ǵ�����ʽ���� | 液晶显示器及其薄膜晶体管阵列面板 |
| CN101424849A (zh) * | 2007-10-29 | 2009-05-06 | 北京京东方光电科技有限公司 | Tft-lcd像素结构及其制造方法 |
| TW201113617A (en) * | 2009-10-01 | 2011-04-16 | Chunghwa Picture Tubes Ltd | Pixel structure having capacitor compensation |
| CN102937764A (zh) * | 2012-10-17 | 2013-02-20 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置及其驱动方法 |
| CN103268046A (zh) * | 2012-12-24 | 2013-08-28 | 上海中航光电子有限公司 | 薄膜晶体管液晶显示器、阵列基板及其制作方法 |
| CN104269410A (zh) * | 2014-09-03 | 2015-01-07 | 合肥京东方光电科技有限公司 | 一种阵列基板及显示装置 |
-
2016
- 2016-06-03 CN CN201610390169.1A patent/CN106024806B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1501152A (zh) * | 2002-11-14 | 2004-06-02 | ���ǵ�����ʽ���� | 液晶显示器及其薄膜晶体管阵列面板 |
| CN101424849A (zh) * | 2007-10-29 | 2009-05-06 | 北京京东方光电科技有限公司 | Tft-lcd像素结构及其制造方法 |
| TW201113617A (en) * | 2009-10-01 | 2011-04-16 | Chunghwa Picture Tubes Ltd | Pixel structure having capacitor compensation |
| CN102937764A (zh) * | 2012-10-17 | 2013-02-20 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置及其驱动方法 |
| CN103268046A (zh) * | 2012-12-24 | 2013-08-28 | 上海中航光电子有限公司 | 薄膜晶体管液晶显示器、阵列基板及其制作方法 |
| CN104269410A (zh) * | 2014-09-03 | 2015-01-07 | 合肥京东方光电科技有限公司 | 一种阵列基板及显示装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106505033A (zh) * | 2016-11-16 | 2017-03-15 | 深圳市华星光电技术有限公司 | 阵列基板及其制备方法、显示装置 |
| CN106505033B (zh) * | 2016-11-16 | 2019-06-25 | 深圳市华星光电技术有限公司 | 阵列基板及其制备方法、显示装置 |
| CN107026177A (zh) * | 2017-03-31 | 2017-08-08 | 京东方科技集团股份有限公司 | 一种coa基板及其制备方法、显示装置 |
| CN107026177B (zh) * | 2017-03-31 | 2020-02-28 | 京东方科技集团股份有限公司 | 一种coa基板及其制备方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106024806B (zh) | 2021-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105159001B (zh) | 阵列基板及其制造方法、显示面板以及显示装置 | |
| CN104880871B (zh) | 显示面板和显示装置 | |
| JP4731206B2 (ja) | 液晶表示装置 | |
| US8035765B2 (en) | TFT array substrate, LCD panel and liquid crystal display | |
| JP2020532755A (ja) | アレイ基板、ディスプレイパネル、ディスプレイデバイス | |
| US8947472B2 (en) | Pixel array | |
| CN105807523A (zh) | 阵列基板、包含其的显示面板和显示装置 | |
| CN111308802B (zh) | 一种阵列基板、显示面板 | |
| CN103955309A (zh) | 显示面板及其驱动方法、显示装置 | |
| CN203894514U (zh) | 显示面板和显示装置 | |
| CN104516167A (zh) | 阵列基板及显示装置 | |
| US8199266B2 (en) | Pixel structure, driving method thereof, pixel array structure, and liquid crystal display panel | |
| CN104730781A (zh) | Ads阵列基板及其制作方法、显示装置 | |
| WO2016188056A1 (zh) | 阵列基板及显示装置 | |
| CN107121852A (zh) | 一种阵列基板及液晶面板 | |
| CN106647075A (zh) | 一种像素结构及液晶显示装置 | |
| CN107728352B (zh) | 一种像素驱动电路及液晶显示面板 | |
| CN107068046A (zh) | 显示面板及显示装置 | |
| US9524989B2 (en) | Array substrate and method of manufacturing the same, and liquid crystal display screen | |
| WO2016011716A1 (zh) | 阵列基板和显示装置 | |
| CN105182620B (zh) | 像素结构及驱动方法、显示基板及显示装置 | |
| JP2020516956A (ja) | アレイ基板構造及びアレイ基板の製造方法 | |
| CN106094382A (zh) | 显示面板、显示装置及其驱动方法 | |
| CN106200151A (zh) | 一种阵列基板及其制备方法、显示面板 | |
| CN105759515B (zh) | 液晶显示装置及其驱动方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |