CN105826252A

CN105826252A - 半导体装置及其制造方法

Info

Publication number: CN105826252A
Application number: CN201510553389.7A
Authority: CN
Inventors: 增子真吾; 高田贤治; 鬼泽岳; 矶部康裕; 大麻浩平
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2015-01-23
Filing date: 2015-09-02
Publication date: 2016-08-03
Also published as: US20160218067A1; TW201628085A; JP2016136579A

Abstract

本发明的实施形态提供一种能够抑制不良的发生的半导体装置及其制造方法。实施形态的半导体装置(10)包含：衬底(30)；氮化物半导体层(31)，其设置在衬底(30)上；以及保护层(51)，其覆盖氮化物半导体层(31)的侧面，且包含碳。

Description

半导体装置及其制造方法

[相关申请案]

本申请案享有以日本专利申请案2015-11277号(申请日：2015年1月23日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。

技术领域

本发明的实施形态涉及一种半导体装置及其制造方法，例如涉及一种具备功率半导体元件的半导体装置及其制造方法。

背景技术

在开关电源或反相器等电路中，使用具备开关元件或二极管等功率半导体元件的功率半导体器件。使用氮化物半导体等化合物半导体的元件具有优异的材料特性，故而能够实现高性能的功率半导体器件。

具备功率半导体器件的半导体晶片通过切割步骤而被切分成多个半导体芯片。在该切割步骤中，在氮化物半导体层产生碎裂或龟裂。所谓碎裂是产生在切割面的破损，所谓龟裂是产生在切割面的裂痕。存在因该碎裂或龟裂而水等渗入到氮化物半导体的可能性。另外，在未产生龟裂等的情况下，也存在水等从氮化物半导体层的侧面渗入的可能性。因此，在功率半导体器件发生不良、或良率下降。

发明内容

本发明的实施形态提供一种能够抑制不良的发生的半导体装置及其制造方法。

实施形态的半导体装置具备：衬底；氮化物半导体层，其设置在所述衬底上；以及第一保护层，其覆盖所述氮化物半导体层的侧面，且包含碳。

实施形态的半导体装置的制造方法包括：在衬底上形成氮化物半导体层的步骤；在所述氮化物半导体层的第一区域、以及与所述第一区域分离的第二区域上形成掩膜的步骤；使用所述掩膜对氮化物半导体层进行蚀刻而露出所述氮化物半导体层的侧面的步骤；将所述氮化物半导体层的所述侧面改质的步骤；及切割所述第一区域与第二区域之间的区域的步骤。

附图说明

图1是第一实施形态的半导体装置的俯视图。

图2是第一实施形态的半导体装置的剖视图。

图3是说明第一实施形态的半导体装置的制造步骤的剖视图。

图4是说明第一实施形态的半导体装置的制造步骤的剖视图。

图5是说明第一实施形态的半导体装置的制造步骤的剖视图。

图6是说明第一实施形态的半导体装置的制造步骤的剖视图。

图7是说明第一实施形态的半导体装置的制造步骤的剖视图。

图8是说明第一实施形态的半导体装置的制造步骤的剖视图。

图9是说明第二实施形态的半导体装置的制造步骤的剖视图。

图10是说明第二实施形态的半导体装置的制造步骤的剖视图。

图11是说明第三实施形态的半导体装置的制造步骤的剖视图。

图12是说明第三实施形态的半导体装置的制造步骤的剖视图。

具体实施方式

以下，参照附图对实施形态进行说明。然而，附图为模式性或概念性附图，各附图的尺寸及比率等未必与实物相同。以下所示的若干个实施形态是例示用以将本发明的技术思想具体化的装置及方法的实施形态，且并不由构成零件的形状、构造、配置等特定本发明的技术思想。此外，在以下的说明中，对具有相同的功能及构成的要素标注相同的符号，仅在需要的情况下进行重复说明。

[第一实施形态]

[1-1]半导体装置的构成

图1是第一实施形态的半导体装置1的俯视图。半导体装置1包含半导体晶片。图1是选取表示半导体晶片的一部分。

半导体装置1例如具备配置成矩阵状的多个半导体芯片10。多个半导体芯片10隔着切割线20而配置。切割线20是用以通过切割步骤而切分多个半导体芯片10的区域。

各半导体芯片10例如包含进行电源(电力)的转换及控制的功率半导体器件。作为功率半导体器件所具备的功率半导体元件，可列举功率MOSFET(MetalOxideSemiconductorFieldEffectTransistor，金属氧化物半导体场效应晶体管)、高电子迁移率晶体管(HEMT，HighElectronMobilityTransistor)、异质结双极晶体管(HBT，HeterojunctionBipolarTransistor)、IGBT(InsulatedGateBipolarTransistor，绝缘栅双极晶体管)、及二极管等。

以下，将具备HEMT的半导体芯片10列举为例而进行说明。图2是半导体装置1的剖视图。

半导体装置1具备半导体芯片10-1、10-2。半导体芯片10-1、10-2隔着切割线20而配置。在以下的说明中，在无需区分半导体芯片10-1、10-2的情况下，像半导体芯片10一样省略副编号而标注参照符号，半导体芯片10的说明适用于半导体芯片10-1、10-2两者。

半导体芯片10具备衬底30、氮化物半导体层31、及保护层32。氮化物半导体层31共通形成在多个半导体芯片10，而并非分离形成在每一半导体芯片10。保护层32针对每个半导体芯片10而设置。也就是说，保护层32已被剥离的区域成为切割线20。与切割线20对应的氮化物半导体层31露出在半导体装置1的上表面。

衬底30例如包含以(111)面为主表面的硅(Si)衬底。作为衬底30，还可使用碳化硅(SiC)、氮化镓(GaN)、磷化镓(GaP)、磷化铟(InP)、砷化镓(GaAs)、或蓝宝石(Al₂O₃)等。

氮化物半导体层31例如积层缓冲层31A、通道层31B、及障壁层31C的3个层而构成。

缓冲层31A设置在衬底30上。缓冲层31A具有如下功能：缓和因形成在缓冲层31A上的氮化物半导体层的晶格常数与衬底30的晶格常数的差异而产生的应变，并且控制形成在缓冲层31A上的氮化物半导体层的结晶性。缓冲层31A例如包含Al_XGa_1－XN(0≦X≦1)。缓冲层31A还可积层组成比不同的多种Al_XGa_1－XN而构成。在以积层构造构成缓冲层31A的情况下，以如下方式调整积层构造的组成比：该积层构造所包含的多个层的晶格常数从夹住缓冲层31A的上下层中的下层的晶格常数朝向上层的晶格常数发生变化。

通道层31B设置在缓冲层31A上。通道层31B是形成晶体管的通道(电流路径)的层。通道层31B包含Al_XIn_YGa_1－(X+Y)N(0≦X<1、0≦Y<1、0≦X+Y<1)。通道层31B为非掺杂层，且包含结晶性良好的(高品质的)氮化物半导体。所谓非掺杂是指不刻意地掺杂杂质，例如在制造过程等中进入的程度的杂质量为非掺杂的范畴。在本实施形态中，通道层31B包含非掺杂的GaN(也称为本征GaN)。

障壁层31C设置在通道层31B上。障壁层31C包含Al_XIn_YGa_1－(X+Y)N(0≦X<1、0≦Y<1、0≦X+Y<1)。障壁层31C包含大于通道层31B的带隙的氮化物半导体。在本实施形态中，障壁层31C例如包含非掺杂的AlGaN。

此外，例如通过使用MOCVD(MetalOrganicChemicalVaporDeposition，金属有机化学气相沉积)法的外延生长而依次形成构成半导体装置1的多个半导体层。也就是说，构成半导体装置1的多个半导体层包含外延层。

半导体芯片10具备HEMT40。HEMT40包含源极电极41A、漏极电极41B、栅极电极41C、及氮化物半导体层31的一部分。在源极电极41A、漏极电极41B、及栅极电极41C上，分别设置电极垫42A、42B及42C。

源极电极41A及漏极电极41B以彼此分离的方式设置在障壁层31C上。进而，在障壁层31C上且源极电极41A与漏极电极41B之间，以与源极电极41A及漏极电极41B分离的方式设置栅极电极41C。

栅极电极41C与障壁层31C肖特基接合。也就是说，栅极电极41C以包含与障壁层31C肖特基接合的材料的方式构成。图2所示的半导体装置1为肖特基势垒型HEMT。作为栅极电极41C，例如可使用Au/Ni的积层构造。“/”的左侧表示上层，右侧表示下层。

此外，半导体装置1并不限定于肖特基势垒型HEMT，还可为在障壁层31C与栅极电极41C之间介置有栅极绝缘膜的MIS(MetalInsulatorSemiconductor，金属绝缘体半导体)型HEMT。

源极电极41A与障壁层31C欧姆接触。相同地，漏极电极41B与障壁层31C欧姆接触。也就是说，源极电极41A及漏极电极41B各自以包含与障壁层31C欧姆接触的材料的方式构成。作为源极电极41A及漏极电极41B，例如可使用Al/Ti的积层构造。

在通道层31B与障壁层31C的异质结构造中，障壁层31C的晶格常数小于通道层31B的晶格常数，因此在障壁层31C产生应变。通过因该应变引起的压电效应而在障壁层31C内产生压电分极，在通道层31B的与障壁层31C的界面附近产生二维电子气(2DEG：two-dimensionalelectrongas)。该二维电子气成为源极电极41A与漏极电极41B之间的通道。而且，通过因栅极电极41C与障壁层31C的接合而产生的肖特基势垒，能够实现漏极电流的控制。

保护层32设置在氮化物半导体层31上、及电极(包含源极电极41A、漏极电极41B、及栅极电极41C)上。保护层32还被称为钝化层。保护层32具有用以形成电极垫的开口部。保护层32包含绝缘体，可使用硅氮化物(SiN)、或硅氧化物(SiO₂)等。

电极垫42A、42B、42C用于与外部电路的连接，露出在半导体芯片10的外部。电极垫42A、42B及42C分别经由形成在保护层32的开口部而电连接在源极电极41A、漏极电极41B、及栅极电极41C。

[1-2]制造方法

其次，使用图3至图8，对第一实施形态的半导体装置1的制造方法进行说明。在图3至图8中，为了避免图式变繁杂，简化氮化物半导体层31而图示成一层，另外，省略电极及电极垫的图示。

在图3至图8中，选取表示1根切割线(切断区域)20、及配置在切割线20的两侧的2个半导体芯片10-1、10-2的一部分。根据在切割步骤中使用的刀片的宽度而设定切割线20的宽度，例如为45μm以上且70μm以下。

首先，准备在衬底30形成有多个半导体芯片10的半导体装置(半导体晶片)1。继而，使用研磨装置均匀地研削衬底30的背面，由此使衬底30变薄至指定厚度为止。根据半导体芯片10的规格而适当地设定衬底30的厚度。

继而，如图3所示，使用光刻法，在半导体芯片10-1、10-2(具体而言为保护层32)上形成抗蚀层(掩膜层)50。换句话说，在切割线20以外的区域形成抗蚀层50。抗蚀层包含含有碳(C)的感光性树脂。

继而，如图4所示，以抗蚀层50为掩膜而对氮化物半导体层31进行干式蚀刻。在干式蚀刻步骤中，例如可使用RIE(ReactiveIonEtching，反应性离子蚀刻)法。此外，也可在氮化物半导体层31的蚀刻步骤中使用湿式蚀刻。通过该蚀刻步骤，去除与切割线20对应的区域的氮化物半导体层31。

继而，如图5所示，通过激光处理而将氮化物半导体层31的侧面改质。具体而言，对与切割线20对应的开口部照射激光。另外，如图6所示，在剥离抗蚀层50后，以覆盖切割线20的部位的方式形成抗蚀层50'。或者，也可不剥离抗蚀层50而在抗蚀层50上再形成抗蚀层50'(可为与所述抗蚀层50相同的材料，也可为其他材料)。此后，通过对与切割线20对应的开口部(存在抗蚀层)照射激光而获得图5的构造。

因该激光的热而氮化物半导体层31的侧面部分、保护层32的侧面部分、衬底30、及抗蚀层50熔解混合，在氮化物半导体层31的侧面形成保护层51(经改质的层)。相同地，因激光的热而还在保护层32的侧面及衬底30上形成保护层51。此外，还可在氮化物半导体层31的侧面的改质步骤中使用等离子体处理。改质不仅包含成分相同且特性改变(变致密等)的情况，而且还包含混合其他物质而成为其他组成的情况。

另外，在使用等离子体处理的情况下，还能够使氮化物半导体层31的侧面改质。在该情况下，也可不剥离抗蚀层50而使用抗蚀层50进行改质步骤。另外，还可考虑抗蚀层50的耐等离子体性，涂布崭新的抗蚀层(可为与所述抗蚀层50相同的材料，也可为其他材料)而形成掩膜。

保护层51包含含有镓(Ga)、及硅(Si)的混合物。另外，保护层51还可包含碳(C)、氮(N)及氧(O)中的至少1种元素。另外，保护层51还可仅包含碳(C)。碳(C)为抗蚀层50所含的元素。氮(N)为氮化物半导体层31所含的元素、或者周边环境所含的元素。氧(O)为在激光处理中包含在周边环境的元素、或者包含在半导体装置1的构成材料的元素。

另外，保护层51包含以下的构成(1)～(5)。

(1)仅由碳(C)构成而变致密。

(2)通过激光处理而在表面包含硅(Si)。

(3)通过激光处理或扩散而在层内包含硅(Si)。

(4)通过激光处理而在表面包含镓(Ga)。

(5)通过激光处理或扩散而在层内包含镓(Ga)。

在(2)、(4)的情况下，还存在浓度从表面向内侧发生梯度变化的情况。在(3)、(5)的情况下，还存在浓度从内侧向表面发生梯度变化的情况。在(4)、(5)的情况下，还存在如下情况：在保护层51中的与氮化物半导体层31的侧面相接的区域包含镓(Ga)，但在与保护层32的侧面相接的区域不含镓(Ga)。

继而，如图7所示，例如使用刀片切割，沿着切割线20切割半导体装置1，将半导体装置1切分成多个半导体芯片10。由此，通过切断区域52分离半导体芯片10-1、10-2。在该切割步骤中，还可使用激光切割等其他切割方法。

继而，如图8所示，去除抗蚀层50。此时，在氮化物半导体层31及保护层32的侧面残留保护层51。

[1-3]第一实施形态的效果

如上所述，第一实施形态是通过干式蚀刻或湿式蚀刻而去除与切割线20对应的区域的氮化物半导体层31。继而，通过激光处理或等离子体处理而将氮化物半导体层31的侧面改质。此后，例如使用刀片切割，沿着切割线20而将半导体装置1切分成多个半导体芯片10。

因此，根据第一实施形态，由于与切割线20对应的氮化物半导体层31的侧面被保护层51覆盖，故而在切割后的制造步骤中，能够抑制水等从半导体芯片10的侧面进入到氮化物半导体层31内。另外，在封装半导体芯片10后，能够抑制水等从覆盖半导体芯片10的模具树脂等封装体进入到氮化物半导体层31内。

由此，能够抑制氮化物半导体层31劣化、特别是电特性劣化，进而，能够抑制因水等而半导体芯片10劣化。另外，能够抑制在半导体芯片10发生不良，故而能够抑制良率下降。

另外，在去除与切割线20对应的区域的氮化物半导体层31后，切割半导体装置1。由此，能够防止刀片切割时使用的刀片与氮化物半导体层31直接接触。由此，能够抑制在氮化物半导体层31产生碎裂或龟裂。

[第二实施形态]

第二实施形态是用以在氮化物半导体层31的侧面形成经改质的保护层的另一实施例，同时(在同一步骤中)进行氮化物半导体层31的蚀刻步骤、及氮化物半导体层31的改质步骤。

以下，使用图9及图10，对第二实施形态的半导体装置1的制造方法进行说明。

首先，如图9所示，在半导体装置1的整个面形成抗蚀层50。该抗蚀层50是用以防止通过激光刻槽步骤而产生的堆积物附着到半导体芯片10的上表面并且去除该堆积物的保护层。

继而，如图10所示，通过激光刻槽而去除与切割线20对应的氮化物半导体层31。在该氮化物半导体层31的去除步骤中，因激光的热而氮化物半导体层31的侧面部分、保护层32的侧面部分、衬底30、及抗蚀层50熔解混合，在氮化物半导体层31的侧面形成保护层51(经改质的层)。相同地，因激光的热而还在保护层32的侧面及衬底30上形成保护层51。

另外，在氮化物半导体层31的去除步骤中，还可使用等离子体蚀刻。在使用等离子体蚀刻的情况下，还能够使氮化物半导体层31的侧面改质。在该情况下，与图3相同地，以抗蚀层覆盖切割线以外，此后进行等离子体蚀刻。

保护层51的组成与第一实施形态相同。另外，与第一实施形态相同地，保护层51包含以下的构成(1)～(5)。

(1)仅由碳(C)构成而变致密。

(2)通过激光处理而在表面包含硅(Si)。

(3)通过激光处理或扩散而在层内包含硅(Si)。

(4)通过激光处理而在表面包含镓(Ga)。

(5)通过激光处理或扩散而在层内包含镓(Ga)。

此后的制造步骤与第一实施形态相同。

如上所述，第二实施形态与第一实施形态相同地，在氮化物半导体层31的侧面形成保护层51。由此，能够获得与第一实施形态相同的效果。

另外，在第二实施形态中，同时(在同一步骤中)进行氮化物半导体层31的蚀刻步骤、及氮化物半导体层31的改质步骤。由此，与第一实施形态相比，能够减少制造步骤数，能够减少制造成本。

[第三实施形态]

第三实施形态在将与切割线20对应的区域的氮化物半导体层31开口后，以保护层54覆盖氮化物半导体层31的侧面。而且，通过保护层54而抑制水等从氮化物半导体层31的侧面进入。

以下，使用图11及图12，对第三实施形态的半导体装置1的制造方法进行说明。图4之前的制造步骤与第一实施形态相同。在图4的制造步骤后，去除抗蚀层50。

继而，如图11所示，例如使用CVD(ChemicalVaporDeposition，化学气相沉积)法，在半导体装置1的整个面形成包含绝缘体的保护层54。作为保护层54，例如可使用硅氧化物(SiO₂)、或硅氮化物(SiN)等。由此，在多个半导体芯片10上、氮化物半导体层31及保护层32的侧面、及与切割线20对应的衬底30上形成保护层54。

继而，如图12所示，使用例如刀片切割，沿着切割线20而切割半导体装置1，将半导体装置1切分成多个半导体芯片10。由此，通过切断区域52分离半导体芯片10-1、10-2。在该切割步骤中，还可使用激光切割等其他切割方法。

此外，可在切割步骤前去除半导体芯片10上的保护层54，也可不去除半导体芯片10上的保护层54。在按照原样残留保护层54的情况下，再次形成露出在半导体芯片10的上表面的电极垫。

如上所述，在第三实施形态中，可利用包含绝缘体的保护层54覆盖氮化物半导体层31的侧面。由此，根据第三实施形态，能够获得与第一实施形态相同的效果。

此外，在所述各实施形态中，使用在衬底上形成有氮化物半导体层的半导体装置。然而，并不限定于此，也能够于在衬底上形成有包含材料不同于衬底的化合物半导体的外延层的半导体装置中应用所述各实施形态。

在本案说明书中，所谓「积层」是除彼此相接重叠的情况以外，还包含在之间插入重叠其他层的情况。另外，所谓「设置在上」是除直接相接设置的情况以外，还包含在之间插入设置其他层的情况。

本发明并不限定于所述实施形态，能够在不脱离其主旨的范围内使构成要素发生变化并具体化。进而，在所述实施形态中包含各个阶段的发明，可由在1个实施形态中揭示的多个构成要素的适当的组合、或者在不同的实施形态中揭示的构成要素的适当的组合构成多种发明。例如，即便从在实施形态中揭示的全部构成要素删除若干个构成要素，也能够解决发明要解决的问题，在获得发明的效果的情况下，删除该等构成要素所得的实施形态能够选取作发明。

符号说明

1半导体装置

10半导体芯片

20切割线

30衬底

31氮化物半导体层

32保护层

50抗蚀层

51、54保护层

Claims

1.一种半导体装置，其特征在于包括：

衬底；

氮化物半导体层，其设置在所述衬底上；以及

第一保护层，其覆盖所述氮化物半导体层的侧面，且包含碳。

2.根据权利要求1所述的半导体装置，其特征在于：所述第一保护层还包含：镓及硅中的至少1种元素。

3.根据权利要求1或2所述的半导体装置，其特征在于：所述第一保护层还包含：氮及氧中的至少1种元素。

4.根据权利要求1所述的半导体装置，其特征在于：所述第一保护层在其表面或层内包含硅。

5.根据权利要求1所述的半导体装置，其特征在于：所述第一保护层在其表面或层内包含镓。

6.根据权利要求1所述的半导体装置，其特征在于：所述第一保护层进而设置在所述衬底中的未设置所述氮化物半导体层的区域上。

7.根据权利要求1所述的半导体装置，其特征在于：还包括第二保护层，该第二保护层设置在所述氮化物半导体层上，且包含绝缘体，

所述第一保护层进而设置在所述第二保护层的侧面。

8.根据权利要求1所述的半导体装置，其特征在于：与所述衬底的侧面相较，所述氮化物半导体层的侧面配置在面内方向内侧。

9.根据权利要求1所述的半导体装置，其特征在于：所述衬底包含硅，

所述氮化物半导体层包含：含有氮化镓的半导体层。

10.一种半导体装置的制造方法，其特征在于包括：

在衬底上形成氮化物半导体层的步骤；

在所述氮化物半导体层的第一区域、以及与所述第一区域分离的第二区域上形成掩膜的步骤；

使用所述掩膜，对氮化物半导体层进行蚀刻而露出所述氮化物半导体层的侧面的步骤；

将所述氮化物半导体层的所述侧面改质的步骤；及

切割所述第一区域与第二区域之间的区域的步骤。

11.根据权利要求10所述的半导体装置的制造方法，其特征在于：所述蚀刻步骤与所述改质步骤在同一步骤中进行。