[go: up one dir, main page]

CN105810677B - 静电释放组件、阵列基板及其制备方法、显示面板 - Google Patents

静电释放组件、阵列基板及其制备方法、显示面板 Download PDF

Info

Publication number
CN105810677B
CN105810677B CN201610321379.5A CN201610321379A CN105810677B CN 105810677 B CN105810677 B CN 105810677B CN 201610321379 A CN201610321379 A CN 201610321379A CN 105810677 B CN105810677 B CN 105810677B
Authority
CN
China
Prior art keywords
electrode
electrostatic discharge
auxiliary
auxiliary electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610321379.5A
Other languages
English (en)
Other versions
CN105810677A (zh
Inventor
刘振定
潘晓东
胡志明
南春香
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610321379.5A priority Critical patent/CN105810677B/zh
Publication of CN105810677A publication Critical patent/CN105810677A/zh
Priority to US15/566,145 priority patent/US10573640B2/en
Priority to PCT/CN2017/083204 priority patent/WO2017198077A1/zh
Application granted granted Critical
Publication of CN105810677B publication Critical patent/CN105810677B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/921—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs characterised by the configuration of the interconnections connecting the protective arrangements, e.g. ESD buses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/911—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using passive elements as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/931—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs characterised by the dispositions of the protective arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例提供一种静电释放组件、阵列基板及其制备方法、显示面板，涉及显示技术领域，该静电释放组件具有主被动、对等双向流通、快速释放与中和ESD电流等特性。该静电释放组件包括设置在衬底基板上的半导体层、绝缘层、第一辅助电极、第一电极和第二电极；所述第一电极和所述第二电极相对设置；其中，所述第一电极和所述第二电极与所述半导体层均接触；所述第一电极或所述第二电极与所述第一辅助电极接触；所述第一辅助电极、所述半导体层、以及所述第一电极和所述第二电极之间设置有绝缘层。用于释放与中和静电。

Description

静电释放组件、阵列基板及其制备方法、显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种静电释放组件、阵列基板及其制备方法、显示面板。
背景技术
以TFT-LCD(Thin Film Transistor-Liquid Crystal Display，薄膜晶体管液晶显示器)和AMOLED(Active matrix organic light emitting diode，主动式有机发光二极管显示器)为例，二者均包括阵列基板，而阵列基板上均设置有大量的数据线和栅线。
然而，在栅线和数据线的交叠部位，由于数据线和栅线上的电荷的释放经常会发生静电(Electro-Static discharge，简称ESD)击穿，使得数据线和栅线短路，从而导致显示不良。
发明内容
本发明的实施例提供一种静电释放组件、阵列基板及其制备方法、显示面板，该静电释放组件具有主被动、对等双向流通、快速释放与中和ESD电流等特性。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种静电释放组件，包括设置在衬底基板上的半导体层、绝缘层、第一辅助电极、第一电极和第二电极；所述第一电极和所述第二电极相对设置；其中，所述第一电极和所述第二电极与所述半导体层均接触；所述第一电极或所述第二电极与所述第一辅助电极接触；所述第一辅助电极、所述半导体层、以及所述第一电极和所述第二电极之间设置有绝缘层。
优选的，还包括与第一辅助电极相对且绝缘的第二辅助电极。
优选的，所述第一辅助电极和所述第二辅助电极分别包括锯齿状的尖端；和/或，所述第一电极和所述第二电极分别包括锯齿状的尖端。
优选的，所述第一辅助电极和所述第二辅助电极同层设置，且所述第一辅助电极和所述第二辅助电极的相对侧分别包括锯齿状的尖端；和/或，所述第一电极和所述第二电极同层设置，且所述第一电极和所述第二电极的相对侧分别包括锯齿状的尖端。
进一步优选的，所述第一辅助电极和所述第二辅助电极上的尖端相互错开；和/或，所述第一电极上的尖端与所述第二电极上的尖端相互错开；
优选的，所述半导体层为多晶硅层；所述绝缘层包括第一子绝缘层和第二子绝缘层，所述第一子绝缘层设置在所述多晶硅层与所述第一辅助电极之间，所述第二子绝缘层设置在所述第一辅助电极与所述第一电极和所述第二电极之间。
进一步优选的，上述静电释放组件还包括设置在所述衬底基板上的靠近所述半导体层一侧的遮光层和隔离层；所述遮光层在所述衬底基板上的投影完全覆盖所述半导体层在所述衬底基板上的投影。
第二方面，提供一种阵列基板，包括显示区和非显示区，所述非显示区包括多个上述的静电释放组件。
优选的，所述显示区包括栅线、数据线以及公共电极线；其中，所述栅线或所述数据线与所述静电释放组件中的第一电极相连；所述公共电极线与所述静电释放组件中的第二电极相连；或者，所述栅线与所述静电释放组件中的所述第一电极相连；所述数据线与所述静电释放组件中的所述第二电极相连。
优选的，所述静电释放组件中的所述第一电极和所述第二电极与所述栅线同层设置；或者，所述静电释放组件中的所述第一电极和所述第二电极与所述数据线同层设置；或者，所述显示区还包括像素电极，或像素电极和公共电极，所述静电释放组件中的所述第一电极和所述第二电极与所述像素电极或所述公共电极同层设置。
优选的，所述静电释放组件中的第一辅助电极和第二辅助电极与所述栅线或所述数据线同层设置。
第三方面，提供一种阵列基板的制备方法，包括：在显示区形成显示结构，在非显示区形成上述的静电释放组件；所述静电释放组件与所述显示结构同步形成。
可选的，所述显示结构包括栅极、栅线、源极、漏极、数据线及像素电极；所述第一电极和所述第二电极与所述栅极、所述栅线通过同一次构图工艺形成；或者，所述第一电极和所述第二电极与所述源极、所述漏极及所述数据线通过同一次构图工艺形成；或者，所述第一电极和所述第二电极与所述像素电极通过同一次构图工艺形成。
可选的，所述显示结构包括所述公共电极；所述第一电极和所述第二电极与所述公共电极通过同一次构图工艺形成。
可选的，所述显示结构包括所述栅极、所述栅线、所述源极、所述漏极以及所述数据线；所述第一辅助电极和第二辅助电极与所述栅极、所述栅线通过同一次构图工艺形成；或者，所述第一辅助电极和第二辅助电极与所述源极、所述漏极、所述数据线通过同一次构图工艺形成。
第四方面，提供一种显示装置，包括上述的阵列基板。
本发明实施例提供一种静电释放组件、阵列基板及其方法、显示面板，由于第一电极和第二电极与半导体层均接触，因而当该静电释放组件用于静电释放时，第一电极、半导体层及第二电极便可形成一个导电通道。其中，由于半导体层的电阻随着电压的增加，电阻减小，因而该静电释放组件既可以进行被动静电释放，即，当静电电压较小时，静电释放组件可以对静电电压进行小电流释放与中和，又可以进行主动静电释放，即，随着静电电压的增大，静电释放组件对大电流进行释放与中和的能力增加。进一步地，由于第一辅助电极与第一电极和/或第二电极接触，因而当静电释放组件中经过的电流较大时，第一辅助电极还可以对大电流进行释放与中和，从而使得静电释放组件可以快速释放和中和静电。
本发明实施例中的静电释放组件可以对不同电压的静电进行相应的释放与中和，因而，提高了静电释放组件的抗ESD的能力。在此基础上，静电电流可以依次通过第一电极、半导体层和第二电极进行释放与中和，当然也可以是，依次通过第二电极、半导体层和第一电极进行释放和中和，因而该静电释放组件还可以进行对等双向流通。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1(a)为本发明实施例提供的一种静电释放组件的结构示意图一；
图1(b)为本发明实施例提供的一种静电释放组件的结构示意图二；
图1(c)为本发明实施例提供的一种静电释放组件的结构示意图三；
图1(d)为本发明实施例提供的一种静电释放组件的结构示意图四；
图2(a)为本发明实施例提供的一种静电释放组件中第一辅助电极和第二辅助电极包括锯齿状的尖端的俯视结构示意图；
图2(b)为本发明实施例提供的一种静电释放组件中第一电极和第二电极包括锯齿状的尖端的俯视结构示意图；
图2(c)为本发明实施例提供的一种静电释放组件中第一辅助电极、第二辅助电极、第一电极和第二电极均包括锯齿状的尖端的俯视结构示意图；
图3为本发明实施例提供的一种静电释放组件中第一辅助电极、第二辅助电极、第一电极和第二电极均包括部分锯齿状的尖端的俯视结构示意图；
图4为本发明实施例提供的一种静电释放组件的结构示意图五。
附图标记：
10-衬底基板；20-半导体层；201-多晶硅层；30-绝缘层；301-第一子绝缘层；302-第二子绝缘层；401-第一辅助电极；402-第二辅助电极；50-第一电极；60-第二电极；70-遮光层；80-隔离层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种静电释放组件,如图1(a)和图1(b)所示，包括设置在衬底基板10上的半导体层20、绝缘层30、第一辅助电极401、第一电极50和第二电极60；第一电极50和第二电极60相对设置。其中，第一电极50和第二电极60与半导体层20均接触；第一电极50或第二电极60与第一辅助电极401接触；第一辅助电极401、半导体层20、以及第一电极50和第二电极60之间设置有绝缘层30隔离。
需要说明的是，第一，本发明实施例中的静电释放组件可以应用在任意的电子设备中，用于进行静电释放。例如，显示器的阵列基板、集成电路等。
本发明实施例的静电释放组件进行静电释放的原理为：由于第一电极50和第二电极60与半导体层20均接触，因此，当该静电释放组件用于静电释放时，第一电极50、半导体层20和第二电极60之间便可形成一个导电通道，而半导体层20具有特殊的性能，随着线路静电电压于第一电极50和第一辅助电极401上的增加，第一辅助电极401对半导体层20电场强度也相对提高,致使半导体层20产生反相电荷形成通道后利于静电电流流过，相应的,第二电极60与第二辅助电极402对于半导体层20也是有着同样的动作,此时，半导体层20相当于是个小电阻，所述导电通道可以对电荷进行静电释放与中和。进一步地，当静电电压越高时，半导体层20通道相当于低电阻，从而对高静电电压进行大电流进行静电释放与中和。
具体的，当上述静电释放组件应用于阵列基板时，可用于解决数据线或栅线产生的静电。示例的，数据线与静电释放组件中的第一电极50相连，公共电极线与静电释放组件中的第二电极60相连，当数据线上产生的静电电压较小(例如＜50V)时，数据线上的电流可以通过第一电极50、半导体层20流向公共电极线，从而使得数据线上的小电流逐渐被释放与中和；随着数据线上产生的静电电压逐渐增大(例如50V～300V)，半导体层20在高电压的作用下，电阻减小，因而数据线上产生的静电电流可以通过第一电极50、半导体层20快速流向公共电极线，从而使得数据线上的大电流被释放与中和；当数据线上产生的静电的电压较大(300V～1KV)时，一方面，半导体层20在高电压的作用下，电阻减小，因而数据线上的静电电流可以通过第一电极50、半导体层20快速流向公共电极线，从而使得数据线上的电流被快速释放和中和，此外，由于第一电极50和第二电极60相对设置，当数据线上的电压较大时，第一电极50和第二电极60也可以对数据线上的电流进行释放与中和；另一方面，由于第一电极50或第二电极60还与第一辅助电极401相连，因而数据线上的电流还可以通过第一辅助电极401进行释放与中和。
第二，对于静电释放组件中半导体层20、第一辅助电极40、第一电极50和第二电极60具体设置位置不进行限定，只要第一电极50和第二电极60与半导体层20均接触即可。例如可以是如图1(a)或图1(c)所示的，在衬底基板10上依次形成半导体层20、绝缘层30、第一辅助电极401及第一电极50和第二电极60；当然也可以是，如图1(b)所示的，在衬底基板10上依次形成第一辅助电极401、绝缘层30、半导体层20及第一电极50和第二电极60。
第三，第一辅助电极401可以通过绝缘层30上的过孔与第一电极50接触或者与第二电极60接触。
此处，第一辅助电极401设置在第一电极50、第二电极60与半导体层20之间，由于第一辅助电极401与第一电极50或第二电极60接触，而第一电极50和第二电极60与半导体层20接触，即，相当于第一辅助电极401与半导体层40接触，当所述导电通道中有电流经过时，由于第一辅助电极401与半导体层20的距离较近，因而第一辅助电极401可以使半导体层20中的导电通道快速打开，以进行静电释放与中和。
第四，对于半导体层20的材料不进行限定，例如可以是非晶硅、多晶硅等。
第五，对于绝缘层30的材料不进行限定，例如可以为氮化硅、氧化硅或氮氧化硅等绝缘材料。
第六，对于第一辅助电极401、第一电极50和第二电极60的材料，只要能导电即可，例如可以为铝、钨、铬、钼或其它金属、金属化合物以及合金。第一辅助电极401、第一电极50和第二电极60的材料可以相同，也可以不同。
本发明实施例提供一种静电释放组件，由于第一电极50和第二电极60与半导体层20均接触，因而当该静电释放组件用于静电释放时，第一电极50、半导体层20及第二电极60便可形成一个导电通道。其中，由于半导体层20的电阻随着电压的增加，电阻减小，因而该静电释放组件既可以进行被动静电释放，即，当静电电压较小时，静电释放组件可以对静电电压进行小电流释放与中和，又可以进行主动静电释放，即，随着静电电压的增大，静电释放组件对大电流进行释放与中和的能力增加。进一步地，由于第一辅助电极401与第一电极50或第二电极60接触，因而当静电释放组件中经过的电流较大时，第一辅助电极401还可以对大电流进行释放与中和，从而使得静电释放组件可以快速释放和中和静电。本发明实施例中的静电释放组件可以对不同电压的静电进行相应的释放与中和，因而，提高了静电释放组件的抗ESD的能力。在此基础上，静电电流可以依次通过第一电极50、半导体层20和第二电极60进行释放与中和，当然也可以是，依次通过第二电极60、半导体层20和第一电极50进行释放和中和，因而该静电释放组件还可以进行对等双向流通。
优选的，如图1(c)和图1(d)所示，上述静电释放组件还包括与第一辅助电极401相对且绝缘的第二辅助电极402。
其中，第二辅助电极402的材料和第一辅助电极401的材料可以相同，也可以不同。第二辅助电极402的材料例如可以为铝、钨、铬、钼或其它金属、金属化合物以及合金。第二辅助电极402可以通过绝缘层30上的过孔与第二电极60接触。
本发明实施例中，当静电释放组件中经过的电流较大时，第一辅助电极401和第二辅助电极402都可以对大电流进行瞬间释放与中和，从而使得静电释放组件可以快速释放与中和静电，提高了静电释放组件的大电流静电释放与中和的能力。
优选的，如图2(a)、图2(b)、图2(c)或图3所示，第一辅助电极401和第二辅助电极402分别包括锯齿状的尖端；和/或；第一电极50和第二电极60分别包括锯齿状的尖端。优选的，第一辅助电极401和所述第二辅助电极402同层设置且第一辅助电极401和所述第二辅助电极402的相对侧分别包括锯齿状的尖端和/或，第一电极50和所述第二电极60同层设置，且第一电极50和所述第二电极60的相对侧分别包括锯齿状的尖端。
其中，可以是如图2(a)所示的，第一辅助电极401和第二辅助电极402的相对侧分别包括锯齿状的尖端，第一电极50和第二电极60的相对侧不包括锯齿状的尖端；或者，如图2(b)所示的，第一辅助电极401和第二辅助电极402的相对侧不包括锯齿状的尖端，第一电极50和第二电极60的相对侧分别包括锯齿状的尖端；或者，如图2(c)所示的，第一辅助电极401和第二辅助电极402的相对侧分别包括锯齿状的尖端，第一电极50和第二电极60的相对侧也分别包括锯齿状的尖端。
此处，需要说明的是，第一辅助电极401和第二辅助电极402的相对侧可以是如图2(a)和图2(c)所示的全部设置成锯齿状的尖端，也可以是如图3所示的，部分设置成锯齿装的尖端。第一电极50和第二电极60的相对侧可以是如图2(b)所示的全部设置成锯齿状的尖端，也可以是如图3所示的部分设置成锯齿装的尖端。
对于第一辅助电极401、第二辅助电极402、第一电极50和第二电极60包括的锯齿状的尖端的个数，可根据静电释放组件中用于释放的最大电压进行设置。锯齿状的尖端的个数越多，越能够快速地释放高电压的静电。
本发明实施例中，第一辅助电极401和第二辅助电极402同层设置，且第一辅助电极401和第二辅助电极402的相对侧分别设置有锯齿状的尖端，和/或，第一电极50和第二电极60同层设置，且第一电极50和第二电极60的相对侧分别设置有锯齿状的尖端，由于尖端状的外形有利于高电压瞬间放电，因而当静电释放组件需要对高电压的静电进行释放与中和时，可以通过第一辅助电极401、第二辅助电极402，和/或，第一电极50和第二电极60的相对侧设置的锯齿状的尖端瞬间进行放电。
在实际生产过程中，由于第一辅助电极401和第二辅助电极402的距离较近，若将第一辅助电极401和第二辅助电极402的相对侧，全部设置成锯齿状的尖端，则第一辅助电极401的锯齿状的尖端很容易和第二辅助电极402上锯齿状的尖端接触，因而会导致第一辅助电极401和第二辅助电极402连接在一起，从而使得上述静电释放组件在高电压时，不能有效达到瞬间释放与中和高电压静电目的；同理，若将第一电极50和第二电极60的相对侧，全部设置成锯齿状的尖端，则第一电极50的锯齿状的尖端很容易和第二电极60的锯齿状的尖端接触，因而会导致第一电极50和第二电极60连接在一起，从而使得上述静电释放组件在高电压时，不能有效达到瞬间释放和中和高电压的静电目的。
基于上述，本发明实施例进一步优选的，如图3所示，第一辅助电极401和第二辅助电极402上的尖端相互错开；和/或，第一电极50上的尖端与第二电极60上的尖端相互错开，如此可以更有利于尖端放电。
此处需要说明的是，第一电极50上的尖端与第二电极60上的尖端相互错开是指第一电极50上的尖端整体和第二电极60上的尖端整体相互错开；第一辅助电极401和第二辅助电极402上的尖端相互错开是指第一辅助电极401上的尖端整体与第一辅助电极401上的尖端整体相互错开。
基于上述，由于多晶硅具有高的迁移率、响应速度快等优点且多晶硅可以在低温下制作，因而优选的，如图1(a)所示，半导体层20为多晶硅层201，在此基础上，绝缘层30包括第一子绝缘层301和第二子绝缘层302，第一子绝缘层301设置在多晶硅层201与第一辅助电极401之间，第二子绝缘层302设置在第一辅助电极401与第一电极50和第二电极60之间。
其中，多晶硅层201的制作过程例如可以是在衬底基板10上沉积一层非晶硅(a-Si)，采用ELA(Excimer Laser Annealing，准分子激光退火)或SPC(Solid PhaseCrystallization，固相结晶化)的方式进行结晶，从而形成多晶硅层201。当然，也可以直接形成多晶硅层201。
第二子绝缘层302的材料可以和第一子绝缘层301的材料相同，也可以不同。
本发明实施例中，通过将半导体层20设置为多晶硅层201，由于多晶硅的迁移率高、响应速度快，因而本发明实施例中的静电释放组件能够快速释放静电。
由于光照会影响半导体层20的漏电流，因而，为了避免光照对静电释放组件的影响，进一步优选的，如图4所示，上述静电释放组件还包括设置在衬底基板10上的靠近半导体层20一侧的遮光层70和隔离层80；遮光层70在衬底基板10上的投影完全覆盖半导体层20在衬底基板10上的投影。
其中，对于遮光层70的材料，只要能够遮光即可，例如可以为油墨、树脂聚合物、金属等。隔离层80的材料可以为氮化硅、氧化硅或氮氧化硅等绝缘材料。
本发明实施例中，通过设置遮光层70，且使遮光层70在衬底基板10上的投影完全覆盖半导体层20在衬底基板10上的投影，这样便可以避免光照对半导体层20的影响，进而避免了对静电释放组件的影响。
本发明实施例提供了一种阵列基板，包括显示区和非显示区，非显示区包括多个上述的静电释放组件。
其中，显示区包括栅线、数据线，以及由栅线和数据线交叉限定的子像素，每个子像素包括薄膜晶体管，薄膜晶体管包括栅极、绝缘层、半导体层、源极和漏极。当该阵列基板为液晶显示器的(Liquid Crystal Display，简称LCD)阵列基板时，每个子像素还包括像素电极，进一步的还可以包括公共电极、公共电极线。当该阵列基板为有机电致发光二管(Organic Light-Emitting Diode，简称OLED)显示器的阵列基板时，每个子像素还包括阳极、有机材料功能层以及阴极。
需要说明的是，对于静电释放组件的个数，可根据阵列基板中需要进行静电释放的数据线和栅极的条数进行合理设置。
本发明实施例提供一种阵列基板，在非显示区设置多个静电释放组件，由于每个静电释放组件都可以对与其相连的栅线和数据线上的低电压静电、中电压静电或高电压静电分别进行相对应的释放与中和，因而提高了阵列基板的抗ESD的能力，防止阵列基板受到破坏。
优选的，显示区包括栅线、数据线以及公共电极线，其中，栅线或数据线与静电释放组件中的第一电极50相连；公共电极线与静电释放组件中的第二电极60栅极相连。
或者，栅线与静电释放组件中的第一电极50相连；数据线与静电释放组件中的第二电极60相连。
这样，可释放与中和栅极和/或数据线上的静电电压。
需要说明的是，本发明实施中栅线或数据线与静电释放组件中的第一电极50相连，可以是仅栅线与静电释放组件中的第一电极50相连，用于释放栅线上的静电电压；或者是，仅数据线与静电释放组件中的第一电极50相连，用于释放数据线上的静电电压；当然也可以是，栅线和数据线均与不同静电释放组件中的第一电极50相连，此时栅线和数据线与不同的静电释放组件相连，用于释放栅线和数据线上的静电电压。
本发明实施例中，若第一辅助电极401与第一电极50接触，由于第一电极50与半导体层20接触，因而无论是栅线或者数据线或者还是公共电极线，其与第一电极50相连，即相当于也和与第一电极50接触的第一辅助电极401相连，如此在大电流放电时，栅线或者数据线或者公共电极上的电荷可以既通过第一电极放电也可以通过第一辅助电极放电；同理，若第二辅助电极402与第二电极60接触，由于第二电极60与半导体层20接触，因而无论是栅线或者数据线或者还是公共电极线，其与第二电极60相连，即相当于也和与第二电极60接触的第二辅助电极402相连。
此处，需要说明的是，栅线或数据线只能和第一电极50或与第一电极50接触的第一辅助电极401中的一个相连，若一条栅线与第一电极50相连，另一条栅线和该静电释放组件中与第一电极50接触的第一辅助电极401相连，则会导致这两条栅线短路；或者，一条栅线与第一电极50相连，一条数据线和该静电释放组件中与第一电极50接触的第一辅助电极401相连，则会导致栅线和数据线短路。可以理解的是，各条公共电极线通常接恒定电位，如接地或者接零电位，所以在一条公共电极线接第一电极50的同时，另一条公共电极线可以接第一辅助电极401；第二电极60和第一辅助电极402的连接与第一电极50和第二辅助电极402类似，再此不再赘述。
当需要对阵列基板中的栅线和数据线上的静电均进行释放与中和时，可以将栅线和数据线与不同的静释放组件中的第一电极50相连，公共电极线与静电释放组件中的第二电极60相连。此时，阵列基板中的静电释放组件的个数至少大于等于栅线条数和数据线条数之和。或者，可以将栅线与静电释放组件中的第二电极60相连，数据线与静电释放组件中的第一电极50相连，此时，阵列基板中的静电释放组件的个数至少应大于栅线和数据线中条数较多的个数。此处，需要说明的是，若数据线与栅线的条数不相同，数据线与栅线通过静电释放组件一一对应连接后，剩余的栅线或数据线可以通过公共电极线释放剩余的栅线或数据线上的电压。
优选的，静电释放组件中的第一电极50和第二电极60与栅线同层设置；或者，静电释放组件中的第一电极50和第二电极60与数据线同层设置；或者，针对例如液晶显示器件而言，显示区还包括像素电极和公共电极，静电释放组件中的第一电极50和第二电极60与像素电极或公共电极同层设置。针对例如有机电致发光显示器件而言，静电释放组件中的第一电极50和第二电极60也可与阳极同层设置。
即：通过同一次构图工艺形成静电释放组件中的第一电极50和第二电极60以及栅线，或者通过同一次构图工艺形成静电释放组件中的第一电极50和第二电极60以及数据线，或者通过同一次构图工艺形成静电释放组件中的第一电极50和第二电极60以及像素电极或公共电极。
本发明实施例中，由于栅线与静电释放组件中的第一电极50和第二电极60同层设置，因而可以利用现有工艺，在制作阵列基板上的栅线的同时制作静电释放组件中的第一电极50和第二电极60；或者，数据线与静电释放组件中的第一电极50和第二电极60同层设置，在制作阵列基板上的数据线的同时制作静电释放组件中的第一电极50和第二电极60；或者，将静电释放组件中的第一电极50和第二电极60与像素电极或公共电极同层设置，这样便可以利用现有工艺在制作像素电极或公共电极的同时制作第一电极50和第二电极60，因而无需增加新的膜层和制作工艺，简化了静电释放组件的制作工艺。
优选的，上述静电释放组件中的第一辅助电极401和第二辅助电极402与栅线或数据线同层设置。即，通过同一次构图工艺形成静电释放组件中的第一辅助电极401和第二辅助电极402与栅线，或者通过同一次构图工艺形成静电释放组件中的第一辅助电极401和第二辅助电极402与数据线。
本发明实施例，利用现有工艺在制作阵列基板上的栅线或数据线的同时可以制作静电释放组件中的第一辅助电极401和第二辅助电极402，无需增加新的膜层和制作工艺，因而简化了静电释放组件的制作工艺。
本发明实施例提供一种阵列基板的制备方法，包括：在显示区形成显示结构，在非显示区形成上述的静电释放组件；静电释放组件与显示结构同步形成。
其中，显示结构可以包括栅极、栅线、公共电极线、源极、漏极、数据线、像素电极，进一步的还可以包括公共电极等。此处，对于静电释放组件中某一结构例如第一电极50与显示结构中的何种结构同步形成不进行限定。
本发明实施例中，由于静电释放组件和显示结构同步形成，因而可以在形成显示结构的同时形成静电释放组件，无需增加额外工艺，简化了阵列基板的制作工艺。
可选的，第一电极50和第二电极60与栅极、栅线通过同一次构图工艺形成；或者，第一电极50和第二电极60与源极、漏极及数据线通过同一次构图工艺形成；或者，第一电极50和第二电极60与像素电极通过同一次构图工艺形成；或者，第一电极50和第二电极60与公共电极通过同一次构图工艺形成。
本发明实施例，利用现有工艺在形成源极、漏极及数据线的同时形成第一电极50和第二电极60；或者，在形成像素电极的同时形成第一电极50和第二电极60；或者，在形成栅极、栅线的同时形成第一电极50和第二电极60；或者，在形成公共电极的同时形成第一电极50和第二电极60，这样便无需增加额外工艺，简化了阵列基板的制作工艺。
可选的，第一辅助电极401和第二辅助电极402与栅极、栅线通过同一次构图工艺形成；或者，第一辅助电极401和第二辅助电极402与源极、漏极、数据线通过同一次构图工艺形成。
其中，由于第一辅助电极401、第二辅助电极402与第一电极50、第二电极60是在不同层形成，因而第一辅助电极401、第二辅助电极402和第一电极50、第二电极60并不能与栅极、栅线同时形成，或与源极、漏极、数据线同时形成。
本发明实施例中，由于利用现有工艺在形成栅极、栅线的同时形成第一辅助电极401和第二辅助电极402；或者，在形成源极、漏极、数据线的同时形成第一辅助电极401和第二辅助电极402，这样便无需增加额外工艺，简化了阵列基板的制作工艺。
本发明实施例还提供了一种显示装置，包括上述的阵列基板。
其中，显示装置可以为LCD的显示装置，也可以为OLED的显示装置。
其中，当阵列基板为LCD的阵列基板时，显示装置还包括与阵列基板对盒的对盒基板，彩色膜片可以设置在阵列基板上，也可以设置在对盒基板上。
本发明实施例提供一种显示装置，由于该显示装置包括上述的静电释放组件，因而可以对数据线和栅线上产生的静电进行释放与中和，从而防止了数据线和栅线上的静电使显示装置受到破坏，提高了显示装置的抗ESD的能力。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (16)

1.一种静电释放组件，其特征在于，包括设置在衬底基板上的半导体层、绝缘层、第一辅助电极、第一电极和第二电极；所述第一电极和所述第二电极相对设置；
其中，所述第一电极和所述第二电极与所述半导体层均接触；所述第一电极或所述第二电极与所述第一辅助电极接触；
所述第一辅助电极、所述半导体层、以及所述第一电极和所述第二电极之间设置有绝缘层；
所述第一辅助电极设置在所述第一电极、所述第二电极与所述半导体层之间。
2.根据权利要求1所述的静电释放组件，其特征在于，还包括与第一辅助电极相对且绝缘的第二辅助电极。
3.根据权利要求2所述的静电释放组件，其特征在于，所述第一辅助电极和所述第二辅助电极分别包括锯齿状的尖端；
和/或，
所述第一电极和所述第二电极分别包括锯齿状的尖端。
4.根据权利要求2所述的静电释放组件，其特征在于，所述第一辅助电极和所述第二辅助电极同层设置，且所述第一辅助电极和所述第二辅助电极的相对侧分别包括锯齿状的尖端；
和/或，
所述第一电极和所述第二电极同层设置，且所述第一电极和所述第二电极的相对侧分别包括锯齿状的尖端。
5.根据权利要求3所述的静电释放组件，其特征在于，所述第一辅助电极和所述第二辅助电极上的尖端相互错开；和/或，
所述第一电极上的尖端与所述第二电极上的尖端相互错开。
6.根据权利要求1所述的静电释放组件，其特征在于，所述半导体层为多晶硅层；
所述绝缘层包括第一子绝缘层和第二子绝缘层，所述第一子绝缘层设置在所述多晶硅层与所述第一辅助电极之间，所述第二子绝缘层设置在所述第一辅助电极与所述第一电极和所述第二电极之间。
7.根据权利要求1所述的静电释放组件，其特征在于，还包括设置在所述衬底基板上的靠近所述半导体层一侧的遮光层和隔离层；
所述遮光层在所述衬底基板上的投影完全覆盖所述半导体层在所述衬底基板上的投影。
8.一种阵列基板，包括显示区和非显示区，其特征在于，所述非显示区包括多个权利要求1-7任一项所述的静电释放组件。
9.根据权利要求8所述的阵列基板，其特征在于，所述显示区包括栅线、数据线以及公共电极线；
其中，所述栅线或所述数据线与所述静电释放组件中的第一电极相连；所述公共电极线与所述静电释放组件中的第二电极相连；
或者，
所述栅线与所述静电释放组件中的所述第一电极相连；所述数据线与所述静电释放组件中的所述第二电极相连。
10.根据权利要求9所述的阵列基板，其特征在于，所述静电释放组件中的所述第一电极和所述第二电极与所述栅线同层设置；或者，
所述静电释放组件中的所述第一电极和所述第二电极与所述数据线同层设置；或者，
所述显示区还包括像素电极，或像素电极和公共电极，所述静电释放组件中的所述第一电极和所述第二电极与所述像素电极或所述公共电极同层设置。
11.根据权利要求9所述的阵列基板，其特征在于，所述静电释放组件中的第一辅助电极和第二辅助电极与所述栅线或所述数据线同层设置。
12.一种阵列基板的制备方法，其特征在于，包括：
在显示区形成显示结构，在非显示区形成权利要求1-7任一项所述的静电释放组件；
所述静电释放组件与所述显示结构同步形成。
13.根据权利要求12所述的制备方法，其特征在于，所述显示结构包括栅极、栅线、源极、漏极、数据线及像素电极；
所述第一电极和所述第二电极与所述栅极、所述栅线通过同一次构图工艺形成；或者，
所述第一电极和所述第二电极与所述源极、所述漏极、及所述数据线通过同一次构图工艺形成；或者，
所述第一电极和所述第二电极与所述像素电极通过同一次构图工艺形成。
14.根据权利要求12所述的制备方法，其特征在于，所述显示结构包括公共电极；
所述第一电极和所述第二电极与所述公共电极通过同一次构图工艺形成。
15.根据权利要求12所述的制备方法，其特征在于，所述显示结构包括栅极、栅线、源极、漏极以及数据线；
所述第一辅助电极和第二辅助电极与所述栅极、所述栅线通过同一次构图工艺形成；或者，
所述第一辅助电极和第二辅助电极与所述源极、所述漏极、所述数据线通过同一次构图工艺形成。
16.一种显示装置，其特征在于，包括权利要求8-11任一项所述的阵列基板。
CN201610321379.5A 2016-05-16 2016-05-16 静电释放组件、阵列基板及其制备方法、显示面板 Active CN105810677B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610321379.5A CN105810677B (zh) 2016-05-16 2016-05-16 静电释放组件、阵列基板及其制备方法、显示面板
US15/566,145 US10573640B2 (en) 2016-05-16 2017-05-05 Electro-static discharge assembly with semiconductor layer, array substrate and fabrication method thereof, and display panel
PCT/CN2017/083204 WO2017198077A1 (zh) 2016-05-16 2017-05-05 静电释放组件、阵列基板及其制备方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610321379.5A CN105810677B (zh) 2016-05-16 2016-05-16 静电释放组件、阵列基板及其制备方法、显示面板

Publications (2)

Publication Number Publication Date
CN105810677A CN105810677A (zh) 2016-07-27
CN105810677B true CN105810677B (zh) 2019-01-29

Family

ID=56451265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610321379.5A Active CN105810677B (zh) 2016-05-16 2016-05-16 静电释放组件、阵列基板及其制备方法、显示面板

Country Status (3)

Country Link
US (1) US10573640B2 (zh)
CN (1) CN105810677B (zh)
WO (1) WO2017198077A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105810677B (zh) * 2016-05-16 2019-01-29 京东方科技集团股份有限公司 静电释放组件、阵列基板及其制备方法、显示面板
CN206179862U (zh) 2016-10-08 2017-05-17 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN106876416B (zh) * 2017-03-30 2020-02-11 合肥鑫晟光电科技有限公司 静电放电单元、阵列基板和显示面板
US10884562B2 (en) 2017-04-14 2021-01-05 Boe Technology Group Co., Ltd. Touch substrate, touch control display panel, and touch control display apparatus
CN109698192B (zh) 2017-10-23 2021-01-22 京东方科技集团股份有限公司 静电保护电路、阵列基板及显示装置
US10901280B2 (en) 2018-03-23 2021-01-26 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate and display panel
CN108490707B (zh) * 2018-03-23 2020-09-04 武汉华星光电技术有限公司 阵列基板及显示面板
CN108828858A (zh) * 2018-05-29 2018-11-16 武汉华星光电技术有限公司 一种显示器件的隔离子层的制作方法、彩膜基板和显示面板
CN109285460B (zh) * 2018-11-29 2021-02-09 上海天马微电子有限公司 阵列基板、显示面板和显示装置
CN110061062A (zh) * 2019-04-19 2019-07-26 深圳市华星光电半导体显示技术有限公司 Esd防护薄膜晶体管及esd防护结构
CN110085584B (zh) * 2019-04-29 2023-05-30 深圳市华星光电半导体显示技术有限公司 Esd防护薄膜晶体管及esd防护结构
US12295536B2 (en) 2020-05-13 2025-05-13 Jeanette Christine Benedict Cleaning device for athletic shoe cleats and spikes

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1790731A (zh) * 2004-11-15 2006-06-21 三星Sdi株式会社 平板显示装置及其制造方法
CN101226954A (zh) * 2007-01-19 2008-07-23 三星Sdi株式会社 有机发光显示器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060118787A1 (en) * 2004-12-02 2006-06-08 Toppoly Optoelectronics Corp. Electronic device with electrostatic discharge protection
JP5196330B2 (ja) * 2008-12-18 2013-05-15 Ｔｄｋ株式会社 静電気対策素子及びその複合電子部品
CN102800630A (zh) * 2012-07-26 2012-11-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
JP6126470B2 (ja) * 2013-06-12 2017-05-10 ソニーセミコンダクタソリューションズ株式会社 放射線撮像装置および放射線撮像表示システム
KR102040011B1 (ko) * 2013-12-26 2019-11-05 엘지디스플레이 주식회사 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법
CN103941465A (zh) * 2014-01-29 2014-07-23 上海天马微电子有限公司 一种彩膜基板、显示面板和显示装置
EP3086170B1 (en) * 2015-04-21 2020-12-02 LG Display Co., Ltd. Liquid crystal display
CN105810677B (zh) * 2016-05-16 2019-01-29 京东方科技集团股份有限公司 静电释放组件、阵列基板及其制备方法、显示面板
CN105911787B (zh) * 2016-07-05 2019-06-04 厦门天马微电子有限公司 一种阵列基板以及显示面板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1790731A (zh) * 2004-11-15 2006-06-21 三星Sdi株式会社 平板显示装置及其制造方法
CN101226954A (zh) * 2007-01-19 2008-07-23 三星Sdi株式会社 有机发光显示器

Also Published As

Publication number Publication date
CN105810677A (zh) 2016-07-27
US20180204830A1 (en) 2018-07-19
US10573640B2 (en) 2020-02-25
WO2017198077A1 (zh) 2017-11-23

Similar Documents

Publication Publication Date Title
CN105810677B (zh) 静电释放组件、阵列基板及其制备方法、显示面板
KR102508708B1 (ko) 디스플레이 패널 및 그 제조방법
US9690152B2 (en) Array substrate and display panel
US10355052B2 (en) OLED display device
KR102124025B1 (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR101277606B1 (ko) 표시 장치 및 그 제조 방법
US20110220878A1 (en) Thin film transistor and method of manufacturing the same
KR101448002B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20150076405A (ko) 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법
US20150372021A1 (en) Display device, array substrate and method for manufacturing the same
TWI539592B (zh) 畫素結構
US11296232B2 (en) Oxide semiconductor thin-film transistor and method of fabricating the same
WO2020015493A1 (zh) 静电保护电路、阵列基板及显示装置
CN107039460A (zh) 薄膜晶体管基板
TWI775153B (zh) 薄膜電晶體、製造薄膜電晶體的方法及包含薄膜電晶體的顯示設備
KR100752368B1 (ko) 평판표시소자 및 그 제조방법
KR20070121403A (ko) 전기 영동 표시 장치 및 그 제조 방법
KR101822120B1 (ko) 유기 발광 표시 장치의 제조 방법
CN104078492B (zh) 像素结构
US9793302B1 (en) Active device
CN104465784A (zh) 薄膜晶体管及显示面板
KR20140144566A (ko) 디스플레이 장치의 화소 소자로 사용되는 산화물 반도체 트랜지스터 및 이의 제조 방법
KR101506098B1 (ko) Ｎｂｉｓ에서 문턱전압의 변화가 없는 산화물 반도체 트랜지스터 및 이의 제조 방법
KR102274993B1 (ko) 액정 표시 장치
CN111048495B (zh) 发光二极管显示器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant