CN105529276A - 低成本多层堆叠扇出型封装结构及其制备方法 - Google Patents
低成本多层堆叠扇出型封装结构及其制备方法 Download PDFInfo
- Publication number
- CN105529276A CN105529276A CN201510970855.1A CN201510970855A CN105529276A CN 105529276 A CN105529276 A CN 105529276A CN 201510970855 A CN201510970855 A CN 201510970855A CN 105529276 A CN105529276 A CN 105529276A
- Authority
- CN
- China
- Prior art keywords
- insulating resin
- chip
- layer
- resin
- packaging structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W70/05—
-
- H10W72/0198—
-
- H10W72/072—
-
- H10W72/07252—
-
- H10W72/228—
-
- H10W90/724—
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本发明涉及一种低成本多层堆叠扇出型封装结构及其制备方法,包括以下步骤:(1)在承载片上覆盖临时键合薄膜,制作金属球,贴装第一芯片,在第一芯片上覆盖第一绝缘树脂并减薄,露出金属球和芯片的背面;(2)在第一绝缘树脂上面涂覆第二绝缘树脂,在第二绝缘树脂上制作第一种子层和第一导电线路;(3)在第一导电线路上贴装第二芯片,在第二芯片上覆盖第三绝缘树脂;(4)去除承载片和临时键合薄膜,在第一芯片的正面涂覆第四绝缘树脂,在第四绝缘树脂上制作第二种子层和第二导电线路;(5)在第二导电线路表面制作第五绝缘树脂和焊球,得到所述的多层堆叠扇出型封装结构。本发明减化制作工艺,降低制作成本,使封装结构复杂程度降低。
Description
技术领域
本发明涉及一种低成本多层堆叠扇出型封装结构及其制备方法,属于半导体封装技术领域。
背景技术
随着电子产品多功能化和小型化的潮流,高密度微电子组装技术在新一代电子产品上逐渐成为主流。为了配合新一代电子产品的发展,尤其是智能手机、掌上电脑、超级本等产品的发展,芯片的尺寸向密度更高、速度更快、尺寸更小、成本更低等方向发展。扇出型方片级封装技术(FanoutPanelLevelPackage,FOPLP)的出现,作为扇出型晶圆级封装技术(FanoutWaferLevelPackage,FOWLP)的升级技术,拥有更广阔的发展前景。
智能手机、智能穿戴、物联网、人体芯片等科技的飞速发展,引领芯片封装技术朝小型化、高密度化、三维化等趋势发展。高度度三维封装芯片技术成为芯片封装的热门技术。
现有技术中,星科金朋的专利申请US2014048906A1公开的工艺中需要预先制作带有导电球或柱子的转接板。转接板需要使用特殊的工艺制作,如打孔,电镀等,然后切割成小尺寸的转接板。芯片和带有导电球或柱子的转接板同时贴在承载板上,然后进行塑封。塑封完成后制作芯片正面的导电线路、保护层等结构。导电球或柱子使用激光等方式制作。在导电球或柱子上方贴芯片形成芯片三维堆叠的结构。
星科金朋的专利申请US2013249106A1公开的工艺中需要预先将芯片完成封装,制作成单程封装芯片。然后在芯片外围的介质层形成开口,开口中填充导电材料。在单层封装结构顶部堆叠芯片形成三维堆叠的结构。
发明内容
本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊,而这种简化或省略不能用于限制本发明的范围。
鉴于上述和/或现有半导体封装中存在的结构和制作工艺较为复杂,以及制作成本高问题,提出了本发明。
本发明的目的是克服现有技术中存在的不足,提供一种低成本多层堆叠扇出型封装结构及其制备方法,制作工艺减化,制作成本大幅度降低,得到的封装结构复杂程度降低。
按照本发明提供的技术方案,所述低成本多层堆叠扇出型封装结构的制备方法,包括以下步骤:
(1)承载片作为基底材料,在承载片上覆盖临时键合薄膜;
(2)在临时键合薄膜上形成金属球;
(3)将第一芯片正面贴装在临时键合薄膜上,在第一芯片和临时键合薄膜上覆盖第一绝缘树脂;
(4)将第一绝缘树脂减薄,露出金属球和芯片的背面,在第一绝缘树脂上面涂覆第二绝缘树脂;
(5)在第二绝缘树脂上开窗露出金属球,在第二绝缘树脂表面沉积第一种子层,在第一种子层上面制作第一导电线路,去除多余的第一种子层;
(6)在第一导电线路上贴装第二芯片,在第二芯片上覆盖第三绝缘树脂;
(7)去除承载片和临时键合薄膜,露出金属球和第一芯片的正面;
(8)在第一芯片的正面涂覆第四绝缘树脂,在第四绝缘树脂上制作露出金属球和第一芯片焊盘的开口;在第四绝缘树脂表面制作第二种子层,在第二种子层上面涂覆光刻胶,使用光刻工艺在光刻胶上面形成第二导电线路的开口图形,在开口图形处填充金属,形成第二导电线路,最后去除光刻胶和多余的第二种子层;
(9)在第二导电线路表面涂覆第五绝缘树脂,通过光刻工艺露出第二导电线路;在露出的第二导电线路上形成凸点下金属,在凸点下金属层上形成焊球,得到所述的多层堆叠扇出型封装结构。
进一步的,在所述步骤(6)之前还包括重复步骤(2)~步骤(5)一次或多次,以得到所需堆叠层数的芯片。
进一步的,所述承载片为硅、二氧化硅、陶瓷、玻璃、金属、合金或有机材料的片体,或者是能够加热和控温的平板装置。
进一步的,所述临时键合薄膜为热塑或热固型有机材料,或者是含有Cu、Ni、Cr或Co的无机材料。
进一步的,所述金属球金、银、铜、锡、钛、镍、镁、铋、钯、镍、铬、铁、铟中的一种或多种。
进一步的,所述金属球为球形、圆柱形或圆锥形。
进一步的,所述第一绝缘树脂和第三绝缘树脂为环氧树脂、聚酰亚胺、BCB、PBO、硅胶、酚醛树脂、亚克力树脂、三嗪树脂、PVDF、底填胶(UnderFill或MUF等)、塑封底填胶或者添加填料的树脂。
进一步的,所述第二绝缘树脂或第四绝缘树脂为聚酰亚胺、感光型环氧树脂、阻焊油墨、绿漆、干膜、感光型增层材料、BCB(双苯环丁烯树脂)或PBO(苯基苯并二恶唑树脂)。
所述低成本多层堆叠扇出型封装结构,包括多层依次堆叠的芯片,每层芯片均包裹在第一绝缘树脂中,在第一绝缘树脂中设有连通第一绝缘树脂正面和背面的金属球;在相邻的两层第一绝缘树脂之间设置第二绝缘树脂,第二绝缘树脂中设置导电线路和种子层;每层第一绝缘树脂中的金属球两端分别通过导电线路连接该层芯片的焊盘以及上一层芯片的焊盘;在最下层的第一绝缘树脂表面设有第二绝缘树脂和第三绝缘树脂,第二绝缘树脂和第三绝缘树脂中设有导电线路和种子层,在导电线路上设有凸点下金属层和焊球。
进一步的,所述位于最上层芯片下方的芯片的正面和背面分别与所在层的第一绝缘树脂的正面和背面平齐。
本发明具有以下优点:
(1)金属球制作方式和露出方式简单,金属球可以使用植球、印刷等工艺制作,可以一次形成几万到几百万颗金属球,制作工艺和制作成本均可以大幅度降低。
(2)金属球的露出方式使用抛光减薄等方式露出,一次露出全部金属球,制作工艺和制作成本均可以大幅度降低。
(3)本发明使用先做球后贴片的方法,可以简化工艺流程。传统工艺使用激光钻孔再放球等方式,钻孔效率低,对球的大小有限制,工艺复杂。
(4)本发明所述工艺中省略了封装基板,有利于工艺步骤的减少和成本的降低。
(5)本发明所述封装结构简单,由于省略了封装基板产品结构复杂程度降低。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单的介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。图1~图9为本发明所述封装结构制备过程的示意图。其中:
图1为在承载片上覆盖临时键合薄膜的示意图。
图2为在临时键合薄膜上制作金属球的示意图。
图3为贴装第一芯片的示意图。
图4为减薄第一绝缘树脂以及制作第二绝缘树脂的示意图。
图5为制作第一种子层和第一导电线路的示意图。
图6为贴装第二芯片以及制作第三绝缘树脂的示意图。
图7为去除承载片和临时键合薄膜的示意图。
图8为制作第二种子层和第二导电线路的示意图。
图9为制作第四绝缘树脂和焊球的示意图。
图10为实施例二得到的封装结构的示意图。
具体实施方式
为了使本发明的上述目的、特征和优点能够更加明显易懂,下面结合具体附图对本发明的具体实施方式作进一步的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施例,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施例的限制。
其次,本发明结合示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实施制作中应包含长度、宽度及深度的三维空间尺寸。
实施例一:一种低成本多层堆叠扇出型封装结构的制备方法,包括以下步骤:
(1)承载片101作为基底材料,使用滚压、旋涂、喷涂、印刷、非旋转涂覆、热压、真空压合、浸泡、压力贴合等方式在承载片101上覆盖临时键合薄膜102,如图1所示。
所述承载片101的材料可以是硅、二氧化硅、陶瓷、玻璃、金属、合金、有机材料等成分的方片、圆片或不规则片,也可以是可以进行加热和控温的一种平板装置。
所述临时键合薄膜102为热塑或热固型有机材料,也可以是含有Cu、Ni、Cr、Co等成分的无机材料。
所述临时键合薄膜102可以通过加热、机械、化学、激光、冷冻等方式拆除。
(2)使用植球、印刷、抓球、激光烧球、电镀、化学镀等方式在临时键合薄膜102上形成金属球103,如图2所示。
所述金属球103为金属材质,例如金、银、铜、锡、钛、镍、镁、铋、钯、镍、铬、铁、铟等一种或多种金属或其合金。金属球103可以是球形,也可以是圆柱形、圆锥形或其他立体形状。
(3)将第一芯片104正面贴装在临时键合薄膜102上,在第一芯片104和临时键合薄膜102周围形成第一绝缘树脂105,第一绝缘树脂105将第一芯片104和金属球103覆盖,如图3所示。
所述第一绝缘树脂105可以使用滚压、旋涂、喷涂、印刷、非旋转涂覆、热压、真空压合、浸泡、压力贴合等方式覆盖。
所述第一绝缘树脂105为环氧树脂、聚酰亚胺、BCB、PBO、硅胶、酚醛树脂、亚克力树脂、三嗪树脂、PVDF、底填胶(UnderFill或MUF等)、塑封底填胶或者添加填料的树脂。
(4)使用化学抛光、机械抛光、化学机械抛光等工艺将第一绝缘树脂105减薄,露出金属球103和芯片104的背面,在第一绝缘树脂105上面涂覆第二绝缘树脂106,如图4所示。
所述第二绝缘树脂106为感光树脂或者可以通过干法刻蚀等工艺形成图形的树脂,例如聚酰亚胺、感光型环氧树脂、阻焊油墨、绿漆、干膜、感光型增层材料、BCB(双苯环丁烯树脂)、PBO(苯基苯并二恶唑树脂)。
所述第二绝缘树脂106可以通过滚压、旋涂、喷涂、印刷、非旋转涂覆、热压、真空压合、浸泡、压力贴合等方式制作。
(5)第二绝缘树脂106通过曝光显影等工艺开窗露出金属球103,在第二绝缘树脂106表面沉积第一种子层107,在第一种子层107上面通过图形电镀或化学镀的方法,形成第一导电线路109,去除多余的第一种子层107,如图5所示。
(6)在第一导电线路109上使用倒贴的方式贴装第二芯片1041,在第二芯片1041上使用滚压、旋涂、喷涂、印刷、非旋转涂覆、热压、真空压合、浸泡、压力贴合等方式覆盖第三绝缘树脂1051,如图6所示。
所述第三绝缘树脂1051为环氧树脂、聚酰亚胺、BCB、PBO、硅胶、酚醛树脂、亚克力树脂、三嗪树脂、PVDF、底填胶(UnderFill或MUF等)、塑封底填胶或者添加填料的树脂。
(7)去除承载片101和临时键合薄膜102,露出金属球103和第一芯片104的正面,如图7所示。
所述去除方式包括加热、机械、化学、激光、冷冻等方式。
(8)在第一芯片104的正面涂覆第四绝缘树脂1061,在第四绝缘树脂1061上通过光刻工艺制作露出金属球103和第一芯片104焊盘的开口;在第四绝缘树脂1061表面制作第二种子层107,在第二种子层107上面涂覆光刻胶,使用光刻工艺在光刻胶上面形成第二导电线路1091的开口图形,通过电镀的方法在开口图形处填充金属,形成第二导电线路1091,最后去除光刻胶和多余的第二种子层1071,如图8所示。
(9)在第二导电线路1091表面涂覆第五绝缘树脂110,通过光刻显影等工艺露出第二导电线路1091;使用溅射、喷涂、蒸发、化学镀、电镀、印刷、压合、粘贴和刻蚀等工艺在露出的第二导电线路1091上形成凸点下金属111,在凸点下金属层111上形成焊球112,焊球112可以是球形也可以是圆柱形、圆锥型或其他多边形,得到如图9所示的多层堆叠扇出型封装结构。
实施例二:一种低成本多层堆叠扇出型封装结构的制备方法,包括以下步骤:
步骤(1)~步骤(5)同实施例一。
步骤(6):重复实施例一步骤(2)~步骤(5);
步骤(7):同实施例一步骤(6)~步骤(9),得到如图10所示的多层堆叠扇出型封装结构。
本发明可以根据需要,重复步骤(2)~步骤(5),以得到所需层数的芯片。
应说明的是,以上实施例仅用以说明本发明的技术方案而非限制,尽管参照较佳实施例对本发明进行了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的精神和范围,其均应涵盖在本发明的权利要求范围当中。
Claims (10)
1.一种低成本多层堆叠扇出型封装结构的制备方法,其特征是,包括以下步骤:
(1)承载片(101)作为基底材料,在承载片(101)上覆盖临时键合薄膜(102);
(2)在临时键合薄膜(102)上形成金属球(103);
(3)将第一芯片(104)正面贴装在临时键合薄膜(102)上,在第一芯片(104)和临时键合薄膜(102)上覆盖第一绝缘树脂(105);
(4)将第一绝缘树脂(105)减薄,露出金属球(103)和芯片(104)的背面,在第一绝缘树脂(105)上面涂覆第二绝缘树脂(106);
(5)在第二绝缘树脂(106)上开窗露出金属球(103),在第二绝缘树脂(106)表面沉积第一种子层(107),在第一种子层(107)上面制作第一导电线路(109),去除多余的第一种子层(107);
(6)在第一导电线路(109)上贴装第二芯片(1041),在第二芯片(1041)上覆盖第三绝缘树脂(1051);
(7)去除承载片(101)和临时键合薄膜(102),露出金属球(103)和第一芯片(104)的正面;
(8)在第一芯片(104)的正面涂覆第四绝缘树脂(1061),在第四绝缘树脂(1061)上制作露出金属球(103)和第一芯片(104)焊盘的开口;在第四绝缘树脂(1061)表面制作第二种子层(107),在第二种子层(107)上面涂覆光刻胶,使用光刻工艺在光刻胶上面形成第二导电线路(1091)的开口图形,在开口图形处填充金属,形成第二导电线路(1091),最后去除光刻胶和多余的第二种子层(1071);
(9)在第二导电线路(1091)表面涂覆第五绝缘树脂(110),通过光刻工艺露出第二导电线路(1091);在露出的第二导电线路(1091)上形成凸点下金属(111),在凸点下金属层(111)上形成焊球(112),得到所述的多层堆叠扇出型封装结构。
2.如权利要求1所述的低成本多层堆叠扇出型封装结构的制备方法,其特征是:在所述步骤(6)之前还包括重复步骤(2)~步骤(5)一次或多次,以得到所需堆叠层数的芯片。
3.如权利要求1或2所述的低成本多层堆叠扇出型封装结构的制备方法,其特征是:所述承载片(101)为硅、二氧化硅、陶瓷、玻璃、金属、合金或有机材料的片体,或者是能够加热和控温的平板装置。
4.如权利要求1或2所述的低成本多层堆叠扇出型封装结构的制备方法,其特征是:所述临时键合薄膜(102)为热塑或热固型有机材料,或者是含有Cu、Ni、Cr或Co的无机材料。
5.如权利要求1或2所述的低成本多层堆叠扇出型封装结构的制备方法,其特征是:所述金属球(103)金、银、铜、锡、钛、镍、镁、铋、钯、镍、铬、铁、铟中的一种或多种。
6.如权利要求1或2所述的低成本多层堆叠扇出型封装结构的制备方法,其特征是:所述金属球(103)为球形、圆柱形或圆锥形。
7.如权利要求1或2所述的低成本多层堆叠扇出型封装结构的制备方法,其特征是:所述第一绝缘树脂(105)和第三绝缘树脂(1051)为环氧树脂、聚酰亚胺、BCB、PBO、硅胶、酚醛树脂、亚克力树脂、三嗪树脂、PVDF、底填胶(UnderFill或MUF等)、塑封底填胶或者添加填料的树脂。
8.如权利要求1所述的低成本多层堆叠扇出型封装结构的制备方法,其特征是:所述第二绝缘树脂(106)或第四绝缘树脂(1061)为聚酰亚胺、感光型环氧树脂、阻焊油墨、绿漆、干膜、感光型增层材料、BCB(双苯环丁烯树脂)或PBO(苯基苯并二恶唑树脂)。
9.一种低成本多层堆叠扇出型封装结构,其特征是:包括多层依次堆叠的芯片,每层芯片均包裹在第一绝缘树脂中,在第一绝缘树脂中设有连通第一绝缘树脂正面和背面的金属球;在相邻的两层第一绝缘树脂之间设置第二绝缘树脂,第二绝缘树脂中设置导电线路和种子层;每层第一绝缘树脂中的金属球两端分别通过导电线路连接该层芯片的焊盘以及上一层芯片的焊盘;在最下层的第一绝缘树脂表面设有第二绝缘树脂和第三绝缘树脂,第二绝缘树脂和第三绝缘树脂中设有导电线路和种子层,在导电线路上设有凸点下金属层和焊球。
10.如权利要求9所述的低成本多层堆叠扇出型封装结构,其特征是:所述位于最上层芯片下方的芯片的正面和背面分别与所在层的第一绝缘树脂的正面和背面平齐。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510970855.1A CN105529276A (zh) | 2015-12-22 | 2015-12-22 | 低成本多层堆叠扇出型封装结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510970855.1A CN105529276A (zh) | 2015-12-22 | 2015-12-22 | 低成本多层堆叠扇出型封装结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105529276A true CN105529276A (zh) | 2016-04-27 |
Family
ID=55771419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510970855.1A Pending CN105529276A (zh) | 2015-12-22 | 2015-12-22 | 低成本多层堆叠扇出型封装结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105529276A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107799479A (zh) * | 2016-09-02 | 2018-03-13 | 矽品精密工业股份有限公司 | 电子封装件及其制法 |
| CN108987381A (zh) * | 2018-08-14 | 2018-12-11 | 苏州德林泰精工科技有限公司 | 一种基于异形树脂垫片的堆叠芯片封装结构 |
| CN109686697A (zh) * | 2018-12-24 | 2019-04-26 | 中国电子科技集团公司第五十八研究所 | 一种多芯片扇出型结构的封装方法及其结构 |
| CN110634830A (zh) * | 2019-09-20 | 2019-12-31 | 上海先方半导体有限公司 | 一种多芯片集成的封装方法和结构 |
| CN111370332A (zh) * | 2018-12-26 | 2020-07-03 | 中芯集成电路(宁波)有限公司 | 摄像组件的封装方法 |
| CN112382626A (zh) * | 2020-11-11 | 2021-02-19 | 歌尔微电子有限公司 | 系统级封装结构及其制作工艺和电子设备 |
| WO2023010457A1 (zh) * | 2021-08-05 | 2023-02-09 | 广东省科学院半导体研究所 | 芯片堆叠封装结构及芯片堆叠封装方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090261466A1 (en) * | 2006-11-10 | 2009-10-22 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Vertical Interconnect Structure Using Stud Bumps |
| CN101996896A (zh) * | 2009-08-21 | 2011-03-30 | 新科金朋有限公司 | 半导体器件及其制造方法 |
| US20110156250A1 (en) * | 2009-12-31 | 2011-06-30 | Stmicroelectronics Asia Pacific Pte. Ltd. | Flip-chip fan-out wafer level package for package-on-package applications, and method of manufacture |
| CN102751267A (zh) * | 2012-05-28 | 2012-10-24 | 日月光半导体制造股份有限公司 | 用于堆叠的半导体封装构造及其制造方法 |
| US20130105973A1 (en) * | 2011-11-02 | 2013-05-02 | Stmicroelectronics Pte Ltd. | Embedded wafer level package for 3d and package-on-package applications, and method of manufacture |
-
2015
- 2015-12-22 CN CN201510970855.1A patent/CN105529276A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090261466A1 (en) * | 2006-11-10 | 2009-10-22 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Vertical Interconnect Structure Using Stud Bumps |
| CN101996896A (zh) * | 2009-08-21 | 2011-03-30 | 新科金朋有限公司 | 半导体器件及其制造方法 |
| US20110156250A1 (en) * | 2009-12-31 | 2011-06-30 | Stmicroelectronics Asia Pacific Pte. Ltd. | Flip-chip fan-out wafer level package for package-on-package applications, and method of manufacture |
| US20130105973A1 (en) * | 2011-11-02 | 2013-05-02 | Stmicroelectronics Pte Ltd. | Embedded wafer level package for 3d and package-on-package applications, and method of manufacture |
| CN102751267A (zh) * | 2012-05-28 | 2012-10-24 | 日月光半导体制造股份有限公司 | 用于堆叠的半导体封装构造及其制造方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107799479A (zh) * | 2016-09-02 | 2018-03-13 | 矽品精密工业股份有限公司 | 电子封装件及其制法 |
| CN108987381A (zh) * | 2018-08-14 | 2018-12-11 | 苏州德林泰精工科技有限公司 | 一种基于异形树脂垫片的堆叠芯片封装结构 |
| CN108987381B (zh) * | 2018-08-14 | 2024-01-02 | 苏州德林泰精工科技有限公司 | 一种基于异形树脂垫片的堆叠芯片封装结构 |
| CN109686697A (zh) * | 2018-12-24 | 2019-04-26 | 中国电子科技集团公司第五十八研究所 | 一种多芯片扇出型结构的封装方法及其结构 |
| CN111370332A (zh) * | 2018-12-26 | 2020-07-03 | 中芯集成电路(宁波)有限公司 | 摄像组件的封装方法 |
| CN111370332B (zh) * | 2018-12-26 | 2023-04-18 | 中芯集成电路(宁波)有限公司 | 摄像组件的封装方法 |
| CN110634830A (zh) * | 2019-09-20 | 2019-12-31 | 上海先方半导体有限公司 | 一种多芯片集成的封装方法和结构 |
| CN112382626A (zh) * | 2020-11-11 | 2021-02-19 | 歌尔微电子有限公司 | 系统级封装结构及其制作工艺和电子设备 |
| WO2023010457A1 (zh) * | 2021-08-05 | 2023-02-09 | 广东省科学院半导体研究所 | 芯片堆叠封装结构及芯片堆叠封装方法 |
| US11869872B2 (en) | 2021-08-05 | 2024-01-09 | Institute of semiconductors, Guangdong Academy of Sciences | Chip stack packaging structure and chip stack packaging method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105244307B (zh) | 扇出型封装结构的制作方法 | |
| CN105529276A (zh) | 低成本多层堆叠扇出型封装结构及其制备方法 | |
| CN105405827A (zh) | 一种低成本多层堆叠扇出型封装结构及其制备方法 | |
| US8569894B2 (en) | Semiconductor package with single sided substrate design and manufacturing methods thereof | |
| JP5605222B2 (ja) | 3次元実装半導体装置及びその製造方法 | |
| CN105575913A (zh) | 埋入硅基板扇出型3d封装结构 | |
| US8273601B2 (en) | Method of fabricating multi-chip package structure | |
| CN105575821A (zh) | 多层堆叠扇出型封装及其制备方法 | |
| CN104428892B (zh) | 用于基板核心层的方法和装置 | |
| CN102157476B (zh) | 具有单侧基板设计的半导体封装及其制造方法 | |
| CN105206592B (zh) | 扇出型封装的结构和制作方法 | |
| CN103681372B (zh) | 扇出型圆片级三维半导体芯片的封装方法 | |
| CN104952828A (zh) | 覆晶堆叠封装结构及其制作方法 | |
| CN104538318B (zh) | 一种扇出型圆片级芯片封装方法 | |
| CN104538375A (zh) | 一种扇出PoP封装结构及其制造方法 | |
| CN104505382A (zh) | 一种圆片级扇出PoP封装结构及其制造方法 | |
| CN104241210A (zh) | 一种低成本超薄扇出型封装结构及其制作方法 | |
| CN105575832A (zh) | 一种多层堆叠扇出型封装结构及制备方法 | |
| US7772033B2 (en) | Semiconductor device with different conductive features embedded in a mold enclosing a semiconductor die and method for making same | |
| CN105514099A (zh) | 多层堆叠扇出型封装结构及其制备方法 | |
| CN105551988A (zh) | 多层扇出型封装结构及其制备方法 | |
| CN104659004A (zh) | 一种PoP封装结构及其制造方法 | |
| JP5665020B2 (ja) | 配線用電子部品の製造方法 | |
| CN205488088U (zh) | 埋入硅基板扇出型3d封装结构 | |
| CN104659021A (zh) | 一种三维圆片级扇出PoP封装结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160427 |