CN105514136A - 三维阻变存储器的制备方法 - Google Patents
三维阻变存储器的制备方法 Download PDFInfo
- Publication number
- CN105514136A CN105514136A CN201610053852.6A CN201610053852A CN105514136A CN 105514136 A CN105514136 A CN 105514136A CN 201610053852 A CN201610053852 A CN 201610053852A CN 105514136 A CN105514136 A CN 105514136A
- Authority
- CN
- China
- Prior art keywords
- layer
- preparation
- insulating barrier
- bit line
- storing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title abstract description 25
- 238000002360 preparation method Methods 0.000 claims abstract description 50
- 229910052751 metal Inorganic materials 0.000 claims abstract description 44
- 239000002184 metal Substances 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 230000004888 barrier function Effects 0.000 claims description 46
- 239000000463 material Substances 0.000 claims description 36
- 238000000151 deposition Methods 0.000 claims description 17
- 230000008859 change Effects 0.000 claims description 15
- 230000008021 deposition Effects 0.000 claims description 14
- 239000007772 electrode material Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 3
- 230000000717 retained effect Effects 0.000 claims description 2
- 239000010409 thin film Substances 0.000 abstract description 12
- 230000008569 process Effects 0.000 abstract description 9
- 230000002457 bidirectional effect Effects 0.000 abstract 2
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 238000004062 sedimentation Methods 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000012782 phase change material Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229910018321 SbTe Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- DDJAGKOCVFYQOV-UHFFFAOYSA-N tellanylideneantimony Chemical compound [Te]=[Sb] DDJAGKOCVFYQOV-UHFFFAOYSA-N 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910000314 transition metal oxide Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
- H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及存储器领域，尤其涉及三维阻变存储器的制备方法。于衬底上制备贯穿第一绝缘层的金属位线层，并继续在金属位线层之上制备第一薄膜层；于第一薄膜层之上沉积制备第二薄膜层，再于第二薄膜层上重复制备第三薄膜层，形成双向选通管；于第三薄膜层上沉积牺牲层，去除部分牺牲层并在沿字线阵列的方向上形成若干平行的牺牲条；以各个牺牲条为光阻，去除牺牲条中相邻两个牺牲条之间的第一薄膜层、第二薄膜层、第三薄膜层至第一绝缘层的上表面，将双向选通管隔离开；制备金属字线层，并将金属字线层按照金属位线层的方向旋转90°，并继续执行制备金属位线层的后续步骤，以形成三维阻变存储器的堆叠。
Description
技术领域
本发明涉及存储器领域，尤其涉及三维阻变存储器的制备方法。
背景技术
存储器的发展追求高速度，高集成密度，高数据保持力，低功耗等。在存储器结构的研究中，二极管阵列器件及其高密度阻变存储器是目前比较关心的部分，目前用于存储器的驱动器件的研制与开发主要集中在NMOSFET，三极管和二极管以及在此基础上的一些新的器件结构，MOSFET作为一种主流的半导体器件，由于其成熟的工艺技术和相对较低的成本以及为维持其庞大的45nmCMOS单元库的可使用性，大多企业采用标准的MOSFET+相变电阻(1T1R)的结构，如此，为获得足够大的驱动电流以保证所有存储单元工作正常，每个存储单元的选通的MOS管也必须足够大，从而使存储单元面积扩大造成密度降低，二极管作为选通器件成为实现高密度，大容量相变存储器产业化的必然选择。
在目前成熟的各类存储器中，MOSFET被广泛的用作选择开关器件，相变存储器在执行RESET操作时，需要提供较大的瞬间电流。如果选择MOSFET作为选择开关，就必须增加沟道宽度来满足大电流的需求，单元面积也相应增加。因此以MOSFET作为选通器件就无法参与高密度大容量存储器的竞争。
为提高选择开关器件的电流驱动能力，同时保持存储单元面积不变，双极型器件是最佳的选择，而双极型驱动器件的开发和制备成为了实现高密度，大容量相变存储器芯片产业化的关键。
目前已经商用的阻变存储器技术是基于二维(2D)工艺的技术，主要用于替代NOR型闪存。虽然器件性能较闪存有很大提升，但是芯片成本与NAND型闪存，特别是三维(3D)NAND闪存存在较大差距。为了使阻变存储技术在成本上更具有优势，进一步提升存储密度，intel和Micron联合开发了基于OTS选通管的3D堆叠阻变存储技术。Hynix在金属层之上制备多晶硅二极管作为选通器件以实现阻变存储单元的堆叠。如何制备可堆叠的选通器件是3D存储技术的关键。OTS是一种新的合金材料，如何低成本的实现与CMOS工艺的集成是一个难题，此外在先进CMOS工艺制程(40nm/28nm/14nm)中更加难以实现集成。如今的3DNAND存储器结构速度低，密度小，容量小，同时工艺流程的成本也较高。
发明内容
针对现有技术中三维阻变存储器存在的问题，本发明提供了三维阻变存储器的制备方法，能够实现高速度，高密度，大容量的相变存储器芯片的设计和生产，大幅的降低工艺流程的成本。
本发明采用如下技术方案：
一种三维阻变存储器的制备方法，所述制备方法包括：
提供一衬底，所述衬底上预设有字线阵列的方向，并于所述衬底上制备第一绝缘层；
于所述衬底上制备贯穿所述第一绝缘层的金属位线层，并继续在所述金属位线层之上制备第一薄膜层；
于所述第一薄膜层之上沉积制备第二薄膜层，再于所述第二薄膜层上重复制备第三薄膜层，形成双向选通管；
于所述第三薄膜层上沉积牺牲层，去除部分所述牺牲层并在沿所述字线阵列的方向上形成若干平行的牺牲条；
以各个所述牺牲条为光阻，去除所述牺牲条中相邻两个牺牲条之间的所述第一薄膜层、所述第二薄膜层、所述第三薄膜层至所述第一绝缘层的上表面，将所述双向选通管隔离开；
制备金属字线层，并将所述金属字线层按照所述金属位线层的方向旋转90°，并继续执行制备金属位线层的后续步骤，以形成所述三维阻变存储器的堆叠。
优选的，所述制备方法还包括：
将所述双向选通管隔离开后，制备第二绝缘层覆盖第一绝缘层和所述金属位线层暴露的表面，并将保留的所述牺牲条的上表面予以暴露。
优选的，所述制备方法还包括：
制备所述第二绝缘层后，去除所述牺牲条。
优选的，所述制备方法还包括：
去除所述牺牲条后，继续制备电极层覆盖所述第二绝缘层和所述第三薄膜层。
优选的，所述制备方法还包括：
制备所述电极层后，在所述金属位线层上方对应的电极层上沉积第三绝缘层，所述第三绝缘层形成侧壁保护所述电极层。
优选的，所述制备方法还包括：
所述侧壁形成后，刻蚀所述侧壁间的电极层至所述第一绝缘层的表面。
优选的，所述制备方法还包括：
刻蚀所述侧壁间的电极层后，于所述第一绝缘层的上方沉积第四绝缘层，并曝露所述第三绝缘层。
优选的，所述制备方法还包括：
曝露所述第三绝缘层后，去除所述第二绝缘层上的电极层，并且将所述第四绝缘层和所述第三绝缘层平坦化与所述第二绝缘层同一平面，多个隔离的电极层形成多个相变单元。
优选的，所述制备方法还包括：
形成所述多个相变单元后，对所述电极层进行刻蚀，形成凹槽，并在所述凹槽中沉积阻变材料层。
优选的，所述制备方法还包括：
沉积所述阻变材料层后，继续制备贯穿第五绝缘层的上电极材料层，并保留所述相变单元和所述相变单元上的所述上电极材料层，刻蚀其余部分至所述金属位线层。
优选的，所述制备方法还包括：
刻蚀完成后，沉积第六绝缘层并曝露所述上电极材料层后，制备所述金属字线层。
本发明的有益效果是：
本发明提出一种旋转堆叠交叉刻蚀的三维阻变存储器结构及制备方法，包括采用氮化物夹层结构制备双向选通管，阻变加热电极的制备采用牺牲材料去除后镶嵌的方法，与主流金属栅工艺兼容，采用字线位线交替互换，双向选通管交叉刻蚀的方法。具有与主流金属栅铜互连工艺兼容，制造成本低，芯片密度大，工艺简单的特点。
附图说明
图1a-20a为本发明沿位线阵列(BL)方向的截面图；
图1b-20b为本发明沿字线阵列(WL)方向的截面图。
具体实施方式
需要说明的是，在不冲突的情况下，下述技术方案，技术特征之间可以相互组合。
下面结合附图对本发明的具体实施方式作进一步的说明：
本实施例中省略了很多标准CMOS工艺的步骤，主要强调如何在CMOS逻辑工艺中制备旋转堆叠交叉刻蚀的三维阻变存储器存储单元。
本实施例中的附图标记主要解好似如下：1是起始硅晶圆，其包括已经制备好的CMOS电路区域，二极管功能区域等；2是绝缘层，通常是二氧化硅，氮化物等；3是金属层，材料优先为铜；4是双向选通管正极材料，材料为TiN或TaN；5是双向选通管负极材料，材料为SiNx或AsTeGeSiN；6是牺牲材料；7是绝缘层，材料选择二氧化硅，氮化物等；8是加热电极材料，优先为氮化钛和钨；9是绝缘材料；10是阻变存储单元材料，可以是相变材料，优选的相变材料为锗锑碲(GeSbTe)、锑碲(SbTe)等及其掺杂物，也可以是阻变材料，优选材料为钙钛矿氧化物，过渡金属氧化物等，10′是是凹槽，WL截面上的Y型凹槽；11是上电极材料，优先氮化钛。
本实施例提出的一种旋转堆叠交叉刻蚀的三维阻变存储器结构及制备方法具体实施方式包括以下步骤。
步骤一：选用已经制备好CMOS电路区域，双极型晶体管电路区域，二极管电路区域等功能区域的单晶硅晶圆作为起始衬底1，在起始衬底1上制备金属位线层3，如图1a-b所示，位线与位线之间用材料2(第一绝缘层)进行绝缘隔离，通常绝缘材料可选氧化物，氮化物或者是二者的结合物。金属位线材料3为金属材料铜，厚度在5nm～500nm。此金属层也可用于外围CMOS电路的互连。
步骤二：在步骤一制备好的材料结构基础上清洗抛光将其平坦化后，沉积一层薄膜层4(第一薄膜层)，材料为TiN或TaN，如图2a-b所示，沉积方法通常选择化学气相沉积，物理气相沉积和原子层沉积中的一个。
步骤三：在步骤二制备好的材料上沉积一层薄膜层5(第二薄膜层)，材料为SiNx或AsTeGeSiN。如图3a-b所示。
步骤四：在步骤三制备好的材料结构基础上再次进行沉积一层薄膜层4(第三薄膜层)，如图4a-b所示，如此形成双向选通管。
步骤五：在步骤四制备好的材料表面沉积牺牲材料6，采用光刻和刻蚀的方法，制备成立方体结构，如图5a-b所示。
步骤六：在步骤五所述基础上，进一步刻蚀，刻穿双向选通材料，底部刻蚀到金属位线的表面位置，如此将双向选通管隔离开，如图6a-b所示。
步骤七：步骤六基础上，沉积绝缘材料7(第二绝缘层)，并进行化学机械抛光平坦化，如图7a-b所示。
步骤八：去除牺牲材料6，形成凹槽如图8a-b所示，去除方法可为干法刻蚀或湿法腐蚀。
步骤九：在步骤八制备的材料结构基础上沉积电极材料8(电极材料层)，优先选择氮化钛，如图9a-b所示。
步骤十：在步骤九制备的材料结构基础上再沉积一层绝缘材料9，(第三绝缘层)来保护加热电极，使用侧壁刻蚀的工艺方法，形成侧壁，如图10a-b所示。
步骤十一：在步骤十所述的基础上，进一步刻蚀，刻穿双向选通材料，如图11a-b所示。
步骤十二：在步骤十一的基础上沉积绝缘材料7(第四绝缘层)，如图12a-b所示。
步骤十三：在步骤十二的基础上，对材料表面进行化学机械抛光，将其平坦化，将加热电极隔离开，如图13a-b所示。
步骤十四：对加热电极上表面进行干法回刻，形成Y型凹槽10′，如图14a-b所示。
步骤十五：用物理气相沉积的方法沉积阻变材料层10，优选的相变材料为锗锑碲(GeSbTe)、锑碲(SbTe)等及其掺杂物，优选的阻变材料为钙钛矿氧化物，过渡金属氧化物等，如图15a-b所示。
步骤十六：在阻变材料10表面沉积上电极材料11(上电极材料层)，优选为氮化物，如TiN，SiN等，以保护相变单元发生相变产生的能量不会迅速传掉，同时连接相变单元和上层金属线，电极之间用绝缘材料(第五绝缘层)填充起来，如图16a-b所示。
步骤十七：在步骤十六基础上光刻刻蚀，刻蚀穿透加热电极和双向选通管，底部停在金属位线表面，如图17a-b所示。
步骤十八：在步骤十七基础上沉积绝缘层(第六绝缘层)，如图18a-b所示。
步骤十九：在上电极材料表面沉积金属层(金属字线层)，制作金属字线，金属线之间用绝缘层隔开，如图19a-b所示。
步骤二十：在步骤十九制备好的材料结构基础上，将其平坦化，根据步骤一中将第二层金属字线作为第一层的金属位线，只是方向旋转了90°，以此类推，不断重复步骤二到步骤十九即可实现三维阻变存储器存储单元的堆叠。四层结构的阻变存储单元阵列从字线方向和位线方向的剖面图如图20所示。
综上所述，本发明提出一种旋转堆叠交叉刻蚀的三维阻变存储器结构及制备方法，包括采用氮化物夹层结构制备双向选通管，阻变加热电极的制备采用牺牲材料去除后镶嵌的方法，与主流金属栅工艺兼容，采用字线位线交替互换，双向选通管交叉刻蚀的方法。具有与主流金属栅铜互连工艺兼容，制造成本低，芯片密度大，工艺简单的特点。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (11)
1.一种三维阻变存储器的制备方法，其特征在于，所述制备方法包括：
提供一衬底，所述衬底上预设有字线阵列的方向，并于所述衬底上制备第一绝缘层；
于所述衬底上制备贯穿所述第一绝缘层的金属位线层，并继续在所述金属位线层之上制备第一薄膜层；
于所述第一薄膜层之上沉积制备第二薄膜层，再于所述第二薄膜层上重复制备第三薄膜层，形成双向选通管；
于所述第三薄膜层上沉积牺牲层，去除部分所述牺牲层并在沿所述字线阵列的方向上形成若干平行的牺牲条；
以各个所述牺牲条为光阻，去除所述牺牲条中相邻两个牺牲条之间的所述第一薄膜层、所述第二薄膜层、所述第三薄膜层至所述第一绝缘层的上表面，将所述双向选通管隔离开；
制备金属字线层，并将所述金属字线层按照所述金属位线层的方向旋转90°，并继续执行制备金属位线层的后续步骤，以形成所述三维阻变存储器的堆叠。
2.根据权利要求1所述的三维阻变存储器的制备方法，其特征在于，所述制备方法还包括：
将所述双向选通管隔离开后，制备第二绝缘层覆盖第一绝缘层和所述金属位线层暴露的表面，并将保留的所述牺牲条的上表面予以暴露。
3.根据权利要求2所述的三维阻变存储器的制备方法，其特征在于，所述制备方法还包括：
制备所述第二绝缘层后，去除所述牺牲条。
4.根据权利要求3所述的三维阻变存储器的制备方法，其特征在于，所述制备方法还包括：
去除所述牺牲条后，继续制备电极层覆盖所述第二绝缘层和所述第三薄膜层。
5.根据权利要求4所述的三维阻变存储器的制备方法，其特征在于，所述制备方法还包括：
制备所述电极层后，在所述金属位线层上方对应的电极层上沉积第三绝缘层，所述第三绝缘层形成侧壁保护所述电极层。
6.根据权利要求5所述的三维阻变存储器的制备方法，其特征在于，所述制备方法还包括：
所述侧壁形成后，刻蚀所述侧壁间的电极层至所述第一绝缘层的表面。
7.根据权利要求6所述的三维阻变存储器的制备方法，其特征在于，所述制备方法还包括：
刻蚀所述侧壁间的电极层后，于所述第一绝缘层的上方沉积第四绝缘层，并曝露所述第三绝缘层。
8.根据权利要求7所述的三维阻变存储器的制备方法，其特征在于，所述制备方法还包括：
曝露所述第三绝缘层后，去除所述第二绝缘层上的电极层，并且将所述第四绝缘层和所述第三绝缘层平坦化与所述第二绝缘层同一平面，多个隔离的电极层形成多个相变单元。
9.根据权利要求8所述的三维阻变存储器的制备方法，其特征在于，所述制备方法还包括：
形成所述多个相变单元后，对所述电极层进行刻蚀，形成凹槽，并在所述凹槽中沉积阻变材料层。
10.根据权利要求9所述的三维阻变存储器的制备方法，其特征在于，所述制备方法还包括：
沉积所述阻变材料层后，继续制备贯穿第五绝缘层的上电极材料层，并保留所述相变单元和所述相变单元上的所述上电极材料层，刻蚀其余部分至所述金属位线层。
11.根据权利要求10所述的三维阻变存储器的制备方法，其特征在于，所述制备方法还包括：
刻蚀完成后，沉积第六绝缘层并曝露所述上电极材料层后，制备所述金属字线层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610053852.6A CN105514136A (zh) | 2016-01-26 | 2016-01-26 | 三维阻变存储器的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610053852.6A CN105514136A (zh) | 2016-01-26 | 2016-01-26 | 三维阻变存储器的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105514136A true CN105514136A (zh) | 2016-04-20 |
Family
ID=55721984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610053852.6A Pending CN105514136A (zh) | 2016-01-26 | 2016-01-26 | 三维阻变存储器的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105514136A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107579154A (zh) * | 2017-08-31 | 2018-01-12 | 长江存储科技有限责任公司 | 一种阻变存储器及其制作方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101350360A (zh) * | 2008-08-29 | 2009-01-21 | 中国科学院上海微系统与信息技术研究所 | 一种三维堆叠非相变所致电阻转换存储装置及其制造方法 |
| CN101393965A (zh) * | 2007-07-12 | 2009-03-25 | 三星电子株式会社 | 用于形成具有底电极的相变存储器件的方法 |
| CN101477987A (zh) * | 2009-01-08 | 2009-07-08 | 中国科学院上海微系统与信息技术研究所 | 三维立体堆叠的电阻转换存储器及其制造方法 |
| US20130256621A1 (en) * | 2012-03-29 | 2013-10-03 | Samsung Electronics Co., Ltd. | Phase-change memory devices |
| US20130320286A1 (en) * | 2012-06-05 | 2013-12-05 | Dong-Soo Lee | Switching elements and devices, memory devices and methods of manufacturing the same |
| CN103794619A (zh) * | 2012-10-30 | 2014-05-14 | 爱思开海力士有限公司 | 可变电阻存储器件 |
| US20150207066A1 (en) * | 2014-01-17 | 2015-07-23 | Sony Corporation | Switch device and storage unit |
| CN105405972A (zh) * | 2015-12-15 | 2016-03-16 | 上海新储集成电路有限公司 | 保留空气层的三维阻变存储器的制备方法 |
| CN105405861A (zh) * | 2015-12-15 | 2016-03-16 | 上海新储集成电路有限公司 | 一种三维阻变存储器的制备方法 |
-
2016
- 2016-01-26 CN CN201610053852.6A patent/CN105514136A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101393965A (zh) * | 2007-07-12 | 2009-03-25 | 三星电子株式会社 | 用于形成具有底电极的相变存储器件的方法 |
| CN101350360A (zh) * | 2008-08-29 | 2009-01-21 | 中国科学院上海微系统与信息技术研究所 | 一种三维堆叠非相变所致电阻转换存储装置及其制造方法 |
| CN101477987A (zh) * | 2009-01-08 | 2009-07-08 | 中国科学院上海微系统与信息技术研究所 | 三维立体堆叠的电阻转换存储器及其制造方法 |
| US20130256621A1 (en) * | 2012-03-29 | 2013-10-03 | Samsung Electronics Co., Ltd. | Phase-change memory devices |
| US20130320286A1 (en) * | 2012-06-05 | 2013-12-05 | Dong-Soo Lee | Switching elements and devices, memory devices and methods of manufacturing the same |
| CN103515533A (zh) * | 2012-06-25 | 2014-01-15 | 三星电子株式会社 | 开关元件和器件、存储器件、及其制造方法 |
| CN103794619A (zh) * | 2012-10-30 | 2014-05-14 | 爱思开海力士有限公司 | 可变电阻存储器件 |
| US20150207066A1 (en) * | 2014-01-17 | 2015-07-23 | Sony Corporation | Switch device and storage unit |
| CN105405972A (zh) * | 2015-12-15 | 2016-03-16 | 上海新储集成电路有限公司 | 保留空气层的三维阻变存储器的制备方法 |
| CN105405861A (zh) * | 2015-12-15 | 2016-03-16 | 上海新储集成电路有限公司 | 一种三维阻变存储器的制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107579154A (zh) * | 2017-08-31 | 2018-01-12 | 长江存储科技有限责任公司 | 一种阻变存储器及其制作方法 |
| CN107579154B (zh) * | 2017-08-31 | 2018-10-30 | 长江存储科技有限责任公司 | 一种阻变存储器及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104662659B (zh) | 三维存储器阵列架构 | |
| CN101393964B (zh) | 具有不同晶粒尺寸的相变化存储装置及其形成方法 | |
| US10424619B2 (en) | Variable resistance memory devices and methods of manufacturing the same | |
| US8138028B2 (en) | Method for manufacturing a phase change memory device with pillar bottom electrode | |
| US20200395408A1 (en) | Three-dimensional memory device including laterally constricted current paths and methods of manufacturing the same | |
| KR100745761B1 (ko) | 다이오드겸용 저항소자를 구비하는 상변화 램과 그 제조 및동작 방법 | |
| CN105405972A (zh) | 保留空气层的三维阻变存储器的制备方法 | |
| CN110707209B (zh) | 一种三维堆叠相变存储器及其制备方法 | |
| KR101094985B1 (ko) | 디스터번스를 줄일 수 있는 상변화 메모리 장치 및 그 제조방법 | |
| CN102376885A (zh) | 半导体芯片中的相变存储器单元及其制造方法 | |
| US20150221863A1 (en) | Phase-Change Storage Unit Containing TiSiN Material Layer and Method for Preparing the Same | |
| US9443763B2 (en) | Methods for forming interconnections between top electrodes in memory cells by a two-step chemical-mechanical polishing (CMP) process | |
| US11233198B2 (en) | Three-dimensional stacked memory and preparation method thereof | |
| WO2017084237A1 (zh) | 一种三维存储器及其制备方法 | |
| KR20200026343A (ko) | 가변 저항 메모리 장치 | |
| KR102607117B1 (ko) | 가변 저항 메모리 소자 및 이의 제조 방법 | |
| CN105428528A (zh) | 三维相变存储器存储单元的制备方法 | |
| CN110034110A (zh) | 包含电阻随机存取存储器和选择器的基本单元和包含该单元的级和级的基体及其制造方法 | |
| WO2020251637A1 (en) | Three-dimensional memory device including constricted current paths, and methods of manufacturing the same | |
| CN105405861A (zh) | 一种三维阻变存储器的制备方法 | |
| CN105514136A (zh) | 三维阻变存储器的制备方法 | |
| KR101052860B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| CN112585758B (zh) | 用于3d pcm的改进的选择器热可靠性的新颖间隙填充和单元结构 | |
| US20070215987A1 (en) | Method for forming a memory device and memory device | |
| KR100997785B1 (ko) | 상변환 기억 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160420 |
|
| WD01 | Invention patent application deemed withdrawn after publication |