CN1055078A - 数字记录和重放系统 - Google Patents

Abstract

一种数字记录和重放系统，其中在记录载体(22) 上的磁道中记录帧(F)。所述帧与帧间间隙(I)相 间，记录在记录载体上的磁道中的帧间间隙具有可变 长度。

Description

本发明涉及数字记录和重放系统，该系统包括一个用于在记录载体纵向磁道上记录数字电信号的装置和一个用于从该记录载体磁道重放该数字电信号的装置，该记录装置有一用于接收具有特定取样频率的数字电信号的输入端并适合于将所加数字电信号转换为能以特定位速率容纳在相继帧中的形成，可将所述帧记录在记录载体上的磁道中，所述重放装置适合于从记录载体的磁道上将该帧读出并适合于将包含在该帧中的信息译码成基本具有所述取样频率的数字电信号并将所述电信号提供到输出端，本发明还涉及用在数字记录和重放系统中的记录装置和重放系统，并涉及借助于本发明的记录和重放系统所获得的记录载体。

一种在第一段中定义类型的记录和重放系统，例如从J.Watkinson著的“数字声频技术”（Focal  press，1988年版）一书第九章中已知。这本书的章节9.20描述了一个例如称为SDAT的系统。在该系统中，在记录载体的纵向将数字声频信号记录在该记录载体上形成或将被形成的多个并置磁道中。该记录装置准备用作为在记录载体上记录如产生于象小型光盘（CD）声频唱机的数字信号源的数字声源信号的数字信号。为此将具有特定取样频率fs（如果数字信号源是CD唱机，则fs＝44.1KHz）的数字信号施加到该记录装置上。在记录装置中将数字电信号转换为可记录在记录载体上的形式。以既不等于也没固定在取样频率fs的位速率完成在磁道中的记录。为此该记录装置含有分离的频率源（晶体）。然而，现在产生一个问题，即数字电信号加到记录装置的取样频率发生变化。还有，由频率源提供的频率也可能变化。最后提到的频率变化可由例如影响频率源的温度变化引起。

该记录装置也有一个模拟输入端。通过这个输入端对所施加的模拟电信号以44.1KHz的取样频率进行取样并数字化。为能以44.1KHz频率取样，一般需要有一个第二频率源（晶体）以提供44.1KHz的取样频率。然而，由第二频率源所提供的频率也可能变化，如果要将数字信号正确地记录在记录载体上，应考虑到并补偿在取样频率和最先提到的频率源的时钟频率中的变化。

在现有技术的装置中，这是特别通过将以可变取样频率接收的数字信号样值装入存储器并以固定频率将其从存储中读出来实现的。并且，应用传输速度控制来补偿可变的位速率，记录装置中的信号处理器以此位速率提供成帧信息用以记录在记录载体上。

本发明的一个目的就是提出以不同方式考虑在取样频率和位速率变化的数字记录和重放系统，以此取样频率将数字信号加到记录装置，以此位速率将在信号处理器中转换的信息加到写入头。

为此目的根据本发明的记录和重放系统的特征在于记录装置适合于在记录载体的磁道中交替记录帧和帧间间隙，重放装置适合于交替读出帧和帧间间隙，其特征还在于作为记录在记录载体磁道上的帧间间隙具有可变的长度。该记录和重放系统的特征还进一步在于当帧记录在记录载体磁道上时，具有可变长度。

按照本发明的步骤是制止在记录侧对所述变化进行校正。这意味着将帧与具有特定标称长度的帧间间隙交替记录在记录载体上。取样频率和位速率的变化导致帧间间隙长度的变化，相对于该取样频率的标称值（即44.1KHz）增大（减小）取样频率导致较小（较大）的帧间间隙和较小（较大）的帧及连续的帧间间隙的长度。并且，相对于位速率标称值增大（减小）位速率导致较大（较小）的帧间间隙，帧和连续的帧间间隙的总长度保持不变。

在记录期间对位速率的变化没有做校正的事实显然又意味着记录装置不需要磁带传输速度控制。总是需要一个控制系统以确保磁带传送具有固定的标称磁带速度。现在可在重放侧一方面通过改变帧和连续的帧间间隙长度和另一方面通过只改变帧间间隙长度实现对记录侧的取样频率和位速率的变化的校正。在重放侧，当然以44.1KHz的取样频率提供数字电信号。为此目的，重放装置包含一个提供与出现在该重放装置输出端的数字电信号的取样频率有关频率的频率源。该频率源也可提供特别作为该频率源经受的温度波动的结果而变化的时钟频率。

这意味着在任何情况下对所述频率变化的补偿必须在重放侧进行。为此目的所要求的补偿装置然后也可用来对从记录载体中读出的信号的帧和（或）（连续的）帧间间隙的长度的变化加以补偿。

帧间间隙可包含与每个位单元交替的信道位。这意味着“零”和“1”交替。如前面所述，帧间间隙应有能使该帧间间隙长度增大或减小的标称长度。明显地，该标称长度取决于加到记录装置上数字电信号取样频率的标称值、用以将信号最终记录在记录载体上的位速率的标称值，以及相对于这些标称值的百分偏差。

在本实例中帧间间隙的标称长度选择为64个信道位。在取样频率的最大允许偏差为±0.2%情况下，帧间间隙的长度在32到96个信道位间变化。如果在该帧中转换和插入后将数字信号记录在记录载体上多个纵向并置磁道中，则该帧将以这样的方式记录在磁道中，即使得相邻磁道的帧间间隙从记录载体纵向看基本位于同一位置，以及使相邻帧间间隙具有同样长度。

记录装置含有一个用于接收具有所述取样频率的数字信号的输入端，一个其输入端耦合到该记录装置输入端的转换装置，该转换装置适合于将数字电信号转换为能使其容纳在相继帧中并以特定的位速率提供给输出端的形式，该输出端耦合到写入装置用以在记录载体上的磁道中记录该帧，该记录装置还含有一个用以提供一定时钟频率的时钟信号到输出端的频率源，该输出端与所述转换装置的时钟信号输入端相耦合，该时钟频率与将信号记录在记录载体上的位速率有固定关系，该记录装置的特征在于转换装置适合于交替产生和帧间间隙，该帧间间隙具有与取样频率和时钟频率的变化有关的可变长度。

重放装置含有用于从记录载体上的磁道中读出信息的读出装置，用于将容纳在该帧中的信息译码成基本上具有所述取样频率的数字电信号的译码装置，所述译码装置具有一个耦合到读出装置输出端的输入端和一个用于以基本等于所述记录期间取样频率提供数字电信号的输出端，该重放装置还含有一个用于提供特定时钟频率的时钟信号的频率源，该时钟频率与提供到输出端的数字电信号的取样频率有关，所述重放装置的特征在于该装置包含一个用以补偿记录在记录载体上信号中的帧和相继帧间间隙长度的相对偏差以及时钟频率的相对偏差的补偿装置。以这种方式实现在记录侧对取样频率和位速率的偏差不进行校正，而在重放侧对帧和相继帧间间隙的长度偏差和帧间间隙本身的偏差两者提供校正，并对在重放装置中产生的各种时钟频率偏差提供校正。

该重放装置的特征还进一步在于补偿装置包含一个同步信号检测器，一个相位比较器和磁带传输装置，其特征还在于同步信号检测器的输入端与读出装置的输出端相耦合，同步信号检测器的输出端与相位比较器的第一输入端相耦合，时钟频率源的输出端与频率转换器的输入端相耦合，该频率转换器具有一个与相位比较器的第二输入端相耦合的输出端，相位比较器的输出端与磁带传输装置的控制输入端相耦合，其特征还在于相位比较器适合于对传输装置产生控制信号以这种方式控制记录载体的传输速度，即在时钟频率相对于标称的时钟频率有正向或负向偏离的情况下，记录载体的传输速度相对于标称传输速度分别正向或负向变化，其特征还在于在帧和后继的帧间间隙的长度相对于其标称值有正向或负向偏离的情况下，记录载体的传输速度相对于其标称值也分别正向和负向变化。

参照附图以举例方式对本发明的实施例作更详细的描述。附图中：

图1示出记录装置的一个实例;

图2图示了根据取样频率和位速率的偏差将信息记录在记录载体上的过程;

图3更详细地示出了图1的装置;

图4示出重放装置的一个裕列;

图5图示了根据取样频率、位速率和帧间间隙长度的偏差将信息从记录载体上读出的过程;

图6更详细地示出图4的重放装置;

图7示出一些出现在图6所示的重放装置中的信号波形。

图1示意性地示出根据本发明的记录装置的实施例。该装置包含一个模拟输入端1和数字输入端2。通过模拟输入端1可将例如由麦克风3产生的模拟声频信号加到该装置上。在A/D转换器5中以等于44.1KHz的取样频率fs对模拟声频信号取样，并将该样值数字化。为此，由频率源6产生频率等于取样频率fs的时钟脉冲，所述频率源6含有在44.1KHz  n倍的频率下工作的晶体，并将所述频率为fs的时钟脉冲加到A/D转换器5的时钟信号输入端7。在该实例中n为512。从而晶体以22.579MHz的频率工作。位于c-b处的选择开关S1将样值传输到例如副带编码单元SBC的编码单元9的输入端8。副带编码单元已在文献中全面描述，因此不再进一步详细地描述副带编码单元。以对应于取样频率fs的频率将来自A/D转换器5的样值读到副带编码单元9。因此，通过位于c-b的选择开关S2将来自源6的时钟脉冲加到编码单元9的时钟脉冲输入端10。

如果将数字声频信号加到输入端2上，选择开关S1和S两者都处在a-b位置，借助于锁相环25从该数字信号导出取样频率fs′。以这个取样频率fs′将数字信号读出并传输到副带编码单元9。

将副带编码信号加到输出端11并通过信号线12传输到数字信号处理单元（或信号处理器）的输入端13。通过信号线12将副带信号加到信号处理器14的位速率是例如384kbit/s。为实现之，在时钟发生器15中产生频率fp为mx48KHz的时钟脉冲并将其分别施加于编码单元9和信号处理器14的时钟脉冲输入端16和17。384kbit/s的位速率不能简单地从具有以512x44.1KHz频率工作的晶体的时钟发生器6中得到。为此使用时钟发生器15。该发生器15具有一个以mx48KHz频率工作的晶体。在该实例中m也是512，从而晶体的时钟频率为24.576mHz。384kbit/s的位速率可简单地由频率得出，即频率除64。在信号处理器14中信号在例如8到10转换器中转换。在例如本申请人欧洲专利申请第150，082号（PHN  11.117）中描述了一种8到10转换器。在该转换器中，将8位数据字转换为10位代码字。并且，该信号处理器14可应用隔行扫描。所有这些用来对接收侧所接收的信息加以错误校正。

在这里所述的应用在该系统的错误校正在本申请人以前的欧洲专利第90200138.8号（PHN  13.213）中描述过。

作为结果，信号处理器14的输出端19处的信息流（和位速率）大于输出端13处的信息流（和位速率）。将这样获得的信息容纳在帧中。接着在每两个相邻帧之间插入帧间间隙。帧间间隙长度的标称值取为64个信道位，如在后面将变得清楚的该值易发生偏离。将这样所获得的信号提供到输出端19。信号处理器14以这种方式转换施加到输入端13的信号，即使输出端19的位速率为768kbit/s，两倍于输入端13的位速率。

将信号处理器14的输出信号施加于写入装置21的输入端20，借此将信号记录在记录载体22上的纵向磁道中。写放装置21可含有一个磁头或例如8个并置磁头的多个磁头，借此将信息记录在记录载体上的8个纵向并置的磁道中，在最后提到的情况中，将具有96（＝768/8）kbit/S位速率的信号加到每个磁头。

现在磁道含有与其标称长度的为64信道位的帧间间隙交替其固定信息容量为16320位的帧。这意味着在一个磁道中的一帧和标称长度的帧间间隙总共含16384位。这可直接从在该实例中帧周期是170 2/3 ms的事实得出。在磁道内位速率为96kbit/s的情况下由此得出包括一个帧间间隙的帧具有16384位的标称长度。

取样频率fs和fs′可变化。类似地，频率fp也可变化，结果将有下列偏差：磁道中帧间间隙长度（标称长度为64信道位）的偏差，磁道中帧（总含有16320信道位）的长度偏差，信号处理器14的输出端的位速率（标称值为768kbit/s）的偏差，以及信号处理14的输出端的帧频率（标称值为375/64＝96000/16384帧/s）的偏差。

当假定取样频率的最大允许偏差为0.2%时，这意味着磁道中帧和后继帧间间隙的总长可展示16384的0.2%的最大偏差。这意味着32信道位的偏。因此，含有标称值为64信道位的帧间间隙可有32到96信道位的长度。

现在参照图2更详细地描述该装置的操作。

图2a图示了其中没有取样频率fs和时钟频率fp偏差的情形，即fs等于标称取样频率fsn，fp等于标称时钟频率fpn。在图2a中的上部线段将处理器14中（标称）节目周期表示为时间函数。该节目周期包括节目块Pn和间隔T2。图2b中的上部线段表示了当其被记录在记录载体的磁道上时作为时间函数的数据流，在后面假定8条磁道在记录载体上相互相邻地平行延伸。既然记录载体以恒定速度移动，该上部线段也代表在记录载体上的磁道中的数据流的物理位置。

处理器14中的节目块具有长度T1。在两块之间插入时间间隔T2。节目块Pn中处理器14为记录准备数据：即隔行扫描，Reed-solomon编码，和8-10调制。

在节目块Pn中，处理器14含在由副带编码器9提供的2048个信息包（段）中的信息，每个信息包为32位。如已叙述的，在输出端产生两倍的信息量，即2048x32x2＝131072位。这些位在8个磁道中分配并存储在这些磁道中。这意味着每个磁道16384位。然而，如前所述实际信息存储每个磁道只需16320位。将该信息存储在磁道中的一帧中。处理器14将14个帧间间隙In插在该帧之间，该帧间间隙具有64（16384-16320）信道位的标称长度。在位速率为96kbit/s时，Tb是0.66ms。这意味着处理器14的输出端19和写入装置21的输入端20间的连接实际上包含8条信号线用以传输将被记录在8条磁道中的8个信号。将帧以这样的方式记录在磁道中，即8个磁道中相邻帧间间隙都有同样的长度。上述情况也适用于8个磁道中的相邻帧。

图2b图示了取样频率fs偏离于标称值而fs＞fsn的情形。这意味着发生器6中的晶体的工作频率高于nx44.1KHz。其它所有参数没有变化。既然fp没有变化，节目块Pn中的处理时间保持不变，因此等于Tn。类似地，将信息记录在磁道中的位速率保持不变。这意味着帧Fn的长度从时间上看等于帧的标称长度Ta。既然fs＞fsn，加到副带编码器9的输入端8的信息流较大。尽管如此，该装置应该处理这较大的信息流。最后产生要记录在磁道上较大的信息流。这可实现节目周期彼此相接得更快。图2b中的节目块间的间隔T2′小于图2a中的间隔T2。并且，帧相互接连得更快，即帧速率增大了。通过使帧间间隙较小（I＜In）可在相同的位速率下实现之。因此，处理器14以这样的方式插入长度小于64信道位的帧间间隙，使在处理后可将输入端8上增加的信息流刚好记录在记录载体上的磁道中。这将在后面参照图3加以说明。然而，注意到发生器6的晶体频率nx44.1KHz的偏差影响信息在编码器单元9和处理器14间的传输速率，并且影响在处理器14的节目块P中进行信号处理的启动时刻。在图1中借助虚线26图示出该作用并将参照图3对其进行说明。通过应在适当位置的开关S3和信号线26将fs和fs′的偏差加到单元6和处理器14。

图2c图示了取样频率fs小于fsn，而其它参数仍保持不变的状态。既然fp仍等于fpn，节目周期Pn仍有T1长度，将信息记录在磁道中的位速率不变，这意味着着帧Fn的长度信号等于标称长度Ta。

既然fs＜fsn，可将较小的信息流加到副带编码器9的输入端8。这也意味着在磁道中要记录较小的信息流。节目周期相互连接得较慢。节目块P间的间隔较大，即T2″＞T2。并且，帧速率降低了。可在相同的位速率下通过在帧间插入较长的帧间间隙（I＞In）实现之。因此，处理器14插入如此长度的帧间间隙以致于在处理后能将输入端8的信息流刚好记录在磁道中，因此，帧间间隙变得比64信道位长。

图2d示出时钟频率fp高于标称时钟频率fpn的状态。fs仍等于fsn。处理器14在较高的时钟频率下工作。节目块P比T1短，并且，将信息记录在磁道中的位速率增大。

既然施加于输入端8的信息流对应于标称信息流（fs等于fsn），帧速率保持与375/64帧/秒的标称帧速率相等。并且，处理器14中的总周期时间，即T1′+T2″保持与标称周期时间，即T1+T2相等。

在记录载体上信息流有较高位速率的情况下，相等的帧速率意味着磁道中帧的物理长度变得较小（F＜Fn）以及帧间间隙的长度以Ta′+Tb′＝Ta+Tb的方式增大（I＞In）。帧间间隙含有多于64的信道位。

图2e图示了时钟频率fp比标称时钟频率fpn小的情形。在该情况中，fs等于fsn。处理器14在较低的时钟频率下工作。节目块P比T1长。并且，将信息记录在磁道中的位速率降低。

如在图2d中所示的状态一样，帧速率也保持等于375/64帧/秒。总节目周期时间T1″+T2″′等于标称周期时间T1+T2。这意味着间隔较小，T2″″＜T2。

在记录载体上信息流的位速率较低的情况下，相等的帧速率以导致磁道中帧的物理长度增大F＞Fn，帧间间隙的长度减小的方式使Ta″+Tb″＝Ta+Tb。从上面也得出记录在记录载体磁道时的帧间间隙长度与fs和fp间的比率有关。如果fs和fp两者都增大或减小，而其比率保持不变，则帧间间隙的长度将不变。这可通过图2b和图2d间的比较定性地证实。

用于获得如图2所示的输出信号的图1所示的装置的操作将参照图3予以说明。

图3示出了频率源6，它包含一个在512x44.1KHz即22.5792MHz频率下工作的晶体31。在构成频率源6部分的分频器32中，将该频率被512相除，产生一个在标称状态为44.1KHz的频率fs。显然在频率源25的情况中，该源应含有一个在512x44.1KHz（标称）频率下工作的PPL。然而，为简洁起见，包括开关S1的图1中所示的第二电路没有在图3中示出。

通过将晶体31的频率除以4的分频器32A将22.5792MHz的时钟频率施加于计数器33。图1中的频率源15包含一个在512x48KHz即24.576MHz频率下工作的晶体34。通过一个将晶体34的频率除以N的分频器37将该时钟频率施加于计数器35。在标称情况N是4，这在后面将变得清楚。在比较器36中将两个计数器33和35所计的数以下列方式进行相互比较。计数器33和35两者都是10位计数器。计数器33和0到881循环计数，计数器35从0到959循环计数。两个计数器在同一时刻开始并具有起始值0。当计数器35到达数“69”（十进制的）时，计数器33的数用来确定分频器37中的N。如果该数等于“0”（十进制的）将分频器37中的N设置为4。如果计数器33所计的数那时还不到“0”值，则取N等于6。如果计数器33所计的数大于0，导致N＝3。然后，重新开始该循环，将前一周期获得的N值存储在分频器37中，计数器33不清除为0而是从所到达的值开始继续计数。这样实现其中将fi锁相到fs的锁相环。

这样比较器36每次将计数器33的计数与值882相比较并提供信号A以上述方式确定N值。

当晶体31和34两者都工作在其标称值下时，N为4。然后等于6.144MHz的频率f出现在输出端39上。

晶体31的时钟频率在正向的偏差（即晶体提供高于22.5792MHz的时钟频率）可能造成计数器33较高的计数值和由此所得的控制参数A的另一个值，即例如使分频器37中的N值减小。然后由分频器37提供的时钟频率fi高于6.144MHz。晶体31的时钟频率在负向的偏差可能造成由分频器37提供的时钟频率低于6.144MHz。平均来说晶体34的时钟频率偏差将不会导致分频器37的时钟频率fi的长期偏差。尽管如此，输入端38的时钟频率提高了。为产生控制参数A，晶体34的时钟频率的增大（同时晶体31时钟频率保持不变）具有与晶体31时钟频率下降（同时保持晶体34时钟频率不变）相同的作用。这意味着分频器37中的N值增大。经历一段较长的周期这两种作用大体上相互抵消。因此，可认为只要从晶体31的时钟频率中得到fi。然而，最好不这样做，因为直接从晶体31的时钟频率获得fi而不考虑晶体34的时钟频率需要利用麻烦和困难获得的分频因子。

可简单地从晶体34的时钟频率得到fi的标称值6.144MHz，即通过被4相除。并且，如前面说明的，晶体34的时钟频率的偏差对fi没有影响。另外，晶体31时钟频率的偏差导致fi如所希望的偏差。

将来自分频器37的时钟信号加到分频器71，该分频器71将时钟频率除以512以致于在其输出端上出现标称频率为12KHz的时钟信号。将该12KHz频率施加于副带编码器9′和处理器14′。该频率确定副带编码器9′和处理器14′间的数据传输及数据传输速率。这是因为该12KHz频率规定了通过连接线12由副带编码器9′将32位长的信息包传输给处理器14′的频率。这导致384kbit/sec的数据传输速率。对由副带编码器9′加到线12的信号的格式的进一步说明，可查阅以前的荷兰专利申请第8901401号（PHN  12.967）和第9000338号（PHN  13.241）。该12KHz频率也施加于将其除以2048的分频器72。在输入端73产生一个375/64KHz的标称时钟频率。该时钟频率规定了且等于帧速率，将其加到处理器14′。

通过将时钟频率除以4的分频器74也将来自晶体34的24.576MHz时钟频率施加于处理器14′。此刻处理器具有标号14′表明单元14′代表处理器14对信息流进行信号处理的部件。因此，图1中的处理器14包含部件14′和一些外部零件，诸如图3中所示的一些计数器和分频器。事实上，上述情况也适用于图3中具有标号9′的副带编码器部件。

将来自分频器74的标称值为6.144MHz的时钟频率加到分频器75将其除以128，以在输出端上产生48KHz的时钟频率。将分频器75的输出端与开关S的C端子相耦合。处理器14′的输出端76耦合到开关S的a端。处理器14′还有一个产生控制信号的输出端77，该控制信号被加到开关S的控制信号输入端。将开关S的b端子耦合到输出端19。

该装置如下操作。再假定所有的参数具有其如图2a所示的标称值。将以44.1KHz读出的数据在副带编码器9′中处理并以384kbit/s的位速率装入信号处理器14′。这在来自分频器71的12KHz时钟频率的控制下完成。来自分频器72的时钟频率确定节目块的起始时刻t1、t3、t5，见图2a，对加到处理器14上的信息加以处理。来自分频器74的频率fj规定了处理器14′中的工作速度并因此决定了节目块的长度（t1、t2）。在节目块Pn中依据固定的算法处理固定的信息量，从而分频器74的频率fj规定了节目块的长度。一旦处理完所述固定的信息量，即在处理器14′内部确定的时刻t2，立即通过输出端76输出已处理的信息。处理器14′再内部确定将所有信息提供到其输出端的时刻。这在时刻t6，见图2a，下部线段。在时间间隔t2、t6中，开关S2位于a-b，以致于能将来自处理器14′的信息施加于输出端19。在时刻t6，处理器14′在输出端77产生一个IFG控制信号，在该信号的影响下开关S2置位于c-b。该IFG控制信号继续留在输出端77直到处理器14′内部确定在时刻t4结束下一个节目块，从而IFG控制信号消失。在t6、t4时间间隔中，开关S2置位于c-b，具有48KHz的频率并由分频器75提供的时钟脉冲施加于其输出端。在标称状态有64个时钟脉冲。因此，t6、t4时间间隔有0.66ms的标称长度。在时刻t4执行另一个节目块。在时间间隔t3、t4期间，将在该节目块中处理的信息量施加于输出端76并通过又位于a-b的开关S2传输给记录装置21，在该装置中所述信息在t4后以Ta为时间间隔记录在记录载体上。

图2b图示出fs高于44.1KHz的情形。这是因为晶体31的频率高于22.5792MHz。这意味着信息以较高的取样频率出现在副带编码器9′的输入端8上并因此以较高的时钟频率即具有较高的速率在该副带编码器9′中处理。分频器71输出端的频率此刻高于12KHz。这也意味着到处理器14的数据传输速率高于384kbit/s。由分频器72产生的频率也较高。这意味着节目块P相互连接得更快。这可从图2b中看出，其中时间间隔t1、t7小于图2a中的时间间隔t1、t3。由于施加于处理器14′输入端17并规定处理器14′中信号处理速度的频率fj没有改变，故处理器14′中的处理时间不变。从时间上看，节目块的长度保持与图2a中所示状态中的一样。处理器14′再内部测定处理完固定信息量的时刻t2、t8，以将之施加于输出端。开关S2位于位置a-b，以将信息传输到输出端19。处理器14′还测定将信息施加于输出端76的时刻t6。在该时刻将IFG控制信号内部施加于输出端77，以将开关S2置位于c-b并且可将来自分频器75的48KHz的时钟脉冲施加于输出端19以产生帧间间隙。在时刻t8，处理器14′检测下一个节目块的结束。在该时刻IFG控制信号终止，以致于开关S2复位到a-b。在下一个节目块中可将已处理的信息加到输出端19。在记录载体上记录信息的时间t2、t6等于图2a中的记录时间。由于节目周期t2、t8的总时间比图2a中的小，因此帧间间隙较短。

对图2c所示情况下电路工作的描述可以是简短的。如果fs小于44.1KHz，则副带编码器9′中信息处理速度和到处理器14′的数据传输度较低。并且，由分频器72提供给处理器14′的频率较低。来自分频器72的时钟脉冲在时刻t1、t11、t13确定节目块的开始，见图2c。时间间隔t1、t11此刻比图2a中的时间间隔t1、t3长。然而，对于剩余部分处理器14′中的信号处理没有变化。这意味着开关S2在时间间隔t2、t6期间位于a-b，在时间间隔t6、t12中S2位于c-b。

图2d示出来自晶体34的时钟频率fp高于24.576MHz的情形。如前所述，这些偏差不影响由分频器71和72提供的时钟频率。然而，由分频器74提供的时钟频率变化。该时钟频率增大。这意味着在处理器14′中的信号处理速度增大。节目块P的长度因此变得较短。在图2d中可见时间间隔t14、t2和t15、t4比图2a中的时间间隔t1、t2短。来自分频器72的脉冲在时间t14、t15、t16再确定节目块的开始。时间间隔t14、t15和t15、t16等于时间间隔t1、t3。这是因为晶体31再具有其标称频率值并且不受晶体34的谐振频率的偏差影响。

在时刻t2，节目块P中的操作停止并可将信息施加于处理器14′的输出端76。由于fp此刻大于标称值fpn，信息被更快地提供到输出端76。这意味着可将在节目块中已处理的信息更快地在较短的时间间隔t2、t17中记录在记录载体上。图2d中可见的时间间隔t2、t17比图2a中的时间间隔t2、t6短。

在时刻t7处理器14′再在输出端77上产生IFG控制信号，使开关S2改变到位置c-b。在该时刻将来自分频器75并形成帧间间隙的时钟脉冲记录在记录载体上。由于晶体34的频率高于标称值24.576MHz，由分频器75提供的时钟脉冲频率将高于48KHz。由处理器14提供到输出端76并记录在记录载体上的数据的位速率此刻比标称位速率每磁道96kbit/s高。

图2e图示了晶体34的时钟频率fp低于24.576MHz的情形。该偏差对由分频器71和72所提供的时钟频率也没有影响。然而，由分频器74和75所提供的时钟频率改变。即减小。这意味着处理器14′中的信号处理速率较低。因此，节目块P的长度比标称长度大。图2e中可见的时间间隔t18、t2和t19、t4比图2a中的时间间隔t1、t2长。来自分频器72的脉冲再次规定节目块P开始的时刻t18、t19、t20。时间间隔t18、t19和t19、t20等于时间间隔t1、t3。

在时刻t2完成节目块P中的处理过程并可将信息提供给处理器14′的输出端76。由于此刻fp小于标称值fpn，将信息提供到输出端76的速度较慢。这意味着将在节目块中处理过的信息以较慢的速度即较长的时间间隔t2、t21记录在记录载体上。图2e中可见的时间间隔t2、t21比图2a中的时间间隔t2、t6短。在时刻t21，处理器再在输出端77上产生IFG控制信号，使开关S2置于c-b位置。

由于晶体34的频率低于标称值24.576MHz，由分频器75提供的时钟脉冲频率变得小于48KHz。并且，由处理器14′将数据传输到输出端76并记录在记录载体上的位速率低于一个磁道中96kbit/s的标称位速率。

图4示意性地示出根据本发明的重放装置的实施例。该装置包括读出装置40，该装置40至少含有一个读出头41用于从记录载体22的磁道中读出借助于图1中的装置所记录的信息。如果记录载体22也含有在记录载体上纵向并置的多个磁道，例如8个磁道，则读出装置将含有8个读出头41。通过信号线42将从磁道中读出的串行数据流施加于信号处理单元（或信号处理器）43。在该信号处理器43中以与在图1所示的处理器14中处理信息相反的方式处理包含在帧中的信息。这意味着可应用逐行扫描和错误校正，并且10-8转换器将10位信道字再转换为8位信息字。这产生副带信号，通过信号线45将来自输出端44的副带信号施加于译码器单元46，即在该情况下的副带译码器单元46。在副带译码器单元46中，副带信号重新组合形成宽带数字信号。将该宽带数字信号施加于输出端47并通过信号线48加到D/A转换器50的输入端49。该装置包含一个第一频率源51，以提供（标称）时钟频率fp到处理器43的时钟信号输入端52和副带译码器单元46的时钟信号输入端53。在此情况下，fp等于mx48KHz或24.576MHz。从fp可得到处理器43中程序运行的时钟频率，从fp还可得到通过信号线45将信息施加于副带译码器单元46的（标称）位速率384kb/s。

该装置还包括一个第二频率源54，以产生标称取样频率fs并将它提供给副带译码器单元46的时钟信号输入端55和D/A转换器50的时钟信号输入端56。该频率又是44.1KHz，并是将样值施加于D/A转换器的频率。为此分频器54也包含一个在nx44.1KHz频率下工作的晶体，这里n＝512，使晶体在频率22.5792MHz下工作。接着，模拟信号出现在输出端57。该装置还包含一个磁带传输的速度控制。该速度控制包含同步信号检测器60、相位比较器61、频率转换器62和用于借助于控制信号控制马达63的传输速度的控制装置，所述控制信号由相位比较器61产生并通过包含一个积分器的环滤波器64A施加于该马达。马达63运转与压力辊66相配合的主动轮64以提供记录载体22的传输。

借助于同步信号检测器60可从由记录载体读出的信号中导出与信号读出的帧速率FR（帧/秒）有关的频率信号。帧速率FR可以参照图6所描述的方式由读出装置40所提供的串行输出信号导出。借助于频率转换器62，可从频率源51的时钟频率mx48KHz中得到与所希望的帧速率有固定关系的频率FR′。为得到频率FR′，频率转换器62也通过信号线68的接收频率源54的频率fs＝nx44.1KHz。因为fs的偏差影响FR′值，所以这是必要的。如果fs恰好有标称值44.1KHz，FR′将是标称帧速率376/64的倍数。然而，频率m.fp的偏差不导致FR′的偏差。在比较器61中相互比较两频率FR和FR′。从其差值中可得到控制信号用于通过信号线64控制马达速度以及记录载体的传输速度。参照图5将更详细地描述图4所示装置的操作。

图5a基于标称状态，这意味着取样频率fs正好等于其标称值fsn（＝44.1KHz），时钟频率fp正好等于其标称值fpn（＝24.576MHz），记录载体上的帧间间隙正好有其标称长度In（＝64信道位），以及帧速率FR正好等于其标称帧速率FRN（＝375/64帧/秒）。然后，磁带以等于标称传输（或读出）速度Vn的速度Vt传输。图5a事实上对应图2a。上部线段代表按其被读出的时间顺序与帧间间隙交替的帧的串行数据流。既然Vt＝Vn，这意味着该线段也代表记录载体上帧和帧间间隙的物理位置。

图5a的第二线段示出包含长度为T的节目块Pn和长度为T2的间隔的节目周期。

图5b代表由频率源54产生的取样频率fs高于标称取样频率fsn而其它参数不变的状态。由于fp没有变化。节目块Pn中的处理时间保持不变仍为T1。该较高的将样值施加于D/A转换器50的取样频率意味着较大的数据流施加于该D/A转换器50。这也意味着从记录载体22中读出较大的数据流。

既然在信号线64上产生控制信号，因此传输速度Vt增大（Vt＞Vn）。因此以更快的速度读出如图5a所示记录在记录载体上的帧Fn。这借助于图5b的上部线段表示。该线段指明怎样作为时间的函数将从记录载体中读出的信息施加于信号处理器43。

如图5b所示，此刻帧相互接连得更快（Ta′+Tb′＜Ta+Tb）。类似地，基本具有与图5a中的相同长度的节目块从时间上看相互接连得更快（T2′＜T2）。因此，节目周期较短。从记录载体读出信号的帧速率和位速率两者都分别高于标称帧速率和标称位速率。显而易见，传输速度正好增加了考虑到在D/A转换器50的输入端增加数据流所需的数量。

图5c示出fs小于标称取样频率fsn而其它参数不变的情形。

如同图5b中一样，节目块Pn中的处理时间保持不变，即T1.fp等于fpn。在D/A转换器50的输入端49上的较低频率造成在输入端49的数据流小于该点的标称数据流。这也需要在信号线42上较小的数据流。因此，在信号线64上产生控制信号以减小记录载体22的传输速度Vt（Vt＜Vn）。因此，以如图5a所示方式将记录在记录载体22上的帧延迟读出。这由图5c上部线段表示。此刻帧相互接连得较慢（Ta″+Tb″＞Ta+Tb）。类似地，节目块Pn相互连接得较慢（T2″＞T2）。从记录载体22读出信号的帧速率和位速率两者因此分别小于标称帧速率和标称位速率。

记录载体的传输速度的减小正好为考虑了在D/A转换器50′的输入端49减小的数据流所需的数量。

图5d示出了只有时钟频率fp偏离标称值，即fp＞fpn的情形。

由于fs等于fsn，传输速度Vt保持等于标称传输速度Vn。图5d的上部线段所示的从记录载体读出的信息与图5a所示的状态一样。只有节目块P较短（T1′＜T1）。然而，总的节目周期不变（T1′+T2″′＝T1+T2）。

图5e示出了fp＜fp的状态。此刻节目块P较长：T1′″＞T1。因此，间隔较小，即T2″′＜T2。然而，总节目周期不变：T1″+T2″″＝T1+T2。

图5f示出了记录载体上的帧间间隙大于标称帧间间隙即I＞In的状态。在记录载体上，可以两种方式获得大于标称帧间间隙的帧间间隙，即在fs＜fsn记录期间，见图2c，或在fp＞fpn记录期间，见图2d。

从图2c开始，其中以使记录载体上的帧和帧间间隙的总长大于标称长度的方式将帧记录在记录载体上，重放装置中的马达控制将使一帧和一帧间间隙的读出时间正好对应于标称读出时间Ta+Tb。这意味着传输速度增大（Vt＞Vn）。由于图2c中记录载体上的帧长度等于标称帧长度，这意味着在以速度Vt＞Vn重放期间一帧的读出时间Ta″′小于标称读出时间Ta。这意味着在读出期间帧间间隙的读出时间Tb′″大于所述帧间间隙的标称读出时间Tb。这在图5f中示出。

从图2d开始，以使帧和帧间间隙总长度正好等于标称长度Ta+Tb的方式将帧和帧间间隙安置在记录载体上，这意味着在重放期间，选择记录载体的传输速率Vt等于标称传输速率Vn。

在读出期间，数据流因此含有长度比标称帧长度小的帧和长度比标称帧间间隙长度大的帧间间隙。这恰好如图2d所示。如图5f上部线段所表示的，读出的数据流也是用于重放以图2d所示的方式记录的信号。

因为fp等于标称时钟频率fpn，节目块有等于标称节目宽度T1的宽度。

图5g表示记录载体以帧和帧间间隙的形式读出以致于该记录载体上的帧间间隙长度比标称帧间间隙长度小的情形。该状态如同图2b和2e所示的一样。假定该状态如图2b所示，其中帧和帧间间隙的总长度小于标称长度。在重放装置中，马达控制将以使帧和帧间间隙的总的读出时间变得等于标称读出时间Ta+Tb的方式控制马达传输，见图5a。这意味着传输速度Vt小于标称传输速度Vn。由于图2b中帧的长度等于标称帧长度。这意味着帧的读出时间大于标称读出时间Ta，帧间间隙的读出时间小于标称读出时间Tb。

在图2e所示的状态中，记录载体上帧和帧间间隙的总长度等于标称长度。在读出期间，记录载体的传输速度因此等于标称传输速度。这意味着在这种情况下帧的读出时间也大于标称读出时间Ta，帧间间隙的读出时间小于标称读出时间Tb。在两种情况下，获得如图5g中上部线段所示的状态。由于时钟频率fp等于标称时钟频率fpn，节目块的宽度等于标称节目宽度T1。

显然发生器54晶体的nx44.1KHz频率的偏差影响处理器43和译码器46间的信息传输速度，也影响处理器43的节目块中信息处理的起始时刻，见图5b和5c。该影响由图4中的虚线图示并将参照图6予以说明。

图6更详细地示出了图4的重放装置，更详细地描述了如借助图5已示出的该装置的操作。图6所示的电路包括许多也用在图3所示的电路中的部分。在图6中这些部分具有相同的标号但标以撇号。

有标以撇号标号的部分的操作与图3中相应部分的操作一样。这意味着分频器71′提供标称频率12KHz，该频率不受晶体34′频率偏差的影响但受晶体31′频率偏差的影响。晶体31′频率的正向偏差（值增大）导致在分频器71′的输出端有较高的频率，负向偏差（晶体31′的频率减小）导致在分频器71′的输出端有较低的频率。分频器71′的频率确定了在处理器43′与副带译码器单元46′间信息传输的位速率。在标称状态中该位速率为（12，000x32）＝384kb/s。

该装置还包括计数器80、取样器81和同步信号检测器60，也如图4所示。计数器80和取样器81一起构成图4中的相位比较器61。

计数器80是一个8位计数器，这受由晶体34′提供的时钟脉冲的影响，从0到255计数，然后重新开始。在帧开始的时刻，该时刻由分频器72′提供的时钟脉冲确定，将计数器80设定一个特定起始值，然后该计数器在晶体34′的时钟脉冲作用下继续计数。这在图7a中示出。该图示出由“strtfrm”表示的来自分频器72′的脉冲出现使计数器设置为数“56”（十进制）。其原因在后面将变得清楚。

同步信号检测器60适合于从读出的串行信息流中得出同步字。这些同步字是信号中的块同步字。记录在记录载体上的信息信号的每帧包含多个帧块。荷兰专利申请第9001038号（PHN13.314）指出磁道中一帧包含32个帧块。每块含有51个10位字。因此，一帧总共含有32x510＝16，330位。每块含有一个块同步字。因此，检测器60在一帧中检测32个块同步字。图7b示出检测器60的输出信号。显然检测器60在输出端每帧产生8个脉冲。事实上，这意味着检测器60每隔四个块同步字检测，并在其输出端产生脉冲。

每当来自检测器60的脉冲出现在其输入端83上时，取样器81接收施加于其输入端84的计数器80所计的数并产生对应于该数的控制信号，将该信号通过信号线64施加于马达63以驱动主动轮65。在标称状态，即晶体31′和34′的频率以及记录载体上帧间间隙的长度都有其标称值，图7b中的脉冲处于存储在取样器81中0和255（十进制）计数中间的数，即数127或128的状态。信号线64上的控制信号这样使马达控制将记录载体的传输速度校正到正好等于标称速度Vn，见图5a，使实际帧速率FR正好对应于所希望的帧速率FR′，见图4。

帧开始的时刻，即图7a中第一个STRTFRM脉冲的时刻以及对计数器80设置的初始数应该在分频器95将12KHz的时钟频率除以2048后驱动计数器80的情况下，使计数器在第一脉冲出现在块同步检测器60的输出端，即图7b中第一脉冲P1的时刻所计的数已达127或128。

由分频器72′产生的脉冲STRTFRM确定了时刻t1、t2、t3，见图5a。如果从记录载体中读出的信息足以开始处理器43′中的信号处理，即时刻t4，则开始信号处理直到完成节目块中全部的操作。这是在时刻t2。在该时刻处理器43′开始接收后继帧的信息，以在时刻t5开始该信息的处理。

注意到在该情况下处理器标号为43′，译码器单元标号为46′。原因是单元43′构成对信息流进行信号处理的处理器43的一部件。这意味着图4中的处理器43含有部件43′和一些外部器件，诸如图6中所示的一些计数器和分频器。上述情况也适用于图6中副带译码器部件46′。

此刻假定处于fs＞fn状态。这意味着晶体31′工作在高于22.5792MHz频率下，见图5b。结果，分频器72′输出端上的脉冲频率增大。因此，STRTFRM脉冲相互接连得更快。这意味着计数器80更早地复位到其初始值并对下一个脉冲，即图7b所示的信号中脉冲P1，计数器80所计的数大于127或128。图7a所示的锯齿曲线不变化，因为计数器80由从仍然工作在其标称值下的晶体34′得到的频率驱动。因此，在信号线64上产生控制信号，该信号使传输速度增大直到图7b的脉冲在这样的时刻出现，即在一帧上图7b中时间上相隔更近的脉冲Pi时刻所计的数的平均值为127或128。这意味着在脉冲P1、P2、P3、P4出现的时刻所计的数大于127或128，在脉冲P5、P6、P7和P8出现的时刻所计的数小于127或128。在更一般意义上，这意味着在两个接连的STRTFRM脉冲间连续脉冲P1到P8出现的时刻所计的数每次减小。由于马达控制为整体控制，见图4中的环滤波器64A，传输速度保持在所述的增大的速度Vt（＞Vn），并且计数器80所计在一帧或多帧上平均数保持为127或128。

因此，在较短的时间内读出帧以及帧间间隙。这由图5b中的上部线段表示。既然处理器43工作在6.144MHz标称频率下，在节目块中进行的信号处理所化时间与标称状态中的一样。

假定此刻处于fs＜fsn状态，见图5c。这意味着晶体31′在低于22.5792MHz频率下工作。分频器72′以低于标称频率375/64的频率下提供STRTFRM脉冲。这意味着从时间上看计数器80在较迟的时间复位到初始数，在图7b所示信号中下一个脉冲，即P1时计数器80所计的数小于127或128。在信号线64上产生控制信号，该信号确保传输速度减小直到图7中所示的时间上相距更远的脉冲在这样的时刻出现，即一帧上的平均计数为127或128。这意味着在脉冲P1、P2、P3和P4出现时刻所计的数小于127或128，而在脉冲P5、P6、P7和P8出现的时刻所计的数大于127或128。这是因为从时间上看图7a所示的锯齿曲线由于晶体34′在其标称频率下工作而没有变化。在更一般意义上，这意味着在两个接连的STRTFRM脉冲内出现连续脉冲P1到P8的时刻每次所计的数增大。

既然马达控制是整体控制，传输速度保持在减小的速度Vt（＜Vn），并且在一帧或多帧上平均，在由来自同步信号检测器82的脉冲出现的时刻所表示的取样时刻所计的数为127或128。

这样，从记录载体中读过帧以及帧间间隙的时间较长。这由图5c的上部线段表示。时间间隔t1、t6短于时间间隔t1、t2。由于处理器43在6.144MHz的标称频率fpn下工作，在节目块P中进行的信号处理所化的时间与在标称状态中的一样。

假定时刻处于fp＞fpn状态，见图5d。这意味着STRTFRM脉冲间的间距不变。这是因为fp的偏差对由分频器71′和72′所提供的频率没有影响。考虑到施加于计数器80的较高时钟频率，图7a所示的锯齿从时间上看具有较高的频率。在一帧上平均，在脉冲P1到P8出现的时刻所计的数仍为127或128。这意味着在脉冲P1、P2、P3和P4出现的时刻所计的数小于127或128，在脉冲P5、P6、P7和P8出现后所计的数大于127或128。在更一般意义上，这意味着在两个接连的STRTFRM脉冲内出现P1到P8连续脉冲时刻每次所计的数增大。计数器80在一帧或多帧上的平均计数保持为127或128。记录载体的传输速度保持与标称传输速度Vn相等。

对于fp＜fpn的状态作类似的推理，见图5e，从时间上看，图7a所示的锯齿慢下来了，这意味着在脉冲P1、P2、P3和P4出现的时刻所计的数大于127或128，在脉冲P5、P6、P7和P8出现的时刻所计的数小于127或128。在更一般意义上，在两个接连的STRTFRM脉冲内连续脉冲P1到P8出现的时刻所计的数每次减小。然而，一帧或多帧上的平均计数仍为127或128，传输速度等于标称传输速度Vn。

在图5f中记录载体上的帧间间隙大于标称帧间间隙。在图2c所示的状态中，包括记录载体上的帧间间隙的帧比标称长度长。既然图7中所示的锯齿没有变化，STRTFRM频率也不变化，在读出期间标称传输速度情况下，计数器80的平均计数对于一帧周期太高（高于127或128）。传输速度然后增大以致于一帧或多帧上的平均计数仍为127或128。然而，在图2d所示的状态中，以标称传输速度在读出期间所计的数在一帧或多帧上的平均值已是127或128。这样，保持了标称传输速度。从两个状态开始，这意味着如图5f的上部线段所示的读出信号。在图5g中，记录载体上的帧间间隙长度小于标称帧间间隙长度。如果这涉及到如图2b所示的状态，记录载体上包括帧间间隙的帧似乎短于标称长度。由于图7a所示的锯齿未变，STRTFRM频率也保持不变，在读出期间计数器80以标称传输速度的平均计数对一帧或多帧来说太低。因此，传输速度降低以使平均计数再变为127或128。

然而，在图2e的状态中，在读出期间以标称传输速度在一帧周期上的平均计数已为127或128。因此，保持标称传输速度。

注意到本发明不限于在此公开的实施例。在不违背如所附带的权利要求书所定义的本发明的范围情况下可对已描述的实施例进行各种改进。

Claims (15)

1、一种数字记录和重放系统，该系统含有一个用于在记录载体上的纵向磁道中记录数字电信号的装置，和用于从记录载体上的磁道中重放数字电信号的装置，该记录装置有一以特定取样频率接收数字电信号的输入端，并适合于将所施加的数字电信号转换为能以特定位速率将其容纳在连续帧中的形式，该帧可记录在载体上的磁道中，所述重放装置适合于从记录载体上的磁道中读出该帧，并适合于将包含在帧中的信号译码为基本具有所述取样频率的数字电信号，并将所述电信号提供到输出端，其特征在于：所述记录装置适合于在记录载体上的磁道中与帧间间隙交替记录帧，所述重放装置适合于与帧间间隙交替读出帧，其特征在于：记录在记录载体上的磁道中的帧间间隙具有可变长度。

2、如权利要求1所述的数字记录和重放系统，其特征在于：记录在记录载体上的磁道中的帧具有可变长度。

3、如权利要求1或2所述的数字记录和重放系统，其特征在于：所述帧间间隙含有与每个位单元交替的信道位。

4、如权利要求1、2或3所述的数字记录和重放系统，其特征在于：所述帧间间隙具有64信道位的标称长度。

5、如权利要求4所述的数字记录和重放系统，其特征在于：帧间间隙在标称取样频率的最大允许偏差为±0.2%时长度可在32和96信道位间变化。

6、如前述权项中任一项所述的数字记录和重放系统，其中数字电信号在转换和容纳在帧中后，被记录在记录载体上的多个纵向并置的磁道中，其特征在于：以从记录载体的纵向看相邻磁道的帧间间隙基本位于同一位置的方式将帧记录在磁道中，并且相邻帧间间隙具有相同长度。

7、一种用于如前述权项中任一项所述的记录和重放系统的记录装置，该装置包含一个用于接收具有所述取样频率的数字电信号的输入端，具有一个耦合到该记录装置输入端的输入端的转换装置，该转换装置适合于将数字电信号转换为能使其容纳在相继帧中并以特定的位速率提供给输出端的形式，该输出端耦合到写入装置用以在记录载体上的磁道中记录该帧，该记录装置还含有一个用以提供一定时钟频率的时钟信号到输出端的频率源，该输出端与所述转换装置的时钟信号输入端相耦合，该时钟频率与将信号记录在记录载体上的位速率有固定关系，该记录装置的特征在于：转换装置适合于交替产生帧和帧间间隙，该帧间间隙具有与取样频率和时钟频率的偏差有关的可变长度。

8、如权利要求7所述的记录装置，其特征在于：所述帧具有与时钟频率偏差有关的可变长度。

9、如权利要求7或8所述的记录装置，其特征在于：所述转换装置包含一个用于产生可将其容纳在相继帧中形式的数字电信号并将其提供给输出端的信号处理单元，还包含一个在输出端产生帧间间隙信号的帧间间隙信号发生器，其特征还在于：所述信号处理器单元和帧间间隙信号发生器的输出端分别耦合于可控开关装置的第一和第二输入端，所述开关装置具有耦合于所述转换装置输出端的输出端，其特征还在于：所述信号处理单元有一个耦合于所述可控开关装置的控制信号输出端的控制信号输出端，其特征还在于：所述信号处理单元还适合于在没有帧由其提供到输出端的时间间隔中在控制信号输出端产生控制信号，其特征还在于：所述开关装置适用于在控制信号的影响下将第二输入端与该输出端相耦合，在没有控制信号时将第一输入端与该输出端相耦合。

10、如权利要求7、8或9所述的记录装置包含用于提供记录载体传输的磁带传输装置，其特征在于：磁带传输装置不包含用于根据取样频率和时钟频率控制记录载体传输速度的控制装置。

11、一种用于如权利要求1到6中任一项所述的数字记录和重放系统的重放装置，它含有用于从记录载体上的磁道中读出信息的读出装置，用于将容纳在该帧中的信息译码成基本具有所述取样频率的数字电信号的译码装置，所述译码装置具有一个耦合到读出装置输出端的输入端和一个用于提供具有基本等于所述记录期间取样频率的数字电信号的输出端，该重放装置还含有一个用于提供特定时钟频率的时钟信号的频率源，该时钟频率与提供到输出端的数字电信号的取样频率有关，所述重放装置的特征在于：该装置包含一个补偿装置以补偿记录在记录载体上信号中的帧和接连帧间间隙长度的相对偏差以及时钟频率的相对偏差。

12、如权利要求11所述的重放装置，其特征在于：所述补偿装置包含一个同步信号检测器，一个相位比较器和磁带传输装置，其特征还在于：同步信号检测器的输入端与读出装置的输出端相耦合，同步信号检测器的输出端与相位比较器的第一输入端相耦合，时钟频率源的输出端与频率转换器的输入端相耦合，该频率转换器具有一个与相位比较器的第二输入端相耦合的输出端，相位比较器的输出端与磁带传送装置的控制输入端相耦合，其特征还在于：相位比较器适合于对传输装置产生控制信号以这种方式控制记录载体的传输速度，即在时钟频率相对于标称时钟频率有正向或负向偏离的情况下，记录载体的传输速度相对于标称传输速度分别正向或负向变化，其特征还在于：在帧和接连的帧间间隙的长度相对于其标称值有正向或负向偏离的情况下，记录载体的传输速度相对于其标称值也分别正向或负向变化。

13、如权利要求12所述的重放装置，其特征在于：所述相位比较器适合于将由同步信号检测器提供的第一信号与由频率转换器提供的第二信号相比较，所述第一信号与从记录载体读出的信号中帧的帧速率有关，所述第二信号与所希望的帧速率有关，其特征还在于：所述磁带传输装置适合于以使从记录载体中读出的信号中的帧的帧速率基本等于所希望的帧速率的方式控制记录载体的传输速度。

14、用如权利要求1到6中任一项所述的记录和重放系统所获得的记录载体，其特征在于：将帧与帧间间隙交替记录在该记录载体上纵向延伸的磁道中，其特征还在于：记录在记录载体上的磁道中的帧间间隙具有可变长度。

15、如权利要求14所述的记录载体，其特征在于记录在记录载体上的磁道中的帧具有可变长度。

Images