[go: up one dir, main page]

CN105487300B - 像素单元、阵列基板及其制作方法 - Google Patents

像素单元、阵列基板及其制作方法 Download PDF

Info

Publication number
CN105487300B
CN105487300B CN201610054185.3A CN201610054185A CN105487300B CN 105487300 B CN105487300 B CN 105487300B CN 201610054185 A CN201610054185 A CN 201610054185A CN 105487300 B CN105487300 B CN 105487300B
Authority
CN
China
Prior art keywords
subregions
pixel cell
slit
adjacent
gap electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610054185.3A
Other languages
English (en)
Other versions
CN105487300A (zh
Inventor
邵喜斌
陈东川
廖燕平
张振宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610054185.3A priority Critical patent/CN105487300B/zh
Publication of CN105487300A publication Critical patent/CN105487300A/zh
Priority to PCT/CN2016/100742 priority patent/WO2017128755A1/zh
Priority to US15/541,427 priority patent/US10247987B2/en
Application granted granted Critical
Publication of CN105487300B publication Critical patent/CN105487300B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供了一种像素单元、阵列基板及其制作方法。所述像素单元包括狭缝电极，并且所述像素单元包括四个分区，所述四个分区中的狭缝电极之间相互电连接。所述像素单元在所述四个分区中的每一个分区中的狭缝电极的狭缝倾斜方向一致，并且所述像素单元在所述四个分区中的任意两个相邻分区中的狭缝电极的狭缝倾斜方向不同。本发明提供的具有多个畴区的像素单元结构以及具有该像素单元结构的阵列基板，能够在最大程度上消除色彩偏差的问题，并且具有良好的光透过率。

Description

像素单元、阵列基板及其制作方法
技术领域
本发明涉及显示领域，尤其涉及像素单元、阵列基板及其制作方法。
背景技术
现有技术中,像素单元通常设置在由相邻两条栅线和相邻两条数据线（其中，栅线与数据线交叉）所围成的最小单元的区域中。当像素单元中的狭缝电极（例如，像素电极）的狭缝倾斜方向相同时，可以提高光透过率，但是会造成左、右和上、下视角下的色彩偏差。
发明内容
针对现有技术中的上述问题，提出了本发明的技术方案。本发明提供了一种具有多个畴区的像素单元结构以及具有该像素单元结构的阵列基板，其能够在最大程度上消除色彩偏差的问题，并且具有良好的光透过率。
根据本发明的一个方面，提供了一种像素单元。所述像素单元包括狭缝电极，该像素单元包括四个分区，所述四个分区中的狭缝电极之间相互电连接。所述像素单元在所述四个分区中的每一个分区中的狭缝电极的狭缝倾斜方向一致，并且所述像素单元在所述四个分区中的任意两个相邻分区中的狭缝电极的狭缝倾斜方向不同。
在一个实施例中，所述像素单元位于栅线与数据线交叉的位置处，并且所述像素单元的四个分区由相应的栅线和数据线划分。
在一个实施例中，所述像素单元在所述四个分区中的狭缝电极的狭缝倾斜方向关于所述栅线和/或数据线呈镜像对称。
在一个实施例中，所述像素单元的狭缝电极的狭缝倾斜方向与所述栅线之间的锐角角度在3-20度之间。
在一个实施例中，所述像素单元的狭缝电极的狭缝倾斜方向与所述数据线之间的锐角角度在3-20度之间。
在一个实施例中，由相邻两条栅线和相邻两条数据线所围成的区域为一个最小单元，所述像素单元的四个分区分别包括在四个相邻的最小单元中，并且每个最小单元包括分别属于四个相邻像素单元的四个分区。
在一个实施例中，包括在同一个最小单元内的四个分区中的狭缝电极相互电隔离，并且包括在同一个最小单元内的四个分区中的狭缝电极具有相同的狭缝倾斜方向。
在一个实施例中，所述四个分区所占的开口面积相等。
在一个实施例中，所述狭缝电极是像素电极。
在一个实施例中，所述像素单元还包括公共电极以及位于栅线和数据线交点处的薄膜晶体管，其中所述薄膜晶体管的源极与所述数据线电连接，所述薄膜晶体管的漏极与所述狭缝电极通过过孔电连接。
在一个实施例中，所述狭缝电极是公共电极。
根据本发明的像素单元设置在栅线与数据线交叉的位置处，并且包括了由栅线和数据线划分的彼此电连接的四个分区。由于根据本发明的像素单元在任意两个相邻分区中的狭缝电极的狭缝倾斜方向不同，因此根据本发明的像素单元在上、下方向和左、右方向上均包括了多个畴区。因而，根据本发明的像素单元不仅改善了上、下色彩偏差，还改善了左、右色彩偏差，因此在最大程度上消除了色彩偏差的问题。
此外，由于根据本发明的像素单元设置在栅线与数据线交叉的位置处，所以由相邻两条栅线和相邻两条数据线所围成的最小单元可以包括分别属于四个相邻像素单元的四个分区。将包括在同一个最小单元内的四个分区中的狭缝电极设置为具有相同的狭缝倾斜方向，因此在同一最小单元内的液晶分子取向一致，从而提供了良好的光透过率。
根据本发明的另一个方面，提供了一种阵列基板。所述阵列基板包括交叉设置的多条栅线和多条数据线，以及设置在各条栅线与各条数据线的交叉位置处的多个像素单元，每个像素单元包括狭缝电极，并且每个像素单元包括由栅线和数据线划分的四个分区，所述四个分区中的狭缝电极之间相互电连接，其中，每个像素单元在所述四个分区中的每一个分区中的狭缝电极的狭缝倾斜方向一致，并且每个像素单元在所述四个分区中的任意两个相邻分区中的狭缝电极的狭缝倾斜方向不同。
在一个实施例中，由相邻两条栅线和相邻两条数据线所围成的区域为一个最小单元，所述像素单元的四个分区分别包括在四个相邻的最小单元中，并且每个最小单元包括分别属于四个相邻像素单元的四个分区。
在一个实施例中，包括在同一个最小单元内的四个分区中的狭缝电极相互电隔离，并且包括在同一个最小单元内的四个分区中的狭缝电极具有相同的狭缝倾斜方向。
在一个实施例中，所述四个分区所占的开口面积相等。
在一个实施例中，所述狭缝电极是像素电极。
根据本发明的阵列基板包括交叉设置的多条栅线和多条数据线，以及设置在各条栅线与各条数据线的交叉位置处的多个像素单元。由于阵列基板的各个像素单元包括由栅线和数据线划分的彼此电连接的四个分区，因此使得像素单元在上、下方向上包括了两个畴区，并且在左、右方向上包括了两个畴区。因而，阵列基板在整体上不仅改善了上、下色彩偏差，还改善了左、右色彩偏差，因此在最大程度上消除色差偏差的问题。
将包括在阵列基板的各个最小单元中的每一个最小单元内的四个分区中的狭缝电极设置为具有相同的狭缝倾斜方向，使得在同一最小单元内的液晶分子取向一致，从而使得阵列基板在整体上提供了良好的光透过率。
根据本发明的另一个方面，提供了一种制作阵列基板的方法。所述制作阵列基板的方法包括步骤：形成交叉设置的多条栅线和多条数据线；以及在各条栅线与各条数据线的交叉位置处设置多个像素单元。每个像素单元包括狭缝电极，并且每个像素单元包括由栅线和数据线划分的四个分区，所述四个分区中的狭缝电极之间相互电连接。每个像素单元在所述四个分区中的每一个分区中的狭缝电极的狭缝倾斜方向一致，并且每个像素单元在所述四个分区中的任意两个相邻分区中的狭缝电极的狭缝倾斜方向不同。
在一个实施例中，由相邻两条栅线和相邻两条数据线所围成的区域为一个最小单元，所述像素单元的四个分区分别包括在四个相邻的最小单元中，并且每个最小单元包括分别属于四个相邻像素单元的四个分区。
在一个实施例中，包括在同一个最小单元内的四个分区中的狭缝电极相互电隔离，并且包括在同一个最小单元内的四个分区中的狭缝电极具有相同的狭缝倾斜方向。
在一个实施例中，所述四个分区所占的开口面积相等。
附图说明
通过以下结合附图的详细描述，将更加清楚地理解本发明的以上和其它特征和优点，其中：
图1是根据本发明的一个实施例的像素单元的示意性结构图；
图2是根据本发明的一个实施例的阵列基板的示意性结构图；以及
图3示意性地示出了根据本发明的一个实施例的制造阵列基板的方法流程图。
具体实施方式
下文中，将参照附图详细描述本发明构思的示例性实施例。
然而，本发明构思可按照许多不同形式例示，并且不应理解为限于本文阐述的特定实施例。此外，提供这些实施例是为了使得本公开将是彻底和完整的，并且将把本发明构思的范围完全传递给本领域技术人员。
为了清楚起见，在附图中可夸大示出元件的形状和尺寸。并且相同的附图标记将用于始终指代相同或相似的元件。
为了方便描述，本文中可使用诸如“在……下方”、“在……上方”、“在……左侧”、“在……右侧”等的空间相对术语，以描述附图中所示的一个元件或特征与另一个（一些）元件或特征的关系。应该理解，空间相对术语旨在涵盖使用或操作中的装置的除图中所示的取向之外的不同取向。例如，如果图中的装置颠倒，则被描述为 “在其它元件或特征下方”的元件将因此被取向为“在其它元件或特征上方”。这样，示例性术语“在……下方”可涵盖“在……下方”和“在……上方”这两个取向。装置可按照其它方式取向（旋转90度或位于其它取向），并且本文所用的空间相对描述语将相应地解释。
图1是根据本发明一个实施例的像素单元的示意性结构图。
如图1所示，像素单元10（图1中由虚线所围成的部分）位于栅线20与数据线30交叉的位置处。像素单元10包括由栅线20和数据线30划分的四个分区a1、b1、c1和d1，四个分区a1、b1、c1和d1中的狭缝电极之间相互电连接。像素单元10在任意两个相邻分区中的狭缝电极的狭缝倾斜方向不同。例如，如图1所示，分区a1与分区b1为两个相邻分区，像素单元10在分区a1中的狭缝电极的狭缝倾斜方向与在分区b1中的狭缝电极的狭缝倾斜方向不同；分区a1与分区c1为两个相邻分区，像素单元10在分区a1中的狭缝电极的狭缝倾斜方向与在分区c1中的狭缝电极的狭缝倾斜方向不同。
像素单元10设置在栅线20与数据线30交叉的位置处，并且包括由栅线20和数据线30划分的彼此电连接的四个分区a1、b1、c1和d1。由于像素单元10在任意两个相邻分区中的狭缝电极的狭缝倾斜方向不同，因此像素单元10在上、下方向和左、右方向上均包括了多个畴区。也就是说，像素单元10的四个分区a1、b1、c1和d1形成为四个畴区，像素单元10在上、下方向上包括了两个畴区，并且在左、右方向上包括了两个畴区。因而，像素单元10不仅改善了上、下方向上的色彩偏差，还改善了左、右方向上的色彩偏差，因此在最大程度上消除色彩偏差的问题。
如图1所示，像素单元10在四个分区a1、b1、c1和d1中的狭缝电极的狭缝倾斜方向与栅线20之间的锐角分别为α1、α2、α3和α4。像素单元10在四个分区中的狭缝电极的狭缝倾斜方向可以关于栅线20呈镜像对称，即，α1=α3且α2=α4。此外，像素单元在四个分区中的狭缝电极的狭缝倾斜方向可以关于数据线30呈镜像对称，即，α1=α2且α3=α4。再者，像素单元10在四个分区中的狭缝电极的狭缝倾斜方向可以关于栅线20和数据线30均呈镜像对称，即，α1=α2=α3=α4。
像素单元10在四个分区a1、b1、c1和d1中的狭缝电极的狭缝倾斜方向关于栅线20和/或数据线30呈镜像对称，可以使得液晶分子在像素单元10中的受力是均匀的。
根据本发明的实施例，像素单元10在四个分区a1、b1、c1和d1中的狭缝电极的狭缝倾斜方向与栅线20之间的锐角α1、α2、α3和α4可以在3-20度之间。可替换地，像素单元10在四个分区a1、b1、c1和d1中的狭缝电极的狭缝倾斜方向与数据线30之间的锐角可以在3-20度之间。
如图1所示，像素单元10的四个分区a1、b1、c1和d1分别包括在四个相邻的最小单元A、B、C和D中，并且每个最小单元包括分别属于四个相邻像素单元的四个分区。具体而言，像素单元10的分区a1包括在最小单元A中，同时最小单元A还包括分别属于另外三个像素单元的三个分区a2、a3和a4；像素单元10的分区b1包括在最小单元B中，同时最小单元B还包括分别属于另外三个像素单元的三个分区b2、b3和b4；像素单元10的分区c1包括在最小单元C中，同时最小单元C还包括分别属于另外三个像素单元的三个分区c2、c3和c4；并且像素单元10的分区d1包括在最小单元D中，同时最小单元D还包括分别属于另外三个像素单元的三个分区d2、d3和d4。
如图1所示，包括在同一个最小单元内的四个分区中的狭缝电极相互电隔离，并且包括在同一个最小单元内的四个分区中的狭缝电极具有相同的狭缝倾斜方向。具体而言，例如，包括在最小单元A中的四个分区a1、a2、a3和a4中的狭缝电极相互电隔离，这是因为四个分区a1、a2、a3和a4分别属于四个相邻的像素单元。此外，四个分区a1、a2、a3和a4中的狭缝电极具有相同的狭缝倾斜方向，从而使得在最小单元A内的各个狭缝电极具有相同的狭缝倾斜方向。
将包括在同一个最小单元内的四个分区中的狭缝电极设置为具有相同的狭缝倾斜方向，使得在同一最小单元内的液晶分子取向一致，从而提供了良好的光透过率。
像素单元10的四个分区a1、b1、c1和d1所占的开口面积可以相等。此外，每个最小单元中包含的四个分区的开口面积也可以相等（例如，最小单元A中包含的四个分区a1、a2、a3和a4的开口面积相等）。
针对高级超维场转换技术（Advanced Super Dimension Switch，ADS）显示模式，狭缝电极可以是像素电极。像素单元10还包括公共电极以及位于栅线20和数据线30交点处的薄膜晶体管，其中所述薄膜晶体管的源极与所述数据线30电连接，所述薄膜晶体管的漏极与所述狭缝电极通过过孔电连接。
可替换地，狭缝电极也可以是公共电极。狭缝电极为公共电极针对的是高开口率HADS显示模式。由于公共电极一层制作且接相同的公共电极信号，不需要进行分区间的连接，通过对板状像素电极按照前述方式进行分区，最大程度消除色彩偏差的问题。
像素电极与对应的公共电极之间设置有绝缘层，并且所述像素电极设置在对应的公共电极上方或者下方。
图2是根据本发明的一个实施例的阵列基板的示意性结构图。
如图2所示，阵列基板100包括交叉设置的多条栅线20和多条数据线30，以及设置在各条栅线20与各条数据线30的交叉位置处的多个像素单元10。每个像素单元10包括由栅线20和数据线30划分的四个分区a1、b1、c1和d1，四个分区a1、b1、c1和d1中的狭缝电极之间相互电连接。每个像素单元10在任意两个相邻分区中的狭缝电极的狭缝倾斜方向不同。
根据本发明的实施例，由形成在阵列基板100上的相邻两条栅线20和相邻两条数据线30所围成的区域为一个最小单元。阵列基板100的各个像素单元10的四个分区a1、b1、c1和d1可以分别包括在四个相邻的最小单元A、B、C和D中，并且每个最小单元可以包括分别属于四个相邻像素单元的四个分区。
根据本发明的实施例，包括在同一个最小单元内的四个分区中的狭缝电极相互电隔离，并且包括在同一个最小单元内的四个分区中的狭缝电极具有相同的狭缝倾斜方向。
根据本发明的实施例，像素单元10的四个分区a1、b1、c1和d1所占的开口面积相等。进而，形成在阵列基板100上的所有分区所占的开口面积相等。
如图2所示，根据本发明的狭缝电极的狭缝可以为开口形式，也可以为封闭形式。
阵列基板100包括交叉设置的多条栅线20和多条数据线30，以及设置在各条栅线20与各条数据线30的交叉位置处的多个像素单元10。由于阵列基板100的各个像素单元10包括由栅线20和数据线30划分的彼此电连接的四个分区a1、b1、c1和d1，因此使得像素单元10在上、下方向上包括了两个畴区，并且在左、右方向上包括了两个畴区。因而，阵列基板100在整体上不仅改善了上、下色彩偏差，还改善了左、右色彩偏差，因此在最大程度上消除色差偏差的问题。
将包括在阵列基板100的各个最小单元中的每一个最小单元内的四个分区中的狭缝电极设置为具有相同的狭缝倾斜方向，使得在同一最小单元内的液晶分子取向一致，从而使得阵列基板100在整体上提供了良好的光透过率。
图3示意性地示出了根据本发明的一个实施例的制造阵列基板的方法流程图。
如图3所示，根据本发明的制作阵列基板的方法包括步骤：
S1、形成交叉设置的多条栅线和多条数据线；以及
S2、在各条栅线与各条数据线的交叉位置处设置多个像素单元，每个像素单元包括由栅线和数据线划分的四个分区，所述四个分区中的狭缝电极之间相互电连接，
其中，每个像素单元在任意两个相邻分区中的狭缝电极的狭缝倾斜方向不同。
根据本发明的实施例，由形成在阵列基板上的相邻两条栅线和相邻两条数据线所围成的区域为一个最小单元。像素单元的四个分区分别可以包括在四个相邻的最小单元中，并且每个最小单元可以包括分别属于四个相邻像素单元的四个分区。此外，包括在同一个最小单元内的四个分区中的狭缝电极可以相互电隔离，并且包括在同一个最小单元内的四个分区中的狭缝电极可以具有相同的狭缝倾斜方向。像素单元的四个分区所占的开口面积可以相等。
根据本发明的制作阵列基板的方法将各个像素单元设置在各条栅线与各条数据线的交叉位置处，使得每个像素单元包括由栅线和数据线划分的四个分区。由于各个像素单元包括由栅线和数据线划分的彼此电连接的四个分区，因此使得像素单元在上、下方向上包括了两个畴区，并且在左、右方向上包括了两个畴区。因而，不仅改善了上、下方向上的色彩偏差，还改善了左、右方向上的色彩偏差，因此在最大程度上消除了色彩偏差的问题。
将包括在同一个最小单元内的四个分区中的狭缝电极设置为具有相同的狭缝倾斜方向，使得在同一最小单元内的液晶分子取向一致，从而提供了良好的光透过率。
虽然已经示出并说明了根据本发明的各个实施例，但本领域普通技术人员应当理解的是，可以对这些示例性实施例在形式和细节方面做出各种改变而不背离由所附权利要求书限定的本发明构思的精神和范围。

Claims (13)

1.一种像素单元，包括狭缝电极，其特征在于，该像素单元包括四个分区，所述四个分区中的狭缝电极之间相互电连接，
所述像素单元在所述四个分区中的每一个分区中的狭缝电极的狭缝倾斜方向一致，并且所述像素单元在所述四个分区中的任意两个相邻分区中的狭缝电极的狭缝倾斜方向不同，并且
其中，所述像素单元位于栅线与数据线交叉的位置处，并且所述像素单元的四个分区由相应的栅线和数据线划分，
其中，由相邻两条栅线和相邻两条数据线所围成的区域为一个最小单元，所述像素单元的四个分区分别包括在四个相邻的最小单元中，并且每个最小单元包括分别属于四个相邻像素单元的四个分区，并且
其中，包括在同一个最小单元内的四个分区中的狭缝电极相互电隔离，并且包括在同一个最小单元内的四个分区中的狭缝电极具有相同的狭缝倾斜方向。
2.根据权利要求1所述的像素单元，其特征在于，所述像素单元在所述四个分区中的狭缝电极的狭缝倾斜方向关于所述栅线和/或数据线呈镜像对称。
3.根据权利要求1或2所述的像素单元，其特征在于，所述像素单元的狭缝电极的狭缝倾斜方向与所述栅线之间的锐角角度在3-20度之间。
4.根据权利要求1或2所述的像素单元，其特征在于，所述像素单元的狭缝电极的狭缝倾斜方向与所述数据线之间的锐角角度在3-20度之间。
5.根据权利要求1或2所述的像素单元，其特征在于，所述四个分区所占的开口面积相等。
6.根据权利要求1或2所述的像素单元，其特征在于，所述狭缝电极是像素电极。
7.根据权利要求6所述的像素单元，其特征在于,所述像素单元还包括公共电极以及位于栅线和数据线交点处的薄膜晶体管，其中所述薄膜晶体管的源极与所述数据线电连接，所述薄膜晶体管的漏极与所述狭缝电极通过过孔电连接。
8.根据权利要求1或2所述的像素单元，其特征在于，所述狭缝电极是公共电极。
9.一种阵列基板，包括交叉设置的多条栅线和多条数据线，以及设置在各条栅线与各条数据线的交叉位置处的多个像素单元，每个像素单元包括狭缝电极，并且每个像素单元包括由栅线和数据线划分的四个分区，所述四个分区中的狭缝电极之间相互电连接，
其中，每个像素单元在所述四个分区中的每一个分区中的狭缝电极的狭缝倾斜方向一致，并且每个像素单元在所述四个分区中的任意两个相邻分区中的狭缝电极的狭缝倾斜方向不同，
其中，由相邻两条栅线和相邻两条数据线所围成的区域为一个最小单元，所述像素单元的四个分区分别包括在四个相邻的最小单元中，并且每个最小单元包括分别属于四个相邻像素单元的四个分区，并且
其中，包括在同一个最小单元内的四个分区中的狭缝电极相互电隔离，并且包括在同一个最小单元内的四个分区中的狭缝电极具有相同的狭缝倾斜方向。
10.根据权利要求9所述的阵列基板，其中，所述四个分区所占的开口面积相等。
11.根据权利要求9所述的阵列基板，其中，所述狭缝电极是像素电极。
12.一种制作阵列基板的方法，包括步骤：
形成交叉设置的多条栅线和多条数据线；以及
在各条栅线与各条数据线的交叉位置处设置多个像素单元，每个像素单元包括狭缝电极，并且每个像素单元包括由栅线和数据线划分的四个分区，所述四个分区中的狭缝电极之间相互电连接，
其中，每个像素单元在所述四个分区中的每一个分区中的狭缝电极的狭缝倾斜方向一致，并且每个像素单元在所述四个分区中的任意两个相邻分区中的狭缝电极的狭缝倾斜方向不同，
其中，由相邻两条栅线和相邻两条数据线所围成的区域为一个最小单元，所述像素单元的四个分区分别包括在四个相邻的最小单元中，并且每个最小单元包括分别属于四个相邻像素单元的四个分区，并且
其中，包括在同一个最小单元内的四个分区中的狭缝电极相互电隔离，并且包括在同一个最小单元内的四个分区中的狭缝电极具有相同的狭缝倾斜方向。
13.根据权利要求12所述的方法，其中，所述四个分区所占的开口面积相等。
CN201610054185.3A 2016-01-27 2016-01-27 像素单元、阵列基板及其制作方法 Active CN105487300B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610054185.3A CN105487300B (zh) 2016-01-27 2016-01-27 像素单元、阵列基板及其制作方法
PCT/CN2016/100742 WO2017128755A1 (zh) 2016-01-27 2016-09-29 像素单元、阵列基板及其制作方法
US15/541,427 US10247987B2 (en) 2016-01-27 2016-09-29 Pixel unit, array substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610054185.3A CN105487300B (zh) 2016-01-27 2016-01-27 像素单元、阵列基板及其制作方法

Publications (2)

Publication Number Publication Date
CN105487300A CN105487300A (zh) 2016-04-13
CN105487300B true CN105487300B (zh) 2017-12-19

Family

ID=55674373

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610054185.3A Active CN105487300B (zh) 2016-01-27 2016-01-27 像素单元、阵列基板及其制作方法

Country Status (3)

Country Link
US (1) US10247987B2 (zh)
CN (1) CN105487300B (zh)
WO (1) WO2017128755A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105487300B (zh) 2016-01-27 2017-12-19 京东方科技集团股份有限公司 像素单元、阵列基板及其制作方法
CN106019744A (zh) * 2016-06-21 2016-10-12 上海纪显电子科技有限公司 阵列基板及阵列基板的制作方法、显示装置
CN106019745A (zh) * 2016-06-21 2016-10-12 上海纪显电子科技有限公司 显示装置、阵列基板及阵列基板的制作方法
CN106054476A (zh) * 2016-06-21 2016-10-26 上海纪显电子科技有限公司 阵列基板及制作方法、显示装置
CN106019730B (zh) * 2016-07-14 2019-04-02 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示装置
CN107367873B (zh) * 2017-09-15 2020-09-08 深圳市华星光电半导体显示技术有限公司 一种液晶显示面板及其像素单元
CN107678212A (zh) * 2017-09-29 2018-02-09 厦门天马微电子有限公司 一种显示面板和显示装置
TWI699751B (zh) * 2019-03-22 2020-07-21 友達光電股份有限公司 畫素結構、畫素矩陣、以及相關的驅動方法
CN110531557B (zh) * 2019-08-29 2021-12-10 上海中航光电子有限公司 阵列基板、液晶显示面板及显示装置
CN115343871B (zh) * 2019-11-27 2025-03-18 上海天马微电子有限公司 显示面板和显示装置
CN111580309B (zh) * 2020-06-18 2022-09-27 京东方科技集团股份有限公司 一种阵列基板、显示面板
JP7441279B2 (ja) * 2021-08-03 2024-02-29 シャープ株式会社 調光パネル、調光パネルの製造方法及び液晶表示装置
CN117546083A (zh) * 2022-04-29 2024-02-09 京东方科技集团股份有限公司 像素单元、显示基板、显示面板及显示装置
CN115576138A (zh) * 2022-09-28 2023-01-06 滁州惠科光电科技有限公司 显示基板和显示面板
WO2025175573A1 (zh) * 2024-02-23 2025-08-28 京东方科技集团股份有限公司 液晶显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102388337A (zh) * 2009-02-13 2012-03-21 苹果公司 用于改进的视角和颜色偏移的伪多象限设计
CN103885256A (zh) * 2012-12-21 2014-06-25 上海天马微电子有限公司 边缘开关模式液晶显示装置的像素单元和阵列基板
CN104570525A (zh) * 2013-10-25 2015-04-29 乐金显示有限公司 液晶显示装置及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4049589B2 (ja) 2002-01-18 2008-02-20 シャープ株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法
KR100984345B1 (ko) 2003-05-30 2010-09-30 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
JP4407732B2 (ja) * 2007-09-05 2010-02-03 ソニー株式会社 液晶表示装置
CN101398587B (zh) * 2007-09-29 2011-02-16 北京京东方光电科技有限公司 水平电场型液晶显示装置的像素结构
CN102629047B (zh) 2011-07-12 2014-10-08 京东方科技集团股份有限公司 像素单元、阵列基板、液晶面板及显示设备
CN102955300B (zh) * 2011-08-31 2015-05-27 群康科技(深圳)有限公司 液晶面板
CN102540540A (zh) 2012-02-29 2012-07-04 信利半导体有限公司 一种实现多畴显示的广视角液晶显示器
TWI509336B (zh) 2013-10-23 2015-11-21 Au Optronics Corp 畫素單元、畫素陣列以及液晶顯示面板
CN105487300B (zh) * 2016-01-27 2017-12-19 京东方科技集团股份有限公司 像素单元、阵列基板及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102388337A (zh) * 2009-02-13 2012-03-21 苹果公司 用于改进的视角和颜色偏移的伪多象限设计
CN103885256A (zh) * 2012-12-21 2014-06-25 上海天马微电子有限公司 边缘开关模式液晶显示装置的像素单元和阵列基板
CN104570525A (zh) * 2013-10-25 2015-04-29 乐金显示有限公司 液晶显示装置及其制造方法

Also Published As

Publication number Publication date
CN105487300A (zh) 2016-04-13
WO2017128755A1 (zh) 2017-08-03
US10247987B2 (en) 2019-04-02
US20180107036A1 (en) 2018-04-19

Similar Documents

Publication Publication Date Title
CN105487300B (zh) 像素单元、阵列基板及其制作方法
CN101364017B (zh) 薄膜晶体管基板及其制造方法、液晶显示装置及其驱动方法
JP4819094B2 (ja) 水平電界型液晶ディスプレイ装置の画素構造
TW513604B (en) A thin film transistor liquid crystal display
TWI223086B (en) Array testing system on array substrate having multiple cells
CN1318905C (zh) 高纵横比液晶显示器
CN105278180B (zh) 像素结构及其制作方法、阵列基板和显示面板
CN107179636B (zh) 一种显示面板及显示装置
CN204406004U (zh) 阵列基板和显示装置
CN101403836B (zh) 液晶显示器件
CN206002819U (zh) 阵列基板及显示器件
CN103185993B (zh) Ips/ffs型液晶显示装置的阵列基板
WO2018040560A1 (zh) 阵列基板、显示面板及显示装置
US20170052414A1 (en) Liquid crystal display panel and liquid crystal alignment method thereof
CN103809337A (zh) 液晶显示器及其制造方法
CN207408720U (zh) 一种阵列基板和显示装置
CN102629047B (zh) 像素单元、阵列基板、液晶面板及显示设备
CN103838048B (zh) 一种阵列基板及其制作方法、显示装置
KR102159683B1 (ko) 액정 표시 장치
CN205507313U (zh) 像素单元和阵列基板
CN205080343U (zh) 像素结构、阵列基板和显示面板
TW200405101A (en) In-plane switching liquid crystal display with a compensation electrode structure and method of forming the same
CN107390443A (zh) 显示面板和显示装置
JPH11264996A (ja) 液晶表示装置
CN104201178B (zh) 阵列基板及其制备方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Applicant after: BOE Technology Group Co., Ltd.

Applicant after: Beijing BOE Display Technology Co., Ltd.

Address before: Beijing economic and Technological Development Zone 100176 Beijing Zelu 9

Applicant before: BOE Technology Group Co., Ltd.

Applicant before: Beijing BOE Display Technology Co., Ltd.

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant