[go: up one dir, main page]

CN105448808A - 一种集成电路芯片及其接触孔的填充方法 - Google Patents

一种集成电路芯片及其接触孔的填充方法 Download PDF

Info

Publication number
CN105448808A
CN105448808A CN201410246595.9A CN201410246595A CN105448808A CN 105448808 A CN105448808 A CN 105448808A CN 201410246595 A CN201410246595 A CN 201410246595A CN 105448808 A CN105448808 A CN 105448808A
Authority
CN
China
Prior art keywords
contact hole
contact holes
area
deep
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410246595.9A
Other languages
English (en)
Inventor
马万里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201410246595.9A priority Critical patent/CN105448808A/zh
Publication of CN105448808A publication Critical patent/CN105448808A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及半导体制造领域,尤其涉及一种集成电路芯片及其接触孔的填充方法,以解决现有技术中制作半导体器件时,针对深接触孔进行填充时,容易出现接触孔填充不满,或介质层对应的金属层厚度过厚但难以去除,导致金属层表面平整度较差的问题。本发明采用一个深接触孔的区域内通过介质层形成若干个接触孔,使每个接触孔的开口宽度小于设定的阈值;由于在设定的深接触孔的区域内需要填充的金属填充物的体积减小,缩短了填充接触孔的时间,当接触孔填满时,介质层上沉积的金属层的厚度较薄,接触孔处的金属层与介质层处的金属层的高度差也较小,从而提高了金属层表面平整度。

Description

一种集成电路芯片及其接触孔的填充方法
技术领域
本发明涉及半导体制造领域,尤其涉及一种集成电路芯片及其接触孔的填充方法。
背景技术
目前,在半导体器件的制作过程中,接触孔(CT)作为器件有源层与外界电路之间连接的通道,在器件结构组成中具有重要的作用。半导体器件的基本结构包括:在衬底上形成的栅极结构、有源层、有源层表面的金属硅化物、覆盖栅极结构和有源层的氮化层,以及沉积于氮化层表面的层间介质层(ILD)等,接触孔与半导体器件有源层上的金属硅化物层电性连接。
对于一些特殊半导体器件,要求接触孔与半导体器件的电性连接能够承受较大的电流,以及较高的频率,此类接触孔的开口宽度较大,通常大于4μm,深度较深,通常大于2μm,被称为深接触孔;如图1所示,为一种含有深接触孔的芯片的示意图,其中101为衬底,102为介质层,103为接触孔。对此类接触孔进行填充时,按照常规填充厚度进行填充,由于接触孔开口较大,且深度较深,容易出现接触孔无法填满的情况,导致半导体半成品表面平整度较差,为后续工艺带来影响。如图2所示,为接触孔未填满的半导体半成品示意图,201为衬底,202为介质层,203为金属层;由于接触孔处没有填充满,导致接触孔与介质层处的金属层存在高度差,当进行后续工艺时,金属层的表面平整度较差,容易导致器件成平率较低。或者对此类接触孔进行填充时,为了将接触孔填满,如图3所示,导致介质层301处金属层302厚度过厚,需要通过刻蚀工艺去除介质层处部分厚度的金属层302,进行刻蚀处理时,需要涂覆光刻胶进行曝光处理,由于光刻胶为液态,具有一定的流动性,当进行光刻胶的涂覆处理时,光刻胶在接触孔处对应的凹陷处的厚度较厚,导致曝光处理时,该处的光刻胶无法完全光爆光,为后续工艺中,去除光刻胶带来了困难。
因此现有技术中,制作半导体器件时,针对深接触孔进行填充时,容易出现接触孔填充不满,或介质层对应的金属层厚度过厚但难以去除,导致金属层表面平整度较差。
发明内容
本发明实施例提供一种接触孔的填充方法,将现有技术中在一个深接触孔的区域内通过介质层形成若干个接触孔,使每个接触孔的开口宽度小于设定的阈值;由于在设定的深接触孔的区域内需要填充的金属填充物的体积减小,也就缩短了填充接触孔的时间,当接触孔填满时,介质层上沉积的金属层的厚度较薄,接触孔处的金属层与介质层处的金属层的高度差也较小,从而提高了金属层表面平整度。
本发明实施例提供了一种接触孔的填充方法,该方法包括:
在形成有源层以及介质层的衬底基板上,通过一次构图工艺在每个需要形成深接触孔的区域内形成至少两个接触孔,各接触孔的最大开口宽度小于设定阈值;
在所述介质层以及所述接触孔区域上沉积一层金属层;
其中每个接触孔区域的全部接触孔与衬底基板上的该接触孔区域对应的有源层通过所述金属层电连接。
上述实施例中一个深接触孔的区域内通过介质层形成若干个接触孔,使每个接触孔的开口宽度小于设定的阈值;由于在设定的深接触孔的区域内需要填充的金属填充物的体积减小,也就缩短了填充接触孔的时间,当接触孔填满时,介质层上沉积的金属层的厚度较薄,接触孔处的金属层与介质层处的金属层的高度差也较小,从而提高了金属层表面平整度。
本发明实施例中所述各接触孔的最大开口宽度不大于1μm。
所述各接触孔的最大开口宽度不小于0.3μm。
上述实施例中接触孔的开口宽度不大于1μm,不小于0.3μm;接触孔的开口宽度越小,填充后,金属层表面平整度越好;但开口宽度太小也不利于填充。
本发明实施例中每个需要形成深接触孔的区域内形成的接触孔的个数,由深接触孔的区域的上表面横截面积及每个接触孔的上表面横截面积确定。
上述实施例中根据深接触孔的区域的上表面横截面积以及每个接触孔的上表面横截面积确定接触孔的个数,相邻接触孔之间的介质层的厚度约为介质层深度的十分之一。
本发明实施例中所述一个深接触孔的区域内的接触孔按照下列规则中的一种或其组合进行排列:所述接触孔呈条状排列,所述接触孔被介质层分割呈岛状排列,所述接触孔呈网格状排列。
上述实施例中接触孔区域由于划分为若干个区域,由于一个接触孔区域中的接触孔全部电连接,因此,接触孔区域通过电流的大小不变。
本发明实施例提供了一种集成电路芯片,所述芯片包括:
形成于衬底基板上的有源层;
覆盖在所述有源层以及未被有源层覆盖的衬底基板上的介质层;
所述介质层中包括至少一个深接触孔的区域,所述深接触孔的区域内有至少两个接触孔,各接触孔的最大开口宽度小于设定阈值;
覆盖在所述介质层以及所述深接触孔的区域上的金属层,每个接触孔区域的全部接触孔与衬底基板上的该接触孔区域位置对应的有源层通过所述金属层电连接。
上述实施例中一个深接触孔的区域内通过介质层形成若干个接触孔,使每个接触孔的开口宽度小于设定的阈值;由于在设定的深接触孔的区域内需要填充的金属填充物的体积减小,也就缩短了填充接触孔的时间,当接触孔填满时,介质层上沉积的金属层的厚度较薄,接触孔处的金属层与介质层处的金属层的高度差也较小,从而提高了金属层表面平整度。
本发明实施例中所述各接触孔的最大开口宽度不大于1μm。
所述各接触孔的最大开口宽度不小于0.3μm。
上述实施例中接触孔的开口宽度不大于1μm,不小于0.3μm;接触孔的开口宽度越小,填充后,金属层表面平整度越好;但开口宽度太小也不利于填充。
本发明实施例中所述一个深接触孔的区域内的接触孔按照下列规则中的一种或其组合进行排列:所述接触孔呈条状排列,所述接触孔被介质层分割呈岛状排列,所述接触孔呈网格状排列。
上述实施例中接触孔区域由于划分为若干个区域,由于一个接触孔区域中的接触孔全部电连接,因此,接触孔区域通过电流的大小不变。
本发明实施例中所述集成电路芯片中至少包括两个深接触孔的区域,不同深接触孔的区域内的接触孔的排列规则全部相同、部分相同或全部不同。
上述实施例中每个深接触孔的区域可以根据需要对接触孔的排列规则进行设定,并使通过深接触孔的区域的电流大小基本不变。
附图说明
图1为背景技术中含有深接触孔的电路板半成品的示意图;
图2为背景技术中接触孔未填满的半导体半成品示意图;
图3为背景技术中接触孔填满金属层过厚的半导体半成品示意图;
图4为本发明实施例中一种接触孔的填充方法的流程示意图;
图5a为本发明实施例中接触孔区域的接触孔呈条状排列的俯视示意图;
图5b为本发明实施例中接触孔区域的接触孔呈岛状排列的俯视示意图;
图5c为本发明实施例中接触孔区域的接触孔呈网格状排列的俯视示意图;
图6为本发明实施例中一种接触孔的具体填充方法的流程示意图;
图7为本发明实施例中沉积介质层后的衬底基板的示意图;
图8为本发明实施例中形成条状接触孔图形的衬底基板的俯视示意图;
图9为本发明实施例中形成接触孔的衬底基板的示意图;
图10为本发明实施例中填充接触孔后的衬底基板的示意图;
图11为本发明实施例中一种集成电路芯片的部分部件的示意图。
具体实施方式
本发明实施例提供了一种接触孔的填充方法,将现有技术中在一个深接触孔的区域内通过介质层形成若干个接触孔,使每个接触孔的开口宽度小于设定的阈值;由于在设定的深接触孔的区域内需要填充的金属填充物的体积减小,也就缩短了填充接触孔的时间,当接触孔填满时,介质层上沉积的金属层的厚度较薄,接触孔处的金属层与介质层处的金属层的高度差也较小,从而提高了金属层表面平整度。
下面结合说明书附图进行进一步说明。
如图4所示,为本发明实施例中一种接触孔的填充方法,该方法包括:
步骤401:在形成有源层以及介质层的衬底基板上,通过一次构图工艺在每个需要形成深接触孔的区域内形成至少两个接触孔,各接触孔的最大开口宽度小于设定阈值;
步骤402:在介质层以及深接触孔的区域上沉积一层金属层;
其中每个接触孔区域的全部接触孔与衬底基板上的该接触孔区域位置对应的有源层通过金属层电连接。
其中,步骤401中,在形成介质层的衬底基板上,通过一次构图工艺在每个需要形成深接触孔的区域内形成至少两个接触孔,具体包括:在介质层上涂覆一层光刻胶,通过掩膜板,对有源层对应的介质层处的光刻胶进行曝光处理,在深接触孔的区域内形成接触孔图形;通过刻蚀处理形成接触孔,每个接触孔区域的全部接触孔与衬底基板上的该接触孔区域位置对应的有源层通过金属层电连接。为了能使接触孔填充后形成的金属层表面平整度高,较佳地,接触孔的开口宽度不大于1μm,不小于0.3μm。当接触孔的开口宽度大于1μm时,接触孔填充后,接触孔区域对应的金属层表面的会出现宽度大于1μm的凹坑,导致金属层表面平整度降低,当触孔的开口宽度小于0.3μm时,由于接触孔的开口宽度过小,金属填充物不易填充入接触孔,容易出现填充不满的情况;因此接触孔的开口宽度在不大于1μm,不小于0.3μm的范围内,开口宽度越小,金属层层表面平整度越高。每个需要形成深接触孔的区域内形成的接触孔的个数,由深接触孔的区域的上表面横截面积及每个接触孔的上表面横截面积确定。以深接触孔的区域内的接触孔为条形为例,深接触孔的区域的开口宽度为10μm,深接触孔的区域上表面横截面积面积为100μm,每个接触孔的开口宽度为1μm,每个接触孔的上表面横截面积面积为10μm,相邻接触孔的介质层的厚度约为介质层深度的十分之一,如介质层的厚度为0.2μm,相邻的接触孔的介质层的横截面积为2μm,则该深接触孔的区域内含有9个接触孔。
较佳地,如图5a,图5b和图5c所示,为步骤401中接触孔区域的接触孔排列的俯视示意图,其中501为接触孔,502为介质层;一个深接触孔的区域内的接触孔按照下列规则中的一种或其组合进行排列:图5a所示接触孔呈条状排列,图5b所示接触孔被介质层分割呈岛状排列,图5c所示接触孔呈网格状排列。虽然本发明实施例中,接触孔的俯视形状以长方形或正方形为例,但其他形状的接触孔,如梯形,圆柱形,圆锥形等,采用本发明实施例中的接触孔填充方法,也在本发明欲保护的范围内。
如图6所示,为本发明实施例中一种接触孔的具体填充方法,该方法包括:
步骤601:在形成有源层的衬底基板上沉积一层介质层;如图7所示,为沉积介质层后的衬底基板的示意图,其中701为衬底基板,702为介质层。
步骤602:在形成的介质层上涂覆一层光刻胶,通过曝光显影处理在有源层对应的需要形成深接触孔的区域处形成开口宽度为0.5μm的条状接触孔图形;如图8所示,为形成条状接触孔图形的衬底基板的俯视示意图,其中801为光刻胶,802为接触孔图形;
步骤603:通过刻蚀处理去除接触孔图形区域的介质材料,形成接触孔;如图9所示,为形成接触孔的衬底基板的示意图,其中901为接触孔;
步骤604:在形成接触孔的衬底基板上沉积一层金属层,使需要形成深接触孔的区域的全部接触孔与衬底基板上的该接触孔区域位置对应的有源层通过金属层电连接;如图10所示,为填充接触孔后的衬底基板的示意图,其中1001为金属层。
其中上述实施例中以接触孔的开口宽度为0.5μm为例,但其他开口宽度不大于1μm,不小于0.3μm的接触孔也适用于本发明,如开口宽度为0.9μm,0.8μm,0.7μm,0.6μm,0.4μm等。此外,上述实施例中以接触孔的形状为条形为例,其他形状的接触孔也适用于本发明,如接触孔的形状为岛状,网格状,或接触孔区域的接触孔在设定面积范围内为条状,剩余部分面积范围内为岛状或网格状;或接触孔区域的接触孔在设定面积范围内为网格状,剩余部分面积范围内为岛状等。
基于同一发明构思,本发明实施例中还提供了一种集成电路芯片,由于该集成电路芯片解决问题的原理与本发明实施例一种接触孔的填充方法相似,因此该集成电路芯片的实施可以参见方法的实施,重复之处不再赘述。
如图11所示,为本发明实施例中一种集成电路芯片的示意图,该集成电路芯片包括:形成于衬底基板1101上的有源层(图中未示出);覆盖在有源层以及未被有源层覆盖的衬底基板上的介质层1102;介质层中包括至少一个深接触孔的区域1103,深接触孔的区域内有至少两个接触孔,各接触孔的最大开口宽度小于设定阈值;覆盖在介质层以及深接触孔的区域上的金属层1104,每个接触孔区域的全部接触孔与衬底基板上的该接触孔区域位置对应的有源层通过金属层电连接。
其中,每个接触孔区域的接触孔通过如下方法形成:在介质层上涂覆一层光刻胶,通过掩膜板,对有源层对应的介质层处的光刻胶进行曝光处理,在深接触孔的区域内形成接触孔图形;通过刻蚀处理形成接触孔,每个接触孔区域的全部接触孔与衬底基板上的该接触孔区域位置对应的有源层通过金属层电连接。为了能使接触孔填充后形成的金属层表面平整度高,较佳地,接触孔的开口宽度不大于1μm,不小于0.3μm。当接触孔的开口宽度大于1μm时,接触孔填充后,接触孔区域对应的金属层表面的会出现宽度大于1μm的凹坑,导致金属层表面平整度降低,当触孔的开口宽度小于0.3μm时,由于接触孔的开口宽度过小,金属填充物不易填充入接触孔,容易出现填充不满的情况;因此接触孔的开口宽度在不大于1μm,不小于0.3μm的范围内,开口宽度越小,金属层表面平整度越高。每个需要形成深接触孔的区域内形成的接触孔的个数,由深接触孔的区域的上表面横截面积及每个接触孔的上表面横截面积确定。
较佳地,一个深接触孔的区域内的接触孔按照下列规则中的一种或其组合进行排列:接触孔呈条状排列,接触孔被介质层分割呈岛状排列,接触孔呈网格状排列。虽然本发明实施例中,接触孔的俯视形状以长方形或正方形为例,但其他形状的接触孔,如梯形等,采用本发明实施例中的接触孔填充方法,也在本发明欲保护的范围内。
当集成电路芯片中至少包括两个深接触孔的区域时,不同深接触孔的区域内的接触孔的排列规则全部相同、部分相同或全部不同。
本发明实施例中所示的芯片为一种基本的芯片结构,其他采用本发明接触孔的填充方法形成的芯片也在本发明与保护的范围内。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种接触孔的填充方法,其特征在于,该方法包括:
在形成有源层以及介质层的衬底基板上,通过一次构图工艺在每个需要形成深接触孔的区域内形成至少两个接触孔,各接触孔的最大开口宽度小于设定阈值;
在所述介质层以及所述深接触孔的区域上沉积一层金属层;
其中每个接触孔区域的全部接触孔与衬底基板上的该接触孔区域位置对应的有源层通过所述金属层电连接。
2.如权利要求1所述的方法,其特征在于,所述各接触孔的最大开口宽度不大于1μm。
3.如权利要求2所述的方法,其特征在于,所述各接触孔的最大开口宽度不小于0.3μm。
4.如权利要求1所述的方法,其特征在于,每个需要形成深接触孔的区域内形成的接触孔的个数,由深接触孔的区域的上表面横截面积及每个接触孔的上表面横截面积确定。
5.如权利要求1~4任一所述的方法,其特征在于,所述一个深接触孔的区域内的接触孔按照下列规则中的一种或其组合进行排列:所述接触孔呈条状排列,所述接触孔被介质层分割呈岛状排列,所述接触孔呈网格状排列。
6.一种集成电路芯片,其特征在于,所述芯片包括:
形成于衬底基板上的有源层;
覆盖在所述有源层以及未被有源层覆盖的衬底基板上的介质层;
所述介质层中包括至少一个深接触孔的区域,所述深接触孔的区域内有至少两个接触孔,各接触孔的最大开口宽度小于设定阈值;
覆盖在所述介质层以及所述深接触孔的区域上的金属层,每个接触孔区域的全部接触孔与衬底基板上的该接触孔区域位置对应的有源层通过所述金属层电连接。
7.如权利要求6所述的集成电路芯片,其特征在于,所述各接触孔的最大开口宽度不大于1μm。
8.如权利要求7所述的集成电路芯片,其特征在于,所述各接触孔的最大开口宽度不小于0.3μm。
9.如权利要求6~8任一所述的集成电路芯片,其特征在于,所述一个深接触孔的区域内的接触孔按照下列规则中的一种或其组合进行排列:所述接触孔呈条状排列,所述接触孔被介质层分割呈岛状排列,所述接触孔呈网格状排列。
10.如权利要求9所述的集成电路芯片,其特征在于,所述集成电路芯片中至少包括两个深接触孔的区域,不同深接触孔的区域内的接触孔的排列规则全部相同、部分相同或全部不同。
CN201410246595.9A 2014-06-05 2014-06-05 一种集成电路芯片及其接触孔的填充方法 Pending CN105448808A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410246595.9A CN105448808A (zh) 2014-06-05 2014-06-05 一种集成电路芯片及其接触孔的填充方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410246595.9A CN105448808A (zh) 2014-06-05 2014-06-05 一种集成电路芯片及其接触孔的填充方法

Publications (1)

Publication Number Publication Date
CN105448808A true CN105448808A (zh) 2016-03-30

Family

ID=55558849

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410246595.9A Pending CN105448808A (zh) 2014-06-05 2014-06-05 一种集成电路芯片及其接触孔的填充方法

Country Status (1)

Country Link
CN (1) CN105448808A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021666A (zh) * 2017-12-20 2019-07-16 英飞凌科技德累斯顿公司 接触孔

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030219975A1 (en) * 1998-11-09 2003-11-27 Cypress Semiconductor Corporation Planarized semiconductor interconnect topography and method for polishing a metal layer to form wide interconnect structures
CN1139986C (zh) * 1997-12-22 2004-02-25 西门子公司 集成电路器件中的互连
CN101335240A (zh) * 2007-06-28 2008-12-31 海力士半导体有限公司 半导体器件及其制造方法
CN102299096A (zh) * 2010-06-22 2011-12-28 中国科学院微电子研究所 半导体器件的接触的制造方法及具有该接触的半导体器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1139986C (zh) * 1997-12-22 2004-02-25 西门子公司 集成电路器件中的互连
US20030219975A1 (en) * 1998-11-09 2003-11-27 Cypress Semiconductor Corporation Planarized semiconductor interconnect topography and method for polishing a metal layer to form wide interconnect structures
CN101335240A (zh) * 2007-06-28 2008-12-31 海力士半导体有限公司 半导体器件及其制造方法
CN102299096A (zh) * 2010-06-22 2011-12-28 中国科学院微电子研究所 半导体器件的接触的制造方法及具有该接触的半导体器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021666A (zh) * 2017-12-20 2019-07-16 英飞凌科技德累斯顿公司 接触孔
US12406883B2 (en) 2017-12-20 2025-09-02 Infineon Technologies Dresden GmbH & Co. KG Contact hole

Similar Documents

Publication Publication Date Title
US9373538B2 (en) Interconnect level structures for confining stitch-induced via structures
CN109991806B (zh) 掩膜版、存储器及存储器的制造方法
US10998304B2 (en) Conductive line patterning
CN104752397A (zh) 封装件的交错式通孔再分布层(rdl)
CN105448741A (zh) 屏蔽栅沟槽型mosfet工艺方法
CN106298500B (zh) 降低微负载效应的蚀刻方法
CN105448808A (zh) 一种集成电路芯片及其接触孔的填充方法
CN119560418B (zh) 半导体结构及其制作方法
US10418322B2 (en) Method for making a photolithography mask intended for the formation of contacts, mask and integrated circuit corresponding thereto
CN207503980U (zh) 电容器阵列及半导体器件
CN117995770A (zh) 半导体器件的形成方法
KR101604120B1 (ko) Ets를 이용한 반도체 패키지 구조 및 방법
CN103972242B (zh) 一种阵列基板、显示装置及阵列基板的制作方法
CN115497817A (zh) 半导体结构及其形成方法
CN105742293A (zh) 一种阵列基板及其制作方法
CN106096087A (zh) 占领图形填充方法
CN205159309U (zh) 电子器件
CN111312810A (zh) 一种阵列基板及其制作方法、显示面板、显示装置
KR100949899B1 (ko) 반도체 소자의 커패시터 제조 방법
US20190148297A1 (en) Semiconductor device package and a method of manufacturing the same
KR100602093B1 (ko) 반도체 소자 및 그 제조방법
CN110190024A (zh) 接触孔的制造方法
KR101688081B1 (ko) Ets 구조
US20140273440A1 (en) Semiconductor device channels
KR101345218B1 (ko) 알루미늄 인터포저 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160330

RJ01 Rejection of invention patent application after publication