[go: up one dir, main page]

CN105431906A - 用于交叉点存储器结构的电压控制 - Google Patents

用于交叉点存储器结构的电压控制 Download PDF

Info

Publication number
CN105431906A
CN105431906A CN201380078607.5A CN201380078607A CN105431906A CN 105431906 A CN105431906 A CN 105431906A CN 201380078607 A CN201380078607 A CN 201380078607A CN 105431906 A CN105431906 A CN 105431906A
Authority
CN
China
Prior art keywords
diode
voltage
memory cell
threshold voltage
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380078607.5A
Other languages
English (en)
Other versions
CN105431906B (zh
Inventor
布伦特·埃德加·布坎南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Enterprise Development LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN105431906A publication Critical patent/CN105431906A/zh
Application granted granted Critical
Publication of CN105431906B publication Critical patent/CN105431906B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0059—Security or protection circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/021—Manufacture or treatment of breakdown diodes
    • H10D8/022—Manufacture or treatment of breakdown diodes of Zener diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/021—Manufacture or treatment of breakdown diodes
    • H10D8/024—Manufacture or treatment of breakdown diodes of Avalanche diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/20—Breakdown diodes, e.g. avalanche diodes
    • H10D8/25—Zener diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/20—Breakdown diodes, e.g. avalanche diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

本公开提供一种存储器单元，其包括设置在第一导体与第二导体之间的电阻式存储器元件，所述第一导体和第二导体被配置为激活所述电阻式存储器元件。所述存储器单元还包括与所述存储器元件并联地设置在所述第一导体与第二导体之间的二极管。

Description

用于交叉点存储器结构的电压控制
背景技术
交叉点(crosspoint)存储器阵列是设置在两组导体之间的存储器单元的阵列，这两组导体在存储器单元的相对侧上正交地延伸。设置在存储器单元的一侧上的第一组导体可称为字线，而设置在存储器单元的另一侧上的第二组导体可称为位线。多层交叉点存储器阵列可包括在字线层与位线层之间交替的若干存储器单元层。交叉点存储器阵列中的每个存储器单元设置于单条字线和单条位线的交叉点处。可通过激活与存储器单元相关联的字线和位线来实现对阵列内的单个存储器单元的选择，以用于读取或写入存储器单元。对存储器单元写入数据可包含将电压脉冲施加到选择的存储器单元以改变存储器单元的电阻状态。可通过将读取电压施加到选择的存储器单元并且测量经由选择的存储器单元的产生的电流来实现对选择的存储器单元的读取。
附图说明
在以下详细说明中将参照附图描述某些实施例，附图中；
图1是数据存储装置的一示例的框图；
图2是在置位(set)操作期间的存储器单元的电路图；
图3是在复位(reset)操作期间的存储器单元的电路图；
图4是可用于存储器单元的示例性二极管的电流-电压示意图；
图5是交叉点阵列的一部分的透视图，其示出了包括存储器元件和并联二极管的存储器单元。
具体实施方式
在交叉点存储器阵列中，可通过对将改变存储器单元的电阻状态的电压或电流脉冲施加到存储器单元来将数据写入到存储器单元。例如，置位脉冲可用来获得代表逻辑1的低电阻状态，并且复位脉冲可用来获得代表逻辑0的高电阻状态。交叉点阵列可使用双极或单极开关。在双极开关中，置位电压和复位电压具有相反的极性。在单极开关中，置位电压和复位电压具有相同的极性。例如，对于一些电阻式存储器元件，存储器单元将在每个电压脉冲下的状态之间切换。
在置位或复位操作期间在交叉点存储器阵列的单个单元处观察到的电压取决于阵列中的单元的位置和存储在该阵列的其他单元中的数据而大幅地变化。这种变化部分地归因于可能存在于相邻单元中或者与选择的单元共用同一互连件的单元中的漏电流。在多层交叉点阵列中，将写入电路连接至存储器单元的互连结构的较大电阻和电容进一步促成了置位和复位电压变化。由此，脉冲电压变化趋于随着存储器阵列密度的增加而增加。
每次存储器单元接收到置位或复位脉冲，存储器单元将趋于退化(degrade)。存储器单元的耐久性指的是在存储器单元失效之前存储器单元可被置位和复位的循环次数。在诸如阻变随机存取存储器(RRAM)的某些类型的存储器单元中，存储器单元的耐久性受到其置位和复位脉冲电压受控程度的影响。受控不佳的置位和复位电压可引起各种问题，包括单元耐久性的降低。例如，过高的置位和复位电压趋于降低单元耐久性，而经仔细选择并且可再生的置位和复位电压趋于提高单元耐久性。在各个单元处观察到的置位和复位脉冲电压的变化明显地降低了其耐久性并且减少了产品寿命。
为了减小脉冲电压的变化并且增加耐久性，某些交叉点存储器结构构造为使得每个存储器单元包括能够访问该单元的存储器元件的专用晶体管。专用晶体管提供存储器单元之间的隔离，并且因此使得能够更好地控制脉冲电压。然而，这种结构更复杂并且制造起来昂贵，而且专用晶体管降低了交叉点阵列的存储器密度。
根据本技术方案的实施例，交叉点阵列中的每个存储器单元包括与存储器元件并联设置在字线和位线之间的二极管。二极管用于调节在置位操作和复位操作期间在存储器元件处观察到的电压。在一些实施例中，交叉点阵列被配置为使用双极开关。如果使用了双极开关，则正向导通(forwardconduction)阈值电压可设计为与复位电压匹配，并且反向导通(reverseconduction)模式阈值电压可设计为与置位电压匹配(或反之亦然，如果可以更适于期望的置位/复位电压)。由此，当暴露于超出设计的置位或复位电压的电压时，与存储器元件并联设置的二极管使电流远离位单元而分流。并联二极管的使用改进了对由每个存储器元件观察到的置位和复位电压的控制，从而产生了更好的耐久性和更长的产品寿命。通过允许与缺少对置位和复位电压的良好控制的可能构造相比更大阵列的构造，并联二极管还改进了可实现的存储器密度。
图1是数据存储装置的框图。如图1所示，数据存储装置100可包括按行和列布置的存储器单元102的阵列。在此称为字线104的一组导电电极在存储器单元102的阵列的一侧上延伸。每个字线104与特定行的存储器单元102电接触。在此称为位线106的一组导电电极在存储器单元102的阵列的另一侧上延伸。每个位线106与特定列的存储器单元102电接触。在一些实例中，存储器单元102的阵列可为多层阵列。在多层阵列中，存储器单元102的若干阵列可与设置在存储器单元的每一层之间的一组位线或一组字线堆叠在彼此的顶部。多层存储器单元阵列可包括任意适当数量的存储器单元层。在单层以及多层阵列中，每个存储器单元102位于一条字线104与一条位线106的交叉点处。每个存储器单元102可被选择以用于通过激活与存储器单元102相关联的特定字线104和位线106而进行写入或读取。如稍后将参照图2进一步讨论的，每个存储器单元102可包括与二极管并联连接的电阻式存储器元件。
数据存储装置100还包括经由相应的字线104连接至存储器单元102的字线控制电路108以及经由相应的位线106连接至存储器单元102的位线控制电路110。字线控制电路108和位线控制电路110一起作用，从而通过激活连接至选择的存储器单元102的对应字线104和位线106而访问各个存储器单元102。应意识到的是，在此描述的字线控制电路108和位线控制电路110是可用于访问存储器单元102的示例性实施例的电路的示例实例。本领域技术人员已知的其他配置也可用于访问根据本技术方案的存储器单元102。
在写入操作期间，字线控制电路108通过将电压脉冲施加到与选择的存储器单元102对应的指定字线104而将信息写入到选择的存储器单元102。位线控制电路110可通过将存储器单元102接地而激活选择的存储器单元102。施加到选择的存储器单元102的电压影响存储器单元102的电阻，从而将逻辑1或逻辑0存储到存储器单元102。数据存储装置100可配置为使用双极开关或单极开关。在随后的读取操作期间可检测到电阻的变化。
如上所述，对选择的存储器单元102的写入可受到在选择的存储器单元102周围的存储器单元102中产生的漏电流的影响，并且受到将控制电路连接至存储器单元102的互连件的电阻和电容性质的影响。为了使对电压的控制能够更稳定，每个存储器单元102包括配置为调节存储器单元所经受的电压的二极管。由此，与交叉点阵列中的存储器单元102的位置或周围的存储器单元102的电阻值无关，选择的存储器单元102上的电压将更稳定并且是可预计的。
图2是置位操作期间的双极存储器单元的电路图。如图2的电路图所示，每个存储器单元102可包括存储器元件202和与存储器元件202并联的二极管204。存储器元件202和二极管204并联地设置在图1所示的字线104与位线106之间。将存储器单元102连接至控制电路的导电路径的电阻在电路图200中由互连电阻器206和208表示。例如，互连电阻器206可表示字线104和将存储器单元102连接至字线控制电路108的所有其他导体的总电阻。互连电阻器208可表示位线106和将存储器单元102连接至位线控制电路110的所有其他导体的总电阻。
存储器元件202可为电阻式存储器元件，诸如RRAM、自旋转移力矩随机存取存储器(STT-RAM)、导电桥电阻器、基于过渡金属氧化物的电阻器或任意类型的阻变存储器。如在此所使用，术语“电阻式存储器元件”指的是这样一种存储器元件：存储器元件的逻辑状态(例如，其存储0还是1)是由存储器元件的电阻指示的。在电阻式存储器元件中，可通过例如使电流流经电阻式存储器元件或使电阻式存储器元件经受磁场来改变由存储器元件展现的电阻。
二极管204可以是能够使电流在正向导通模式和反向导通模式下流动的任意二极管。此类二极管的示例包括稳压二极管和雪崩二极管。可指定二极管204的参数，以使得在指定的阈值电压下发生正向导通模式和反向导通模式。而且，如图2所示的二极管204的极化可基于具体实施的设计考量而被反置。二极管204可通过使用能够经受诸如掺杂的标准制造工艺的、任意适当的晶态、多晶态或非晶态半导体而实施。适当的半导体材料可包括硅、砷化镓、锗以及其他。例如，二极管可通过硅薄膜沉积而实施。
存储器单元102可在不同时期被选来用于诸如置位操作或复位操作的写入操作。图2描绘了已被选来用于置位操作的存储器单元102。在置位操作中，由经由通过交叉点阵列而连接至存储器单元102的控制电路生成置位脉冲电压210。置位脉冲电压210使存储器元件202经受电压Vset，其使得存储器元件202进入低电阻状态。电压Vset是施加至存储器元件202的端部的实际电压，并且将近似等于置位脉冲电压210减去互连电阻206、208上的电压降。考虑到互连电阻206、208的变化，置位脉冲电压210可等于设计置位电压加上安全余量，安全余量确保Vset将不小于设计置位电压。设计置位电压是在置位操作期间打算施加至存储器元件202以实现特定电阻水平的期望电压。设计置位电压可基于存储器元件202的各种不同设计考量和特征而选择。例如，设计置位电压可近似为0.5V、0.6V或0.7V、或者可为任意其他适当值。
图2示出了二极管204的极化，其取向使得选择的存储器单元102的二极管202将在置位操作期间被反向偏置。考虑到这种二极管极性，二极管204可制为使得二极管204的反向导通模式阈值电压将近似等于设计置位电压。如果电压Vset超过设计置位电压，则二极管204将开始在反向导通模式下导通。经由二极管204的附加电流增加了经由连接件电阻206和208的总电流。互连电阻206和208上的电压降将与经由二极管204分流的电流成比例地增加，并且实际置位电压Vset将趋于稳定在二极管204的反向导通模式阈值电压附近。由此，二极管204有助于确保实际置位电压在每一次置位操作中都一致，无论在置位操作之间发生的互连电阻206和208如何变化。
图3是复位操作期间的双极存储器单元的电路图。存储器单元102与图2中所示的存储器单元102相同，包括存储器元件202和与存储器元件202并联的二极管204，如以上参照图2所描述过的。图3描绘了已被选来用于复位操作的存储器单元102。在复位操作中，由经由交叉点阵列而连接至存储器单元102的控制电路生成复位脉冲电压302。复位脉冲电压302使存储器元件202经受电压Vreset，其具有与置位电压Vset相反的极性并且使得存储器元件202进入高电阻状态。电压Vreset是施加至存储器元件202的端部的实际电压，并且将近似等于复位脉冲电压302减去互连电阻206、208上的电压降。考虑到互连电阻206、208的变化，复位脉冲电压302可等于设计置位电压加上安全余量，安全余量确保Vreset将不小于设计复位电压。设计复位电压是在复位操作期间打算施加至存储器元件202以实现特定电阻状态的期望电压。设计复位电压可基于存储器元件202的各种设计考量和特征而被选择。例如，设计复位电压可近似为0.5V、0.6V或0.7V、或者可为任意其他适当值。
图3中的二极管204的取向使得选择的存储器单元102的二极管204将在复位操作期间被反向偏置。考虑到这种二极管极性，二极管204可制为使得二极管204的正向导通模式阈值电压将近似等于设计复位电压。如果电压Vreset超过设计复位电压，则二极管204将开始在正向导通模式下导通。经由二极管204的附加电流增加了经由互连电阻206和208的总电流。互连电阻206和208上的电压降将与经由二极管204分流的电流成比例地增加，并且实际的复位电压Vreset将趋于稳定在二极管204的正向导通模式阈值电压附近。由此，二极管204有助于利于确保实际的复位电压在每一次复位操作中都一致，无论在复位操作之间发生的互连电阻206和208的变化如何。
图4是可用于存储器单元中的示例性二极管的电流-电压示意图。电流-电压示意图400示出了在正向偏置和反向偏置下的示例性二极管的I-V特征。示例性二极管特征可对应于图2和3所示的二极管204。图4中的示例性二极管204展现出正向导通模式阈值电压VF，其通常被简称为二极管的阈值电压Vth。图4中的示例性二极管还展现出反向导通模式阈值电压VR，其可被简称为反向-击穿电压。例如，正向导通模式阈值电压可近似为0.2V至0.7V，反向导通模式阈值电压可近似为-0.2V至-0.7V。在电压阈值VF和VR之间，经由二极管的电流保持为可忽略不计。当所施加的电压超过正向导通模式阈值电压VF时，二极管在正向偏置方向上导通电流。类似地，当电压的幅值超过反向导电模式阈值电压VR的幅值时，二极管在反向偏置方向上导通电流。
如图4所示，复位脉冲的电压VRESET_PULSE的值可设为大于正向导通模式阈值电压。此外，二极管可制为使得正向导通模式阈值电压近似等于设计复位电压。由此，在复位操作期间在存储器元件处的实际电压将近似等于正向导通模式阈值电压。置位脉冲的电压VSET_PULSE可设为小于(即，幅值上大于)反向导通模式阈值电压的值。此外，二极管可制为使得反向导通模式阈值电压近似等于设计置位电压。由此，在置位操作期间的在过程中存储器元件处的实际电压将近似等于反向导通模式阈值电压。被用于读取存储器元件的电压VREAD可为反向导通模式阈值电压与正向导通模式阈值电压之间的、不会切换该单元的任意值。二极管在低压下不具有导通性，这使得其在存储器单元读取操作期间中表现为高阻抗，从而使其在读取操作期间过程中将几乎不起作用。
图2-4描绘了配置为用于双极开关的存储器单元。然而，在一些实例中，每个存储器单元使用单极开关。如果存储器单元使用单极开关，则并联二极管仅有一极用于控制施加至存储器元件的电压。在单极开关中，并联二极管204可制为使得正向导通模式阈值电压或反向导通模式阈值电压被用于限制施加至存储器元件的电压，这取决于哪个阈值电压更利于实现期望的电压设置的制造。例如，二极管204可制造为使得正向导通模式阈值电压设置为设计置位电压和设计复位电压中较高的那个。
图5是交叉点阵列的一部分的透视图，其示出了包括存储器元件和并联二极管的存储器单元。为清楚起见，仅示出了单层存储器单元102。然而，在一些实例中，交叉点阵列可以是多层交叉点阵列。图5中的交叉点阵列并不一定是按比例绘制的。而且，应意识到的是，实际的交叉点阵列可包括比图5所示更多的多个存储器单元。
如图5所示，交叉点阵列包括存储器单元102的矩阵，其电连接至字线104和位线106。根据图5的透视，字线104示出为设置于存储器单元102上方。在多层交叉点阵列中，额外的存储器单元(未示出)可设置于位线106上方，并且额外的字线的组(未示出)可设置于额外的存储器单元上方。可堆叠存储器单元、字线和位线的交替层，从而基于期望的层数创建任意适当尺寸的交叉点阵列。
每个存储器单元102包括与二极管204并联地设置于位线和字线之间的存储器元件202。在图5所示的实例中，存储器元件202的列与二极管204的列交替，并且字线106从每个存储器元件202突出至与其相关联的二极管。在一些实施例中，存储器元件202及其对应的二极管204之间的距离502近似等于存储器元件202与邻近的存储器单元102的二极管204之间的距离504。在此实施例中，交叉点阵列500类似于这样的阵列：存储器元件每隔一列已被一列二极管204替代。然而，其他布置方式也是可行的。在一些实施例中，距离502小于距离504。在一些实施例中，二极管204和存储器元件202可接触或连接在一起。例如，二极管204和存储器元件202可集成为一体。二极管204和存储器元件202可使用置于二极管204与存储器元件202之间的绝缘层而电隔离。
在此描述的各实例可进行各种修改并具有各种替换形式，其示出仅为了说明的目的。而且，应理解的是，本技术方案不旨在限制于在此公开的具体实例。事实上，权利要求书的范围应视为包括对于在此公开的发明主题所属领域的普通技术人员而言显而易见的所有替代方案、修改方案和等同方案。

Claims (15)

1.一种存储器单元，包括：
电阻式存储器元件，设置在第一导体与第二导体之间，所述第一导体和所述第二导体被配置为激活所述电阻式存储器元件；以及
二极管，与所述存储器元件并联地设置在所述第一导体与所述第二导体之间。
2.如权利要求1所述的存储器单元，其中，所述电阻式存储器元件包括忆阻器、相变材料电阻器、导电桥电阻器和基于过渡金属氧化物的电阻器中的至少一种。
3.如权利要求1所述的存储器单元，其中，所述二极管的第一导通阈值电压近似等于所述存储器元件的设计置位电压，并且所述二极管的第二导通阈值电压近似等于所述存储器元件的设计复位电压。
4.如权利要求3所述的存储器单元，其中，所述二极管的所述第一导通阈值电压是正向导通模式阈值电压，并且所述二极管的第二导通阈值电压是反向导通模式阈值电压。
5.如权利要求1所述的存储器单元，其中，所述二极管是稳压二极管或雪崩二极管。
6.一种数据存储装置，包括：
存储器单元阵列，包括多个存储器单元；
字线，电连接至所述多个存储器单元；以及
位线，电连接至所述多个存储器单元，其中，所述多个存储器单元中的每个存储器单元位于所述字线中的一条与所述位线中的一条的交叉点处；
其中，所述多个存储器单元中的每个包括：
电阻式存储器元件，设置在所述字线中的一条与所述位线中的一条之间；以及
二极管，与所述存储器元件并联地设置在所述字线与所述位线之间。
7.如权利要求6所述的数据存储装置，其中，所述电阻式存储器元件包括电阻式随机存取存储器(RRAM)元件、自旋转移力矩随机存取存储器(STT-RAM)元件、导电桥电阻器和基于过渡金属氧化物的电阻器中的至少一种。
8.如权利要求6所述的数据存储装置，其中，所述二极管的第一导通阈值电压近似等于所述存储器元件的设计置位电压，并且所述二极管的第二导通阈值电压近似等于所述存储器元件的设计复位电压。
9.如权利要求8所述的数据存储装置，其中，所述二极管的所述第一导通阈值电压是正向导通模式阈值电压，并且所述二极管的第二导通阈值电压是反向导通模式阈值电压。
10.如权利要求6所述的数据存储装置，其中，所述存储器单元阵列是包括存储器单元、位线和字线的交替层的多层阵列。
11.如权利要求6所述的数据存储装置，其中，选择的存储器单元被配置为通过在与所述选择的存储器单元对应的字线和位线上施加电压而被读取，所述电压的幅值小于所述二极管的阈值电压的幅值。
12.一种形成存储器单元的方法，包括：
在两个电极之间设置电阻式存储器元件；
在所述两个电极之间设置与所述电阻式存储器元件并联的二极管。
13.如权利要求12所述的方法，其中，设置所述电阻式存储器元件包括形成忆阻器。
14.如权利要求12所述的方法，其中，设置所述二极管包括形成稳压二极管或雪崩二极管。
15.如权利要求12所述的方法，其中，设置所述二极管包括形成具有第一导通阈值电压和第二导通阈值电压的二极管，所述第一导通阈值电压近似等于所述存储器元件的设计置位电压，并且所述第二导通阈值电压近似等于所述存储器元件的设计复位电压。
CN201380078607.5A 2013-07-31 2013-07-31 存储器单元、数据存储装置以及形成存储器单元的方法 Expired - Fee Related CN105431906B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/053041 WO2015016916A1 (en) 2013-07-31 2013-07-31 Voltage control for crosspoint memory structures

Publications (2)

Publication Number Publication Date
CN105431906A true CN105431906A (zh) 2016-03-23
CN105431906B CN105431906B (zh) 2018-06-05

Family

ID=52432273

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380078607.5A Expired - Fee Related CN105431906B (zh) 2013-07-31 2013-07-31 存储器单元、数据存储装置以及形成存储器单元的方法

Country Status (6)

Country Link
US (1) US9601195B2 (zh)
EP (1) EP3028283A1 (zh)
KR (1) KR20160039195A (zh)
CN (1) CN105431906B (zh)
TW (1) TWI574261B (zh)
WO (1) WO2015016916A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108470746A (zh) * 2018-03-13 2018-08-31 北京大学 一种通过电学信号消除电阻失配的忆阻系统及校准电路
CN110572149A (zh) * 2019-08-09 2019-12-13 华中科技大学 一种Toffoli门电路及其操作方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016085470A1 (en) * 2014-11-25 2016-06-02 Hewlett-Packard Development Company, L.P. Bi-polar memristor
CN105118528B (zh) * 2015-07-14 2017-11-24 江苏时代全芯存储科技有限公司 非挥发性记忆装置、可编程电路以及内容可定址记忆体
US11270769B2 (en) 2016-01-11 2022-03-08 Crossbar, Inc. Network router device with hardware-implemented lookups including two-terminal non-volatile memory
US10770140B2 (en) * 2016-01-27 2020-09-08 Hewlett Packard Enterprise Development Lp Memristive array with parallel reset control devices
RU2649657C1 (ru) * 2017-03-20 2018-04-04 федеральное государственное автономное образовательное учреждение высшего образования "Тюменский государственный университет" Запоминающее устройство на основе комплементарной мемристорно-диодной ячейки
RU2682548C2 (ru) * 2017-06-27 2019-03-19 федеральное государственное автономное образовательное учреждение высшего образования "Тюменский государственный университет" Многослойная логическая матрица на основе мемристорной коммутационной ячейки
US10447512B2 (en) 2017-08-07 2019-10-15 Micron Technology, Inc. Channel equalization for multi-level signaling
US10403337B2 (en) 2017-08-07 2019-09-03 Micron Technology, Inc. Output driver for multi-level signaling
US10530617B2 (en) 2017-08-07 2020-01-07 Micron Technology, Inc. Programmable channel equalization for multi-level signaling
US10425260B2 (en) * 2017-08-07 2019-09-24 Micron Technology, Inc. Multi-level signaling in memory with wide system interface
US10277435B2 (en) 2017-08-07 2019-04-30 Micron Technology, Inc. Method to vertically align multi-level cells
US11127460B2 (en) 2017-09-29 2021-09-21 Crossbar, Inc. Resistive random access memory matrix multiplication structures and methods
US10128842B1 (en) 2018-03-23 2018-11-13 Micron Technology, Inc. Output impedance calibration for signaling
US11270767B2 (en) 2019-05-31 2022-03-08 Crossbar, Inc. Non-volatile memory bank with embedded inline computing logic
TWI739381B (zh) * 2020-04-09 2021-09-11 新唐科技股份有限公司 積體電路、電源驗證電路與電源驗證方法
US11462267B2 (en) * 2020-12-07 2022-10-04 Rockwell Collins, Inc. System and device including memristor material
US11456418B2 (en) 2020-09-10 2022-09-27 Rockwell Collins, Inc. System and device including memristor materials in parallel
US11631808B2 (en) 2020-12-07 2023-04-18 Rockwell Collins, Inc. System and device including memristor material
US11469373B2 (en) 2020-09-10 2022-10-11 Rockwell Collins, Inc. System and device including memristor material

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1918661A (zh) * 2004-02-10 2007-02-21 能源变换设备有限公司 可靠的相变器件
US20090067229A1 (en) * 2007-09-10 2009-03-12 Hee Bok Kang Semiconductor memory device for writing data to multiple cells simultaneously and refresh method thereof
CN101958148A (zh) * 2010-09-21 2011-01-26 中国科学院上海微系统与信息技术研究所 能消除干扰的相变存储器单元结构及形成的相变存储器
CN102543168A (zh) * 2012-01-20 2012-07-04 北京大学 一种抑制阻变存储器阻态波动性的方法
WO2013055332A1 (en) * 2011-10-12 2013-04-18 Hewlett-Packard Development Company, L.P. Select device for cross point memory structures
CN103137646A (zh) * 2013-03-15 2013-06-05 中国科学院微电子研究所 用于双极型阻变存储器交叉阵列集成方式的选通器件单元

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3668655A (en) 1970-03-26 1972-06-06 Cogar Corp Write once/read only semiconductor memory array
DE3823597C2 (de) 1988-07-12 1999-06-17 Siemens Ag Schaltungsanordnung zur Gleichspannungsversorgung von Speicherbausteinen in einer leitungsgespeisten Fernsprechstation
JP4404182B2 (ja) * 2002-09-25 2010-01-27 Ｔｄｋ株式会社 磁気メモリデバイスおよびその読出方法
WO2008129683A1 (ja) * 2007-03-30 2008-10-30 Kabushiki Kaisha Toshiba 情報記録再生装置
JP2010055719A (ja) * 2008-08-29 2010-03-11 Toshiba Corp 抵抗変化メモリ装置
JP5032621B2 (ja) 2010-03-18 2012-09-26 株式会社東芝 不揮発性半導体メモリ及びその製造方法
US8942050B2 (en) 2010-09-07 2015-01-27 Panasonic Intellectual Property Management Co., Ltd. Method of inspecting variable resistance nonvolatile memory device and variable resistance nonvolatile memory device
JP5740267B2 (ja) 2011-09-26 2015-06-24 株式会社東芝 磁気抵抗効果素子、ダイオードおよびトランジスタを用いた磁気ランダムアクセスメモリ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1918661A (zh) * 2004-02-10 2007-02-21 能源变换设备有限公司 可靠的相变器件
US20090067229A1 (en) * 2007-09-10 2009-03-12 Hee Bok Kang Semiconductor memory device for writing data to multiple cells simultaneously and refresh method thereof
CN101958148A (zh) * 2010-09-21 2011-01-26 中国科学院上海微系统与信息技术研究所 能消除干扰的相变存储器单元结构及形成的相变存储器
WO2013055332A1 (en) * 2011-10-12 2013-04-18 Hewlett-Packard Development Company, L.P. Select device for cross point memory structures
CN102543168A (zh) * 2012-01-20 2012-07-04 北京大学 一种抑制阻变存储器阻态波动性的方法
CN103137646A (zh) * 2013-03-15 2013-06-05 中国科学院微电子研究所 用于双极型阻变存储器交叉阵列集成方式的选通器件单元

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108470746A (zh) * 2018-03-13 2018-08-31 北京大学 一种通过电学信号消除电阻失配的忆阻系统及校准电路
CN108470746B (zh) * 2018-03-13 2020-06-02 北京大学 一种通过电学信号消除电阻失配的忆阻系统及校准电路
CN110572149A (zh) * 2019-08-09 2019-12-13 华中科技大学 一种Toffoli门电路及其操作方法
CN110572149B (zh) * 2019-08-09 2021-06-11 华中科技大学 一种Toffoli门电路及其操作方法

Also Published As

Publication number Publication date
US20160189775A1 (en) 2016-06-30
CN105431906B (zh) 2018-06-05
WO2015016916A1 (en) 2015-02-05
TW201508747A (zh) 2015-03-01
EP3028283A1 (en) 2016-06-08
TWI574261B (zh) 2017-03-11
KR20160039195A (ko) 2016-04-08
US9601195B2 (en) 2017-03-21

Similar Documents

Publication Publication Date Title
CN105431906B (zh) 存储器单元、数据存储装置以及形成存储器单元的方法
US9424915B2 (en) Non-volatile semiconductor memory device
CN100392758C (zh) 非易失性半导体存储装置
US8780609B2 (en) Variable-resistance memory device and driving method thereof
US9361979B2 (en) Apparatuses including cross point memory arrays and biasing schemes
US11783902B2 (en) Multi-state programming of memory cells
US8233309B2 (en) Non-volatile memory array architecture incorporating 1T-1R near 4F2 memory cell
KR101402205B1 (ko) 비휘발성 메모리의 계층적 교차 어레이
CN103858172B (zh) 用于交叉点存储器结构的选择设备
US8824189B2 (en) Semiconductor device
US9245623B2 (en) Non-volatile semiconductor memory device
US8976569B2 (en) Mitigation of inoperable low resistance elements in programable crossbar arrays
US8363450B2 (en) Hierarchical cross-point array of non-volatile memory
US11910723B2 (en) Memory device with electrically parallel source lines
TW202531869A (zh) 記憶體電路及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20161114

Address after: Texas, USA

Applicant after: HEWLETT PACKARD ENTERPRISE DEVELOPMENT L.P.

Address before: Texas, USA

Applicant before: HEWLETT-PACKARD DEVELOPMENT Co.,L.P.

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180605

CF01 Termination of patent right due to non-payment of annual fee