[go: up one dir, main page]

CN105336726A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN105336726A
CN105336726A CN201410851408.XA CN201410851408A CN105336726A CN 105336726 A CN105336726 A CN 105336726A CN 201410851408 A CN201410851408 A CN 201410851408A CN 105336726 A CN105336726 A CN 105336726A
Authority
CN
China
Prior art keywords
layer
semiconductor device
semiconductor layer
wiring
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410851408.XA
Other languages
English (en)
Inventor
富田茂树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN105336726A publication Critical patent/CN105336726A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H10D64/01304—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H10P50/242—
    • H10P50/693—
    • H10W20/021—
    • H10W20/20—

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本实施方式涉及半导体装置。根据一个实施方式，半导体装置包括：半导体层，具有第1面、以及与所述第1面相反一侧的第2面；控制电极，设置于所述半导体层的第2面一侧；布线，设置于所述第2面上，与所述控制电极电连接。所述布线具有设置于所述第2面上的第1部分、以及从所述第1部分到达所述半导体层中的至少一个第2部分。

Description

半导体装置
(关联申请的引用)
本申请以基于在2014年8月13日申请的在先日本专利申请第2014-164683号的优先权利益为基础，并且要求其利益，通过引用而在本文中包含其全部内容。
技术领域
在本文中说明的实施方式总体上涉及半导体装置。
背景技术
根据高效的电力使用、节能化等的要求，要求降低用于电力控制等的半导体装置的导通电阻。为了降低导通电阻，增大芯片上的元件区域是有效果的，但芯片尺寸会变大。在半导体装置中，例如，存在具有与控制电极电连接了的布线的半导体装置。在这样的半导体装置的情况下，能够通过减少布线区域，拓宽元件区域而降低导通电阻。然而，由于减少了布线区域，所以有时布线电阻增加。
发明内容
实施方式提供能够抑制布线电阻的增加并且降低导通电阻的半导体装置。
根据一个实施方式，半导体装置包括：半导体层，具有第1面、以及与所述第1面相反一侧的第2面；控制电极，设置于所述半导体层的第2面一侧；以及布线，设置于所述第2面上，与所述控制电极电连接。所述布线具有设置于所述第2面上的第1部分、以及从所述第1部分到达所述半导体层中的至少一个第2部分。
根据上述构成的半导体装置，能够提供能够抑制布线电阻的增加并且降低导通电阻的半导体装置。
附图说明
图1是例示实施方式的半导体装置的示意剖面图。
图2是例示实施方式的半导体装置的制造过程的示意剖面图。
图3是例示接着图2的制造过程的示意剖面图。
图4是例示接着图3的制造过程的示意剖面图。
图5是例示了用于形成沟槽(trench)的掩模图案的俯视图。
具体实施方式
以下，参照附图说明实施方式。对附图中的相同部分附加相同附图标记，并适当省略其详细说明，而对不同的部分进行说明。此外，附图是示意性的或概念性的，各部分的厚度与宽度的关系、部分之间的大小的比率等，不一定与现实中的相同。另外，即使在表示相同部分的情况下，有时也根据附图而不同地表示相互之间的尺寸、比率。
进而，使用各图中所示的X轴、Y轴以及Z轴来说明各部分的配置以及构成。X轴、Y轴、Z轴相互正交，分别表示X方向、Y方向、Z方向。另外，有时将Z方向设为上方、将其相反方向设为下方来说明。
在以下的说明中，将第1导电类型设为n型，将第2导电类型设为p型来说明。但是，并不限于此，也可以将第1导电类型设为p型，将第2导电类型设为n型。
图1是例示实施方式的半导体装置1的示意剖面图。半导体装置1例如是具有沟槽栅极构造的功率MOSFET(MetalOxideSemiconductorFieldEffectTransistor，金属氧化物半导体场效应晶体管)。此外，实施方式并非限定于具有沟槽型栅极构造的MOSFET，例如，也可以是具有平面型栅极构造的MOSFET。
半导体装置1具备半导体层10、控制电极(以下记为栅极电极20)、以及布线(以下记为栅极布线30)。半导体层10例如具有第1面10a、以及与第1面10a相反一侧的第2面10b。栅极电极20设置于半导体层10的第2面10b一侧。栅极布线30设置于第2面10b之上。
半导体层10具有例如第1层(以下记为n型漏极层13)、以及第2层(以下记为p型基极层15)。p型基极层15设置于n型漏极层13之上。n型漏极层13具有第1面10a。p型基极层15具有第2面10b。
栅极电极20设置于p型基极层15以及n型漏极层13之中。栅极电极20例如在从p型基极层15朝向n型漏极层13的方向上延伸。栅极电极20的下端20a处于n型漏极层13之中。在该例子中，设置多个栅极电极20。
进而，半导体层10具有第3层(以下记为n型源极层17)。n型源极层17选择性地设置于p型基极层15之上。n型源极层17在与第2面10b平行的第1方向(以下记为X方向)上，设置于相邻的栅极电极20之间。
栅极布线30具有第1部分31以及第2部分33。第1部分31设置于第2面10b之上。第2部分33从第1部分31延伸向半导体层10之中。第2部分33例如在从p型基极层15朝向n型漏极层13的方向上延伸。第2部分33的下端33a处于p型基极层15之中。
栅极布线30通过未图示的部分与栅极电极20电连接。栅极布线30例如将多个栅极电极20电连接。
进而，半导体装置1具有绝缘膜23、层间绝缘膜29、第1电极(以下记为漏极电极40)以及第2电极(以下记为源极电极50)。
绝缘膜23覆盖半导体层10的第2面10b一侧。绝缘膜23具有设置于栅极电极20与半导体层10之间的第1部分23a。第1部分23a作为栅极绝缘膜发挥功能。绝缘膜23具有设置于栅极布线30与第2面10b之间的第2部分23b。
层间绝缘膜29设置于各个栅极电极20之上。
漏极电极40设置于半导体层10的第1面10a一侧。漏极电极40与半导体层10电连接。漏极电极40例如与n型漏极层13相接。
源极电极50选择性地设置于第2面10b上。源极电极50例如以覆盖层间绝缘膜29与n型源极层17的方式来设置。源极电极50与n型源极层17电连接。
图2～图4是说明实施方式的半导体装置1的制造过程的示意性剖面图。
如图2(a)所示，在半导体层10之上形成绝缘膜60。半导体层10是例如设置于硅基板上的硅层。另外，半导体层10也可以是硅基板。绝缘膜60例如是氧化硅膜(SiO2)。
如图2(b)所示，在绝缘膜60之上形成抗蚀剂膜72。抗蚀剂膜72是使槽74以及槽76形成于在绝缘膜60之上形成了的抗蚀剂膜中而得到的。槽74以及槽76分别通过光刻法形成。槽74以及槽76分别连通到绝缘膜60。例如，槽74以及槽76分别在与第2面10b平行、且与X方向垂直的第2方向(以下记为Y方向)上延伸。槽74的X方向上的宽度比槽76的X方向上的宽度宽。
如图2(c)所示，在绝缘膜60中形成槽64与槽66。槽64以及槽66分别通过使用抗蚀剂膜72对绝缘膜60进行蚀刻来形成。之后，抗蚀剂膜72被去除。槽64以及槽66分别连通到半导体层10。例如，槽64以及槽66分别在Y方向上延伸。槽64的X方向上的宽度比槽66的X方向上的宽度宽。
如图3(a)所示，在半导体层10的第2面10b一侧，形成沟槽84与沟槽86。沟槽84以及沟槽86通过将设置了槽64以及槽66的绝缘膜60作为掩模，采用例如RIE(ReactiveIonEtching,反应离子蚀刻)选择性地蚀刻半导体层10来形成。在此，将与第2面10b垂直、且从第1面10a朝向第2面10b的方向设为第3方向(以下记为Z方向)。并且，将与第3方向相反的方向设为-Z方向。
沟槽84的-Z方向上的深度比沟槽86的-Z方向上的深度深。这是基于微负载(microloading)效应。例如，当在宽度不同的槽中蚀刻半导体层10的情况下，在宽度宽的槽中的蚀刻速度比在宽度窄的槽中的蚀刻速度快。即，与X方向上的宽度宽的槽64连通的半导体层10的朝向-Z方向的蚀刻速度比与X方向上的宽度窄的槽66连通的半导体层10的朝向-Z方向的蚀刻速度快。
如图3(b)所示，绝缘膜23以覆盖半导体层10的第2面10b一侧的方式来形成。绝缘膜23具有形成于沟槽84的内表面的第1部分23a、以及形成于沟槽86的内表面的第2部分23b。绝缘膜23例如是氧化硅膜(SiO2)。绝缘膜23例如通过热氧化而形成。
如图3(c)所示，在绝缘膜23之上，形成多晶硅膜90。多晶硅膜90具有第1部分94与第2部分96。第1部分94在半导体层10之中，向-Z方向延伸。第1部分94隔着绝缘膜23的第1部分23a，被埋入到沟槽84之中。第2部分96在半导体层10之中，向-Z方向延伸。第2部分96隔着绝缘膜23的第2部分23b，被埋入到沟槽86之中。第1部分94成为栅极电极20。第2部分96成为栅极布线30的第2部分33。多晶硅膜90例如采用CVD(ChemicalVaporDeposition，化学气相沉积)来形成。
如图4(a)所示，在多晶硅膜90之上，形成抗蚀剂膜73。抗蚀剂膜73通过光刻法，以覆盖成为栅极布线30的部分的方式来形成。
如图4(b)所示，形成栅极电极20与栅极布线30。栅极电极20以及栅极布线30通过以抗蚀剂膜73作为掩模，选择性地蚀刻多晶硅膜90而形成。栅极电极20通过在多晶硅膜90的蚀刻中保留第1部分94而形成。此后，抗蚀剂膜73被去除。
通过该蚀刻，能够同时形成栅极电极20以及栅极布线30。多晶硅膜90例如采用CDE(ChemicalDryEtching，化学干式蚀刻)而被蚀刻。
如图4(c)所示，形成p型基极层15、n型源极层17以及层间绝缘膜29。p型基极层15例如通过将硼(B)离子注入到半导体层10中而形成。硼(B)被注入到半导体层10的第2面10b一侧。p型基极层15通过对被注入了的硼(B)进行热处理而形成。
p型基极层15被形成为在-Z方向上比栅极电极20的下端20a浅。p型基极层15被形成为在-Z方向上比栅极布线30的第2部分33的下端33a深。由此，能够使得在第2部分33与漏极电极40之间不产生寄生电容。即，能够防止栅极与漏极之间的电容增加。
n型源极层17形成于p型基极层15中。n型源极层17例如通过将砷(As)离子选择性地注入到半导体层10中而形成。砷(As)离子被注入到半导体层10的第2面10b一侧。n型源极层17在X方向上，被设置于相邻的栅极电极20之间。
层间绝缘膜29以覆盖栅极电极20的方式来形成。另外，层间绝缘膜29以覆盖栅极布线30的端部的方式来形成。层间绝缘膜29例如是氧化硅膜(SiO2)。层间绝缘膜29例如采用CVD而形成。
源极电极50以覆盖层间绝缘膜29以及n型源极层17的方式来形成。源极电极50与n型源极层17电连接。漏极电极40形成于半导体层10的第1面10a一侧。漏极电极40与半导体层10电连接。通过以上的制造过程，能够完成半导体装置1。
接下来，说明栅极布线30的第2部分33的形状。栅极布线30的第2部分33隔着绝缘膜23的第2部分23b，被埋入到沟槽86中。即，通过改变沟槽86的形状，能够改变被埋入到沟槽86中的栅极布线30的第2部分33的形状。
图5(a)～(c)是例示了用于形成沟槽84以及沟槽86的掩模图案100、110、120的俯视图。
图5(a)所示的掩模图案100具有在Y方向上延伸的条状图案102、以及在Y方向上延伸的条状图案104。条状图案102用于形成沟槽86。条状图案104用于形成沟槽84。条状图案102和条状图案104分别在X方向上并列设置。条状图案102的X方向上的宽度(WT1)比条状图案104的X方向上的宽度(WT2)窄。
图5(b)所示的掩模图案110具有条状图案104、以及格子状的网格图案112。网格图案112用于形成沟槽86。网格图案112具有条状图案102、以及在X方向上延伸的条状图案114。条状图案102和条状图案114以交叉的方式设置。条状图案114的Y方向上的宽度(WT3)比条状图案104的X方向上的宽度(WT2)窄。
图5(c)所示的掩模图案120具有条状图案104、以及偏置网格图案122。偏置网格图案122用于形成沟槽86。偏置网格图案122具有条状图案102、以及在X方向上延伸的条状图案124。条状图案124设置于中央的条状图案102的两侧。相对于设置在条状图案102的一侧的条状图案124，设置在另一侧的条状图案124在Y方向上偏移。条状图案124的Y方向上的宽度(WT4)比条状图案104的X方向上的宽度(WT2)窄。
在实施方式的半导体装置1中，栅极布线30的一部分形成于半导体层10之中。由此，能够无需增加布线的电阻而使栅极布线30的宽度(WC)变窄。其结果，能够减少布线区域，并且能够拓宽元件区域。于是，能够谋求半导体装置1的导通电阻的降低。
另外，通过利用微负载效应，能够以比栅极电极20的-Z方向上的深度浅的方式，形成栅极布线30的第2部分33的-Z方向上的深度。由此，能够同时形成栅极电极20与栅极布线30。因此，能够无需增加制造工序而形成栅极布线30的第2部分33。进而，能够通过以比栅极布线30的第2部分33的下端33a深的方式形成p型基极层15，防止栅极与漏极之间的电容的增加。
说明了本发明的几个实施方式，但这些实施方式是作为例子来提出的，并非旨在限定发明的范围。这些新的实施方式能够以其他的各种方式来实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更。这些实施方式、其变形被包含在发明的范围、主旨中，并且被包含在权利要求书所记载的发明及其均等的范围内。

Claims (6)

1.一种半导体装置，包括：
半导体层，具有第1面、以及与所述第1面相反一侧的第2面；
控制电极，设置于所述半导体层的所述第2面一侧；以及
布线，设置于所述第2面上，具有设置于所述第2面上的第1部分、以及从所述第1部分到达所述半导体层中的至少一个第2部分，并且，所述布线与所述控制电极电连接。
2.根据权利要求1所述的半导体装置，其特征在于，
所述半导体层具有：
第1导电类型的第1层；以及
设置于所述第1层上的、与所述第1导电类型相反的第2导电类型的第2层，
所述控制电极从所述第2层延伸到所述第1层。
3.根据权利要求2所述的半导体装置，其特征在于，
所述第2部分位于所述第2层中，
所述第2部分的与所述第2面平行的方向上的宽度比所述控制电极的与所述第2面平行的方向上的宽度窄。
4.根据权利要求1至3中任一项所述的半导体装置，其特征在于，
所述第2部分沿着在所述第2面上所述第1部分延伸的方向被设置。
5.根据权利要求4所述的半导体装置，其特征在于，
所述布线具有多个第2部分，
所述第2部分在与在所述第2面上所述第1部分的延伸方向垂直的方向上被并列设置。
6.根据权利要求1至3中任一项所述的半导体装置，其特征在于，
所述第2部分在所述半导体层的顶视图中被设置成格子状。
CN201410851408.XA 2014-08-13 2014-12-31 半导体装置 Pending CN105336726A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014164683A JP2016040807A (ja) 2014-08-13 2014-08-13 半導体装置
JP2014-164683 2014-08-13

Publications (1)

Publication Number Publication Date
CN105336726A true CN105336726A (zh) 2016-02-17

Family

ID=55287156

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410851408.XA Pending CN105336726A (zh) 2014-08-13 2014-12-31 半导体装置

Country Status (3)

Country Link
US (1) US20160049509A1 (zh)
JP (1) JP2016040807A (zh)
CN (1) CN105336726A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108091564A (zh) * 2012-06-29 2018-05-29 索尼公司 半导体装置、半导体装置的制造方法和电子设备
US10541205B1 (en) * 2017-02-14 2020-01-21 Intel Corporation Manufacture of interconnects for integration of multiple integrated circuits
JP6930858B2 (ja) * 2017-05-24 2021-09-01 株式会社東芝 半導体装置
KR102442096B1 (ko) 2017-11-22 2022-09-07 삼성전자주식회사 반도체 장치
JP7198236B2 (ja) * 2020-03-13 2022-12-28 株式会社東芝 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5665996A (en) * 1994-12-30 1997-09-09 Siliconix Incorporated Vertical power mosfet having thick metal layer to reduce distributed resistance
US6323518B1 (en) * 1998-09-16 2001-11-27 Hitachi, Ltd. Insulated gate type semiconductor device and method of manufacturing thereof
US20050035400A1 (en) * 2001-10-26 2005-02-17 Renesas Technology Corp. Semiconductor device
CN102763202A (zh) * 2010-02-19 2012-10-31 株式会社半导体能源研究所 半导体装置及其制造方法
CN103730467A (zh) * 2012-10-16 2014-04-16 深圳市力振半导体有限公司 一种半导体功率器件的结构与制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5665996A (en) * 1994-12-30 1997-09-09 Siliconix Incorporated Vertical power mosfet having thick metal layer to reduce distributed resistance
US6323518B1 (en) * 1998-09-16 2001-11-27 Hitachi, Ltd. Insulated gate type semiconductor device and method of manufacturing thereof
US20050035400A1 (en) * 2001-10-26 2005-02-17 Renesas Technology Corp. Semiconductor device
CN102763202A (zh) * 2010-02-19 2012-10-31 株式会社半导体能源研究所 半导体装置及其制造方法
CN103730467A (zh) * 2012-10-16 2014-04-16 深圳市力振半导体有限公司 一种半导体功率器件的结构与制备方法

Also Published As

Publication number Publication date
US20160049509A1 (en) 2016-02-18
JP2016040807A (ja) 2016-03-24

Similar Documents

Publication Publication Date Title
TWI503984B (zh) 積體電路裝置及其製造方法
CN102403356B (zh) 半导体装置
US10446655B2 (en) Semiconductor device
CN106816378B (zh) 用于双重图案化工艺的临界尺寸控制
CN105336726A (zh) 半导体装置
CN106486528A (zh) 半导体装置
JP5971218B2 (ja) 半導体装置
TW201430957A (zh) 半導體功率元件的製作方法
CN106548931A (zh) 制造半导体器件的方法和图案化方法
CN104465391A (zh) 半导体器件的制造方法
US10680059B2 (en) High voltage metal oxide semiconductor device and manufacturing method thereof
KR102741402B1 (ko) 수직형 반도체 소자
CN104465751B (zh) 半导体装置
JP5799047B2 (ja) 半導体装置、及びその製造方法
TWI517402B (zh) 半導體裝置及其製造方法
TWI689098B (zh) 複合型溝槽式金氧半場效應電晶體及其製造方法
CN115241280A (zh) 双向开关器件、其终端结构及电子设备
KR100790571B1 (ko) 트랜지스터 및 그 제조방법
TWI511294B (zh) 半導體裝置及其製造方法
CN104465726B (zh) 半导体装置及其制造方法
JP2015050336A (ja) 半導体装置
US20120220115A1 (en) Method for fabricating semiconductor device
CN105742351B (zh) 半导体结构
TWI527192B (zh) 半導體結構及其形成方法
TWI544637B (zh) 半導體結構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160217

WD01 Invention patent application deemed withdrawn after publication