[go: up one dir, main page]

CN105307404A - 一种提高信号质量降低加工成本的并联过孔设计方法 - Google Patents

一种提高信号质量降低加工成本的并联过孔设计方法 Download PDF

Info

Publication number
CN105307404A
CN105307404A CN201510902143.6A CN201510902143A CN105307404A CN 105307404 A CN105307404 A CN 105307404A CN 201510902143 A CN201510902143 A CN 201510902143A CN 105307404 A CN105307404 A CN 105307404A
Authority
CN
China
Prior art keywords
signal
via hole
stub
signal quality
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510902143.6A
Other languages
English (en)
Inventor
王素华
邹定国
宗艳艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IEIT Systems Co Ltd
Original Assignee
Inspur Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Electronic Information Industry Co Ltd filed Critical Inspur Electronic Information Industry Co Ltd
Priority to CN201510902143.6A priority Critical patent/CN105307404A/zh
Publication of CN105307404A publication Critical patent/CN105307404A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09945—Universal aspects, e.g. universal inner layers or via grid, or anisotropic interposer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/171—Tuning, e.g. by trimming of printed components or high frequency circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/173—Adding connections between adjacent pads or conductors, e.g. for modifying or repairing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种提高信号质量降低加工成本的并联过孔设计方法，属于计算机信号质量领域，本发明要解决的技术问题为信号过孔换层所带来的过孔残端以及同时能够降低加工成本以及降低影响信号质量的不利因素。技术方案为：包括如下步骤：（1）确定PCB板层叠的层数；（2）根据步骤（1）PCB板的层数确定信号层的数量；（3）根据步骤（2）信号层的数量计算过孔残端长度；（4）根据步骤（3）过孔残端长度判断对GHZ信号的影响。

Description

一种提高信号质量降低加工成本的并联过孔设计方法
技术领域
　　本发明涉及计算机信号质量领域，具体地说是一种提高信号质量降低加工成本的并联过孔设计方法。
背景技术
电子行业在摩尔定律的驱动下，产品功能越来越强，集成度越来越高，信号的速率越来越快，相应研发周期也越来越短。电子硬件板级设计当中信号换层过孔所留下的过孔残端（即STUB）一直是信号完整性领域极其重视的问题。由于电子产品的微小化、高速化，对设计及工程化带来各种挑战。PCB布线是电气连接的物理实现方式。在高速串行系统中，我们需要考虑高质量的信号传输质量。只有为信号设计出高质量的物理传输通道，才能够保证信号高质量，有效传输。而目前比较流行的设计方法是板级加工时，采用背钻生产工艺。此方法提高了加工成本，加工周期，增加了产品设计，生产难度。在板级设计当中需要考虑各种影响因素的存在，如传输线阻抗，传输线损耗，过孔残端等各种影响因素。如何能够解决信号过孔换层所带来的过孔残端问题，同时能够降低加工成本以及降低影响信号质量的不利因素。
　　本发明的技术任务是提供一种提高信号质量降低加工成本的并联过孔设计方法，来解决信号过孔换层所带来的过孔残端以及同时能够降低加工成本以及降低影响信号质量的不利因素的问题。
本发明解决其技术问题所采用的技术方案是：包括如下步骤：
（1）确定PCB板层叠的层数；
（2）根据步骤（1）PCB板的层数确定信号层的数量；
（3）根据步骤（2）信号层的数量计算过孔残端长度；
（4）根据步骤（3）过孔残端长度判断对GHZ信号的影响；
（5）当从残端末端反射回的信号延迟半个周期时，即产生谐振；此谐振点的频率为F=1.5/LEN(F为GHz，LEN为STUB的长度INCH)；若要降低此谐振点对信号传输的影响至最小值，则需满足谐振频率远大于数据流中的信号带宽，即耐奎斯特频率（1/2DATERATE）粗略估计F>10x1/2xDATERATE即LEN<300/DATERATE；按照上述公式及步骤（1）-（4）确定的GHZ信号，计算可接受的过孔残端长度；
（6）根据步骤（5）计算的可接受的过孔残端长度开设并联过孔即可。
本发明的一种提高信号质量降低加工成本的并联过孔设计方法和现有技术相比，具有以下有益效果：本发明巧妙地避免了过孔残端对信号的影响，也省去了工厂生产的背钻工序；同时本发明解决了信号过孔换层所带来的过孔残端的问题，同时能够降低加工成本以及降低影响信号质量的不利因素。
本发明具有设计合理、结构简单、易于加工、一物多用的特点，因而，具有很好的推广使用价值。
具体实施方式
下面通过具体实施例对本发明作进一步说明。
实施例1
一个8层板，板厚4MM，PCB板层叠结构，信号-地层-信号-电源-电源-信号-地层-信号，共四个信号层。如果表层走线，第三层换层，过孔残端长度为151.58MIL,此残端长度对于GHZ信号来说影响是很大的。此残端对信号的影响方式为：当从Lenstub（残端）末端反射回的信号延迟半个周期时，即产生谐振。此谐振点的频率为F=1.5/LEN(F为GHz，LEN为STUB的长度INCH)若要降低此谐振点对信号传输的影响至最小值，则需满足谐振频率远大于数据流中的信号带宽，即耐奎斯特频率（1/2DATERATE）粗略估计F>10x1/2xDATERATE即LEN<300/DATERATE。按照此估算公式，如果是8Gbps信号，可接受的过孔残端长度为37.5MIL.在此8层结构中，8Gbps信号走在第三层，过孔残端是不被允许的。一般常规做法是采用背钻，此方法增加设计难度，提高加工成本。并且因为工艺限制，对于压接器件需要留出针脚的压接长度，无法做到完全减掉STUB。本发明针对此种情况，发明一种能够减小STUB影响的过孔结构，STUB=151.58MIL的长STUB过孔结构模型，去掉STUB影响的并联过孔设计模型。采用本发明的并联过孔结构优点是将STUB降低到最小。
实施例2
一板厚为3.5MM的20层背板，8Gpbs信号只有8对，所预留走线层面导致信号STUB过长，采用背钻设计成本较高，且需要背钻信号过少，因此采用此工艺成本较高，且多一道加工程序。所以采用本发明并联过孔设计方案，取得同样的信号完整性效果。
通过上面具体实施方式，所述技术领域的技术人员可容易的实现本发明。但是应当理解，本发明并不限于上述的具体实施方式。在公开的实施方式的基础上，所述技术领域的技术人员可任意组合不同的技术特征，从而实现不同的技术方案。

Claims (1)

1.一种提高信号质量降低加工成本的并联过孔设计方法，其特征在于：包括如下步骤：
（1）确定PCB板层叠的层数；
（2）根据步骤（1）PCB板的层数确定信号层的数量；
（3）根据步骤（2）信号层的数量计算过孔残端长度；
（4）根据步骤（3）过孔残端长度判断对GHZ信号的影响；
（5）当从残端末端反射回的信号延迟半个周期时，即产生谐振；此谐振点的频率为F=1.5/LEN(F为GHz，LEN为STUB的长度INCH)；若要降低此谐振点对信号传输的影响至最小值，则需满足谐振频率远大于数据流中的信号带宽，即耐奎斯特频率（1/2DATERATE）粗略估计F>10x1/2xDATERATE即LEN<300/DATERATE；按照上述公式及步骤（1）-（4）确定的GHZ信号，计算可接受的过孔残端长度；
（6）根据步骤（5）计算的可接受的过孔残端长度开设并联过孔即可。
CN201510902143.6A 2015-12-09 2015-12-09 一种提高信号质量降低加工成本的并联过孔设计方法 Pending CN105307404A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510902143.6A CN105307404A (zh) 2015-12-09 2015-12-09 一种提高信号质量降低加工成本的并联过孔设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510902143.6A CN105307404A (zh) 2015-12-09 2015-12-09 一种提高信号质量降低加工成本的并联过孔设计方法

Publications (1)

Publication Number Publication Date
CN105307404A true CN105307404A (zh) 2016-02-03

Family

ID=55204001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510902143.6A Pending CN105307404A (zh) 2015-12-09 2015-12-09 一种提高信号质量降低加工成本的并联过孔设计方法

Country Status (1)

Country Link
CN (1) CN105307404A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107846780A (zh) * 2017-11-01 2018-03-27 郑州云海信息技术有限公司 一种在pcb板中走线的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101075813A (zh) * 2006-05-18 2007-11-21 英业达股份有限公司 连通柱平行串接式高速信号传输线路结构
CN101341806A (zh) * 2004-10-29 2009-01-07 英特尔公司 改进印刷电路板信号层过渡的设备和方法
CN103841755A (zh) * 2012-11-26 2014-06-04 鸿富锦精密工业（深圳）有限公司 减小过孔残段的方法及利用该方法设计的印刷电路板
CN104822224A (zh) * 2014-01-31 2015-08-05 英特尔公司 电路组件桥设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101341806A (zh) * 2004-10-29 2009-01-07 英特尔公司 改进印刷电路板信号层过渡的设备和方法
CN101075813A (zh) * 2006-05-18 2007-11-21 英业达股份有限公司 连通柱平行串接式高速信号传输线路结构
CN103841755A (zh) * 2012-11-26 2014-06-04 鸿富锦精密工业（深圳）有限公司 减小过孔残段的方法及利用该方法设计的印刷电路板
CN104822224A (zh) * 2014-01-31 2015-08-05 英特尔公司 电路组件桥设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107846780A (zh) * 2017-11-01 2018-03-27 郑州云海信息技术有限公司 一种在pcb板中走线的方法
CN107846780B (zh) * 2017-11-01 2020-06-16 苏州浪潮智能科技有限公司 一种在pcb板中走线的方法

Similar Documents

Publication Publication Date Title
JP6133507B2 (ja) Ｐｃｂ基板上のバックドリルホールの製造方法及びｐｃｂ基板
CN105704945B (zh) 一种实现pcb过孔的方法及装置
CN102110920A (zh) 高速连接器封装和封装方法
TW201433222A (zh) 印刷電路板、用於製造印刷電路板的核心與用於製造印刷電路板的方法
WO2009133969A3 (en) Method of producing circuit board by additive method, and circuit board and multilayer circuit board obtained by the method
CN104582290A (zh) 一种高速线阻抗连续性的实现方法
CN204217212U (zh) Pcb板结构
US20150014044A1 (en) High speed via
CN104023474A (zh) 一种减小阻抗突变对传输线信号质量影响的方法
CN103995942A (zh) 一种减小阻抗突变的封装引脚区域布线方法
TW201427520A (zh) 減小過孔殘段的方法及利用該方法設計的印刷電路板
CN105307404A (zh) 一种提高信号质量降低加工成本的并联过孔设计方法
CN108124390A (zh) 过孔反焊盘的布设方法、装置、pcb及过孔反焊盘制造装置
CN103124476A (zh) 印制电路板及其加工方法
CN208241977U (zh) 一种pcb板
CN104125713A (zh) 一种提高高速信号质量的换层过孔结构
CN107072056A (zh) 一种优化pcie连接器区域信号质量的设计方法
TWI300316B (zh)
CN105263254A (zh) 一种印刷电路板及其加工方法
CN106446479A (zh) 一种兼顾生产工艺能力与信号质量的布线方法
CN107846780B (zh) 一种在pcb板中走线的方法
CN103108486A (zh) 一种跨层参考降低损耗的设计方法
CN200969706Y (zh) 设有过孔的印刷电路板
CN105323970B (zh) 一种不对称印制电路板背钻的制作方法
JP2011086975A (ja) プリント基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160203

RJ01 Rejection of invention patent application after publication