[go: up one dir, main page]

CN105226177B - 倒装led芯片的共晶电极结构及倒装led芯片 - Google Patents

倒装led芯片的共晶电极结构及倒装led芯片 Download PDF

Info

Publication number
CN105226177B
CN105226177B CN201510655970.XA CN201510655970A CN105226177B CN 105226177 B CN105226177 B CN 105226177B CN 201510655970 A CN201510655970 A CN 201510655970A CN 105226177 B CN105226177 B CN 105226177B
Authority
CN
China
Prior art keywords
layer
eutectic
metal layer
metal
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510655970.XA
Other languages
English (en)
Other versions
CN105226177A (zh
Inventor
何安和
林素慧
郑建森
彭康伟
林潇雄
徐宸科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanzhou Sanan Semiconductor Technology Co Ltd
Original Assignee
Xiamen Sanan Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Optoelectronics Technology Co Ltd filed Critical Xiamen Sanan Optoelectronics Technology Co Ltd
Priority to CN201510655970.XA priority Critical patent/CN105226177B/zh
Publication of CN105226177A publication Critical patent/CN105226177A/zh
Priority to PCT/CN2016/097758 priority patent/WO2017063460A1/zh
Priority to US15/853,845 priority patent/US10297736B2/en
Application granted granted Critical
Publication of CN105226177B publication Critical patent/CN105226177B/zh
Priority to US16/409,090 priority patent/US10707395B2/en
Priority to US16/900,538 priority patent/US10916688B2/en
Priority to US17/138,893 priority patent/US11393967B2/en
Priority to US17/806,497 priority patent/US20230088776A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/032—Manufacture or treatment of electrodes
    • H10W72/072—
    • H10W72/07236—
    • H10W72/07555—
    • H10W72/221—
    • H10W72/222—
    • H10W72/231—
    • H10W72/234—
    • H10W72/237—
    • H10W72/241—
    • H10W72/29—
    • H10W72/5527—
    • H10W72/944—
    • H10W90/722—
    • H10W90/724—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明公开了倒装LED芯片的共晶电极结构及倒装LED芯片，包括：基板；第一半导体层；第二半导体层；局部缺陷区位于部分第二半导体层上，且向下延伸至第一半导体层；第一金属层位于部分第一半导体层上；第二金属层位于部分第二半导体层上；绝缘层，覆盖于第一金属层、第二金属层、第二半导体层以及局部缺陷区的第一半导体层上，绝缘层具有开口结构，分别位于第一金属层和第二金属层上；共晶电极结构，位于具有开口的绝缘层上，在垂直方向从下至上由第一共晶层和第二共晶层组成，在水平方向划分为第一型电极区和第二型电极区。本发明解决习知倒装LED芯片在共晶接合制程中可能发生共晶空洞率过高导致封装不良问题。

Description

倒装LED芯片的共晶电极结构及倒装LED芯片
技术领域
本发明属于光电技术领域，具体涉及倒装LED芯片的共晶电极结构以及含有该结构的倒装LED芯片。
背景技术
倒装LED芯片 (英文为Flip-chip，缩写为FC)的应用随着其优越的散热特性及较佳的取光效率日见被证实与量产，然而，倒装LED芯片有别于习知发光二极管之正装封装制程，因此芯片设计与封装制程以及材料的搭配在倒装封装技术为重要课题之一。倒装LED芯片封装主要分为两种：第一种为金凸块键合制程 (英文为Au-stub bumping process)，系先将金凸块种至封装支架上，其金凸块于基板上的相对位置与芯片上的电极相同，而后藉由超音波压合，使芯片上的电极与封装支架上的金凸块接合完成电性连结，此法对封装支架要求度低，制程弹性大，但其金凸块用量大，成本高，且芯片对位需要较高之精准度，因此机台昂贵，生产效率不佳，导致整个生产成本过高；第二种为共晶接合制程 (英文为Eutectic bonding process)，以蒸镀或溅镀制程将选定之共晶金属层制作于芯片上，藉由低温助焊剂将芯片预贴合至封装支架上，在高于共晶金属层之熔点下回焊，使芯片与封装支架形成接合，此法优点为金属成本低，生产速度快，对机台对位精度要求相对较低，但要求倒装LED芯片表面共晶金属层有足够的水平度，如果金属层表面有高低差，则会造成共晶空洞率过高，导致共晶不良，进而影响封装良率。
如图1和图2所示，习知的倒装LED芯片结构，通常需要经过在磊晶基板上外延生长第一半导体层、发光层以及第二半导体层、沉积透明导电层、刻蚀至部分第一半导体层裸露出来、蒸镀金属层（含扩展条）、沉积绝缘层、蒸镀AuSn共晶电极等制作工艺。但是该结构用于共晶封装时，如图3所示，由于受凸起状金属层（含金属扩展条）的影响，造成AuSn共晶电极上表面有凸起结构，如位于第二金属层（含金属扩展条）之上的AuSn共晶电极上表面最高，可以与封装支架共晶焊，而其它区域的AuSn共晶电极较低，难于与封装支架共晶焊，如此无法确保共晶电极上表面的平整度，会造成共晶空洞率过高，产生共晶不良问题。
发明内容
本发明的目的在于：提供一种倒装LED芯片的共晶电极结构及倒装LED芯片，在不改变封装支架的前提下，解决习知倒装LED芯片结构在共晶接合制程中可能发生的共晶空洞率过高导致封装良率过低问题。
根据本发明的第一方面，提供一种倒装LED芯片的共晶电极结构，其特征在于：所述共晶电极结构，在垂直方向从下至上由第一共晶层和第二共晶层组成，在水平方向划分为第一型电极区和第二型电极区，第一共晶层的上表面、下表面不平坦，第二共晶层的上表面平坦。
进一步地，所述第一共晶层的下表面与倒装LED芯片接触，用于实现电流导通。
进一步地，所述第二共晶层的上表面高于或等于第一共晶层的上表面，用于形成平整的共晶平面。
根据本发明的第二方面，提供一种倒装LED芯片，包括：基板；第一半导体层位于基板上；发光层位于第一半导体层上；第二半导体层位于发光层上；局部缺陷区位于部分第二半导体层上，且向下延伸至第一半导体层；第一金属层，位于部分第一半导体层上；第二金属层，位于部分第二半导体层上；绝缘层，覆盖于第一金属层、第二金属层、第二半导体层以及局部缺陷区的第一半导体层上，其中绝缘层具有开口结构，分别位于第一金属层和第二金属层上；共晶电极结构，位于具有开口的绝缘层上，在垂直方向从下至上由第一共晶层和第二共晶层组成，在水平方向上划分为第一型电极区和第二型电极区；第一共晶层的上表面、下表面不平坦，第二共晶层的上表面平坦。
进一步地，所述第一共晶层的下表面分别与第一金属层、第二金属层接触，用于实现电流导通。
进一步地，所述第二共晶层在垂直方向上与第一金属层、第二金属层均不重叠。
进一步地，所述第二共晶层的上表面高于或等于第一共晶层的上表面，用于形成平整的共晶平面。
进一步地，所述第一型电极区的第二共晶层高度与所述第二型电极区的第二共晶层高度齐平。
进一步地，所述第一金属层、第二金属层均由金属本体与金属扩展条组成，或者第一金属层、第二金属层均为金属本体。
进一步地，所述绝缘层的开口结构仅位于金属本体上。
进一步地，所述第一型电极区与第二型电极区面积相当，且位置对称。
进一步地，所述第二半导体上形成透明导电层，材质可选氧化铟锡（ITO）或氧化锌（ZnO）或氧化镉锡（CTO）或氧化铟（InO）或铟（In）掺杂氧化锌（ZnO）或铝（Al）掺杂氧化锌（ZnO）或镓（Ga）掺杂氧化锌（ZnO）或前述任意组合之一。
进一步地，所述金属层材质为Cr、Ti、Pt、Au、Ag、Ni、Cu、TiW的一种或其组合。
进一步地，所述绝缘层材质为SiO2、Al2O3、SiNx、TiO2的一种或其组合。
进一步地，所述共晶电极结构材质为Ti、Ni、Cu、Au、AuSn、SnCu、SnBi的一种或其组合。
本发明的倒装LED芯片电极结构设计，藉由双层共晶电极结构，在不改变封装支架的前提下，解决习知芯片结构于共晶接合制程可能发生之共晶空洞率过高导致封装良率过低问题。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。此外，附图数据是描述概要，不是按比例绘制。
图1为习知的倒装LED芯片结构的俯视图。
图2为图1中沿A-B-C方向的剖视图。
图3为习知的倒装LED芯片结构共晶封装的剖视图。
图4为本发明实施例1的倒装LED芯片结构的俯视图。
图5为图4中沿A-B-C方向的的剖视图。
图6为本发明实施例1的倒装LED芯片结构共晶封装的剖视图。
图7为本发明实施例2的倒装LED芯片结构的俯视图。
图8为本发明实施例2的倒装LED芯片结构共晶封装的剖视图。
图中各标号表示：100，200，300：基板；101，201，301：第一半导体层；102，202，302：发光层；103，203，303：第二半导体层；104，204，304：透明导电层；105，205，305：第二金属层；106，206，306：第一金属层；107，207，307：绝缘层；108，208，308：第二型电极区；109，209，309：第一型电极区；110，210，310：封装支架；2081，2091，3081，3091：第一共晶层；2082，2092，3082，3092：第二共晶层。
具体实施方式
为了能彻底地了解本发明，将在下列的描述中提出详尽的步骤及其组成，另外，众所周知的组成或步骤并未描述于细节中，以避免造成本发明不必要之限制。本发明的较佳实施例会详细描述如下，然而除了这些详细描述之外，本发明还可以广泛地施行在其它的实施例中，且本发明的范围不受限定，以专利权利范围为准。
为解决习知的倒装LED芯片结构于共晶接合制程所面临到的问题，本发明提出一适用于倒装LED芯片之双层共晶电极设计，在不改变封装支架的前提下，解决习知芯片结构在共晶接合制程中可能发生的共晶空洞率过高导致封装良率过低问题。下面实施例将配合图示说明本发明的共晶电极结构及倒装LED芯片。
实施例1
请参考图4和图5，本实施例提供的倒装LED芯片，包括：基板200；第一半导体层201位于基板200上；发光层202位于第一半导体层201上；第二半导体层203位于发光层202上；局部缺陷区位于部分第二半导体层203上，且向下延伸至第一半导体层201；透明导电层204，位于部分第二半导体层203上；第一金属层206，位于部分第一半导体层201上；第二金属层205，位于透明导电层204上；绝缘层207，覆盖于第一金属层206、第二金属层205、透明导电层204以及局部缺陷区的第一半导体层206上，其中绝缘层具有开口结构，分别位于第一金属层206和第二金属层205上；共晶电极结构，位于具有开口的绝缘层207上，在垂直方向从下至上由第一共晶层2081、2091和第二共晶层2082、2092组成，在水平方向上划分为第一型电极区209和第二型电极区208，第一型电极区209与第二型电极区面积208相当，且位置对称。
具体来说，上述基板200可以选择蓝宝石或碳化硅或硅或氮化镓或氮化铝或氧化锌等适合外延生长的基板，本实施例优选蓝宝石；第一半导体层201、第二半导体层202与发光层203为氮化镓（GaN）系列材料，但不以此为限；透明导电层204，材质可选氧化铟锡（ITO）或氧化锌（ZnO）或氧化镉锡（CTO）或氧化铟（InO）或铟（In）掺杂氧化锌（ZnO）或铝（Al）掺杂氧化锌（ZnO）或镓（Ga）掺杂氧化锌（ZnO）或前述任意组合之一，本实施例优选氧化铟锡（ITO）。
第一金属层、第二金属层均由金属本体与金属扩展条组成，或者第一金属层、第二金属层均为金属本体；为了提高电流扩散的均匀性，本实施例优选第一金属层206、第二金属层205均由圆形的金属本体与长条形的金属扩展条组成，金属层材质为Cr、Ti、Pt、Au、Ag、Ni、Cu、TiW的一种或其组合，但不以此为限。
绝缘层207的开口结构可以位于圆形的金属本体以及长条形的金属扩展条上，或仅位于圆形的金属本体上，本实施例优选绝缘层207覆盖于长条形的金属扩展条上，绝缘层的开口结构仅位于圆形的金属本体上；绝缘层材质为SiO2、Al2O3、SiNx、TiO2的一种或其组合，本实施例优选低折射率的SiO2与高折射率的TiO2交替堆叠组成的分布布拉格反射层结构，以利于反射发光层发出的光线，增加出光。
第一共晶层2081，形成于具有开口的绝缘层207上，如此则第一共晶层2081下表面与第二金属层205接触，用于实现电流导通；第一共晶层2091，形成于具有开口的绝缘层207上，如此则第一共晶层2081下表面与第一金属层206接触，用于实现电流导通。由于第一共晶层2081、2091的下方具有凸起状第二金属层205，因此第一共晶层2081、2091的上、下表面不平坦，即第一共晶层的上、下表面呈凹凸状。
第二共晶层2082、2092分别形成于第一共晶层2081、2091上，第二共晶层2082、2092在垂直方向上与第一金属层205、第二金属层206均不重叠，即第二共晶层避开金属电极本体及金属扩展条区域；第二共晶层，位于第一共晶层凹凸状上表面的平坦底部区域，以获得上表面平坦的第二共晶层；第一型电极区209的第二共晶层2092高度与所述第二型电极区208的第二共晶层2082高度齐平，如此形成平整的共晶平面。
请参考图6，本实施例的倒装LED芯片用于共晶封装时，由于第二共晶层的上表面高于第一共晶层的上表面，且第二共晶层的上表面平坦且高度齐平，形成平整的共晶平面，有效降低与封装支架210共晶焊过程产生的空洞率；此外，第二共晶层2082、2092面积大大超过第一金属层205、第二金属层206，如此可以增加共晶有效面积，共晶焊更牢固，从而提高倒装LED芯片封装良率，增加电流稳定性与均匀性。
实施例2
请参考图7和图8，与实施例1区别的是，本实施例的第二共晶层3082、3092的上表面与第一共晶层3081、3091的上表面齐平，进一步增加了共晶电极结构的平坦上表面面积，增强共晶焊的牢固性，提升封装良率及电流扩展的均匀性。
由上述本发明实施方式可知，应用本发明之双层共晶电极设计，即第一共晶层用于与半导体底层实现电流流通，第二共晶层避开金属层（可含金属扩展条）凸起区域，在不增加封装支架的成本下，可解决习知共晶电极设计在共晶制程中因电极高度差（平整度差）产生过高的空洞率导致共晶失效的问题，从而提高倒装LED芯片封装良率，增加电流稳定性与均匀性。

Claims (9)

1.倒装LED芯片的共晶电极结构，其特征在于：所述共晶电极结构，在垂直方向从下至上由第一共晶层和第二共晶层组成，在水平方向划分为第一型电极区和第二型电极区，第一共晶层的上表面、下表面不平坦，第二共晶层的上表面、下表面均平坦；所述第二共晶层的上表面高于或等于第一共晶层的上表面，用于形成平整的共晶平面。
2.根据权利要求1所述的倒装LED芯片的共晶电极结构，其特征在于：所述第一共晶层的下表面与倒装LED芯片接触，用于实现电流导通。
3.倒装LED芯片结构，包括：基板；第一半导体层位于基板上；发光层位于第一半导体层上；第二半导体层位于发光层上；局部缺陷区位于部分第二半导体层上，且向下延伸至第一半导体层；第一金属层，位于部分第一半导体层上；第二金属层，位于部分第二半导体层上；绝缘层，覆盖于第一金属层、第二金属层、第二半导体层以及局部缺陷区的第一半导体层上，其中绝缘层具有开口结构，分别位于第一金属层和第二金属层上；共晶电极结构，位于具有开口的绝缘层上，在垂直方向从下至上由第一共晶层和第二共晶层组成，在水平方向上划分为第一型电极区和第二型电极区，第一共晶层的上表面、下表面不平坦，第二共晶层的上表面、下表面均平坦；所述第二共晶层的上表面高于或等于第一共晶层的上表面，用于形成平整的共晶平面。
4.根据权利要求3所述的倒装LED芯片，其特征在于：所述第一共晶层的下表面分别与第一金属层、第二金属层接触，用于实现电流导通。
5.根据权利要求3所述的倒装LED芯片，其特征在于：所述第二共晶层在垂直方向上与第一金属层、第二金属层均不重叠。
6.根据权利要求3所述的倒装LED芯片，其特征在于：所述第一型电极区的第二共晶层高度与所述第二型电极区的第二共晶层高度齐平。
7.根据权利要求3所述的倒装LED芯片，其特征在于：所述第一金属层、第二金属层均由金属本体与金属扩展条组成，或者第一金属层、第二金属层均为金属本体。
8.根据权利要求7所述的倒装LED芯片，其特征在于：所述绝缘层的开口结构仅位于金属本体上。
9.根据权利要求3所述的倒装LED芯片，其特征在于：在所述第二半导体上形成透明导电层。
CN201510655970.XA 2015-10-13 2015-10-13 倒装led芯片的共晶电极结构及倒装led芯片 Active CN105226177B (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN201510655970.XA CN105226177B (zh) 2015-10-13 2015-10-13 倒装led芯片的共晶电极结构及倒装led芯片
PCT/CN2016/097758 WO2017063460A1 (zh) 2015-10-13 2016-09-01 倒装led芯片的共晶电极结构及倒装led芯片
US15/853,845 US10297736B2 (en) 2015-10-13 2017-12-24 Eutectic electrode structure of flip-chip LED chip and flip-chip LED chip
US16/409,090 US10707395B2 (en) 2015-10-13 2019-05-10 Eutectic electrode structure of flip-chip LED chip and flip-chip LED chip
US16/900,538 US10916688B2 (en) 2015-10-13 2020-06-12 Eutectic electrode structure of flip-chip LED chip and flip-chip LED chip
US17/138,893 US11393967B2 (en) 2015-10-13 2020-12-30 Eutectic electrode structure of flip-chip LED chip and flip-chip LED chip
US17/806,497 US20230088776A1 (en) 2015-10-13 2022-06-12 Eutectic Electrode Structure of Flip-chip LED Chip and Flip-chip LED Chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510655970.XA CN105226177B (zh) 2015-10-13 2015-10-13 倒装led芯片的共晶电极结构及倒装led芯片

Publications (2)

Publication Number Publication Date
CN105226177A CN105226177A (zh) 2016-01-06
CN105226177B true CN105226177B (zh) 2018-03-02

Family

ID=54995008

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510655970.XA Active CN105226177B (zh) 2015-10-13 2015-10-13 倒装led芯片的共晶电极结构及倒装led芯片

Country Status (3)

Country Link
US (5) US10297736B2 (zh)
CN (1) CN105226177B (zh)
WO (1) WO2017063460A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105226177B (zh) * 2015-10-13 2018-03-02 厦门市三安光电科技有限公司 倒装led芯片的共晶电极结构及倒装led芯片
CN106920870B (zh) * 2017-02-24 2023-05-16 广东工业大学 一种大功率紫外led芯片共晶焊倒装结构
CN112840468A (zh) * 2019-12-10 2021-05-25 厦门三安光电有限公司 一种发光装置
JP2024023071A (ja) * 2022-08-08 2024-02-21 株式会社ジャパンディスプレイ 表示装置および発光ダイオードチップ
TWI838032B (zh) * 2022-12-22 2024-04-01 友達光電股份有限公司 發光元件及包含其之發光裝置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US297736A (en) * 1884-04-29 Tongs
US6936859B1 (en) * 1998-05-13 2005-08-30 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using group III nitride compound
JP2004055855A (ja) * 2002-07-19 2004-02-19 Toyoda Gosei Co Ltd 通信装置
KR100799857B1 (ko) * 2003-10-27 2008-01-31 삼성전기주식회사 전극 구조체 및 이를 구비하는 반도체 발광 소자
JP4330476B2 (ja) * 2004-03-29 2009-09-16 スタンレー電気株式会社 半導体発光素子
DE112005003841B4 (de) * 2004-12-14 2016-03-03 Seoul Viosys Co., Ltd. Licht emittierendes Bauelement mit einer Mehrzahl Licht emittierender Zellen
JP4699811B2 (ja) * 2005-06-07 2011-06-15 スタンレー電気株式会社 半導体発光装置の製造方法
KR100988041B1 (ko) * 2008-05-15 2010-10-18 주식회사 에피밸리 반도체 발광소자
JP5693375B2 (ja) * 2010-05-28 2015-04-01 シチズンホールディングス株式会社 半導体発光素子
CN102034925B (zh) * 2010-10-28 2013-04-03 山东华光光电子有限公司 平板倒装焊GaN基LED芯片结构
JP2013211443A (ja) * 2012-03-30 2013-10-10 Toyohashi Univ Of Technology 発光装置の製造方法
CN103426987B (zh) * 2012-05-14 2016-04-06 新世纪光电股份有限公司 半导体发光元件及覆晶式封装元件
US9006005B2 (en) * 2012-05-17 2015-04-14 Starlite LED Inc Flip light emitting diode chip and method of fabricating the same
CN102779915A (zh) * 2012-08-13 2012-11-14 厦门市三安光电科技有限公司 倒装发光二极管及其制备方法
TWI474516B (zh) * 2012-08-30 2015-02-21 隆達電子股份有限公司 覆晶式發光二極體結構及其製造方法
CN203325961U (zh) * 2013-05-24 2013-12-04 厦门市三安光电科技有限公司 覆晶式发光器件、照明系统及显示系统
CN104183682A (zh) * 2013-05-27 2014-12-03 崴发控股有限公司 覆晶式发光二极管元件及其封装结构
CN105981185A (zh) * 2014-02-11 2016-09-28 世迈克琉明有限公司 半导体发光元件
KR102162437B1 (ko) * 2014-05-15 2020-10-07 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 패키지
CN104953002A (zh) * 2015-05-06 2015-09-30 江苏汉莱科技有限公司 一种高压倒装led芯片及其制作方法
CN105226177B (zh) * 2015-10-13 2018-03-02 厦门市三安光电科技有限公司 倒装led芯片的共晶电极结构及倒装led芯片

Also Published As

Publication number Publication date
US20230088776A1 (en) 2023-03-23
WO2017063460A1 (zh) 2017-04-20
US20190267528A1 (en) 2019-08-29
US20180123011A1 (en) 2018-05-03
US20210126176A1 (en) 2021-04-29
US11393967B2 (en) 2022-07-19
US10707395B2 (en) 2020-07-07
CN105226177A (zh) 2016-01-06
US10297736B2 (en) 2019-05-21
US20200313059A1 (en) 2020-10-01
US10916688B2 (en) 2021-02-09

Similar Documents

Publication Publication Date Title
US7179670B2 (en) Flip-chip light emitting diode device without sub-mount
CN105226177B (zh) 倒装led芯片的共晶电极结构及倒装led芯片
JP2015012244A (ja) 半導体発光素子
CN102800778B (zh) 一种芯片倒装的发光二极管及其制造方法
CN103996773B (zh) 一种倒装发光二极管结构及其制作方法
US9966332B2 (en) Solid-state device including a conductive bump connected to a metal pattern and method of manufacturing the same
US8686395B2 (en) Bond type flip-chip light-emitting structure and method of manufacturing the same
CN101567411A (zh) 发光二极管倒装焊集成封装结构及制作方法
CN102694089B (zh) Led芯片键合方法及led芯片
CN102237473A (zh) 发光二极管及其制造方法
CN100483755C (zh) 大功率led倒装芯片及其制作方法
CN105336829B (zh) 倒装发光二极管结构及其制作方法
CN106098899A (zh) 一种具有高可靠性的led芯片
KR20110039639A (ko) 발광다이오드용 서브 마운트
JP2006073618A (ja) 光学素子およびその製造方法
US11398589B2 (en) Light emitting device package and light source device
CN207925512U (zh) 一种高可靠性led芯片
CN117393676A (zh) 一种发光二极管器件及晶圆结构
US20150115308A1 (en) Light-emitting diode package and method for manufacturing the same
CN113380940B (zh) 发光二极管芯片及其制备方法
CN111613703B (zh) 薄膜结构半导体器件光电隔离结构及其制造方法
CN101101945A (zh) 一种低应力led倒装功率芯片及其制备
CN2826704Y (zh) 功率性led封装装置
JP2013084981A (ja) 発光装置
CN113659061A (zh) 倒装发光二极管及发光装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20231026

Address after: Yuanqian village, Shijing Town, Nan'an City, Quanzhou City, Fujian Province

Patentee after: QUANZHOU SAN'AN SEMICONDUCTOR TECHNOLOGY Co.,Ltd.

Address before: 361009 no.1721-1725, Luling Road, Siming District, Xiamen City, Fujian Province

Patentee before: XIAMEN SANAN OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right