CN105139826B - 信号调整电路和显示面板驱动电路 - Google Patents

Abstract

本发明公开了一种信号调整电路和显示面板驱动电路。所述信号调整电路包括输入端子、控制端子、输出端子、选择模块以及延迟模块，其中，选择模块连接输入端子、控制端子、输出端子以及延时模块，用于根据经由控制端子接收的指示信号的指示而选择性地将经由输入端子接收的输入信号传递给输出端子；所述的延时模块连接选择模块和输出端子，用于将从选择模块接收的输入信号延迟预定的时间量并且将经延迟的输入信号传递给输出端子。所述显示面板驱动电路包括级联的至少一个信号调整电路以对使能输出栅极扫描脉冲的周期性输出使能脉冲进行调整。例如由于走线长度差异的原因而引起的提供给显示面板的栅极扫描脉冲之间的相对延迟可得以缓解、减轻或消除。

Description

信号调整电路和显示面板驱动电路

技术领域

本发明涉及显示技术领域，具体来说涉及一种信号调整电路和显示面板驱动电路。

背景技术

在有源矩阵类型的显示面板（诸如薄膜晶体管液晶显示器（TFT-LCD））中，栅极驱动电路通常具有一个扇出（fan-out）区，其中，间距相对较小的端子由呈扇形分布的多条导线连接到间距相对较大的端子。

图1示意性地图示了一种栅极驱动电路的扇出区中的走线的示例。如图所示，在该扇出区中，边缘区域中的走线长度可能与非边缘区域（或称为中间区域）大不相同。具体地，边缘区域中的走线可以比非边缘区域中的走线长得多。在实践中，导线具有一定的电阻值并且电路路径上通常存在寄生电容，从而产生RC延迟效应，这使得用于边缘区域的栅极扫描脉冲与用于非边缘区域的栅极扫描脉冲相比可能具有大的延迟。该延迟可能引起显示画面的劣化（例如，横向块），这对于改善显示质量而言是不理想的。

因此，需要一种改进的机制来为显示面板提供栅极扫描脉冲。

发明内容

有利的是，提供一种信号调整电路和显示面板驱动电路。该驱动电路可以通过对预定信号进行调整（例如，延迟）来缓解、减轻或消除例如由于扇出区中的走线长度差异的原因而引起的提供给显示面板的各行像素单元的栅极扫描脉冲之间的相对延迟。

根据本发明的第一方面，提供了一种信号调整电路，其特征在于包括：输入端子，用于接收输入信号；控制端子，用于接收指示信号；输出端子，用于输出经调整的输入信号；选择模块，以及延迟模块，其中，所述选择模块连接输入端子、控制端子、输出端子以及延时模块，可操作用于根据经由所述控制端子接收的指示信号的指示而选择性地将经由所述输入端子接收的输入信号传递给所述输出端子以供输出；所述的延时模块连接选择模块和输出端子，可操作用于从所述选择模块接收的所述输入信号延迟预定的时间量并且将经延迟的输入信号传递给所述输出端子以供输出。

可选地，所述选择模块包括具有第一输入端、第二输入端和输出端的比较器、具有栅极、第一电极和第二电极的第一晶体管和具有栅极、第一电极和第二电极的第二晶体管，所述第一晶体管为P型晶体管和N型晶体管中的一个，所述第二晶体管为另一个，所述比较器的第一输入端被提供所述指示信号，所述比较器的第二输入端被提供一个参考电平，所述比较器的输出端连接到所述第一晶体管和所述第二晶体管两者的栅极，所述第一晶体管的第一电极连接到所述输入端子，所述第一晶体管的第二电极连接到所述输出端子，所述第二晶体管的第二电极连接到所述输入端子，所述第二晶体管的第一电极连接到所述延迟模块。

可选地，所述比较器是由集成运放构成的比较器。

可选地，所述延迟模块包括RC延迟电路作为延迟部件。

可选地，所述延迟模块还包括与所述RC延迟电路串联的波形调整电路。

可选地，所述波形调整电路包括边沿触发器或者偶数个反相器。

可选地，所述电路还包括输出电容器，其一端连接到所述输出端子，另一端接地。

根据本发明的第二方面，还提供了一种显示面板驱动电路，包括：至少一个如第一方面中所述的信号调整电路，所述至少一个信号调整电路被级联在一起，前一级的输出端子连接到后一级的输入端子；时序控制模块，用于向所述级联的至少一个信号调整电路中的第一级提供周期性输出使能脉冲，所述输出使能脉冲中的每一个脉冲信号对应输出一个相应的栅极扫描脉冲；以及指示信号生成模块，用于分别向所述级联的至少一个信号调整电路中的每一级提供一个相应的指示信号；其中，所述级联的至少一个信号调整电路中的每一级根据相应的指示信号的指示而选择性地使经由其输入端子接收的所述输出使能脉冲延迟预定的时间量。

可选地，所述指示信号在一个帧周期内包括用于指示不对所述输出使能脉冲进行延迟的第一阶段和用于指示对所述输出使能脉冲进行延迟的第二阶段。

可选地，所述第一阶段对应于栅极扇出边缘区域的扫描阶段，并且所述第二阶段对应于栅极扇出非边缘区域的扫描阶段。

可选地，用于后一级的指示信号的第二阶段在用于前一级的指示信号的第二阶段内，并且用于后一级的指示信号的第二阶段的持续时间小于用于前一级的指示信号的第二阶段的持续时间。

可选地，所述时序控制模块和所述指示信号生成模块被集成为时序控制器。

本发明基于以下思想：通过调整提供给栅极驱动器的输出使能脉冲的时序来调整不同栅极扫描脉冲之间的相对延迟。

根据在下文中所描述的附图和实施例，本发明的这些和其它方面将是清楚明白的，并且将参考在下文中所描述的实施例而被阐明。

附图说明

图1示意性地图示了一种栅极驱动电路的扇出区中的走线的示例；

图2（a）示意性地图示了一种现有技术栅极驱动器的框图；

图2（b）图示了如图2（a）所示的栅极驱动器的输出使能脉冲与栅极输出脉冲的时序的一个示例；

图2（c）图示了如图2（a）所示的栅极驱动器的输出使能脉冲与栅极输出脉冲的时序的另一个示例；

图3示意性地图示了根据本发明一个实施例的可以用于调整栅极驱动器的周期性输出使能脉冲的信号调整电路的框图；

图4示意性地图示了根据本发明一个实施例的如图3所示的信号调整电路的等效电路图；

图5示意性地图示了根据本发明一个实施例的显示面板驱动电路；

图6（a）示意性地图示了由指示信号生成模块生成的指示信号的示例；

图6（b）示意性地图示了根据本发明一个实施例的显示面板驱动电路在如图6（a）所示的指示信号的激励下从原始的输出使能脉冲生成的经调整的输出使能脉冲和相应的栅极扫描脉冲的时序；

图7示意性地图示了根据本发明一个实施例的包括两个OE调整模块的显示面板驱动电路；以及

图8示意性地图示了分别提供给如图7所示的驱动电路的两个OE调整模块的指示信号的时序。

具体实施方式

以下结合附图对本发明的各实施例进行详细描述。

在阐述本发明的实施例之前，可以对图2（a）至2（c）进行参考以提供对本发明实施例的更好的理解。

图2（a）示意性地图示了一种现有技术栅极驱动器的框图。如图所示，栅极驱动器本质上是一个移位寄存器，其在包括移位时钟输入CPV、开始脉冲输入STV1和输出使能脉冲OE在内的控制信号和包括栅极高电平VGH、栅极低电平VGL、电源VDD和地VSS在内的电源信号的激励下，在各个输出端OUT1、OUT2…OUTn上顺序输出接连的栅极扫描脉冲。这些栅极扫描脉冲将被提供给显示面板的各条栅线，使得显示面板的每一行像素单元被顺序开启，并且被提供显示数据，从而实现一幅画面的显示。

图2（b）和2（c）分别图示了如图2（a）所示的栅极驱动器的输出使能脉冲OE和栅极输出脉冲OUTx（x=1, 2, 3, 4 …）的时序的不同示例。如图中的虚线所指示的，每一个输出使能脉冲OE的一个边沿（图中被示出为下降沿）可以使能输出一个相应的栅极扫描脉冲。正因为如此，可以通过调整提供给栅极驱动器的输出使能脉冲OE的时序来调整不同栅极扫描脉冲OUTx之间的相对延迟。栅极驱动器的结构和操作是本领域中已知的，并且因此在此不进行详细描述。

图3示意性地图示了根据本发明一个实施例的可以用于调整栅极驱动器的周期性输出使能脉冲的信号调整电路100的框图。如图所示，该信号调整电路100可以包括输入端子、控制端子、输出端子、选择模块110和延迟模块120。输入端子接收输入信号（被图示为输出使能脉冲OE）。控制端子接收指示信号LS，该指示信号LS指示是否对经由所述输入端子接收的输入信号进行调整。输出端子输出经调整的输入信号（被图示为输出使能脉冲OE'）。选择模块110连接输入端子、控制端子、输出端子以及延时模块，可操作用于根据指示信号LS的指示而选择性地将输入信号（即，输出使能脉冲OE）传递给输出端子以供输出或者传递给延迟模块120。延迟模块120连接选择模块和输出端子，可操作用于将从选择模块110接收的输入信号延迟一时间量并且将经延迟的输入信号（即，输出使能脉冲OE'）传递给输出端子以供输出。

因此，可以根据指示信号LS的指示，对输入信号进行延迟。在输入信号包括周期性输出使能脉冲OE的实施例中，（例如，一个帧周期的预定持续时间内的）输出使能脉冲OE可以被延迟，使得由这些输出使能脉冲OE使能的栅极扫描脉冲也被相应地延迟，从而改变不同栅极扫描脉冲之间的相对延迟。特别地，在由于栅极驱动电路的扇出区中的走线长度差异的原因而引起的栅极扫描脉冲之间的相对延迟的上下文中，可以通过例如在延迟被提供给扇出区中间区域的走线的栅极扫描脉冲一个预定量的同时保持被提供给扇出区边缘区域的走线的栅极扫描脉冲的时序不变，来减小甚至基本上消除这样的相对延迟。

图4示意性地图示了根据本发明一个实施例的如图3所示的信号调整电路100的等效电路图。如图所示，选择模块110可以包括比较器COMP、第一晶体管M1和第二晶体管M2。比较器COMP可以是由集成运放构成的比较器。比较器COMP的第一输入端被提供指示信号LS，比较器COMP的第二输入端被提供一个参考电平REF，并且比较器COMP的输出端连接到第一晶体管M1和第二晶体管M2两者的栅极。第一晶体管M1的第一电极连接到输入端子，并且第一晶体管M1的第二电极连接到输出端子。第二晶体管M2的第二电极连接到输入端子，并且第二晶体管M2的第一电极连接到延迟模块120。作为示例，第一晶体管M1可以是P型晶体管和N型晶体管中的一个，而第二晶体管M2是另一个。在所图示的示例中，第一晶体管M1是N型晶体管，并且第二晶体管M2是P型晶体管。在另外的示例中，第一晶体管M1可以是P型晶体管，并且第二晶体管M2可以是N型晶体管。进一步地，第一晶体管M1和第二晶体管M2两者都可以是薄膜晶体管。

当指示信号LS的电平高于参考电平REF（例如，LS为高电平）时，比较器COMP输出高电平，使得第一晶体管M1导通并且将经由输入端子接收的输出使能脉冲OE直接传递给输出端子以供输出。当指示信号LS的电平低于参考电平REF（例如，LS为低电平）时，比较器COMP输出低电平，使得第二晶体管M2导通并且将经由输入端子接收的输出使能脉冲OE传递给延迟模块120。

延迟模块120可以包括RC延迟电路作为延迟部件，该RC延迟电路包括电阻器R和第一电容器C1。在经过该RC延迟电路之后，来自选择模块110（具体地，第二晶体管M2的第一电极）的输出使能脉冲OE被延迟一时间量。延迟时间由电阻器R的电阻值和第一电容器C1的电容值确定。此外，延迟模块120还可以包括与RC延迟电路串联的波形调整电路，以对经过延迟模块120的信号进行波形整形（例如，改善边沿的斜率）。作为示例，该波形调整电路可以包括边沿触发器或者偶数个反相器。在所图示的示例中，该波形调整电路包括第一反相器INV1和第二反相器INV2，其分别在经过RC延迟电路之前和之后对输出使能脉冲OE的波形进行整形。

另外，信号调整电路100还可以包括第二电容器C2，其一端连接到所述输出端子，另一端接地。第二电容器C2可以提供对要输出的输出使能脉冲OE'的滤波和稳压。

应当指出，在前面的描述中，信号调整电路100被描述为调整输出使能脉冲OE；然而本发明不限于此。信号调整电路100的输入信号可以是任何其他适当的信号，诸如一个或多个脉冲。

图5示意性地图示了根据本发明一个实施例的显示面板驱动电路200。如图所示，该驱动电路200可以包括OE调整模块210、时序控制模块220和指示信号生成模块230（以及可能地栅极驱动器）。

OE调整模块210接收由时序控制模块220提供的周期性输出使能脉冲OE和由指示信号生成模块230提供的指示信号LS。具体地，OE调整模块210可以被实现为如图4所示的信号调整电路100，其根据指示信号LS的指示而选择性地对输出使能脉冲OE进行延迟，从而在帧周期内的预定时间段内向显示面板的栅极驱动器提供经延迟的输出使能脉冲OE'。

时序控制模块220用于提供使能输出栅极扫描脉冲的周期性输出使能脉冲OE。在一个实现方式中，时序控制模块220可以是显示面板驱动电路中的时序控制器（TCON）。如已知的，在显示面板驱动电路中，TCON可以提供各种数据信号和控制信号，包括用于栅极驱动器的输出使能脉冲OE。

指示信号生成模块230用于提供是否对输出使能脉冲OE进行延迟的指示信号LS。在OE调整模块210是如前所述的信号调整电路100的情况下，指示信号LS的高电平指示不对输出使能脉冲OE进行延迟，并且指示信号LS的低电平指示对输出使能脉冲OE进行延迟。特别地，在由于栅极驱动电路的扇出区中的走线长度差异的原因而引起栅极扫描脉冲之间的相对延迟的上下文中，指示信号LS可以在一个帧周期内包括作为高电平的第一阶段和作为低电平的第二阶段，其中，第一阶段可以对应于扫描栅极扇出边缘区域的阶段，并且第二阶段可以对应于扫描栅极扇出非边缘区域的阶段。需要指出，指示信号LS的有效电平取决于信号调整电路100中第一晶体管M1和第二晶体管M2的类型。在第一晶体管M1是P型晶体管并且第二晶体管M2是N型晶体管的实施例中，指示信号LS的高电平指示对输出使能脉冲OE进行延迟，而指示信号LS的低电平指示不对输出使能脉冲OE进行延迟。

图6（a）示意性地图示了由指示信号生成模块230生成的指示信号LS的示例。如图所示，可以将一个帧周期T内的指示信号LS划分为第一阶段P1和第二阶段P2，其中，第一阶段P1可以对应于扫描栅极扇出边缘区域的阶段，并且第二阶段P2可以对应于扫描栅极扇出非边缘区域的阶段。特别地，第一阶段P1包括分别对应于扇出区的两端的边缘的两个部分。在一个示例中，第一阶段P1可以占用帧周期T的0~10%和90%~100%，并且第二阶段P2可以占用帧周期T的10%~90%。如前所述，第一阶段P1可以为高电平，指示不对输出使能脉冲OE进行延迟，而第二阶段P2可以为低电平，指示对输出使能脉冲OE进行延迟。在一个实现方式中，指示信号生成模块230可以包括一个定时器（未示出）。该定时器以一个帧周期T为循环周期进行计数，例如从0到65535。在对应于从0计数到第一值的时间间隔内（如图6（a）中左边的P1所表示的），指示信号生成模块230输出高电平；在对应于从第一值计数到第二值的时间间隔内（如图6（a）中P2所表示的），指示信号生成模块230输出低电平；在对应于从第二值计数到65535的时间间隔内（如图6（a）中右边的P1所表示的），指示信号生成模块230输出高电平。应当注意的是，所描述的指示信号LS的时序仅仅用于说明的目的，而非用于限制。另外，指示信号生成模块230可以与时序控制器相分离，或者其可以被集成到时序控制器中。

图6（b）示意性地图示了根据本发明一个实施例的显示面板驱动电路200在如图6（a）所示的指示信号LS的激励下从原始的输出使能脉冲OE生成的经调整的输出使能脉冲OE'和相应的栅极扫描脉冲OUTx的时序。如图所示，当指示信号LS为高电平时，原始的输出使能脉冲OE未被延迟，并且相应地栅极扫描脉冲OUT1和OUT2（对应于扇出区的边缘区域）未被延迟；当指示信号LS为低电平时，原始的输出使能脉冲OE被延迟一预定的时间量，并且相应地栅极扫描脉冲OUT3、OUT4和后续的若干扫描脉冲（对应于扇出区的非边缘区域）也被延迟该预定的时间量。反过来，当各个栅极扫描脉冲经过各自的扇出区走线时，用于边缘区域的栅极扫描脉冲将由于更长的扇出区走线引起的RC延迟效应而被延迟得比用于非边缘区域的栅极扫描脉冲更多，使得最终施加到显示面板的栅线的各个栅极扫描脉冲之间的相对延迟被减小或者甚至消除。

在前面的实施例中，显示面板驱动电路200被示出为仅具有一个OE调整模块210。然而，如果栅极扫描脉冲之间的相对延迟的跨度很大，则可以设置两个或更多OE调整模块，以便提供对栅极扫描脉冲的延迟的更精细控制。具体地，两个或更多OE调整模块可以被级联在一起，前一级的输出端子连接到后一级的输入端子。时序控制模块可以向作为第一级的OE调整模块提供周期性输出使能脉冲OE。指示信号生成模块可以分别向OE调整模块中的每一个提供一个相应的指示信号，以便指示在帧周期的不同阶段内对输出使能脉冲OE进行延迟。每一个OE调整模块可以根据相应的指示信号的指示而选择性地使经由其输入端子接收的输出使能脉冲延迟一时间量。以示例而非限制的方式，每一个OE调整模块贡献的延迟时间可以相等或不相等。

图7示意性地图示了根据本发明一个实施例的包括两个OE调整模块310、311的显示面板驱动电路300。与图5的示例类似，该驱动电路300还包括时序控制模块320和指示信号生成模块330。OE调整模块310、311中的每一个都可以被实现为如图4所示的信号调整电路100。在这种情况下，OE调整模块310和311通过将OE调整模块310的输出端子连接到OE调整模块311的输入端子而级联在一起。时序控制模块向作为第一级的OE调整模块310的输入端子提供周期性输出使能脉冲OE。指示信号生成模块分别向OE调整模块310和311的控制端子提供一个相应的指示信号LS1和LS2。OE调整模块311输出经调整的输出使能脉冲OE'。

图8示意性地图示了分别提供给如图7所示的驱动电路300的两个OE调整模块310、311的指示信号LS1和LS2的时序。如图所示，指示信号LS1包括指示不对输出使能脉冲OE进行延迟的第一阶段P1和指示对输出使能脉冲OE进行延迟的第二阶段P2，并且指示信号LS2包括指示不对输出使能脉冲OE进行延迟的第一阶段P1'和指示对输出使能脉冲OE进行延迟的第二阶段P2'。特别地，指示信号LS2的第二阶段P2'可以在指示信号LS1的第二阶段P2内，并且指示信号LS2的第二阶段P2'的持续时间可以小于指示信号LS1的第二阶段P2的持续时间。这样，一个帧周期T内不同时间段的输出使能脉冲OE可以被分别地延迟不同的时间量。例如，在图7和8所示的示例中，假定OE调整模块310能够贡献的延迟时间为d1，并且OE调整模块311能够贡献的延迟时间为d2，则从时间t0到时间t1和从时间t4到t5输入的OE脉冲未被延迟，从时间t1到时间t2和从时间t3到t4输入的OE脉冲被延迟d1，并且从时间t2到t3输入的OE脉冲被延迟d1+d2。由此，可以提供对栅极扫描脉冲的延迟的更精细控制。

应当理解的是，虽然驱动电路300在前面的示例中被描述为包括两个OE调整模块，但是更多的OE调整模块也是可能的。还应当理解的是，在前面的描述中，显示面板可以包括例如TFT-LCD和AMOLED显示面板。

虽然前面的讨论包含若干特定的实现细节，但是这些不应解释为对任何发明或者可能要求保护的范围的限制，而应解释为对可能仅限于特定发明的特定实施例的特征的描述。在本说明书中不同的实施例中描述的特定特征也可以在单个实施例中以组合形式实现。与此相反，在单个实施例中描述的不同特征也可以在多个实施例中分别地或者以任何适当的子组合形式实现。此外，尽管前面可能将特征描述为以特定组合起作用，甚至最初也被如此要求保护，但是来自所要求保护的组合中的一个或多个特征在某些情况下也可以从该组合中排除，并且该要求保护的组合可以被导向子组合或子组合的变型。

类似地，虽然各个操作在附图中被描绘为按照特定的顺序，但是这不应理解为要求这些操作必须以所示的特定顺序或者按顺行次序执行，也不应理解为要求必须执行所有示出的操作以获得期望的结果。

鉴于前面的描述并结合阅读附图，对前述本发明的示例性实施例的各种修改和改动对于相关领域的技术人员可以变得显而易见。任何和所有修改仍将落入本发明的非限制性和示例性实施例的范围内。此外，属于本发明的这些实施例所属领域的技术人员，在得益于前面的描述和相关附图所给出的教导后，将会想到在此描述的本发明的其他实施例。

因此，应当理解，本发明的实施例并不限于所公开的特定实施例，并且修改和其他的实施例也意图被包含在所附权利要求书的范围内。尽管此处使用了特定术语，但是它们仅在通用和描述性意义上使用，而非为了限制的目的。

Claims (12)

1.一种信号调整电路，其特征在于包括：

输入端子，用于接收输入信号；

控制端子，用于接收指示信号；

输出端子，用于输出经调整的输入信号；

选择模块，以及

延迟模块，

其中，所述选择模块连接输入端子、控制端子、输出端子以及延迟模块，可操作用于根据经由所述控制端子接收的指示信号的指示而选择性地将经由所述输入端子接收的输入信号传递给所述延迟模块进行延迟或给所述输出端子以供输出；

所述的延迟模块连接选择模块和输出端子，可操作用于将从所述选择模块接收的所述输入信号延迟预定的时间量并且将经延迟的输入信号传递给所述输出端子以供输出。

2.根据权利要求1所述的电路，其中，所述选择模块包括具有第一输入端、第二输入端和输出端的比较器、具有栅极、第一电极和第二电极的第一晶体管和具有栅极、第一电极和第二电极的第二晶体管，所述第一晶体管为P型晶体管和N型晶体管中的一个，所述第二晶体管为另一个，所述比较器的第一输入端被提供所述指示信号，所述比较器的第二输入端被提供一个参考电平，所述比较器的输出端连接到所述第一晶体管和所述第二晶体管两者的栅极，所述第一晶体管的第一电极连接到所述输入端子，所述第一晶体管的第二电极连接到所述输出端子，所述第二晶体管的第二电极连接到所述输入端子，所述第二晶体管的第一电极连接到所述延迟模块。

3.根据权利要求2所述的电路，其中，所述比较器是由集成运放构成的比较器。

4.根据权利要求1所述的电路，其中，所述延迟模块包括RC延迟电路作为延迟部件。

5.根据权利要求4所述的电路，其中，所述延迟模块还包括与所述RC延迟电路串联的波形调整电路。

6.根据权利要求5所述的电路，其中，所述波形调整电路包括边沿触发器或者偶数个反相器。

7.根据权利要求1所述的电路，还包括输出电容器，其一端连接到所述输出端子，另一端接地。

8.一种显示面板驱动电路，包括：

至少一个如权利要求1至7中任一项所述的信号调整电路，所述至少一个信号调整电路被级联在一起，前一级的输出端子连接到后一级的输入端子；

时序控制模块，用于向所述级联的至少一个信号调整电路中的第一级提供周期性输出使能脉冲，所述输出使能脉冲中的每一个脉冲信号对应输出一个相应的栅极扫描脉冲；以及

指示信号生成模块，用于分别向所述级联的至少一个信号调整电路中的每一级提供一个相应的指示信号；

其中，所述级联的至少一个信号调整电路中的每一级根据相应的指示信号的指示而选择性地使经由其输入端子接收的所述输出使能脉冲延迟预定的时间量。

9.根据权利要求8所述的驱动电路，其中，所述指示信号在一个帧周期内包括用于指示不对所述输出使能脉冲进行延迟的第一阶段和用于指示对所述输出使能脉冲进行延迟的第二阶段。

10.根据权利要求9所述的驱动电路，其中，所述第一阶段对应于栅极扇出边缘区域的扫描阶段，并且所述第二阶段对应于栅极扇出非边缘区域的扫描阶段。

11.根据权利要求9所述的驱动电路，其中，用于后一级的指示信号的第二阶段在用于前一级的指示信号的第二阶段内，并且用于后一级的指示信号的第二阶段的持续时间小于用于前一级的指示信号的第二阶段的持续时间。

12.根据权利要求8所述的驱动电路，其中，所述时序控制模块和所述指示信号生成模块被集成为时序控制器。