[go: up one dir, main page]

CN105122432A - 蚀刻方法 - Google Patents

蚀刻方法 Download PDF

Info

Publication number
CN105122432A
CN105122432A CN201480022312.0A CN201480022312A CN105122432A CN 105122432 A CN105122432 A CN 105122432A CN 201480022312 A CN201480022312 A CN 201480022312A CN 105122432 A CN105122432 A CN 105122432A
Authority
CN
China
Prior art keywords
gas
etching
chamber
film
engraving method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480022312.0A
Other languages
English (en)
Other versions
CN105122432B (zh
Inventor
高桥信博
高桥哲朗
守谷修司
松本雅至
松永淳一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN105122432A publication Critical patent/CN105122432A/zh
Application granted granted Critical
Publication of CN105122432B publication Critical patent/CN105122432B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H10P50/283

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)

Abstract

将在表面上具有氮化硅膜且具有与氮化硅膜相邻地设置的多晶硅膜和/或氧化硅膜的被处理基板(W)配置在腔室(40)内,将含F气体和O2气体以至少将O2气体激励后的状态向腔室(40)内供给,由此,相对于多晶硅膜和/或氧化硅膜选择性地对氮化硅膜进行蚀刻。

Description

蚀刻方法
技术领域
本发明涉及一种用于对在基板上形成的规定的材料的膜进行蚀刻的蚀刻方法。
背景技术
近来,在半导体器件的制造过程中,作为替代干蚀刻、湿蚀刻的能够精细化蚀刻的方法,被称作化学氧化物去除处理(ChemicalOxideRemoval:COR)的干蚀刻技术受到关注(例如专利文献1、2)。在对作为氧化物的氧化硅(SiO2)进行蚀刻的情况下,单独使用氟化氢(HF)气体,或者使用HF气体和氨(NH3)气体的混合气体。
COR是对氧化物进行蚀刻的技术,但其是在不在腔室内生成等离子体的情况下进行蚀刻的低损伤的蚀刻技术,因此,最近,研究将该技术应用于氮化硅(SiN)膜的蚀刻。作为在不在腔室内生成等离子体的情况下对SiN膜进行蚀刻时的蚀刻气体,研究HF气体+F2气体(例如专利文献3)。
专利文献1:日本特开2005-39185号公报
专利文献2:日本特开2008-160000号公报
专利文献3:日本特开2010-182730号公报
然而,在半导体晶圆中,SiN膜大多与多晶硅(poly-Si)膜、Si基板等Si、SiO2膜相邻,在这样的状态下利用HF气体和F2气体对SiN膜进行蚀刻时,在低温条件下,SiO2膜被作为反应生成物而生成的NH3气体和HF气体蚀刻,在高温条件下,poly-Si被蚀刻。因此,存在难以相对于SiO2膜和poly-Si膜以高选择比对SiN膜进行蚀刻这样的问题。
发明内容
因此,本发明的目的在于,提供一种能够利用不在腔室内生成等离子体的方法相对于氧化硅膜和/或多晶硅膜以高选择比来对氮化硅膜进行蚀刻的蚀刻方法。
即,本发明的第一技术方案提供一种蚀刻方法,其中,该蚀刻方法包括以下工序:将在表面上具有氮化硅膜且具有与所述氮化硅膜相邻地设置的多晶硅膜和/或氧化硅膜的被处理基板配置在腔室内;将含F气体和O2气体以至少将O2气体激励后的状态向所述腔室内供给;以及利用这些气体相对于所述多晶硅膜和/或所述氧化硅膜选择性地对所述氮化硅膜进行蚀刻。
在本发明的第一技术方案中,也可以是,还供给非活性气体来进行蚀刻处理。在该情况下,作为所述非活性气体,能够优选使用N2气体和/或Ar气体。
在进行所述蚀刻方法时,既可以是,将所述含F气体和所述O2气体在所述腔室外一并利用等离子体激励之后导入到所述腔室内,也可以是,将所述含F气体和所述O2气体在所述腔室外单独地利用等离子体激励之后单独地导入到所述腔室内,还可以是,将所述含F气体在没有被激励的情况下导入到所述腔室内,将所述O2气体在所述腔室外利用等离子体激励之后导入到所述腔室内。
另外,也可以是,在所述蚀刻之前,向所述被处理基板供给氧等离子体而对所述被处理基板的表面进行预氧化处理。
在进行所述蚀刻时,作为所述含F气体,能够使用被非活性气体稀释后的F2气体。作为所述非活性气体,能够优选使用N2气体和/或Ar气体。在该情况下,能够使F2气体与O2气体之间的体积比在1:2~1:1000的范围内。
在进行所述蚀刻时,作为所述含F气体,也能够使用ClF3气体。在该情况下,能够使ClF3气体与O2气体之间的体积比在1:4~1:1000的范围内。
并且,在进行所述蚀刻时,能够使在所述腔室内载置所述被处理基板的载置台的温度在10℃~200℃的范围内。并且,在进行所述蚀刻时,能够使所述腔室内的压力在13Pa~1333Pa的范围内。
另外,本发明的第二技术方案提供一种存储介质,其是在计算机上运行的、存储有用于控制蚀刻装置的程序的存储介质,其中,在执行所述程序时,使计算机控制所述蚀刻装置,以便进行第1技术方案的蚀刻方法。
采用本发明,能够不在腔室内生成等离子体的情况下以高蚀刻速率且相对于与SiN膜相邻地设置的SiO2膜和/或poly-Si膜以高选择比来对被处理基板的表面的SiN膜进行蚀刻。
附图说明
图1是表示搭载有为了实施本发明的实施方式的蚀刻方法而使用的蚀刻装置的处理系统的一个例子的概略结构图。
图2是表示搭载于图1的处理系统的蚀刻装置的一个例子的概略结构的剖视图。
图3是表示搭载于图1的处理系统的蚀刻装置的另一个例子的概略结构的剖视图。
图4是表示搭载于图1的处理系统的蚀刻装置的又一个例子的概略结构的剖视图。
图5是表示搭载有为了实施本发明的实施方式的蚀刻方法而使用的蚀刻装置的处理系统的另一个例子的概略结构图。
图6是表示搭载于图5的处理系统的热处理装置的剖视图。
图7是表示在作为含F气体而使用被N2气体稀释后的F2气体的情况下的、O2气体相对于F2气体的流量比(O2/F2)与SiN膜、poly-Si膜、SiO2膜的蚀刻量之间的关系的图。
图8是表示在作为含F气体而使用被N2气体稀释后的F2气体的情况下的、载置台的温度与SiN膜、poly-Si膜、SiO2膜的蚀刻量之间的关系的图。
图9是表示在作为含F气体而使用被N2气体稀释后的F2气体的情况下的、腔室内压力与SiN膜、poly-Si膜、SiO2膜的蚀刻量之间的关系的图。
图10是表示在作为含F气体而使用ClF3气体的情况下的、O2相对于ClF3气体的流量比(O2/ClF3)与SiN膜、poly-Si膜、SiO2膜的蚀刻量之间的关系的图。
图11是表示在作为含F气体而使用ClF3气体的情况下的、载置台的温度与SiN膜、poly-Si膜、SiO2膜的蚀刻量之间的关系的图。
图12是表示在作为含F气体而使用ClF3气体的情况下的、腔室内压力与SiN膜、poly-Si膜、SiO2膜的蚀刻量之间的关系的图。
图13是表示作为含F气体而使用ClF3气体的情况下的、预氧化处理的条件与SiN膜的蚀刻量、以及与SiN膜相对于多晶硅和SiO2膜的蚀刻选择比之间的关系的图。
具体实施方式
以下,参照附图说明本发明的实施方式。
在本发明的实施方式中使用的处理系统的一个例子
图1是表示搭载有用于实施本发明的蚀刻方法的蚀刻装置的处理系统的一个例子的概略结构图。该处理系统1包括:输入输出部2,其用于输入输出半导体晶圆(以下,仅记作晶圆)W;加载互锁真空室(L/L)3,其设有两个,该两个加载互锁真空室(L/L)与输入输出部2相邻地设置;以及蚀刻装置5,其分别与各加载互锁真空室3相邻地设置,用于在不生成等离子体的情况下对晶圆W进行蚀刻。
输入输出部2具有输送室(L/M)12,该输送室(L/M)12在内部设有用于输送晶圆W的第一晶圆输送机构11。第一晶圆输送机构11具有用于大致水平地保持晶圆W的两个输送臂11a、11b。在输送室12的长度方向上的侧部设有载置台13,该载置台13能够与例如3个以排列多张晶圆W的方式收纳多张晶圆W的承载件C相连接。另外,与输送室12相邻地设有定位器14,该定位器14使晶圆W旋转并利用光学方法求出偏心量,以进行晶圆W的对位。
在输入输出部2中,晶圆W由输送臂11a、11b保持着并利用第一晶圆输送机构11的驱动而在大致水平面内进行直进移动并进行升降,从而将晶圆W输送至期望的位置。然后,通过使输送臂11a、11b分别相对于载置台13上的承载件C、定位器14、加载互锁真空室3进行进退来输入输出晶圆W。
各加载互锁室3以在其与输送室12之间分别设有闸阀16的状态分别连结于输送室12。在各加载互锁室3内设有用于输送晶圆W的第二晶圆输送机构17。另外,构成为能够对加载互锁室3进行抽真空而使其达到规定的真空度。
第二晶圆输送机构17具有大致水平地保持晶圆W的拾取件(日文:ピック)。在该第二晶圆输送机构17中,能够使拾取件在加载互锁真空室3与蚀刻装置5之间移动,由此能够在加载互锁真空室3与蚀刻装置5之间输送晶圆W。
处理系统1具有控制部90。控制部90具有工艺控制器91,该工艺控制器91具有用于对处理系统1的各构成部进行控制的微型处理器(计算机)。工艺控制器91与用户界面92相连接,该用户界面92具有为了操作者管理处理系统1而进行命令的输入操作等的键盘、将处理系统1的运行状况可视化显示的显示器等。另外,工艺控制器91与存储部93相连接,在该存储部93中存储有用于通过工艺控制器的控制来实现由处理系统1执行的各种处理、例如对后述的蚀刻装置5中的处理气体的供给、腔室内的排气等的控制程序、用于根据处理条件使处理系统1的各构成部执行规定的处理的控制程序即处理制程、各种数据库等。制程被存储在存储部93中的适当的存储介质(未图示)中。并且,根据需要,从存储器93调出任意的制程并由工艺控制器91执行,从而在工艺控制器91的控制下,利用处理系统1进行期望的处理。
此外,在后面详细说明蚀刻装置5的具体结构。
在这样的处理系统1中,作为晶圆W,使用在表面上具有作为蚀刻对象的SiN膜且与SiN膜相邻地形成有SiO2膜和poly-Si膜中的至少一者的晶圆。并且,将多张这样的晶圆W收纳在承载件C内,将该承载件C安装于处理系统1的输入输出部2。在处理系统1中,在打开大气侧的闸阀16的状态下,利用第一晶圆输送机构11的输送臂11a、11b中的任意一个输送臂将1张晶圆W自输入输出部2的承载件C输送到加载互锁真空室3,并将其交接到加载互锁真空室3内的第二晶圆输送机构17的拾取件上。
之后,关闭大气侧的闸阀16并对加载互锁真空室3内进行真空排气,接着打开闸阀54,使拾取件伸长到蚀刻装置5而向蚀刻装置5输送晶圆W。
之后,使拾取件返回到加载互锁真空室3,关闭闸阀54,在蚀刻装置5中进行蚀刻处理。
在完成蚀刻装置5中的蚀刻处理之后,打开闸阀54,利用第二晶圆输送机构17的拾取件使载置台42上的蚀刻处理后的晶圆W退避到加载互锁真空室3,利用第一晶圆输送机构11的输送臂11a、11b中的任意一个输送臂使晶圆W返回到承载件C。由此,完成了一张晶圆的处理。
蚀刻装置和利用蚀刻装置进行的蚀刻方法
接下来,说明蚀刻装置和利用蚀刻装置进行的蚀刻方法。
图2是表示蚀刻装置5的一个例子的剖视图。如图2所示,蚀刻装置5包括密闭构造的腔室40,并在腔室40的内部设有用于将晶圆W以水平状态载置的载置台42。另外,蚀刻装置5包括用于向腔室40供给含F气体和O2气体等的气体供给机构43、用于对腔室40内进行排气的排气机构44。
腔室40由腔室主体51和盖部52构成。腔室主体51具有大致圆筒形状的侧壁部51a和底部51b,腔室主体51的上部开口,该开口被盖部52封堵。侧壁部51a和盖部52被密封构件(未图示)密封,从而确保腔室40内的气密性。在盖部52的顶壁上,自上方朝向腔室40内地插入有气体导入喷嘴61。
在侧壁部51a设有用于相对于加载互锁真空室3输入输出晶圆W的输入输出口53,该输入输出口53能够通过闸阀54进行开闭。
载置台42呈俯视大致圆形且固定于腔室40的底部51b。在载置台42的内部设有用于对载置台42的温度进行调节的温度调节器55。温度调节器55具有供例如温度调节用介质(例如水等)循环的管路,通过与在这样的管路内流动的温度调节用介质之间进行热交换,从而对载置台42的温度进行调节,由此能够对载置台42上的晶圆W进行温度控制。
气体供给机构43具有与所述气体导入喷嘴61相连接的第一气体供给配管62,第一气体供给配管62与用于利用等离子体将气体激励的气体激励部63相连接。另外,气体激励部63与第二气体供给配管64以及第三气体供给配管65相连接。并且,第二气体供给配管64与含F气体供给源66相连接,第三气体供给配管65与O2气体供给源67相连接。第一气体供给配管62与第四气体供给配管68相连接,第四气体供给配管68与用于供给N2气体的N2气体供给源69相连接。
含F气体供给源66是用于供给含有氟(F)的气体的供给源,作为含F气体,能够列举出反应性较高的气体、例如F2气体或ClF3气体。
在含F气体为F2气体的情况下,在通常使用的储气罐中,由于F2气体的活性极高,因此,使用非活性气体、典型地使用N2气体以F2:N2=1:4的体积比将F2气体稀释。因此,在作为含F气体而使用F2气体的情况下,在蚀刻气体中必然含有非活性气体。
在含F气体为ClF3气体的情况下,没有必要一定含有非活性气体。
在含F气体为任意一者的情况下,均能够利用来自N2气体供给源69的N2气体来将含F气体进一步稀释。
在第二气体供给配管64、第三气体供给配管65、以及第四气体供给配管68上分别设有用于进行流路的开闭动作和流量控制的流量控制器80。流量控制器80由例如开闭阀和质量流量控制器构成。
在这样的结构的气体供给机构43中,自含F气体供给源66供给的含F气体和自O2气体供给源67供给的O2气体在气体激励部63中被等离子体激励,将激励后的气体根据需要以利用来自N2气体供给源69的N2气体进一步稀释的状态经由第一气体供给配管62和气体导入喷嘴61导入到腔室40内。此外,也能够将来自N2气体供给源69的N2气体用作吹扫气体。
在自含F气体供给源66供给的含F气体为F2气体的情况下,作为将F2气体稀释的非活性气体,也可以使用N2气体以外的非活性气体,作为N2气体以外的非活性气体,能够优选使用Ar气体。另外,也可以替代N2气体供给源69而设置其他非活性气体的供给源,作为其他非活性气体,能够优选使用Ar气体。即,在蚀刻处理时自气体供给机构43供给的气体是含F气体和O2气体,在含F气体为F2气体的情况下,除此以外供给非活性气体。作为非活性气体,优选为N2气体和/或Ar气体。在含F气体为ClF3气体的情况下,根据需要供给非活性气体。
气体激励部63只要能够利用等离子体将气体激励,其结构就并未特别限定。另外,也可以是,在与腔室40相邻的位置将气体激励,自形成于划分腔室40的壁部、例如顶壁的孔将激励后的气体导入到腔室40内。
排气机构44具有与形成于腔室40的底部51b的排气口81相连的排气配管82,并具有设于排气配管82的自动压力控制阀(APC)83和真空泵84,该自动压力控制阀(APC)83用于对腔室40内的压力进行控制,该真空泵84用于对腔室40内进行排气。
自腔室40的侧壁到腔室40内,设有作为用于测量腔室40内的压力的压力计的两个电容压力计(capacitancemanometer)86a、86b。电容压力计86a是高压力用的,电容压力计86b是低压力用的。在载置于载置台42的晶圆W的附近设有用于检测晶圆W的温度的温度传感器(未图示)。
作为构成蚀刻装置5的腔室40、载置台42等各种构成零件的材质,能够使用Al。构成腔室40的Al材料既可以是无垢的Al材料,也可以是对内表面(腔室主体51的内表面等)实施了阳极氧化处理后的Al材料。另一方面,由于要求构成载置台42的Al的表面具有耐磨性,因此,优选的是,在对构成载置台42的Al的表面进行阳极氧化处理而在表面上形成耐磨性较高的氧化覆膜(Al2O3)。
接下来,说明利用这样的蚀刻装置5进行的蚀刻方法。
在本例子中,在打开闸阀54的状态下,利用加载互锁真空室3内的第二晶圆输送机构17的拾取件将所述结构的晶圆W自输入输出口53输入到腔室40内,并将晶圆W载置在载置台42上。
之后,使拾取件返回加载互锁真空室3,关闭闸阀54而使腔室40内为密闭状态。
在该状态下,首先,根据需要,利用氧等离子体进行预氧化处理。预氧化处理是通过如下方式进行的:利用温度调节器55将载置台42的温度调节到规定温度,利用气体激励部63将来自气体供给机构43的O2气体供给源67的O2气体激励而使其等离子体化,将生成的氧等离子体经由第一气体供给配管62和气体导入喷嘴61导入到腔室40内。
利用该O2等离子体进行的预氧化处理在多晶硅膜的表面上形成SiO2而使多晶硅膜免于蚀刻,并将SiN膜的表面氧化(形成SiNO),由此易于进行蚀刻。通过利用该预氧化处理对晶圆W的表面进行改性,在接下来的蚀刻处理中,能够进一步提高SiN膜的蚀刻速率和SiN膜相对于poly-Si膜和/或SiO2膜的蚀刻选择比。
此时的腔室40内的压力优选在13Pa~1333Pa(0.1Torr~10Torr)的范围内,载置台42的温度优选在10℃~200℃的范围内。另外,处理时间越长,效果越好,但从生产率的观点考虑,处理时间优选在180sec以下。
此外,也可以是,该预处理不在蚀刻装置5的腔室40内进行,而在单独的腔室内进行。
在根据需要进行改性处理之后,将含F气体和O2气体以被等离子体激励后的状态导入到腔室40内,而对SiN膜选择性地进行蚀刻。具体而言,利用温度调节器55将载置台42的温度调节至规定的范围,并将腔室40内的压力调节至规定的范围,自气体供给机构43的含F气体供给源66将规定量的含F气体经由第二气体供给配管64供给至气体激励部63,自O2气体供给源67将规定量的O2气体经由第三气体供给配管65供给至气体激励部63,使供给到气体激励部63的含F气体和O2气体的比率为规定比率。然后,在气体激励部63内利用等离子体将含F气体和O2气体激励,将激励后的气体根据需要用N2气体稀释,经由第一气体供给配管62和气体导入喷嘴61导入到腔室40内,而对SiN膜进行蚀刻。也可以替代N2气体而使用Ar气体等其他非活性气体。
通过如此进行蚀刻处理,被激励后的含F气体和O2气体作用于SiN膜,能够以高蚀刻速率对SiN膜进行蚀刻。此时,能够降低由含F气体和O2气体对poly-Si膜和SiO2膜进行蚀刻的蚀刻速率,能够相对于这些膜以高选择比来对SiN膜进行蚀刻。另外,在作为基底而使用SiO2膜的情况下,能够在不对SiO2膜造成粗糙(日文:荒れ)等损伤的情况下对SiO2膜进行蚀刻。
作为含F气体,能够优选使用F2气体或ClF3气体。如上所述,在含F气体为F2气体的情况下,在通常使用的储气罐中,使用作为非活性气体的N2气体以F2:N2=1:4的体积比将F2气体稀释,因此,在蚀刻气体中必然含有非活性气体。
该蚀刻处理中的腔室40内的压力优选在13Pa~1333Pa(0.1Torr~10Torr)的范围内。更优选为66Pa~666Pa(0.5Torr~5Torr),进一步优选为133Pa~333Pa(1Torr~2.5Torr)。另外,载置台42的温度(大致为晶圆的温度)优选为低温,例如为35℃或比35℃低的温度,由此能够获得良好的特性。但是,若载置台42的温度超过200℃,则蚀刻特性降低。因此,载置台42的温度优选在10℃~200℃的范围内。更优选为10℃~100℃,进一步优选为15℃~55℃。
在含F气体为被N2气体等非活性气体稀释后的F2气体的情况下,F2气体与O2气体之间的体积比优选在1:2~1:1000的范围内,更优选在1:4~1:200的范围内。根据被处理基板的不同,气体流量也较大地不同,但F2气体和O2气体的流量总和为100mL/min(sccm)~5000mL/min(sccm),非活性气体优选为10mL/min(sccm)~2000mL/min(sccm)。
在含F气体为ClF3气体的情况下,ClF3气体与O2气体之间的体积比优选在1:4~1:1000的范围内,更优选在1:10~1:300的范围内。根据被处理基板的不同,气体流量也较大地不同,ClF3气体和O2气体的流量总和优选为100mL/min(sccm)~5000mL/min(sccm)。在导入非活性气体的情况下,ClF3气体和O2气体的流量总和优选为10mL/min(sccm)~2000mL/min(sccm)。
这样,通过使用被激励后的含F气体和O2气体并将条件优化而进行蚀刻处理,能够使SiN膜的蚀刻速率为8nm/min以上并使SiN膜相对于poly-Si膜和SiO2膜的蚀刻选择比为40以上。
这样,在完成蚀刻装置5中的蚀刻处理之后,打开闸阀54,利用第二晶圆输送机构17的拾取件将载置台42上的蚀刻处理后的晶圆W自腔室40输出,从而完成利用蚀刻装置5进行的蚀刻。
此外,所述预氧化处理是根据需要进行的任意的处理,但在含F气体为ClF3气体的情况下,效果尤其大。
蚀刻装置的另一个例子
以上是典型的实施方式,蚀刻装置也可以是图3那样的构造、图4所示的构造。
在图3的例子中,示出将含F气体和O2气体单独地激励的例子。在图3的蚀刻装置中,在腔室40的盖部52的顶壁上,自上方朝向腔室40内插入有第一气体导入喷嘴61a和第二气体导入喷嘴61b。并且,气体供给机构43具有分别与第一气体导入喷嘴61a和第二气体导入喷嘴61b相连接的、第一气体供给配管62a和第二气体供给配管62b。第一气体供给配管62a与第一气体激励部63a相连接,第二气体供给配管62b与第二气体激励部63b相连接。与第一例的气体激励部63同样地,这些气体激励部能利用等离子体将气体激励。另外,第一气体激励部63a与第三气体供给配管71相连接,该第三气体供给配管71与含F气体供给源66相连接。另一方面,第二气体激励部63b与第四气体供给配管72相连接,该第四气体供给配管72与O2气体供给源67相连接。第一气体供给配管62a与第五气体供给配管68a相连接,该第五气体供给配管68a与用于供给N2气体的第一N2气体供给源69a相连接。第二气体供给配管62b与第六气体供给配管68b相连接,该第六气体供给配管68b与用于供给N2气体的第二N2气体供给源69b相连接。
在第三气体供给配管71、第四气体供给配管72、第五气体供给配管68a、以及第六气体供给配管68b上设有用于进行流路的开闭动作和流量控制的流量控制器80。流量控制器80由例如开闭阀和质量流量控制器构成。
在本例子的气体供给机构43中,分别在第一气体激励部63a和第二气体激励部63b中利用等离子体将含F气体和O2气体激励,将被激励后的气体根据需要以利用N2气体稀释后的状态分别经由第一气体供给配管62a和第二气体供给配管62b自第一气体导入喷嘴61a和第二气体导入喷嘴61b导入到腔室40内。
也能够将来自第一N2气体供给源69a和第二N2气体供给源69b的N2气体用作吹扫气体。另外,也可以替代这些N2气体供给源而设置其他非活性气体的供给源,作为其他非活性气体,能够优选使用Ar气体。
在本例子中,同样地,第一气体激励部63a和第二气体激励部63b只要能够利用等离子体将气体激励,其结构就并未特别限定。另外,也可以是,在与腔室40相邻的位置将气体激励,自形成于划分腔室40的壁部、例如顶壁的孔将激励后的气体导入到腔室40内。
在要利用这样的图3的蚀刻装置进行蚀刻处理的情况下,将晶圆W输入到腔室40内,在将晶圆W载置在载置台42上之后,将含F气体和O2气体以被等离子体激励后的状态导入到腔室40内,以对SiN膜选择性地进行蚀刻。具体而言,利用温度调节器55将载置台42的温度调节至规定的范围,并将腔室40内的压力调节至规定的范围,自气体供给机构43的含F气体供给源66将含F气体以规定流量经由第三气体供给配管71供给至第一气体激励部63a,自O2气体供给源67将O2气体以规定流量经由第四气体供给配管72供给至第二气体激励部63b,在各气体激励部中利用等离子体将气体激励,将被激励后的气体在根据需要用N2气体稀释之后分别经由第一气体供给配管62a和第二气体供给配管62b自第一气体导入喷嘴61a和第二气体导入喷嘴61b导入到腔室40内,而对SiN膜进行蚀刻。
通过如此进行蚀刻处理,与图2的蚀刻装置同样地,含F气体和O2气体作用于SiN膜,能够以高蚀刻速率对SiN膜进行蚀刻。另外,与图2的装置同样地,能够降低由含F气体和O2气体对poly-Si膜和SiO2膜进行蚀刻的蚀刻速率,能够相对于这些膜以高选择比来对SiN膜进行蚀刻。另外,在作为基底而使用SiO2膜的情况下,能够在不对SiO2膜造成粗糙等损伤的情况下对SiO2膜进行蚀刻。此时的优选的条件与为图2的蚀刻装置的情况下的优选的条件相同。另外,通过如此进行蚀刻处理,与图2的蚀刻装置的情况同样地,能够使SiN膜的蚀刻速率为8nm/min以上并使SiN膜相对于poly-Si膜和SiO2膜的蚀刻选择比为40以上。
在图4的蚀刻装置中,不存在第一气体激励部63a,而是将含F气体供给源66直接连接于第一气体供给配管62a,除此之外,图4的蚀刻装置与图3所示的蚀刻装置同样地构成。因而,将含F气体自含F气体供给源66经由第一气体供给配管62a和第一气体导入喷嘴61a以没有被激励的状态导入到腔室40内,与第二例同样地,将O2气体在利用第二气体激励部63b激励之后经由第二气体供给配管62b和第二气体导入喷嘴61b导入腔室40内。
在图4的例子中,将含F气体在没有被激励的情况下供给到腔室40内,但由于含F气体的反应性较高,因此,能够在含F气体与被激励后的O2气体共存的状态下以较高蚀刻速率对SiN膜进行蚀刻。尤其是,在含F气体为F2气体的情况下,由于F2气体的反应性极高,因此,能够在不进行等离子体化的情况下获得与图2的蚀刻装置相同程度的蚀刻速率。另外,与图2和图3的蚀刻装置同样地,能够降低由含F气体和O2气体对poly-Si膜和SiO2膜进行蚀刻的蚀刻速率,能够相对于这些膜以高选择比来对SiN膜进行蚀刻。另外,在作为基底而使用SiO2膜的情况下,能够在不对SiO2膜造成粗糙等损伤的情况下对SiO2膜进行蚀刻。
如上所述,采用本实施方式,利用蚀刻装置5以至少将O2气体激励后的状态供给含F气体和O2气体而对在晶圆W的表面上存在的SiN膜进行蚀刻,由此能够以高蚀刻速率且相对于SiO2膜和/或poly-Si膜以高选择比来对SiN膜进行蚀刻。
在本发明的实施方式中使用的处理系统的另一个例子
接下来,说明在本发明的实施方式中使用的处理系统的另一个例子。
根据蚀刻装置5所使用的蚀刻条件的不同,有时存在较多的蚀刻残渣。在该情况下,优选将用于在蚀刻处理后对晶圆W进行加热而将蚀刻残渣去除的热处理装置搭载于系统。图5是表示搭载有这样的热处理装置的处理系统的概略结构图。该处理系统1’在加载互锁真空室(L/L)3与蚀刻装置5之间设有热处理装置4这点上与所述处理系统1不同。在该处理系统1’中,加载互锁真空室3的第二晶圆输送机构17能够进入到蚀刻装置5和热处理装置4这两个装置中,在蚀刻装置5中进行的蚀刻处理之后,能够将晶圆W输送至热处理装置4而进行用于残渣去除的热处理。
如图6所示,热处理装置4具有能够进行抽真空的腔室20和在腔室20中载置晶圆W的载置台23,在载置台23中埋设有加热器24,利用该加热器24对实施了蚀刻处理后的晶圆W进行加热而使在晶圆W上存在的蚀刻残渣气化以将其去除。在腔室20的靠加载互锁真空室3的一侧设有用于与加载互锁真空室3之间输送晶圆的输入输出口20a,该输入输出口20a能够通过闸阀22进行开闭。另外,在腔室20的靠蚀刻装置5的一侧设有用于与蚀刻装置5之间输送晶圆W的输入输出口20b,该输入输出口20b能够通过闸阀54进行开闭。腔室20的侧壁上部与气体供给路径25相连接,气体供给路径25与N2气体供给源30相连接。另外,腔室20的底壁与排气路径27相连接,排气路径27与真空泵33相连接。在气体供给路径25上设有流量调节阀31,在排气路径27上设有压力调整阀32,通过对这些阀进行调整,从而使腔室20内为规定压力的N2气体气氛而进行热处理。也可以使用N2气体以外的非活性气体。
实验例
接下来,说明实验例。
实验例1
在本实验例中,对于在硅基板上形成有100nm的厚度的热氧化膜(SiO2)的样品、在硅基板上形成100nm的厚度的热氧化膜(SiO2)之后成膜有150nm~200nm左右的厚度的poly-Si膜的样品、在硅基板上形成100nm的厚度的热氧化膜(SiO2)之后以二氯硅烷(DCS;SiCl2H2)为原料利用CVD成膜有200nm~300nm左右的厚度的SiN膜的样品,作为含F气体而使用被N2气体稀释后的F2气体,使O2气体相对于F2气体的流量比(体积比)(O2/F2)在0~9之间变化,将F2气体和O2气体以被等离子体激励后的状态导入到腔室内而进行了蚀刻。该蚀刻时的其他条件如下:使腔室内压力为0.lTorr(13.33Pa)~10Torr(1333Pa),使载置台温度为10℃~200℃,使蚀刻时间为30sec~1800sec,使F2气体流量(换算值)为1sccm~1000sccm,使O2气体流量为0sccm~5000sccm,使N2气体流量(换算值)为0.2sccm~2000sccm,使气体激励部的功率为400W。
将实验结果表示在图7中。在图7中,横轴取O2/F2的值,纵轴取SiN膜、poly-Si膜、SiO2膜的蚀刻量,图7是表示这些值的关系的图。如该图所示,在O2/F2的值为0时,即,在仅利用F2气体进行蚀刻时,SiN膜的蚀刻量较大,能以较高的蚀刻速率进行蚀刻,但poly-Si膜的蚀刻量为SiN膜的蚀刻量以上,SiO2膜也被大量地蚀刻,SiN膜相对于poly-Si膜和SiO2膜的蚀刻选择比不充分。与此相对,当增加O2气体时,出现如下倾向:SiN膜的蚀刻速率降低,但poly-Si膜和SiO2膜的蚀刻速率也降低,SiN膜相对于poly-Si膜和SiO2膜的蚀刻选择比上升。并且,在O2/F2的值为4时,SiN膜相对于poly-Si膜的蚀刻选择比(SiN/poly-Si)为500以上,SiN膜相对于SiO2膜的蚀刻选择比(SiN/SiO2)为30以上,都成为极高的值。当O2/F2的值超过4时,SiN膜的蚀刻量降低,但poly-Si膜、SiO2膜的蚀刻量大致为0,蚀刻选择比没怎么降低。由该结果确认了:在O2/F2的值为4时,SiN膜的蚀刻量和蚀刻选择比的平衡最良好,并且,即使O2/F2的值超过4且SiN膜的蚀刻量降低,蚀刻选择比也没怎么降低,得到比较理想的结果。
实验例2
接下来,在使O2气体相对于F2气体的流量比(O2/F2)为4且其他条件与所述实验的条件相同的情况下对在硅基板上形成100nm的厚度的热氧化膜(SiO2)之后以二氯硅烷(DCS;SiCl2H2)为原料形成了6nm的厚度的SiN膜的样品进行了蚀刻。从所述实验结果来看,此时的条件成为相对于SiN膜而言充分的过蚀刻(overetching)的条件。其结果,SiN膜被完全蚀刻,基底的SiO2膜暴露,但在SiO2膜的表面上没有看到损伤。
实验例3
在本实验例中,对于与实验例1相同的样品,使载置台的温度变化,将F2气体和O2气体以被等离子体激励后的状态导入到腔室内而进行了蚀刻。该蚀刻时的其他条件如下:使腔室内压力为0.1Torr(13.33Pa)~10Torr(1333Pa),使O2/F2为19.5,使蚀刻时间为30sec~1800sec,使F2气体流量(换算值)为1sccm~1000sccm,使O2气体流量为0sccm~5000sccm,使N2气体流量(换算值)为0.2sccm~2000sccm,使气体激励部的功率为400W。
将实验结果表示在图8中。在图8中,横轴取载置台的温度,纵轴取SiN膜、poly-Si膜、SiO2膜的蚀刻量,图8是表示这些值的关系的图。如该图所示,可知:温度越低,SiN膜的蚀刻量越大,SiN膜相对于poly-Si膜和SiO2膜的蚀刻选择比也越高。可知:载置台的温度尤其优选为10℃~100℃,进一步优选为15℃~55℃。
实验例4
在本实验例中,对于与实验例1相同的样品,使腔室内压力变化,将F2气体和O2气体以被等离子体激励后的状态导入到腔室内而进行了蚀刻。该蚀刻时的其他条件如下:使载置台温度为35℃,使O2/F2为19.5,使蚀刻时间为30sec~1800sec,使F2气体流量(换算值)为1sccm~1000sccm,使O2气体流量为0sccm~5000sccm,使气体激励部的功率为400W。
将实验结果表示在图9中。在图9中,横轴取腔室内压力,纵轴取SiN膜、poly-Si膜、SiO2膜的蚀刻量,图9是表示这些值的关系的图。如该图所示,可知:随着压力的上升,SiN膜的蚀刻量增加。尤其是,在1500mTorr~2500mTorr(200Pa~333Pa)的范围内,SiN膜的蚀刻量急剧地增加。另一方面,当超过2500mTorr时,poly-Si膜的蚀刻量也增加。因此,确认了:腔室内压力尤其优选在500mTorr~5000mTorr的范围内,进一步优选在1000mTorr~2500mTorr的范围内。
实验例5
在本实验例中,对于在硅基板上形成有100nm的厚度的热氧化膜(SiO2)的样品、在硅基板上形成100nm的厚度的热氧化膜(SiO2)之后成膜有150nm~200nm左右的厚度的poly-Si膜的样品、在硅基板上形成100nm的厚度的热氧化膜(SiO2)之后以二氯硅烷(DCS;SiCl2H2)为原料利用CVD成膜有200nm~300nm左右的厚度的SiN膜的样品,作为含F气体而使用ClF3气体,使O2气体相对于ClF3气体的流量比(体积比)(O2/ClF3)变化,将ClF3气体和O2气体以被等离子体激励后的状态导入到腔室内而进行了蚀刻。该蚀刻时的其他条件如下:使腔室内压力为0.5Torr~3Torr,使载置台温度为15℃~60℃,使蚀刻时间为300sec,使ClF3气体流量为1sccm~1000sccm,使O2气体流量为100sccm~2000sccm,使N2气体流量为0sccm~500sccm,使气体激励部的功率为400W。
将实验结果表示在图10~图12中。图10是表示O2相对于ClF3气体的流量比(O2/ClF3)与SiN膜、poly-Si膜、SiO2膜的蚀刻量之间的关系的图,图11是表示载置台的温度与SiN膜、poly-Si膜、SiO2膜的蚀刻量之间的关系的图,图12是表示腔室内压力与SiN膜、poly-Si膜、SiO2膜的蚀刻量之间的关系的图。
如图10所示,在O2/ClF3的值较低的情况下,存在如下倾向:SiN膜的蚀刻速率变高,但poly-Si膜的蚀刻速率也较高,SiN膜相对于poly-Si膜的蚀刻选择比变低。当O2/ClF3的值为100以上时,SiN膜相对于poly-Si膜的蚀刻选择比变高。不管O2/ClF3的值如何,均能够将SiO2膜的蚀刻速率维持得较低。
如图11所示,温度越低,SiN膜的蚀刻量越大,SiN膜相对于poly-Si膜和SiO2膜得蚀刻选择比也越高。确认了:在15℃~60℃的范围内,SiN膜的蚀刻速率较高,SiN膜相对于poly-Si膜的蚀刻选择比也较高。
如图12所示,确认了:随着压力上升,SiN膜的蚀刻量增加,压力为1000mTorr(133Pa)以上,SiN膜的蚀刻量和SiN膜相对于poly-Si膜和SiO2膜的选择比变大。
实验例6
在本实验例中,确认了预氧化处理的效果。作为样品,使用与实验例5相同的样品,使时间在75sec、135sec之间变化,使压力在2.25Torr(3000Pa)、3Torr(4000Pa)之间变化,在进行了预氧化处理之后,将作为含F气体的ClF3气体和O2气体以被等离子体激励后的状态导入到腔室内而进行了蚀刻。预氧化处理的其他条件如下:使温度为35℃,使气体激励部的功率为400W,蚀刻时的其他条件如下:使腔室内压力为0.1Torr~10Torr,使载置台温度为35℃,使蚀刻时间为300sec,使ClF3气体流量为1sccm~20sccm,使O2气体的流量为1000sccm~2000sccm,使N2气体流量为0~500sccm,使气体激励部的功率为400W。
将实验结果表示在图13中。图13是表示预氧化处理的条件与SiN膜的蚀刻量、以及与SiN膜相对于多晶硅和SiO2膜的蚀刻选择比之间的关系的图。如该图所示,可知:随着预氧化处理的时间和压力的上升,SiN膜相对于多晶硅的蚀刻选择比增加。
根据以上的实验例,确认了:通过将含F气体和O2气体在适当的范围以被激励后的状态供给,能够在维持SiN膜的高蚀刻速率的情况下,相对于poly-Si膜和SiO2膜以高选择比来对SiN膜进行蚀刻,还不易产生SiO2膜的表面粗糙。另外,可知:通过在蚀刻之前利用氧等离子体进行预氧化处理,poly-Si膜不易被蚀刻,能够使SiN膜相对于poly-Si膜的蚀刻选择比上升。
本发明的其他应用
此外,本发明并不限定于所述实施方式,而能够进行各种变形。例如,所述实施方式的装置只不过是例示,能够利用各种结构的装置来实施本发明的蚀刻方法。另外,示出了作为被处理基板而使用半导体晶圆的情况,但不限于半导体晶圆,被处理基板也可以是以LCD(液晶显示器)用基板为代表的FPD(平板显示器)基板、陶瓷基板等其他基板。
附图标记说明
1、处理系统;2、输入输出部;3、加载互锁真空室;5、蚀刻装置;11、第一晶圆输送机构;17、第二晶圆输送机构;40、腔室;43、气体供给机构;44、排气机构;61、61a、61b、气体导入喷嘴;63、63a、63b、气体激励部;66、F2气体供给源;67、O2气体供给源;90、控制部;W、半导体晶圆。

Claims (14)

1.一种蚀刻方法,其特征在于,
该蚀刻方法包括以下工序:
将在表面上具有氮化硅膜且具有与所述氮化硅膜相邻地设置的多晶硅膜和/或氧化硅膜的被处理基板配置在腔室内;
将含F气体和O2气体以至少将O2气体激励后的状态向所述腔室内供给;以及
利用这些气体相对于所述多晶硅膜和/或所述氧化硅膜选择性地对所述氮化硅膜进行蚀刻。
2.根据权利要求1所述的蚀刻方法,其特征在于,
还供给非活性气体来进行蚀刻处理。
3.根据权利要求1或2所述的蚀刻方法,其特征在于,
将所述含F气体和所述O2气体在所述腔室外一并利用等离子体激励之后导入到所述腔室内。
4.根据权利要求1或2所述的蚀刻方法,其特征在于,
将所述含F气体和所述O2气体在所述腔室外单独地利用等离子体激励之后单独地导入到所述腔室内。
5.根据权利要求1或2所述的蚀刻方法,其特征在于,
将所述含F气体在没有被激励的情况下导入到所述腔室内,将所述O2气体在所述腔室外利用等离子体激励之后导入到所述腔室内。
6.根据权利要求1至5中任一项所述的蚀刻方法,其特征在于,
在所述蚀刻之前,向所述被处理基板供给氧等离子体而对所述被处理基板的表面进行预氧化处理。
7.根据权利要求1至6中任一项所述的蚀刻方法,其特征在于,
所述含F气体是被非活性气体稀释后的F2气体。
8.根据权利要求7所述的蚀刻方法,其特征在于,
在进行所述蚀刻时,F2气体与O2气体之间的体积比在1:2~1:1000的范围内。
9.根据权利要求1至6中任一项所述的蚀刻方法,其特征在于,
所述含F气体为ClF3气体。
10.根据权利要求9所述的蚀刻方法,其特征在于,
在进行所述蚀刻时,ClF3气体与O2气体之间的体积比在1:4~1:1000的范围内。
11.根据权利要求2或7所述的蚀刻方法,其特征在于,
所述非活性气体是N2气体和/或Ar气体。
12.根据权利要求1至11中任一项所述的蚀刻方法,其特征在于,
在进行所述蚀刻时,使在所述腔室内载置所述被处理基板的载置台的温度在10℃~200℃的范围内。
13.根据权利要求1至12中任一项所述的蚀刻方法,其特征在于,
在进行所述蚀刻时,使所述腔室内的压力在13Pa~1333Pa的范围内。
14.一种存储介质,其是在计算机上运行的、存储有用于控制蚀刻装置的程序的存储介质,其特征在于,
在执行所述程序时,使计算机控制所述蚀刻装置,以便进行权利要求1至13中任一项的蚀刻方法。
CN201480022312.0A 2013-04-19 2014-03-05 蚀刻方法 Active CN105122432B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013-088207 2013-04-19
JP2013088207 2013-04-19
JP2013-208534 2013-10-03
JP2013208534A JP6097192B2 (ja) 2013-04-19 2013-10-03 エッチング方法
PCT/JP2014/055614 WO2014171214A1 (ja) 2013-04-19 2014-03-05 エッチング方法

Publications (2)

Publication Number Publication Date
CN105122432A true CN105122432A (zh) 2015-12-02
CN105122432B CN105122432B (zh) 2017-12-08

Family

ID=51731173

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480022312.0A Active CN105122432B (zh) 2013-04-19 2014-03-05 蚀刻方法

Country Status (6)

Country Link
US (1) US9691630B2 (zh)
JP (1) JP6097192B2 (zh)
KR (1) KR101836591B1 (zh)
CN (1) CN105122432B (zh)
TW (1) TWI608536B (zh)
WO (1) WO2014171214A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109075075A (zh) * 2016-04-05 2018-12-21 Tes股份有限公司 硅氧化膜的选择性蚀刻方法
CN110034019A (zh) * 2017-12-13 2019-07-19 东京毅力科创株式会社 含硅膜的蚀刻方法、计算机存储介质和含硅膜的蚀刻装置
CN110942985A (zh) * 2018-09-25 2020-03-31 东京毅力科创株式会社 蚀刻方法、蚀刻装置及存储介质
CN110993499A (zh) * 2019-11-05 2020-04-10 北京北方华创微电子装备有限公司 一种刻蚀方法、空气隙型介电层及动态随机存取存储器
CN115244661A (zh) * 2020-03-19 2022-10-25 东京毅力科创株式会社 基板处理方法和基板处理装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10287499B2 (en) * 2014-10-10 2019-05-14 Kanto Denka Kogyo Co., Ltd. Etching gas composition for silicon compound, and etching method
JP6597296B2 (ja) * 2015-12-25 2019-10-30 東京エレクトロン株式会社 基板処理方法
KR102742678B1 (ko) * 2018-12-21 2024-12-16 가부시끼가이샤 레조낙 할로겐 불화물에 의한 에칭 방법, 반도체의 제조 방법
KR20230132361A (ko) * 2021-01-25 2023-09-15 램 리써치 코포레이션 열적 에칭에 의한 선택적인 실리콘 트리밍
US12327731B2 (en) 2022-02-25 2025-06-10 Samsung Electronics Co., Ltd. Etching gas mixture and method of manufacturing integrated circuit device using the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030194874A1 (en) * 2002-04-12 2003-10-16 Masahiko Ouchi Etching method
US20050048782A1 (en) * 2001-02-15 2005-03-03 Serge Vanhaelemeersch Method of fabricating a semiconductor device
CN1592798A (zh) * 2001-12-13 2005-03-09 昭和电工株式会社 用于半导体制造设备的清洁气体以及使用该气体的清洁方法
US20070190792A1 (en) * 2006-02-10 2007-08-16 Tokyo Electron Limited Method and system for selectively etching a dielectric material relative to silicon
CN101312126A (zh) * 2007-05-22 2008-11-26 Tes股份有限公司 形成非晶碳膜的方法和使用该方法制造半导体装置的方法
JP2011171378A (ja) * 2010-02-16 2011-09-01 Sekisui Chem Co Ltd 窒化シリコンのエッチング方法及び装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4793897A (en) * 1987-03-20 1988-12-27 Applied Materials, Inc. Selective thin film etch process
US5786276A (en) * 1997-03-31 1998-07-28 Applied Materials, Inc. Selective plasma etching of silicon nitride in presence of silicon or silicon oxides using mixture of CH3F or CH2F2 and CF4 and O2
JP4153708B2 (ja) * 2002-03-12 2008-09-24 東京エレクトロン株式会社 エッチング方法
JP4833512B2 (ja) 2003-06-24 2011-12-07 東京エレクトロン株式会社 被処理体処理装置、被処理体処理方法及び被処理体搬送方法
JP5084250B2 (ja) 2006-12-26 2012-11-28 東京エレクトロン株式会社 ガス処理装置およびガス処理方法ならびに記憶媒体
JP5210191B2 (ja) 2009-02-03 2013-06-12 東京エレクトロン株式会社 窒化珪素膜のドライエッチング方法
JP5703590B2 (ja) * 2010-05-10 2015-04-22 富士通セミコンダクター株式会社 半導体装置の製造方法
US8999856B2 (en) * 2011-03-14 2015-04-07 Applied Materials, Inc. Methods for etch of sin films
US8664125B2 (en) * 2011-12-23 2014-03-04 Tokyo Electron Limited Highly selective spacer etch process with reduced sidewall spacer slimming

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050048782A1 (en) * 2001-02-15 2005-03-03 Serge Vanhaelemeersch Method of fabricating a semiconductor device
CN1592798A (zh) * 2001-12-13 2005-03-09 昭和电工株式会社 用于半导体制造设备的清洁气体以及使用该气体的清洁方法
US20030194874A1 (en) * 2002-04-12 2003-10-16 Masahiko Ouchi Etching method
US20070190792A1 (en) * 2006-02-10 2007-08-16 Tokyo Electron Limited Method and system for selectively etching a dielectric material relative to silicon
CN101312126A (zh) * 2007-05-22 2008-11-26 Tes股份有限公司 形成非晶碳膜的方法和使用该方法制造半导体装置的方法
JP2011171378A (ja) * 2010-02-16 2011-09-01 Sekisui Chem Co Ltd 窒化シリコンのエッチング方法及び装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109075075A (zh) * 2016-04-05 2018-12-21 Tes股份有限公司 硅氧化膜的选择性蚀刻方法
CN109075075B (zh) * 2016-04-05 2023-06-06 Tes股份有限公司 硅氧化膜的选择性蚀刻方法
CN110034019A (zh) * 2017-12-13 2019-07-19 东京毅力科创株式会社 含硅膜的蚀刻方法、计算机存储介质和含硅膜的蚀刻装置
CN110034019B (zh) * 2017-12-13 2023-08-08 东京毅力科创株式会社 含硅膜的蚀刻方法、计算机存储介质和含硅膜的蚀刻装置
CN110942985A (zh) * 2018-09-25 2020-03-31 东京毅力科创株式会社 蚀刻方法、蚀刻装置及存储介质
CN110942985B (zh) * 2018-09-25 2024-04-05 东京毅力科创株式会社 蚀刻方法、蚀刻装置及存储介质
CN110993499A (zh) * 2019-11-05 2020-04-10 北京北方华创微电子装备有限公司 一种刻蚀方法、空气隙型介电层及动态随机存取存储器
CN110993499B (zh) * 2019-11-05 2022-08-16 北京北方华创微电子装备有限公司 一种刻蚀方法、空气隙型介电层及动态随机存取存储器
US11948805B2 (en) 2019-11-05 2024-04-02 Beijing Naura Microelectronics Equipment Co., Ltd. Etching method, air-gap dielectric layer, and dynamic random-access memory
CN115244661A (zh) * 2020-03-19 2022-10-25 东京毅力科创株式会社 基板处理方法和基板处理装置

Also Published As

Publication number Publication date
TWI608536B (zh) 2017-12-11
US20160086814A1 (en) 2016-03-24
CN105122432B (zh) 2017-12-08
KR101836591B1 (ko) 2018-03-08
KR20160003655A (ko) 2016-01-11
JP2014225629A (ja) 2014-12-04
TW201501200A (zh) 2015-01-01
WO2014171214A1 (ja) 2014-10-23
US9691630B2 (en) 2017-06-27
JP6097192B2 (ja) 2017-03-15

Similar Documents

Publication Publication Date Title
CN105122432B (zh) 蚀刻方法
TWI648791B (zh) Etching method
CN110581067B (zh) 蚀刻方法及蚀刻装置
CN105845562B (zh) 蚀刻方法
TWI806835B (zh) 蝕刻方法及dram電容器之製造方法
JP6073172B2 (ja) エッチング方法
JP6139986B2 (ja) エッチング方法
KR101787814B1 (ko) 기판 처리 방법 및 기판 처리 장치
KR101802595B1 (ko) 에칭 방법 및 기억 매체
CN106796881B (zh) 蚀刻方法
TWI648790B (zh) Etching method
KR20110126048A (ko) 성막 방법 및 성막 장치
JP2015073035A (ja) エッチング方法
JP2014013841A (ja) 処理方法およびコンデショニング方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant