CN105097958A - 半导体装置 - Google Patents

Abstract

本发明提供一种半导体装置，其具备：半导体层，其含有Si；阳极电极，其与半导体层的一个主面的至少一部分肖特基接触。阳极电极的材料为，含有选自Ti、Ta、Nb、Hf、Zr、W、Mo以及V中的至少一种的AlSi合金。

Description

半导体装置

技术领域

本说明书所公开的技术涉及一种具备肖特基电极的半导体装置。

背景技术

形成有利用半导体层与肖特基电极之间的势垒高度而发挥特定功能的半导体装置。例如，形成有利用半导体层与肖特基电极之间的势垒高度而发挥整流作用的肖特基二极管。

特开平8-45874号公报、特开2001-7351号公报、特开2001-135814号公报以及特开2003-92416号公报中，公开了一种与含有Si的半导体层肖特基接触的肖特基电极。在这些专利文献中提出了作为肖特基电极的材料而利用AlSi合金的技术方案。在AlSi合金的肖特基电极中，抑制了在电极中含有的Al向半导体层扩散，从而抑制了铝尖峰的产生。

发明内容

在半导体层的表面上形成AlSi合金的肖特基电极的工序中，为了减小半导体层与肖特基电极的界面电阻(interfaceresistance)，从而例如需要在还原环境下实施500℃的热处理。在实施这种热处理时，在AlSi合金的肖特基电极中包含的Al将向半导体层与肖特基电极的界面扩散而析出Si，从而产生Si节结。为了减小半导体层与肖特基电极的界面电阻，从而需要抑制Si节结的产生。

本说明书的目的在于，提供一种具备了抑制Si节结的产生的肖特基电极的半导体装置。

本说明书所公开的半导体装置的一个实施方式为，具备：半导体层，其含有Si；肖特基电极，其与半导体层的一个主面的至少一部分肖特基接触。肖特基电极的材料为，含有选自Ti、Ta、Nb、Hf、Zr、W、Mo以及V中的至少一种的AlSi合金。

在Ti、Ta、Nb、Hf、Zr、W、Mo或V的过渡性金属被添加到AlSi合金中而被使用时，具有对AlSi合金中包含的Al的扩散进行抑制的效果。由于上述实施方式的半导体装置的肖特基电极含有这此过渡性金属中的至少一种，因此抑制AlSi合金中所包含的Al向半导体层与肖特基电极的界面扩散而Si析出，从而抑制Si节结的产生。

附图说明

图1为模式化地表示第一实施例的半导体装置的主要部分剖视图。

图2为表示第一实施例的半导体装置的反方向漏电流特性。

图3为模式化地表示第二实施例的半导体装置的主要部分剖视图。

具体实施方式

(第一实施例)

如图1所示，半导体装置1为被称为肖特基二极管的种类的半导体装置，并具备：硅单结晶的半导体层10、对半导体层10的下表面进行被膜的阴极电极22以及对半导体层10的上表面进行被膜的阳极电极24。

半导体层10具有：n⁺型的阴极区11、n型的缓冲区12、n^－型的漂移区13以及n型的势垒区14。

阴极区11被设置于半导体层10的下层部，并露出于半导体层10的下表面。阴极区11通过利用离子注入技术而向半导体层10的下表面导入磷而被形成。阴极区11的杂质浓度为大约1×10¹⁷～5×10²⁰cm^-3。

缓冲区12被设置于半导体层10的下层部，并被配置在阴极区11与漂移区13之间。缓冲区12通过利用离子注入技术而向半导体层10的下表面导入磷而被形成。缓冲区12的杂质浓度为大约1×10¹⁶～1×10¹⁹cm^-3。

漂移区13被配置在缓冲区12与势垒区14之间。漂移区13为在半导体层10上形成了阴极区11、缓冲区12以及势垒区14的剩余部分。漂移区13的杂质浓度为大约1×10¹²～1×10¹⁵cm^-3。

势垒区14被配置在半导体层10的上层部，并露出于半导体层10的上表面。势垒区14通过利用离子注入技术而向半导体层10的上表面导入磷而被形成。势垒区14的杂质浓度为大约1×10¹⁵～1×10¹⁸cm^-3。此外，势垒区14的厚度为大约0.5～3.0μm。

阴极电极22由Ti层与AlSi合金层的双层膜构成，且Ti层与阴极区11接触。Ti层的膜厚为大约30nm，AlSi合金层的膜厚为大约1μm。AlSi合金层的Si浓度为大约原子百分比1％。阴极电极22经由Ti层而与阴极区11欧姆接触。阴极电极22通过利用蒸镀技术而在半导体层10的下表面上依次层压Ti层以及AlSi合金层而被形成。

阳极电极24由含有Ti的AlSi合金层的单层膜构成。阳极电极24的膜厚为大约1μm。阳极电极24的Si浓度为大约原子百分比1％，Ti浓度为原子百分比1～50％(详细内容后述)。阳极电极24相对于势垒区14肖特基接触。阳极电极24利用蒸镀技术而被形成于半导体层10的上表面上。此外，为了在半导体层10的下表面上形成阴极电极22、并在半导体层10的上表面上形成阳极电极24之后，使界面电阻降低且获得稳定的电接触，从而在还原环境下实施500℃的热处理。

利用SEM(扫描型电子显微镜)，对实施例以及比较例的Si节结的产生状况进行了观察。作为实施例，准备了具备了Ti浓度为原子百分比1、2、3、8、15、30、50％的阳极电极24的半导体装置。作为比较例，准备了具备了不包含Ti的阳极电极24的半导体装置。

如下述表所示，实施例的半导体装置，与比较例对比，均抑制了Si节结的产生。尤其是，在具有了Ti浓度为原子百分比3、8、15、30、50％的阳极电极24的半导体装置中，未观测到Si节结。认为这是因为，在阳极电极24中所包含的Al的扩散通过Ti而被抑制，从而抑制了阳极电极24与势垒区14的界面处AlSi合金层内的Si析出。

	阳极电极的组成(at％)	节结产生评价
			实施例1	Al-1at％Si-1at％Ti	少
实施例2	Al-1at％Si-2at％Ti	少
			实施例3	Al-1at％Si-3at％Ti	无
实施例4	Al-1at％Si-8at％Ti	无
			实施例5	Al-1at％Si-15at％Ti	无
实施例6	Al-1at％Si-30at％Ti	无
			实施例7	Al-1at％Si-50at％Ti	无
比较例	Al-1at％Si	多

图2为表示半导体装置1的反馈偏压特性。确认了具备了Ti浓度为原子百分比1、2、3、8、15、30％的阳极电极24的半导体装置，均具有反方向的漏电流较小的良好的二极管特性。认为这是由于，当Ti浓度为原子百分比30％以下时，势垒区14与阳极电极24之间的势垒高度(φB)以成为AlSi合金(φB＝0.8eV)与Ti(φB＝0.55eV)的势垒高度的中间值即0.6～0.8eV的方式而被控制。另一方面，在具备了Ti浓度为原子百分比50％的阳极电极24的半导体装置中，反方向的漏电流较大。认为这是因为，在阳极电极24中所含有的Ti在势垒区14与阳极电极24的界面上析出，由此，在势垒区14与阳极电极24之间的势垒高度(φB)成为Ti的势垒高度即0.55eV。

以此方式，由于在具备了含有Ti的阳极电极24的半导体装置1中，抑制了Si节结的产生，因此半导体层10与阳极电极24的界面电阻将降低，从而获得良好的电接触。尤其是，在阳极电极24的Ti浓度成为原子百分比3％以上时，防止在半导体层10与阳极电极24的界面上产生Si节结，从而使半导体装置1的电特性稳定并提高了半导体装置1的可靠性。而且，由于如果阳极电极24的Ti浓度在原子百分比30％以下，则半导体层10与阳极电极24的界面的势垒高度被维持为适当的高度，因此反方向的漏电流被抑制。尤其是，如果阳极电极24的Ti浓度在原子百分比15％以下，则防止反方向的漏电流。以此方式，在具备了含有Ti的阳极电极24的半导体装置1中，如果Ti浓度为原子百分比3～30％，更优选为原子百分比3～15％，则能够同时兼备抑制Si节结的产生和抑制反方向漏电流这双方。

(第二实施例)

如图3所示，半导体装置2为具有提高了反向恢复特性的二极管结构的半导体装置，并具备：硅单结晶的半导体层100、对半导体层100的下表面进行被膜的阴极电极122以及对半导体层100的上表面进行被膜的阳极电极124。

半导体层100具有：n⁺型的阴极区111、n型的缓冲区112、n^－型的漂移区113、n型的势垒区114、p型的阳极区115、n型的柱区116以及p+型的接触区117。

阴极区111被设置于半导体层100的下层部，并露出于半导体层100的下表面。阴极区111通过利用离子注入技术而向半导体层100的下表面导入磷而被形成。阴极区111的杂质浓度为大约1×10¹⁷～5×10²⁰cm^-3。

缓冲区112被设置于半导体层100的下层部，并被配置在阴极区111与漂移区113之间。缓冲区112通过利用离子注入技术而向半导体层100的下表面导入磷而被形成。缓冲区112的杂质浓度为大约1×10¹⁶～1×10¹⁹cm^-3。

漂移区113被配置在缓冲区112与势垒区114之间。漂移区113为在半导体层100上形成了阴极区111、缓冲区112、势垒区114、阳极区115、柱区116以及接触区117的剩余部分。漂移区113的杂质浓度为大约1×10¹²～1×10¹⁵cm^-3。

势垒区114被配置于半导体层100的上层部，并被配置在漂移区113与阳极区115之间。势垒区114通过利用离子注入技术而向半导体层100的上表面导入磷而被形成。势垒区114的杂质浓度为大约1×10¹⁵～1×10¹⁸cm^-3。此外，势垒区114的厚度为大约0.5～3.0μm。

阳极区115被配置于半导体层100的上层部，并露出于半导体层100的上表面。阳极区115通过利用离子注入技术而向半导体层100的上表面导入硼而被形成。阳极区115的杂质浓度为大约1×10¹⁶～1×10¹⁹cm^-3。

柱区116被配置于半导体层100的上层部，并以貫通阳极区115的方式而被配置。柱区116的一端与势垒区114相接，另一端露出于半导体层100的上表面。露出于半导体层100的上表面的柱区116具有矩形状的形式，其面积为20μm×20μm。柱区116通过利用离子注入技术而向半导体层100的上表面导入磷而被形成。柱区116的杂质浓度为大约1×10¹⁶～1×10¹⁹cm^-3。

接触区117被配置于半导体层100的上层部，并被阳极区115包围，且露出于半导体层100的上表面。接触区117通过利用离子注入技术而向半导体层100的上表面导入硼而被形成。接触区117的杂质浓度为大约1×10¹⁷～1×10²⁰cm^-3。

阴极电极122由Ti层与AlSi合金层的双层膜构成，Ti层与阴极区111接触。Ti层的膜厚为大约30nm，AlSi合金层的膜厚为大约1μm。AlSi合金层的Si浓度为大约原子百分比1％。阴极电极122通过Ti层而与阴极区111欧姆接触。阴极电极122通过利用蒸镀技术而向半导体层100的下表面依次层压Ti层以及AlSi合金层，从而被形成。

阳极电极124由含有Ti的AlSi合金层的单层膜构成。阳极电极124的膜厚为大约1μm。阳极电极124的Si浓度为大约原子百分比1％，Ti浓度为大约原子百分比8％。阳极电极124与阳极区115和接触区117欧姆接触。阳极电极124与柱区116肖特基接触。在柱区116与阳极电极124之间的势垒高度(φB)为大约0.75eV。阳极电极124利用蒸镀技术而被形成于半导体层100的上表面上。此外，为了在半导体层100的下表面上形成阴极电极122、并在半导体层100的上表面上形成了阳极电极124之后，获得降低界面电阻而稳定的电接触，从而在还原环境下实施500℃的热处理。

接下来，对半导体装置2的特征进行说明。当在阴极电极122与阳极电极124之间施加正向偏压时，阳极电极124与柱区116经由肖特基界面而短路。由于柱区116与势垒区114为大致相同电位，因此势垒区114与阳极电极124的电位差，将与肖特基界面处的电圧降大致相等。由于肖特基界面处的电圧降与在阳极区115和势垒区114之间的pn接合的内建电圧(builtinvoltage)相比而充分较小，因此抑制了正孔从接触区117以及阳极区115向漂移区113的注入。在阳极电极124与阴极电极122之间，主要流通有经由阳极电极124与n柱区116之间的肖特基界面、柱区116、势垒区114、漂移区113、缓冲区112、阴极区111的正向电流。当阳极电极124与阴极电极122之间的电圧从正向偏压切换为反向偏压时，通过阳极电极124与柱区116之间的肖特基界面而反向电流被限制。

如上所述，在本实施例的半导体装置2中，由于在施加正向偏压时抑制了正孔从接触区117以及阳极区115向漂移区113的注入，因此反向恢复电流较小从而反向恢复时间较短。根据本实施例的半导体装置2，无需实施漂移区113的寿命控制，从而能够减少元件损失。

由于在半导体装置2中，阳极电极124与柱区116的接触面积较小，因此抑制在阳极电极124与柱区116的界面处产生Si节结，对于用于实现良好的电接触是特别重要的。由于半导体装置2的阳极电极124含有Ti，因此在阳极电极124中所含的Al的扩散通过Ti而被抑制。因此，抑制了在阳极电极124中含有的Al向阳极电极124与柱区116的界面扩散从而AlSi合金层内的Si析出，进而抑制了在阳极电极124与柱区116的界面处产生Si节结。

虽然在上述各实施例中，阳极电极24、124为含有Ti的AlSi合金层的单层，但是即使阳极电极24、124为多层，只要与半导体层10、100接触的部分为含有Ti的AlSi合金层，则能够抑制Si节结的产生。例如，阳极电极24、124也可以为含有Ti的AlSi合金层和不含有Ti的AlSi合金层的多层。在这种情况下，优选为，含有Ti的AlSi合金层的膜厚为至少20nm以上。此外，为了提高耐热特性，优选为阳极电极24、124的膜厚较厚，且虽然为焊锡接合，但是也可以将Ni、Au等的金属膜层压于AlSi合金膜上。

以上，虽然对本发明的具体示例进行了详细的说明，但这些仅为示例，并不限定权利要求书的范围。在权利要求书所记载的技术中，包含对以上所例示的具体示例进行的各种变形及变更的示例。在本说明书或者附图中所说明的技术要素通过单独或者各种的组合而发挥技术上的有用性，并不限定于申请时权利要求所记载的组合。此外，在本说明书或者附图中所例示的技术同时达成多个目的，并且达成其中一个目的本身便具有技术上的有用性。

以下，对本说明书所公开的技术特征进行整理。另外，以下所述的事项分别独立地具有技术的有用性。

在本说明书所公开的半导体装置的一个实施方式中，也可以具备：半导体层，其含有Si；肖特基电极，其与半导体层的一个主面的至少一部分肖特基接触。在此，含有Si的半导体层为至少含有作为构成元素的Si的半导体，典型而言为Si或SiC。肖特基电极的材料也可以为，含有选自Ti、Ta、Nb、Hf、Zr、W、Mo以及V中的至少一种的AlSi合金。肖特基电极的AlSi合金的Si浓度只要至少含有Si即可，并不进行特别地制限。肖特基电极的AlSi合金的Si浓度典型地为原子百分比0.1～1.0％。半导体装置被构成为，利用在半导体层与肖特基电极之间的势垒高度而发挥特定功能。在一个示例中，半导体装置为肖特基二极管，并利用在半导体层与肖特基电极之间的势垒高度而发挥整流作用。由于该实施方式的半导体装置的肖特基电极由AlSi合金形成，因此抑制了肖特基电极中所含的Al向半导体层扩散，从而抑制了铝尖峰的产生。而且，该实施方式的半导体装置的肖特基电极含有Ti、Ta、Nb、Hf、Zr、W、Mo或V的过渡性金属中的至少一种，因此抑制了AlSi合金中所包含的Al向半导体层与肖特基电极的界面扩散而AlSi合金内的Si析出，进而抑制Si节结的产生。

在上述实施方式的半导体装置中，也可以还具备与半导体层的另一个主面接触的阴极电极。在此情况下，半导体层也可以具有：第一导电型的阴极区、第一导电型的漂移区、第一导电型的势垒区、第二导电型的阳极区以及第一导电型的柱区。阴极区也可以与阴极电极相接。漂移区也可以被配置在阴极区上，并且与阴极区相比为低浓度。势垒区也可以被配置在漂移区上，并且与漂移区相比为高浓度。阳极区也可以被配置在势垒区上。柱区也可以以貫通阳极区的方式延伸，且一端与势垒区接触，另一端与肖特基电极肖特基接触。另外，根据需要也可以在上述半导体区之间存在有其它半导体区。该半导体装置为具有柱区的二极管，也可以作为分体元件而被构成，也可以作为在同一基板上混合存有IGBT的反向导通IGBT而被构成。在此半导体装置中，由于肖特基电极与柱区的接触面积较小，因此抑制在肖特基电极与柱区的界面处Si节结的产生，对于用于实现良好的电接触是特别重要的。通过将本说明书公开的肖特基电极应用于这种半导体装置中，从而使半导体装置的电特性稳定，从而提高半导体装置的可靠性。

在上述实施方式的半导体装置中，柱区与肖特基电极的接触面积也可以在400μm²以下。这样以来，在柱区与肖特基电极的接触面积较小的情况下，抑制了Si节结的产生的肖特基电极特别有用。

在上述实施方式的半导体装置中，肖特基电极中Ti浓度为原子百分比3％以上。当肖特基电极的Ti浓度在原子百分比3％以上时，防止Si节结的产生。

在上述实施方式的半导体装置中，肖特基电极中Ti浓度也可以在原子百分比30％以下，更优选为，Ti浓度也可以在15％以下。当肖特基电极的Ti浓度为原子百分比30％以下时，反方向漏电流被显著地抑制。当肖特基电极的Ti浓度在原子百分比15％以下时，反方向漏电流被防止。

在上述实施方式的半导体装置中，在肖特基电极与半导体层之间的势垒高度也可以为0.6～0.9eV。当形成有此范围内的势垒高度时，肖特基电极的反方向漏电流被抑制。更优选为，肖特基电极与半导体层之间的势垒高度也可以为0.7～0.8eV。

Claims (7)

1.一种半导体装置，具备：

半导体层，其含有Si；

肖特基电极，其与所述半导体层的一个主面的至少一部分肖特基接触，

所述肖特基电极的材料为，含有选自Ti、Ta、Nb、Hf、Zr、W、Mo以及V中的至少一种的AlSi合金。

2.如权利要求1所述的半导体装置，其中，

还具备阴极电极，所述阴极电极与所述半导体层的另一个主面接触，

所述半导体层具有：

第一导电型的阴极区，其与所述阴极电极相接；

第一导电型的漂移区，其被配置于所述阴极区上，并且与所述阴极区相比为低浓度；

第一导电型的势垒区，其被配置于所述漂移区上，并且与所述漂移区相比为高浓度；

第二导电型的阳极区，其被配置于所述势垒区上；

第一导电型的柱区，其贯穿所述阳极区而延伸，并且一端与所述势垒区接触，另一端与所述肖特基电极肖特基接触。

3.如权利要求2所述的半导体装置，其中，

所述柱区与所述肖特基电极的接触面积在400μm²以下。

4.如权利要求1至3中的任一项所述的半导体装置，其中，

在所述肖特基电极中，Ti浓度在原子百分比3％以上。

5.如权利要求1至4中的任一项所述的半导体装置，其中，

在所述肖特基电极中，Ti浓度在原子百分比30％以下。

6.如权利要求5所述的半导体装置，其中，

在所述肖特基电极中，Ti浓度在原子百分比15％以下。

7.如权利要求1至6中的任一项所述的半导体装置，其中，

所述肖特基电极与所述半导体层之间的势垒高度为0.6～0.9eV。