CN105097564A - 芯片封装结构的处理方法 - Google Patents

Abstract

一种芯片封装结构的处理方法。本发明采用O₂或N₂中的至少一种气体的等离子体轰击第一电连接结构、第二电连接结构及暴露所述第一电连接结构、第二电连接结构的绝缘层。上述轰击过程中，O₂或N₂所产生的等离子体会与沉积在绝缘层表面的金属阳离子反应生成金属原子或金属化合物，上述金属原子、金属化合物为电中性，因而与绝缘层之间无静电吸附，易于脱离绝缘层表面，且上述金属原子、金属化合物也不易反粘至绝缘层表面，对等离子体腔室抽真空即可将上述金属原子、金属化合物排出。

Description

芯片封装结构的处理方法

技术领域

本发明涉及半导体技术领域，特别涉及一种芯片封装结构的处理方法。

背景技术

现有的芯片封装结构在制作完成后，由于刻蚀工艺中等离子体的轰击、湿法清洗等，会造成金属阳离子在隔绝电连接结构，例如锡球的绝缘材料上沉积。上述沉积的金属阳离子会造成相邻两电连接结构之间电泄露，从而引起封装器件失效。

为解决上述技术问题，现有技术也有一些方案提出。例如采用Ar等离子体轰击上述绝缘层表面，使得绝缘层表层原子携带金属阳离子同时脱离绝缘层，之后抽真空将上述反应产物去除。

然而，实际工艺中发现，上述依赖轰击物理剥离金属阳离子的方式对金属阳离子的去除效果很有限，相邻电连接结构之间仍可能产生电泄露。

有鉴于此，本发明提供一种新的芯片封装结构的处理方法解决上述技术问题。

发明内容

本发明解决的问题是芯片封装结构的相邻电连接结构之间易出现电泄露。

为解决上述问题，本发明提供一种芯片封装结构的处理方法，芯片封装结构至少具有第一电连接结构、第二电连接结构及暴露所述第一电连接结构、第二电连接结构的绝缘层；

采用O₂或N₂中的至少一种气体的等离子体轰击所述第一电连接结构、第二电连接结构及暴露所述第一电连接结构、第二电连接结构的绝缘层。

可选地，所述第一电连接结构为焊垫或垫重分布层，所述第二电连接结构为焊垫或垫重分布层。

可选地，所述焊垫或垫重分布层的材质为铜或铝。

可选地，所述第一电连接结构为位于焊垫或垫重分布层上的焊球，所述第二电连接结构为位于焊垫或垫重分布层上的焊球。

可选地，所述焊球的材质为铜、锡或银。

可选地，所述第一电连接结构还包括位于所述焊球与焊垫，或所述焊球与垫重分布层之间的球下金属层；所述第二电连接结构还包括位于所述焊球与焊垫，或所述焊球与垫重分布层之间的球下金属层。

可选地，所述球下金属层的材质为钛或铜。

可选地，所述轰击过程中，等离子体腔室内O₂的流量范围为5～25sccm，压强范围为1E10^-9～1E10^-6Pa。

可选地，所述轰击过程中，等离子体腔室内N₂的流量范围为5～25sccm，压强范围为1E10^-9～1E10^-6Pa。

可选地，所述轰击过程中，所加的射频电压大小范围为900V～1100V，频率范围为45Hz～55Hz，功率范围为270W～330W，轰击时间范围为100s～150s。

可选地，所述绝缘层的材质为聚酰亚胺、氮化硅、或氧化硅。

与现有技术相比，本发明的技术方案具有以下优点：1)本发明采用O₂或N₂中的至少一种气体的等离子体轰击第一电连接结构、第二电连接结构及暴露所述第一电连接结构、第二电连接结构的绝缘层，上述轰击过程中，O₂或N₂所产生的等离子体会与沉积在绝缘层表面的金属阳离子反应生成金属原子或金属化合物，上述金属原子、金属化合物为电中性，因而与绝缘层之间无静电吸附，易于脱离绝缘层表面，且上述金属原子、金属化合物也不易反粘至绝缘层表面，对等离子体腔室抽真空即可将上述金属原子、金属化合物排出。

2)可选方案中，上述第一电连接结构与第二电连接结构具有多种方案，例如都为焊垫或垫重分布层，或都为焊球，或为焊球及其下的球下金属层。上述提供了多种芯片封装结构的表面结构，不论焊垫、垫重分布层、焊球、或焊球及其下的球下金属层在刻蚀及清洗过程中都有可能造成金属阳离子流失沉积在隔绝相邻上述结构的绝缘层上，对上述绝缘层及金属阳离子进行等离子体轰击，可以使金属阳离子与等离子体中的阴离子、原子或电子结合，变为电中性的金属原子、金属化合物，从而脱离绝缘层表面，避免相邻焊垫之间、相邻垫重分布层之间、相邻焊球之间、或相邻焊球及其下的球下金属层之间出现电泄露，提高了器件的可靠性。

3)可选方案中，所述轰击过程中，等离子体腔室内O₂的流量范围为5～25sccm，压强范围为1E10^-9～1E10^-6Pa，上述压强范围有利于O₂电离产生等离子体，5～25sccm流量范围所产生的电子和/或O原子利于与金属阳离子结合生成金属原子或金属化合物。

4)可选方案中，与3)可选方案类似地，所述轰击过程中，等离子体腔室内N₂的流量范围为5～25sccm，压强范围为1E10^-9～1E10^-6Pa，上述压强范围有利于N₂电离产生等离子体，5～25sccm流量范围所产生的电子和/或N原子利于与金属阳离子结合生成金属原子或金属化合物。

5)可选方案中，对于4)可选方案中的O₂与5)可选方案中的N₂，所述轰击过程中，所加的射频电压大小范围为900V～1100V，频率范围为45Hz～55Hz，功率范围为270W～330W，轰击时间范围为100s～150s，上述射频电压大小、频率与功率利于对等离子加速，使其易于与金属阳离子结合，上述轰击时间既实现了金属阳离子电中和或生成金属化合物，又避免了等离子轰击在暴露的电连接结构表面造成缺陷。

附图说明

图1是本发明一个实施例的芯片封装结构在处理过程中的结构示意图；

图2是本发明另一实施例的芯片封装结构在处理过程中的结构示意图；

图3是本发明再一实施例的芯片封装结构在处理过程中的结构示意图。

具体实施方式

如背景技术中所述，现有技术中，为去除芯片封装结构绝缘层表面的金属阳离子，采用Ar轰击上述表面，以使得沉积金属阳离子的绝缘层部分表层原子被轰击脱离上述绝缘层，藉此实现将金属阳离子从绝缘层表面剥离。然而，上述处理方法对金属阳离子的去除效果很有限，相邻电连接结构之间仍存在电泄露。针对上述技术问题，本发明提出采用O₂或N₂中的至少一种气体的等离子体轰击第一电连接结构、第二电连接结构及暴露所述第一电连接结构、第二电连接结构的绝缘层，上述轰击过程中，O₂或N₂所产生的等离子体会与沉积在绝缘层表面的金属阳离子反应生成金属原子或金属化合物，上述金属原子、金属化合物为电中性，因而与绝缘层之间无静电吸附，易于脱离绝缘层表面，且上述金属原子、金属化合物也不易再反粘至绝缘层表面，对等离子体腔室抽真空即可将上述金属原子、金属化合物排出。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1是本发明一个实施例的芯片封装结构在处理过程中的结构示意图。参照图1所示，芯片封装结构1具有第一焊垫121、第二焊垫122及暴露所述第一焊垫121、第二焊垫122的绝缘层13。

具体地，第一焊垫121与第二焊垫122分别通过金属互连结构11与衬底上的器件，例如晶体管相连，第一焊垫121与第二焊垫122之间电绝缘。

第一焊垫121与第二焊垫122的材质为铝、铜等，通过干法刻蚀工艺形成，可以理解的是，刻蚀过程的副产物去除不干净，会引起铜阳离子、铝阳离子沉积在绝缘层13上。绝缘层13的材质例如为氧化硅。考虑到隔离水汽、污染物等因素，绝缘层13可以为钝化层，其材质可以为氮化硅。考虑到焊垫金属应力一般较大，可能会引起其下的金属互连结构中的介电层断裂，为避免上述问题，绝缘层13的材质可以为聚酰亚胺。

参照图1所示，对于芯片封装结构1，采用O₂或N₂中的至少一种气体的等离子体轰击所述第一焊垫121、第二焊垫122及暴露第一焊垫121、第二焊垫122的绝缘层13。

具体地，控制等离子体腔室内的氧气压强范围为1E10^-9～1E10^-6Pa，施加射频电压大小范围为900V～1100V，频率范围为45Hz～55Hz，功率范围为270W～330W，使得O₂电离为氧原子O，电子e等。上述氧原子O，电子e与金属阳离子发生反应，以铜为例：

Cu²⁺+O+2e→Cu+O

Cu²⁺+O+2e→CuO

上述金属原子Cu、金属化合物CuO为电中性，因而与绝缘层13之间无静电吸附，易于脱离绝缘层13表面，且上述金属原子Cu、金属化合物CuO也不易再反粘至绝缘层13表面，对等离子体腔室抽真空即可将上述金属原子Cu、金属化合物CuO排出。

一个实施例中，O₂流量范围为5～25sccm，上述流量范围所产生的电子和/或O原子利于与金属阳离子结合生成金属原子或金属化合物。一个实施例中，轰击时间为100s～150s，例如120s，上述轰击时间既实现了金属阳离子电中和或生成金属化合物，又避免了等离子轰击在暴露的焊垫电连接结构表面造成缺陷。

除了采用O₂等离子体轰击芯片封装结构，还可以采用N₂等离子体。具体地，控制等离子体腔室内的氮气压强范围为1E10^-9～1E10^-6Pa，射频电压大小范围为900V～1100V，频率范围为45Hz～55Hz，功率范围为270W～330W，使得N₂电离为氮原子N，电子e等。上述氮原子N，电子e与金属阳离子发生反应，以铝为例：

Al³⁺+N+3e→Al+N

Al³⁺+N+3e→AlN

上述金属原子Al、金属化合物AlN为电中性，因而与绝缘层13之间无静电吸附，易于脱离绝缘层13表面，且上述金属原子Al、金属化合物AlN也不易反粘至绝缘层13表面，对等离子体腔室抽真空即可将上述金属原子Al、金属化合物AlN排出。

一个实施例中，N₂流量范围为5～25sccm，上述流量范围所产生的电子和/或N原子利于与金属阳离子结合生成金属原子或金属化合物。一个实施例中，轰击时间为100s～150s，上述轰击时间既实现了金属阳离子电中和或生成金属化合物，又避免了等离子轰击在暴露的电连接结构表面造成缺陷。

可以理解的是，上述对芯片封装结构的处理方法，并不限于两个焊垫，其它实施例中，对具有多个焊垫的芯片封装结构也可以采用上述处理方法，以避免焊垫之间的电泄露，从而提高芯片封装结构的可靠性。另外，也可以采用O₂与N₂的混合气体所产生的等离子体对芯片封装结构进行处理。

图2是本发明另一个实施例的芯片封装结构在处理过程中的结构示意图。与图1中芯片结构的区别在于：上述处理的绝缘层13不是暴露出第一焊垫121、第二焊垫122，而是暴露出垫重分布层151、152。第一垫重分布层151通过金属互连结构14与第一焊垫121相连，第二垫重分布层152通过金属互连结构14与第二焊垫122相连，两垫重分布层151、152对两焊垫121、122进行了重分布。利用垫重分布层151、152对焊垫121、122之间的间距、位置进行重新规划，可以提高芯片封装结构上的器件密度。

第一垫重分布层151、第二垫重分布层152的材质也为铜或铝，两者之间电绝缘。即芯片封装结构制作完成后，沉积在绝缘层13上的金属阳离子也为铜阳离子或铝阳离子。

除了上述芯片封装结构不同，其余处理方法与图1中实施例的封装结构的处理方法相同。

图3是本发明再一个实施例的芯片封装结构在处理过程中的结构示意图。与图1中芯片结构的区别在于：上述处理的绝缘层13不是隔绝第一焊垫121、第二焊垫122，而是电绝缘分别与第一焊垫121、第二焊垫122相连的第一焊球171、第二焊球172。第一焊球171、第二焊球172的材质为铜、锡或银。即沉积在绝缘层13上的金属阳离子为铜离子、锡离子或银离子。O₂或N₂电离出的等离子体也能将锡离子与银离子电中和为锡原子与银原子，或与锡离子与银离子生成电中性的锡化合物或银化合物。

此外，参照图3所示，第一焊球171与第一焊垫121之间还具有第一球下金属层161，第二焊球172与第二焊垫122之间还具有第二球下金属层162。第一球下金属层161、第二球下金属层162的材质为钛或铜。即芯片封装结构制作完成后，沉积在绝缘层13上的金属阳离子除了为铜离子、锡离子或银离子外，还可能为钛离子。O₂或N₂电离出的等离子体也能将钛离子电中和为钛原子或与钛离子生成电中性的钛化合物。

除了上述芯片封装结构的不同，其余处理方法与图1中实施例的封装结构的处理方法相同。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种芯片封装结构的处理方法，其特征在于，

芯片封装结构至少具有第一电连接结构、第二电连接结构及暴露所述第一电连接结构、第二电连接结构的绝缘层；

采用O₂或N₂中的至少一种气体的等离子体轰击所述第一电连接结构、第二电连接结构及暴露所述第一电连接结构、第二电连接结构的绝缘层。

2.根据权利要求1所述的处理方法，其特征在于，所述第一电连接结构为焊垫或垫重分布层，所述第二电连接结构为焊垫或垫重分布层。

3.根据权利要求2所述的处理方法，其特征在于，所述焊垫或垫重分布层的材质为铜或铝。

4.根据权利要求1所述的处理方法，其特征在于，所述第一电连接结构为位于焊垫或垫重分布层上的焊球，所述第二电连接结构为位于焊垫或垫重分布层上的焊球。

5.根据权利要求4所述的处理方法，其特征在于，所述焊球的材质为铜、锡或银。

6.根据权利要求4所述的处理方法，其特征在于，所述第一电连接结构还包括位于所述焊球与焊垫，或所述焊球与垫重分布层之间的球下金属层；所述第二电连接结构还包括位于所述焊球与焊垫，或所述焊球与垫重分布层之间的球下金属层。

7.根据权利要求6所述的处理方法，其特征在于，所述球下金属层的材质为钛或铜。

8.根据权利要求1所述的处理方法，其特征在于，所述轰击过程中，等离子体腔室内O₂的流量范围为5～25sccm，压强范围为1E10^-9～1E10^-6Pa。

9.根据权利要求1所述的处理方法，其特征在于，所述轰击过程中，等离子体腔室内N₂的流量范围为5～25sccm，压强范围为1E10^-9～1E10^-6Pa。

10.根据权利要求8或9所述的处理方法，其特征在于，所述轰击过程中，所加的射频电压大小范围为900V～1100V，频率范围为45Hz～55Hz，功率范围为270W～330W，轰击时间范围为100s～150s。

11.根据权利要求1所述的处理方法，其特征在于，所述绝缘层的材质为聚酰亚胺、氮化硅、或氧化硅。