CN105097039B - 存储阵列的操作方法和存储器 - Google Patents
存储阵列的操作方法和存储器 Download PDFInfo
- Publication number
- CN105097039B CN105097039B CN201410181422.3A CN201410181422A CN105097039B CN 105097039 B CN105097039 B CN 105097039B CN 201410181422 A CN201410181422 A CN 201410181422A CN 105097039 B CN105097039 B CN 105097039B
- Authority
- CN
- China
- Prior art keywords
- data
- row
- storage cell
- data storage
- programmed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 31
- 238000011017 operating method Methods 0.000 title claims abstract description 15
- 238000013500 data storage Methods 0.000 claims abstract description 133
- 210000000352 storage cell Anatomy 0.000 claims abstract description 107
- 230000006399 behavior Effects 0.000 claims description 4
- 230000001960 triggered effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 5
- 238000003723 Smelting Methods 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004321 preservation Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
Landscapes
- Read Only Memory (AREA)
Abstract
一种存储阵列的操作方法和存储器,第一编程操作包括:将第m行数据存储单元对应的第一待编程数据进行取反操作以获得所述第m行数据存储单元对应的第二待编程数据,基于第二待编程数据对所述第m行数据存储单元进行编程操作,将标识数据设置为数据1;第二编程操作包括:基于所述第m行数据存储单元对应的第一待编程数据对所述第m行数据存储单元进行编程操作,将标识数据设置为数据0;对所述第m行数据存储单元进行读取操作;读取操作包括:获得所述第m行数据存储单元保存的已编程数据,将所述已编程数据和所述第m行数据存储单元对应的标识数据进行异或运算,将所述异或运算后的结果作为所述第m行数据存储单元的读取结果。
Description
技术领域
本发明涉及一种存储阵列的操作方法和存储器。
背景技术
电熔丝(efuse)技术是根据多晶硅熔丝特性发展起来的一种技术。电熔丝的初始电阻值很小,当有大电流经过电熔丝时,电熔丝被熔断,其电阻值倍增。因此,由电熔丝构成的储存单元以判断电熔丝是否被熔断来得知其内部储存的数据。
如图1所示,现有电熔丝存储器包括:m条字线、n个列选晶体管、n条位线、n个灵敏放大器和电熔丝存储阵列,m和n均为正整数。
m条字线包括:第1条字线WL1、第2条字线WL2、…、第m条字线WLm。
n个列选晶体管包括:第1个列选晶体管M1、第2个列选晶体管M2、第3个列选晶体管M3、…、第n个列选晶体管Mn,所述n个列选晶体管的源极均连接电源电压VDD。
n条位线包括:第1条位线BL1、第2条位线BL2、第3条位线BL3、…、第n条位线BLn,所述n条位线与所述n个列选晶体管的漏极一一对应连接。
n个灵敏放大器包括:第1个灵敏放大器SA1、第2个灵敏放大器SA2、第3个灵敏放大器SA3、…、第n个灵敏放大器SAn,所述n个灵敏放大器与所述n条位线一一对应连接。
电熔丝存储阵列包括:呈m行n列排布的存储单元。所述m条字线与所述m行存储单元一一对应,所述n条位线与所述n列存储单元一一对应,一条字线和一条位线对应一个存储单元。
每个存储单元包括:行选晶体管和电熔丝。所述行选晶体管的栅极连接与所述存储单元对应的字线,所述行选晶体管的漏极连接所述电熔丝的第一端,所述行选晶体管的源极接地GND,所述电熔丝的第二端连接与所述存储单元对应的位线。以第1行1列的存储单元10为例,存储单元10对应第1条字线WL1和第1条位线BL1。存储单元10包括行选晶体管M0和电熔丝F0,行选晶体管M0的栅极连接第1条字线WL1,行选晶体管M0的漏极连接电熔丝F0的第一端,行选晶体管M0的源极接地GND,电熔丝F0的第二端连接第1条位线BL1。
通过对列选晶体管的栅极施加相应的电压可以控制列选晶体管导通或截止,通过对字线施加相应的电压可以控制一行存储单元中的行选晶体管导通或截止。当存储单元中的行选晶体管导通且与该存储单元对应的列选晶体管也导通时,位于该存储单元中的电熔丝会被熔断。存储单元中的电熔丝被熔断的操作可以称之为对该存储单元进行烧写操作。电熔丝是否被熔断可以根据电阻值来判断,当电阻值大于一定的电阻阈值时视为电熔丝被熔断,当电阻值该电阻阈值时视为电熔丝未被熔断。
存储单元中的电熔丝被熔断后无法就再进行烧写操作,所以存储单元在编程操作过程中只能被烧写一次。通常将数据1视为需进行烧写操作的数据,即,对数据1进行编程操作时需熔断保存数据1的存储单元中的电熔丝,对数据0进行编程操作时无需熔断保存数据0的存储单元中的电熔丝。
然而,存储单元容易出现编程操作失败,即烧写操作之后电熔丝仍未被熔断,这导致存储单元保存的数据出现错误,从而读取结果错误,存储器的生产良率变低。
发明内容
本发明解决的问题是现有存储器的生产良率较低。
为解决上述问题,本发明提供一种存储阵列的操作方法,所述存储阵列包括呈M行N列排布的数据存储单元,所述存储阵列的操作方法包括:
对第m行数据存储单元进行第一编程操作或第二编程操作,1≤m≤M;
所述对第m行数据存储单元进行第一编程操作包括:将第m行数据存储单元对应的第一待编程数据进行取反操作以获得所述第m行数据存储单元对应的第二待编程数据,基于所述第m行数据存储单元对应的第二待编程数据对所述第m行数据存储单元进行编程操作,将所述第m行数据存储单元对应的标识数据设置为数据1;
所述对第m行数据存储单元进行第二编程操作包括:基于所述第m行数据存储单元对应的第一待编程数据对所述第m行数据存储单元进行编程操作,将所述第m行数据存储单元对应的标识数据设置为数据0;
对所述第m行数据存储单元进行读取操作;
所述对所述第m行数据存储单元进行读取操作包括:获得所述第m行数据存储单元保存的已编程数据,将所述已编程数据和所述第m行数据存储单元对应的标识数据进行异或运算,将所述异或运算后的结果作为所述第m行数据存储单元的读取结果。
可选的,所述对第m行数据存储单元进行第一编程操作在满足以下条件时执行:
基于第m行n列数据存储单元对应的第一待编程数据对所述第m行n列数据存储单元进行编程操作失败,1≤n≤N。
可选的,所述第m行n列数据存储单元对应的第一待编程数据为所述第m行数据存储单元对应的第一待编程数据中的第一个需进行烧写操作的数据。
可选的,所述对第m行数据存储单元进行第一编程操作在满足以下条件时执行:
所述第m行数据存储单元对应的第一待编程数据中需进行烧写操作的数据数量大于所述第m行数据存储单元对应的第一待编程数据的数据总量的一半。
可选的,所述需进行烧写操作的数据为数据1。
本发明实施例还提供一种存储器,包括:存储阵列、N+1个数据获得单元和N个异或计算器,所述存储阵列包括呈M行N+1列排布的存储单元;
第j个数据获得单元适于获得第1行j列至第M行j列存储单元保存的已编程数据,1≤j≤N+1;
第k个异或计算器的第一输入端连接第k个数据获得单元的输出端,1≤k≤N,第k个异或计算器的第二输入端连接第N+1个数据获得单元的输出端。
与现有技术相比,本发明技术方案可以在基于待编程数据对数据存储单元进行编程操作失败时,仍能够获得正确的读取结果,提高了存储器的良率。
附图说明
图1是现有存储器的一结构示意图;
图2是本发明存储器的一结构示意图;
图3是本发明存储器的另一结构示意图;
图4是本发明存储阵列的操作方法的流程示意图;
图5是本发明第一编程操作方法的流程示意图;
图6是本发明读取操作方法的流程示意图;
图7是本发明编程操作的示意图;
图8是本发明读取操作的示意图;
图9是本发明第二编程操作方法的流程示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
如图2所示,本发明实施例提供一种存储器,所述存储器包括存储阵列、N+1个数据获得单元和N个异或计算器XOR,所述存储阵列包括呈M行N+1列排布的存储单元。M和N均为正整数。
第j个数据获得单元适于获得第1行j列至第M行j列存储单元保存的已编程数据,1≤j≤N+1;第k个异或计算器XOR的第一输入端连接第k个数据获得单元的输出端,1≤k≤N,第k个异或计算器XOR的第二输入端连接第N+1个数据获得单元的输出端。
所述存储阵列可以为电熔丝存储阵列,所述数据获得单元可以为灵敏放大器。
在所述存储阵列中,第1行至第M行存储单元中的第1列至第N列存储单元可以为数据存储单元,第1行至第M行存储单元中的第N+1列存储单元可以为标识存储单元。
下面结合图3对本实施例的存储器结构做进一步说明。如图3所示,所述存储器包括呈M行N+1列排布的存储单元、N+1个灵敏放大器和N个异或计算器。
所述N+1个灵敏放大器包括:第1个灵敏放大器11、第2个灵敏放大器12、第3个灵敏放大器13、…、第N个灵敏放大器1N和第N+1个灵敏放大器1N+1。
所述N个异或计算器包括:第1个异或计算器21、第2个异或计算器22、第3个异或计算器23…、第N个异或计算器2N。
第1个异或计算器21的第一输入端连接第1个灵敏放大器11的输出端,第1个异或计算器21的第二输入端连接第N+1个灵敏放大器1N+1的输出端;第2个异或计算器22的第一输入端连接第2个灵敏放大器12的输出端,第2个异或计算器22的第二输入端连接第N+1个灵敏放大器1N+1的输出端;第3个异或计算器23的第一输入端连接第3个灵敏放大器13的输出端,第3个异或计算器23的第二输入端连接第N+1个灵敏放大器1N+1的输出端;……第N个异或计算器2N的第一输入端连接第N个灵敏放大器1N的输出端,第N个异或计算器2N的第二输入端连接第N+1个灵敏放大器1N+1的输出端。
所述存储单元包括:行选晶体管和电熔丝,所述行选晶体管的漏极连接所述电熔丝的第一端,所述行选晶体管的源极接地。所述存储器还可以包括:M条字线、N+1个列选晶体管和N+1条位线。
所述M条字线包括:第1条字线WL1、第2条字线WL2、…、第M条字线WLM。
所述N+1个列选晶体管包括:第1个列选晶体管M1、第2个列选晶体管M2、第3个列选晶体管M3、…、第N个列选晶体管MN、第N+1个列选晶体管MN+1,所述N+1个列选晶体管的源极均连接电源电压VDD。
所述N+1条位线包括:第1条位线BL1、第2条位线BL2、第3条位线BL3、…、第N条位线BLN、第N+1条位线BLN+1,所述N+1条位线与所述N+1个列选晶体管的漏极一一对应连接。
所述M条字线与所述M行存储单元一一对应,所述N+1条位线与所述N+1列存储单元一一对应,每个存储单元均对应一条字线和一条位线。存储单元中的行选晶体管的栅极连接与所述存储单元对应的字线。存储单元中的电熔丝的第二端连接与所述存储单元对应的位线。
以第1行1列的存储单元10为例,存储单元10对应第1条字线WL1和第1条位线BL1。存储单元10包括行选晶体管M0和电熔丝F0,行选晶体管M0的栅极连接第1条字线WL1,行选晶体管M0的漏极连接电熔丝F0的第一端,行选晶体管M0的源极接地GND,电熔丝F0的第二端连接第1条位线BL1。
对应上述实施例所述的存储阵列,本发明提供一种存储阵列的操作方法,如图4所示,所述操作方法包括:
步骤S1,对第m行数据存储单元进行第一编程操作或第二编程操作,1≤m≤M;
步骤S2,对所述第m行数据存储单元进行读取操作。
所述步骤S1和步骤S2中的数据存储单元为所述存储阵列中第1行至第M行存储单元的第1列至第N列的存储单元。
如图5所示,步骤S1中的对第m行数据存储单元进行第一编程操作包括:
步骤S111,将第m行数据存储单元对应的第一待编程数据进行取反操作以获得所述第m行数据存储单元对应的第二待编程数据;
步骤S112,基于所述第m行数据存储单元对应的第二待编程数据对所述第m行数据存储单元进行编程操作;
步骤S113,将所述第m行数据存储单元对应的标识数据设置为数据1。
所述第m行数据存储单元对应的第一待编程数据为需要对第m行数据存储单元进行编程操作的原始数据,每个存储单元均对应一个第一待编程数据。将第m行数据存储单元对应的第一待编程数据进行取反操作是指:将第m行1列至第m行N列数据存储单元对应的N个第一待编程数据均进行取反操作。所述标识数据可以保存至标识存储单元中。
如图6所示,步骤S2包括:
步骤S21,获得所述第m行数据存储单元保存的已编程数据;
步骤S22,将所述已编程数据和所述第m行数据存储单元对应的标识数据进行异或运算;
步骤S23,将所述异或运算后的结果作为所述第m行数据存储单元的读取结果。
所述步骤S21可以由数据获得单元来执行,步骤S22和步骤S23可以由异或计算器来执行。
所述对第m行数据存储单元进行第一编程操作可以在满足以下条件时执行:基于第m行n列数据存储单元对应的第一待编程数据对所述第m行n列数据存储单元进行编程操作失败,1≤n≤N。
对存储单元进行编程操作时,可以将数据1或数据0编程至该存储单元。当待编程数据为数据1时,需要对存储单元进行烧写操作。本实施例所述的编程操作失败可以指烧写操作失败。所述数据1或数据0可以为二进制或十六进制数据。
结合图3和图7,对存储阵列中第1行1列的存储单元10进行烧写操作时,对第1条字线WL1和第1个列选晶体管M1的栅极施加高电平电压,使得行选晶体管M0和列选晶体管M1均导通。导通电流从列选晶体管M1的源极经过电熔丝F0流向行选晶体管M0的源极,当电流持续时间和电流大小足够大时,电熔丝F0会被熔断,即将数据1写入存储单元10。当待编程数据为数据0时,可以不对存储单元进行烧写操作,该存储单元中的电熔丝不会被熔断,则将数据0编程至该存储单元。在实际情况中,经过烧写操作后的电熔丝不会被真的熔断,而是电阻值变得很大。本实施例将电阻值大于电阻阈值的电熔丝称为熔断的电熔丝,所述电阻阈值可以根据实际情况进行设定。
结合图3和图8,对存储阵列中第1行1列的存储单元10进行读取操作时,对第1条字线WL1施加高电平电压,对第1个列选晶体管M1的栅极施加低电平电压,使得行选晶体管M0导通而列选晶体管M1截止。与电熔丝F0的第二端连接的第1个灵敏放大器11产生电流,该电流经过电熔丝F0流到行选晶体管M0的源极,第1个灵敏放大器11检测电熔丝F0的第二端的电压并通过计算获得电熔丝F0的电阻值。根据电熔丝F0的电阻值可以获得存储单元10保存的已编程数据。当电熔丝F0的电阻值大于电阻阈值时,获得存储单元10保存的已编程数据为数据1;当电熔丝F0的电阻值小于或等于电阻阈值时,获得存储单元10保存的已编程数据为数据0。
从上述编程操作和读取操作的过程可以看出,当编程操作过程中流过电熔丝的电流大小不够大或者持续时间不够长时,电熔丝就无法被熔断,则在读取操作过程中获得的读取数据是错误的,该情况可以被视为烧写操作失败。
进行编程操作失败的第m行n列数据存储单元对应的第一待编程数据可以为所述第m行数据存储单元对应的第一待编程数据中的第一个需进行烧写操作的数据。例如,第1行1列数据存储单元对应的第一待编程数据为“0”,第1行2列数据存储单元对应的第一待编程数据为“1”,第1行3列数据存储单元对应的第一待编程数据为“0”,第1行4列数据存储单元对应的第一待编程数据为“0”。所述第1行2列数据存储单元对应的第一待编程数据“1”为第一个需进行烧写操作的数据,对第1行2列数据存储单元进行烧写操作失败时,则对第m行数据存储单元进行第一编程操作。
为了检验每个数据是否编程操作成功,可以在每个数据编程操作结束后进行读取操作进行校验。即,对一存储单元进行编程操作后,对该存储单元进行读取操作,以检验该存储单元的编程操作是否成功。
下面通过举例对上述步骤作进一步说明。
存储阵列的第1行1列至第1行8列的存储单元为数据存储单元,第1行9列的存储单元为标识存储单元,需要对所述第1行1列至第1行8列的存储单元进行编程操作的原始数据为“01001000”,则第1行数据存储单元对应的第一待编程数据为“01001000”。
基于第一待编程数据“01001000”依次对第1行1列至第1行8列数据存储单元进行编程操作,实际上,只需只对第1行2列和第1行5列的数据存储单元进行烧写操作。假设,对第1行2列数据存储单元进行烧写操作后进行读取操作,读取结果是第1行2列数据存储单元中保存的已编程数据为0,即第1行2列数据存储单元中的电熔丝未被熔断,则继续执行以下步骤:
将第一待编程数据“01001000”进行取反操作,获得第1行数据存储单元对应的第二待编程数据“10110111”;
将第二待编程数据“10110111”编程至第1行的数据存储单元;
将标识数据“1”编程至第1行9列的标识存储单元。
执行将第二待编程数据“10110111”编程至第1行的数据存储单元的步骤时,可以只对第1行1列、第1行3列、第1行4列、第1行6列、第1行7列、第1行8列的数据存储单元以及第1行9列的标识存储单元进行烧写操作。
对所述第1行数据存储单元进行读取操作时,执行以下步骤:
获得第1行数据存储单元保存的已编程数据为“10110111”;
将已编程数据“10110111”和第1行数据存储单元对应的标识数据“1”进行异或运算;
将异或运算后的结果“01001000”作为第1行数据存储单元的读取结果。
从上述举例可以看出,虽然基于第一待编程数据对第1行数据存储单元编程操作过程中出现了编程操作失败,但是执行本实施例提供的第一编程操作后,可以获得正确的读取结果,提高了存储器的良率。
所述对第m行数据存储单元进行第一编程操作也可以在满足以下条件时执行:所述第m行数据存储单元对应的第一待编程数据中需进行烧写操作的数据数量大于所述第m行数据存储单元对应的第一待编程数据的数据总量的一半。
需要进行烧写操作的存储单元数量越多,出现编程操作失败的概率就会越高。当第一待编程数据中的数据“1”超过第一待编程数据的数据总量的一半时,执行本实施例提供的第一编程操作,即对第一待编程数据继续取反操作后再进行编程操作,可以减少进行烧写操作的存储单元数量,从而降低编程操作失败的概率,提高存储器的良率。例如,第一待编程数据为“11111000”,基于第一待编程数据对存储单元进行编程操作,需要对5个存储单元进行烧写操作,若执行本实施例提供的第一编程操作,则只需对3个数据存储单元和1个标识存储单元进行烧写操作,并且可以获得正确的读取结果。
如图9所示,步骤S1中的对第m行数据存储单元进行第二编程操作包括:
步骤S121,基于所述第m行数据存储单元对应的第一待编程数据对所述第m行数据存储单元进行编程操作;
步骤S122,将所述第m行数据存储单元对应的标识数据设置为数据0。
当基于第一待编程数据对第m行数据存储单元进行编程操作成功时,将标识数据设置为数据0,则在读取操作过程中,第一待编程数据与数据0进行异或运算,异或运算的结果认为第一待编程数据,确保了读取结果的正确性。
上述说明涉及的存储单元以及存储单元与字线、列选晶体管和位线的连接方式仅作为可实现存储单元的示例,本实施例所述的存储单元也可以采用其他现有结构来实现,此处不加限制。
对应上述存储阵列的操作方法,本实施例所述的存储器还可以包括第一编程操作单元,所述第一编程操作单元包括:
取反单元,适于将第m行数据存储单元对应的第一待编程数据进行取反操作以获得所述第m行数据存储单元对应的第二待编程数据;
第一执行单元,适于基于所述第m行数据存储单元对应的第二待编程数据对所述第m行数据存储单元进行编程操作并将数据1编程至所述第m行的标识存储单元中。
所述存储器还可以包括第一触发单元,所述第一触发单元适于在基于第m行n列数据存储单元对应的第一待编程数据对所述第m行n列数据存储单元进行编程操作失败时触发所述第一编程操作单元,1≤n≤N。所述第m行n列数据存储单元对应的第一待编程数据可以为所述第m行数据存储单元对应的第一待编程数据中的第一个需进行烧写操作的数据。所述需进行烧写操作的数据为数据1。
所述存储器还可以包括第二触发单元,所述第二触发单元适于在所述第m行数据存储单元对应的第一待编程数据中需进行烧写操作的数据数量大于所述第m行数据存储单元对应的第一待编程数据的数据总量的一半时触发所述第一编程操作单元。
所述存储器还可以包括第二执行单元,所述第二执行单元适于基于所述第m行数据存储单元对应的第一待编程数据对所述第m行数据存储单元进行编程操作并将所述第m行数据存储单元对应的标识数据设置为数据0。
本领域技术人员可以通过上述功能的描述获得第一编程操作单元、第一触发单元和第二执行单元的具体实现方式,此处不再赘述。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种存储阵列的操作方法,所述存储阵列包括呈M行N列排布的数据存储单元,其特征在于,所述存储阵列的操作方法包括:
对第m行数据存储单元进行第一编程操作或第二编程操作,1≤m≤M;
所述对第m行数据存储单元进行第一编程操作包括:将第m行数据存储单元对应的第一待编程数据进行取反操作以获得所述第m行数据存储单元对应的第二待编程数据,基于所述第m行数据存储单元对应的第二待编程数据对所述第m行数据存储单元进行编程操作,将所述第m行数据存储单元对应的标识数据设置为数据1;
所述对第m行数据存储单元进行第二编程操作包括:基于所述第m行数据存储单元对应的第一待编程数据对所述第m行数据存储单元进行编程操作,将所述第m行数据存储单元对应的标识数据设置为数据0;
对所述第m行数据存储单元进行读取操作;
所述对所述第m行数据存储单元进行读取操作包括:获得所述第m行数据存储单元保存的已编程数据,将所述已编程数据和所述第m行数据存储单元对应的标识数据进行异或运算,将所述异或运算后的结果作为所述第m行数据存储单元的读取结果;
所述对第m行数据存储单元进行第一编程操作在满足以下条件时执行:
基于第m行n列数据存储单元对应的第一待编程数据对所述第m行n列数据存储单元进行编程操作失败,1≤n≤N。
2.如权利要求1所述的存储阵列的操作方法,其特征在于,所述第m行n列数据存储单元对应的第一待编程数据为所述第m行数据存储单元对应的第一待编程数据中的第一个需进行烧写操作的数据。
3.如权利要求1所述的存储阵列的操作方法,其特征在于,所述对第m行数据存储单元进行第一编程操作在满足以下条件时执行:
所述第m行数据存储单元对应的第一待编程数据中需进行烧写操作的数据数量大于所述第m行数据存储单元对应的第一待编程数据的数据总量的一半。
4.如权利要求2或3所述的存储阵列的操作方法,其特征在于,所述需进行烧写操作的数据为数据1。
5.一种存储器,其特征在于,包括:存储阵列、N+1个数据获得单元和N个异或计算器,所述存储阵列包括呈M行N+1列排布的存储单元;
第j个数据获得单元适于获得第1行j列至第M行j列存储单元保存的已编程数据,1≤j≤N+1;
第k个异或计算器的第一输入端连接第k个数据获得单元的输出端,1≤k≤N,第k个异或计算器的第二输入端连接第N+1个数据获得单元的输出端;
第一编程操作单元,所述第一编程操作单元包括:
取反单元,适于将第m行数据存储单元对应的第一待编程数据进行取反操作以获得所述第m行数据存储单元对应的第二待编程数据;
第一执行单元,适于基于所述第m行数据存储单元对应的第二待编程数据对所述第m行数据存储单元进行编程操作并将数据1编程至所述第m行的标识存储单元中;
第一触发单元,所述第一触发单元适于在基于第m行n列数据存储单元对应的第一待编程数据对所述第m行n列数据存储单元进行编程操作失败时触发所述第一编程操作单元,1≤n≤N。
6.如权利要求5所述的存储器,其特征在于,第1行至第M行存储单元中的第1列至第N列存储单元为数据存储单元,第1行至第M行存储单元中的第N+1列存储单元为标识存储单元。
7.如权利要求5所述的存储器,其特征在于,所述第m行n列数据存储单元对应的第一待编程数据为所述第m行数据存储单元对应的第一待编程数据中的第一个需进行烧写操作的数据。
8.如权利要求5所述的存储器,其特征在于,还包括:第二触发单元,所述第二触发单元适于在所述第m行数据存储单元对应的第一待编程数据中需进行烧写操作的数据数量大于所述第m行数据存储单元对应的第一待编程数据的数据总量的一半时触发所述第一编程操作单元。
9.如权利要求7或8所述的存储器,其特征在于,所述需进行烧写操作的数据为数据1。
10.如权利要求6所述的存储器,其特征在于,还包括:第二执行单元,所述第二执行单元适于基于所述第m行数据存储单元对应的第一待编程数据对所述第m行数据存储单元进行编程操作并将所述第m行数据存储单元对应的标识数据设置为数据0。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410181422.3A CN105097039B (zh) | 2014-04-30 | 2014-04-30 | 存储阵列的操作方法和存储器 |
| US14/670,717 US9620239B2 (en) | 2014-04-30 | 2015-03-27 | Memory array and operation method for memory device, including data inversion |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410181422.3A CN105097039B (zh) | 2014-04-30 | 2014-04-30 | 存储阵列的操作方法和存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105097039A CN105097039A (zh) | 2015-11-25 |
| CN105097039B true CN105097039B (zh) | 2019-07-30 |
Family
ID=54355703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410181422.3A Active CN105097039B (zh) | 2014-04-30 | 2014-04-30 | 存储阵列的操作方法和存储器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9620239B2 (zh) |
| CN (1) | CN105097039B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015130437A (ja) * | 2014-01-08 | 2015-07-16 | ソニー株式会社 | 半導体装置およびデータ書き込み方法 |
| CN112863584A (zh) * | 2019-11-28 | 2021-05-28 | 长鑫存储技术有限公司 | 一次可编程存储器的读写电路 |
| US12438701B2 (en) * | 2021-12-14 | 2025-10-07 | Samsung Electronics Co., Ltd. | System on chip, security system, and method of performing authentication |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1156324A (zh) * | 1995-08-22 | 1997-08-06 | 三菱电机株式会社 | 半导体存储设备 |
| CN1197985A (zh) * | 1997-04-25 | 1998-11-04 | 三菱电机株式会社 | 半导体只读存储器 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6563745B1 (en) * | 2001-12-14 | 2003-05-13 | Matrix Semiconductor, Inc. | Memory device and method for dynamic bit inversion |
| US7069494B2 (en) * | 2003-04-17 | 2006-06-27 | International Business Machines Corporation | Application of special ECC matrix for solving stuck bit faults in an ECC protected mechanism |
| US8661315B2 (en) | 2009-10-07 | 2014-02-25 | Mediatek Inc. | Efuse devices, correction methods thereof, and methods for operating efuse devices |
| US8218380B2 (en) * | 2009-10-30 | 2012-07-10 | Apple Inc. | Degradation equalization for a memory |
| US8887025B2 (en) * | 2011-11-16 | 2014-11-11 | HGST Netherlands B.V. | Techniques for storing data in stuck memory cells |
| US8839054B2 (en) * | 2012-04-12 | 2014-09-16 | International Business Machines Corporation | Read only memory (ROM) with redundancy |
| JP2015130437A (ja) * | 2014-01-08 | 2015-07-16 | ソニー株式会社 | 半導体装置およびデータ書き込み方法 |
-
2014
- 2014-04-30 CN CN201410181422.3A patent/CN105097039B/zh active Active
-
2015
- 2015-03-27 US US14/670,717 patent/US9620239B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1156324A (zh) * | 1995-08-22 | 1997-08-06 | 三菱电机株式会社 | 半导体存储设备 |
| CN1197985A (zh) * | 1997-04-25 | 1998-11-04 | 三菱电机株式会社 | 半导体只读存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9620239B2 (en) | 2017-04-11 |
| CN105097039A (zh) | 2015-11-25 |
| US20150318050A1 (en) | 2015-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Chen et al. | Efficient in-memory computing architecture based on crossbar arrays | |
| US10482972B2 (en) | Memory as a programmable logic device | |
| CN110544500B (zh) | 随机码产生器及相关随机码产生方法 | |
| US9704588B1 (en) | Apparatus and method for preconditioning currents to reduce errors in sensing for non-volatile memory | |
| CN104051008B (zh) | 存储器装置及降低读取操作下位线上耦合噪声的方法 | |
| US9312002B2 (en) | Methods for programming ReRAM devices | |
| CN104318956B (zh) | 一种阻变随机存储器存储阵列编程方法及装置 | |
| JP2013084324A (ja) | 半導体記憶装置及び半導体装置 | |
| CN104751895B (zh) | 存储器、电熔丝存储阵列的检测电路及方法 | |
| US20160232983A1 (en) | Adaptive Data Shaping in Nonvolatile Memory | |
| US20140362633A1 (en) | Memory Devices and Memory Operational Methods | |
| CN103578541A (zh) | 非易失性半导体存储器装置及其读出方法 | |
| CN109326313A (zh) | 存储器装置及其操作方法 | |
| CN109584932A (zh) | 记忆体装置及其操作方法 | |
| CN105336376A (zh) | 存储阵列、存储器及编程、无冗余和冗余读取、操作方法 | |
| CN105097039B (zh) | 存储阵列的操作方法和存储器 | |
| CN105304128B (zh) | 储存数据数值在存储单元的方法及存储器 | |
| CN103971725B (zh) | 基于电阻的随机存取存储器 | |
| CN102867544A (zh) | 测试存储阵列的方法及控制装置 | |
| CN104733611B (zh) | 电阻式存储器装置及其存储单元 | |
| US7830708B1 (en) | Compensating for variations in memory cell programmed state distributions | |
| CN102543171B (zh) | 一种具有冗余电路的相变存储器及其实现冗余的方法 | |
| CN106158013B (zh) | 电阻式存储器及其存储单元的数据写入方法 | |
| CN103700408B (zh) | 存储器的检测方法 | |
| CN109872752A (zh) | 一种存储器擦除方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |