[go: up one dir, main page]

CN105009267B - 功率器件的制造方法 - Google Patents

功率器件的制造方法 Download PDF

Info

Publication number
CN105009267B
CN105009267B CN201480002902.7A CN201480002902A CN105009267B CN 105009267 B CN105009267 B CN 105009267B CN 201480002902 A CN201480002902 A CN 201480002902A CN 105009267 B CN105009267 B CN 105009267B
Authority
CN
China
Prior art keywords
wafer
glass substrate
power device
forming
tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480002902.7A
Other languages
English (en)
Other versions
CN105009267A (zh
Inventor
道下尚则
土田克之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JX Nippon Mining and Metals Corp
Original Assignee
JX Nippon Mining and Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JX Nippon Mining and Metals Corp filed Critical JX Nippon Mining and Metals Corp
Publication of CN105009267A publication Critical patent/CN105009267A/zh
Application granted granted Critical
Publication of CN105009267B publication Critical patent/CN105009267B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H10P72/74
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/30Devices controlled by electric currents or voltages
    • H10P72/7402
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/62Electrodes ohmically coupled to a semiconductor
    • H10P72/7416
    • H10P72/7422

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的目的是提供能够适应晶片薄厚度化的严格要求、生产率也优异的功率器件的制造方法,进而提供能够制造能量损失少、散热性优异的功率器件的功率器件制造方法。本发明的功率器件的制造方法,其特征在于,依次具有以下的(1)~(7)工序:(1)至少在晶片表面形成电极的工序;(2)将晶片进行背面研磨(BG)的工序;(3)在晶片背面形成电极即背垫金属(BM)的工序;(4)在晶片背面粘贴玻璃基板的工序;(5)在所述晶片表面的电极上通过无电解镀形成UBM的工序;(6)剥离所述晶片背面的玻璃基板的工序;(7)通过在晶片背面粘贴切割胶带并进行切割,从切割胶带进行拾取来进行芯片化的工序。

Description

功率器件的制造方法
技术领域
本发明涉及功率器件的制造方法,特别是涉及能够进行薄厚度化的功率器件的制造方法。
背景技术
IGBT(Insulated Gate Bipolar Transistor:绝缘栅型双极晶体管)、功率MOSFET(MOS Field Effect Transistor(金属氧化物半导体场效应晶体管))、IPD(IntelligentPower Device(智能功率器件))等功率器件,从降低能量损失、散热性等特性方面的观点出发,要求芯片薄厚度化,强烈要求确立制成薄晶片的制造工艺。另外,作为接合技术,以确保针对线接合、焊料接合的高可靠性为目的,对晶片表面的Al电极、Cu电极形成UBM(Underbump Metallurgy:凸块下金属)的情况增加。
作为UBM的形成方法,利用可期待低成本的无电解镀法来形成的情况增加,通常通过无电解镀镍和置换型无电解镀金来形成Ni/Au皮膜,在无电解镀镍和置换型无电解镀金之间进行作为热所致的Ni扩散的阻挡层的无电解镀钯,制成为Ni/Pd/Au皮膜、或者制成为省略了置换型无电解镀金的Ni/Pd皮膜。
作为一般的功率器件的制造方法,在前面的工序中在形成晶片内部的结构以及在表面形成Al或者Cu电极后,在电极上通过无电解镀形成Ni/Au、Ni/Pd或者Ni/Pd/Au皮膜。其后,进行背面研磨(BG),将晶片减薄,在晶片背面形成电极(背垫金属;衬垫金属(BM:backmetal))。其后,进行电特性等的检查后,在背面粘贴切割胶带(切片胶带:dicingtape),并进行切割(切片:dicing)来芯片化。
但是,在上述的方法中,对于最近的进一步的芯片薄厚度化,在上述背面研磨、背垫金属形成(BG·BM)工序中,耗费热量,UBM的Ni皮膜结晶化,晶片翘曲,因此存在具有对其后的工序造成障碍的情况的问题。因此,不能够使晶片的厚度充分薄,或者通过使镀Ni层的膜厚尽量薄来应对。
另外,在专利文献1中公开了一种半导体装置的制作方法,所述制造方法是为了减少在将晶片薄膜化后的工序中对晶片背面进行离子注入、和热处理以及形成背面电极的情况下、和进而形成表面电极的情况下的半导体基板的翘曲,降低半导体基板的开裂率,将结束背面研磨和蚀刻后的薄的半导体基板粘贴在支持基板(玻璃基板)上,其后形成背面电极。但是,在专利文献1中记载的半导体装置中,对于UBM形成没有任何记载,特别是对于UBM形成后的背面电极形成中的上述问题也没有任何显示。
另外,半导体器件,如上述那样进行镀敷处理工序后进行背面研磨·背垫金属形成工序的情况下,若镀层的膜厚较厚则镀层的应力也变大,因而晶片翘曲,对其后的工序造成不良影响。
对于这样的问题,曾如以下那样研究了在镀敷处理工序之前进行背面研磨·背垫金属形成工序的方法。
例如,按照以下的(1)~(4)的顺序进行上述的各工序。
(1)晶片的背面研磨·背垫金属形成工序;
(2)用于在晶片表面形成凸块下金属(UBM)的镀敷处理工序;
(3)切割工序;
(4)芯片分离工序。
但是,上述的制造方法,由于在镀敷处理工序之前进行背面研磨工序,因此产生向要镀敷的晶片背面的附着以及晶片的损伤这样的问题。因此,如专利文献2~4中分别公开的那样,通过使用镀敷用夹具能够谋求防止向要镀敷的晶片背面的附着。
但是,若使用特殊的镀敷用夹具,则特别是薄晶片的情况下,在夹具的安装、拆卸时容易发生晶片的翘曲。另外,特殊的镀敷用夹具使晶片的操作性恶化,而且,由于需要大的空间,因此存在难以一次地镀敷处理很多的晶片这样的问题。
为了解决该问题,在专利文献5中公开了一种半导体器件的制造方法,该制造方法包括:晶片背面的背面研磨工序1;接着,在晶片的背面层叠、粘贴1片或两片以上的在粘着面上具有再剥离型粘着剂的粘着膜的工序2;接着,对于在背面粘贴有粘着膜的晶片,实施用于在晶片表面形成凸块下金属(UBM)的无电解镀处理工序3,接着实施剥离粘着膜的工序4。
根据该方法,由于镀敷工序中的胶带的膨胀和收缩,有时在晶片/胶带界面产生气泡,存在使成品率降低的情况。
另外,在专利文献6中公开了以下方法,即,作为对晶片进行镀敷处理时抑制晶片的翘曲以及损伤,晶片的镀敷处理效率良好的半导体器件,将晶片薄膜化后,将晶片的背面用切割胶带固定在环形框架内,对被固定的晶片的表面进行镀敷处理的方法。
由于将晶片的背面固定在环形框架内进行镀敷处理,因此抑制了进行镀敷处理时的晶片的翘曲。但是,当固定在环形框架内时,相应地变大,因此需要镀敷生产线的槽的大小也变大,有时采用现有的设备不能够应对。另外,由于镀敷工序中的胶带的膨胀和收缩,有时在晶片/胶带界面产生气泡,存在使成品率降低的情况。
另外,专利文献7中记载了一种半导体式传感器的制造方法,该方法为了提高对腐蚀性介质的耐腐蚀性,在衬垫(pad)部的Al电极上直接地形成连接用端子时,在用玻璃基板等的绝缘物覆盖了基板背面的状态下进行无电解镀处理。上述专利文献7是关于半导体式传感器的制造方法的发明,在半导体基板上设置有在基板背面形成有凹部的隔膜(diaphragm),该玻璃基板兼作为密封该凹部的密封材料和该基板背面的涂布材料,玻璃基板为制品的构成部件。
在先技术文献
专利文献
专利文献1:日本专利第4525048号公报
专利文献2:日本特开2002-339078号公报
专利文献3:日本特开2002-339079号公报
专利文献4:日本特开2002-343851号公报
专利文献5:日本特开2011-216584号公报
专利文献6:日本特开2010-283312号公报
专利文献7:日本专利第5056862号公报
发明内容
本发明的目的是提供可抑制伴随晶片的薄厚度化的制造工序中的翘曲,防止起因于该翘曲的不良情况的发生,并适应近年来的晶片薄厚度化的严格要求的、生产率也优异的功率器件的制造方法。而且,其目的是提供能够制造能量损失少、散热性优异的功率器件的功率器件制造方法。
本发明人等研究了伴随功率器件中的晶片的薄厚度化,在其制造工序中发生翘曲的各种因素和由各翘曲所致的影响。其结果发现,在伴随薄厚度化的翘曲中最造成影响的是在依次进行无电解镀的Ni皮膜形成工序、背面研磨工序、背垫金属形成工序的情况下,由于背面研磨或背垫金属形成(BG·BM)工序中的热的影响而由UBM的Ni皮膜结晶化所引起的晶片的翘曲。
本发明人等进行专心研究的结果发现,改变工序顺序,在背面研磨、背垫金属(BM)形成工序之后进行无电解镀的UBM形成工序对抑制伴随晶片薄厚度化的翘曲有效,而且,对于在背面研磨、背垫金属(BM)形成工序之后进行无电解镀的UBM形成工序时的、向要镀敷的晶片背面的附着以及晶片的损伤这样的问题,通过在晶片背面粘贴玻璃基板,可解决上述课题,从而完成了本发明。
即,本发明如以下所述。
[1]一种功率器件的制造方法,其特征在于,依次具有以下的(1)~(7)工序,
(1)至少在晶片表面形成电极的工序;
(2)将晶片进行背面研磨(BG)的工序;
(3)在晶片背面形成电极(背垫金属(BM))的工序;
(4)在晶片背面粘贴玻璃基板的工序;
(5)在上述晶片表面的电极上通过无电解镀形成UBM的工序;
(6)剥离上述晶片背面的玻璃基板的工序;
(7)通过在晶片背面粘贴切割胶带并进行切割,从切割胶带进行拾取(pick up)来进行芯片化的工序。
[2]根据上述[1]所述的功率器件的制造方法,其特征在于,上述(5)工序中的通过无电解镀进行的UBM形成,是通过无电解镀来形成Ni/Au皮膜、Ni/Pd皮膜、或者Ni/Pd/Au皮膜。
[3]根据上述[1]或[2]所述的功率器件的制造方法,其特征在于,在上述(7)工序中,向晶片背面粘贴切割胶带之前,向晶片表面粘贴保护胶带或者玻璃基板,在向晶片背面粘贴切割胶带后,剥离该保护胶带或者玻璃基板。
根据本发明的功率器件的制造方法,能够将晶片充分地进行薄厚度化。即使将晶片进行薄厚度化,晶片也几乎没有翘曲,不会对其后的工序造成障碍,另外,生产率也优异。因此,利用本发明的功率器件的制造方法,能够提供能量损失少、散热性优异的功率器件。
具体实施方式
功率器件要求芯片的薄厚度化。但是,若进行薄厚度化,则晶片容易翘曲,使晶片的厚度越薄,翘曲就越大。
在功率器件的制造工序中,在背面研磨之后,进行在晶片背面形成背垫金属的工序和/或形成UBM的工序的情况下,在这些工序中晶片容易翘曲。另外,在形成UBM后,进行背面研磨或背垫金属形成(BG·BM)工序的情况下,在这些工序中耗费热,UBM的Ni皮膜结晶化,晶片翘曲。在形成该UBM后进行背面研磨、背垫金属形成(BG·BM)工序时的翘曲,比在上述背面研磨之后形成背垫金属的工序、形成UBM的工序的翘曲大,在制造工艺上成为问题。即使在形成UBM后在表面粘贴玻璃基板形成背垫金属,翘曲也大,发生晶片从玻璃基板剥离、开裂等问题。
本发明的功率器件的制造方法,为了避免在上述UBM形成后进行背垫金属形成时的翘曲,在背垫金属(BM)形成后进行无电解镀的UBM形成。另外,为了防止通过无电解镀形成UBM时的晶片的翘曲、晶片的开裂,容易操作,在背垫金属(BM)形成后,在背面粘贴玻璃基板,在UBM形成后剥离玻璃基板。
即,本发明的功率器件的制造方法具有以下的(1)~(7)工序。
(1)至少在晶片表面形成电极的工序;
(2)将晶片进行背面研磨(BG)的工序;
(3)在晶片背面形成电极(背垫金属(BM))的工序;
(4)在晶片背面粘贴玻璃基板的工序;
(5)在上述晶片表面的电极上通过无电解镀形成UBM的工序;
(6)剥离上述晶片背面的玻璃基板的工序;
(7)通过在晶片背面粘贴切割胶带并进行切割,从切割胶带进行拾取来进行芯片化的工序。
作为上述UBM形成,优选在晶片表面的电极上通过无电解镀形成Ni/Au皮膜或者Ni/Pd皮膜、Ni/Pd/Au皮膜。
优选:在上述(7)工序中,向晶片背面粘贴切割胶带之前,向晶片表面粘贴保护胶带或者玻璃基板,在向晶片背面粘贴切割胶带后,剥离该保护胶带或者玻璃基板。
(1)关于至少在晶片表面形成电极的工序
晶片没有限定,形成为约50~300mm直径的圆盘状,使用硅或GaAs等化合物半导体来形成。
晶片只要在表面形成电极即可,此外也可以形成有晶片的内部结构。
作为上述电极,优选Al电极、Cu电极,作为Al电极、Cu电极,可列举出在功率器件中使用的公知的Al电极、Cu电极。
形成晶片的内部结构的工序以及在晶片表面形成电极的工序,是功率器件的制造所必需的公知的晶片加工工序,例如,能够采用光刻、蚀刻、离子注入、溅射、CVD等公知的方法来进行。另外,作为在该工序中使用的装置,能够使用公知的任意的装置。
(2)关于将晶片进行背面研磨(BG)的工序
一般地在进入到背面研磨工序之前,在晶片表面粘贴晶片表面保护胶带(背面研磨胶带)或者玻璃基板。该晶片表面保护胶带或者玻璃基板,在背面研磨工序中保护待形成元件的晶片表面,防止由磨削水、磨削屑等的渗入引起的晶片表面的污染。在本发明中也优选在进入到背面研磨工序之前,在晶片表面粘贴晶片表面保护胶带(背面研磨胶带)或者玻璃基板。晶片表面保护胶带或者玻璃基板可使用通常市售的制品。
另外,在进入到背面研磨工序之前粘贴的晶片表面保护胶带或者玻璃基板,优选在此后的在晶片背面粘贴玻璃基板后、UBM形成之前进行剥离。
在本发明中,在背面研磨工序之后形成背垫金属,但若通过背面研磨将晶片进行薄厚度化后形成背垫金属,则有时发生晶片的翘曲。在发生翘曲的情况下,为了抑制该翘曲,优选如专利文献1中记载的那样使用玻璃基板。即,在形成背垫金属时发生晶片的翘曲的情况下,在进入到背面研磨工序之前在晶片表面粘贴玻璃基板,以粘贴有该玻璃基板的状态形成背垫金属。接着,优选在背面粘贴玻璃基板后、形成UBM之前剥离表面的玻璃基板。
将晶片表面保护胶带或者玻璃基板粘贴于晶片后,实施晶片的背面研磨工序。用于背面研磨的装置能够使用公知的任意的装置,例如,由固定晶片的真空吸附台(table)、磨削晶片的旋转磨石、在磨削中向晶片上供给磨削液(通常为水)的磨削液供给部等构成。
将用晶片表面保护胶带或者玻璃基板保护表面的晶片,使其背面朝上而设置在背面研磨装置的真空吸附台上。接着,在用真空吸附台将晶片抽吸固定了的状态下,由磨削液供给部向晶片上供给磨削液的同时,利用旋转磨石将晶片磨削至规定的厚度。另外,如果需要,则利用旋转磨石磨削之后,接着进行精加工磨削,将晶片的磨削面精加工得光滑。通过以上过程,能够将晶片薄厚度化至例如50~400μm,更优选为50~150μm的厚度。
(3)关于在晶片背面形成电极(背垫金属(BM))的工序
在(2)的背面研磨后进行(3)的背垫金属的形成工序。背垫金属形成工序也称为背面电极形成工序,是在磨削后的半导体晶片的背面形成背面电极的工序。背面电极可使用各种各样的金属,在本发明中使用一般所使用的背面电极的金属即可。例如,在进行了背面研磨的基板的背面,形成硅化镍层和/或钛层,在其上形成金属层。金属层优选为镍层、铂层、银层、金层等。硅化镍层的厚度优选为200nm以下,钛层的厚度优选为5nm以上500nm以下,金属层的厚度优选为50nm以上1000nm以下。用于形成上述背垫金属的装置能够使用公知的任意的装置。
在本发明的功率器件的制造方法中,在UBM形成之前形成背垫金属(背面电极)。因此,由于不存在UBM的Ni皮膜,所以即使在形成背垫金属时耗费热,也不发生由Ni皮膜结晶化引起的晶片翘曲。
(4)关于在晶片背面粘贴玻璃基板的工序
在背垫金属形成后,在晶片背面粘贴玻璃基板。其目的是:防止在后面工序的无电解镀时在晶片背面形成镀层;使薄的晶片的操作性良好;防止晶片的开裂;防止由无电解镀引起的翘曲。
另外,在不是粘贴玻璃基板而是粘贴保护胶带情况下,由于镀敷工序中的胶带的膨胀和收缩,有时在晶片/胶带界面产生气泡,有时使成品率降低,但通过在晶片背面粘贴玻璃基板,就没有膨胀和收缩,且不会产生气泡,因此生产率提高。
玻璃基板中所使用的玻璃可以是任何的玻璃,可使用碱石灰玻璃、无碱玻璃、石英玻璃、硼硅酸玻璃等。玻璃基板的厚度只要具有作为晶片的支持基板的强度即可,优选为0.5mm~5mm左右的厚度。晶片和玻璃基板用双面胶带粘贴较简便因而优选。在双面胶带中所使用的粘着剂,能够使用丙烯酸系、甲基丙烯酸系、硅系、聚酰胺系、聚酯系、聚氨酯系以及EVA(乙烯与醋酸乙烯酯的共聚物)系的树脂等,但优选利用UV和/或加热而固化、或产生气体并容易剥离的丙烯酸系粘着剂。
晶片与玻璃基板的粘贴,只要利用市售的装置来粘贴即可。
(5)关于在上述晶片表面的电极上通过无电解镀形成UBM的工序
接着,对在背面粘贴有玻璃基板的晶片,进行用于在晶片表面形成凸块下金属(UBM)的无电解镀处理。无电解镀处理的方法本身是公知的,可采用本领域技术人员已知的任意的方法来实施,以下对优选的实施方式进行说明。
在进行无电解镀处理时,首先,作为晶片的被镀面的处理,通常进行洁净化的工序。作为洁净化工序,不论是干式处理还是湿式处理都可以。在干式处理的情况下,优选灰化处理、UV处理以及反应离子蚀刻处理等。在湿式处理的情况下,可以使用浸渍法和旋涂法的任一种,但使用浸渍法在能够统一处理的方面更优选。作为湿式处理,可列举出在水中的超声波洗涤、向碱或者酸性脱脂液中的浸渍、向表面活性剂水溶液中的浸渍、向软蚀刻液中的浸渍等。作为湿式处理,可列举出利用市售的酸性脱脂液、碱性脱脂液、软蚀刻液进行的处理,若使用这些处理,则在该处理简便的方面优选。这些处理可以单独采用也可以组合采用,优选根据晶片的污染情况、钝化(passivation)的种类来选择最适的处理方法。
上述的洁净化后,接着,优选采用由无电解镀液在晶片表面析出金属时具有催化剂活性的金属化合物进行处理。作为这样的金属化合物有钯化合物、锌化合物等。关于钯化合物,可列举出显示催化效果的钯的氯化物、氢氧化物、氧化物、硫酸盐、铵盐等的氨络合物等。钯化合物以水性溶液、或者有机溶剂溶液的形式使用。作为有机溶剂,能够使用例如甲醇、乙醇、异丙醇、丙酮、甲基乙基酮、甲苯、乙二醇、聚乙二醇、二甲基甲酰胺、二甲亚砜、二烷等或它们的混合物。钯化合物,在一系列处理的关系上,更优选以水溶液形式使用。另外,锌化合物一般作为锌酸盐处理来使用,能够使用市售的化学药品。
经上述金属化合物处理后,将晶片浸渍于无电解镀液中,进行无电解镀处理。进行无电解镀时,为了提高生产效率,将多个晶片收纳于例如3点支持型或4点支持型的晶片盒中,并使该晶片盒浸渍于无电解镀液中来进行较为有利。无电解镀可以是通过置换进行的无电解镀,也可以是通过还原进行的无电解镀。在无电解镀液中,以例如硫氧化物、氯化物等形态含有用于构成所希望的镀层的金属离子源。进而,在无电解镀液中,也可以包含甲醛、肼(hydrazine)、次磷酸钠、硼氢化钠、抗坏血酸、乙醛酸等还原剂、醋酸钠、EDTA、酒石酸、苹果酸、柠檬酸、甘氨酸等配位剂和析出控制剂等。
无电解镀液,作为pH调整剂,能够使用氢氧化钠、氢氧化钾等通常所使用的物质,但在半导体用途中希望避开钠、钾等碱金属的情况下,优选使用氢氧化四甲基铵。
通过上述的工序,在晶片表面进行无电解镀处理,能够在晶片表面形成例如Ni/Au、Ni/Pd、Ni/Pd/Au皮膜等。在进行无电解镀之后进行背面研磨、背垫金属形成的以往的工序中,镀Ni皮膜的厚度由于翘曲的发生而成为1μm左右以下,但若在UBM上搭载焊料,则能以零点几微米的厚度形成金属间化合物,因此从确保Ni皮膜的观点出发优选为1μm以上。在本发明中,翘曲的发生少,因此厚膜化成为可能,只要是10μm厚度以下即可。从基于镀敷时间的操作效率性、与焊料的金属化合物的皮膜形成等出发,Ni皮膜优选为1~5μm。另外,镀Pd皮膜的厚度从Ni扩散的阻挡性、镀敷时间出发优选为0.02~0.2μm。镀Au皮膜出于确保焊料润湿性的目的优选为0.01~0.2μm。
在本发明中,在背面粘贴玻璃基板后,形成UBM,因此能够防止镀敷时晶片的破损和向晶片背面的镀敷附着。另外,也能够防止由镀敷引起的晶片的翘曲。
(6)关于剥离上述晶片背面的玻璃基板的工序
在上述(5)工序之后,将在上述(4)工序中粘贴的玻璃基板剥离。
剥离的方法只要使用市售的剥离装置进行剥离即可。若使用通过UV或者加热而固化或产生气体的粘着剂,则由于UV或者加热,与晶片的粘着强度降低,容易剥离,因而优选。
(7)关于通过在晶片背面粘贴切割胶带并进行切割,从切割胶带进行拾取来进行芯片化的工序
该工序本身是公知的,采用本领域技术人员已知的任意的方法即可,以下进行例示。
首先,使用贴装机(mounter),与环形框架一起在晶片背面粘贴切割胶带。
在粘贴切割胶带之前可以在晶片表面粘贴保护胶带或者玻璃基板来保护表面。在晶片表面粘贴了保护胶带或者玻璃基板的情况下,将切割胶带粘贴在晶片背面后,剥离表面的保护胶带或者玻璃基板。上述保护胶带或者玻璃基板,能够使用与在上述(2)工序或者(4)工序中所使用的制品相同的胶带或者玻璃基板。另外,其粘贴方法也能够使用与上述(2)工序或者(4)工序相同的方法。对于保护胶带,能够使用附着有与在上述工序(4)中粘贴玻璃基板时使用的粘着剂相同的粘着剂的保护胶带,能够利用市售的装置进行粘贴。剥离方法只要使用市售的剥离装置进行即可。其后,将晶片使表面朝上载置于切割装置的切割台上,通过吸附部的真空吸附进行固定。
接着,利用切割锯,将环形框架内的晶片从表面侧纵、横地切断,得到单片的芯片。切断后的单片的芯片利用切割胶带进行固定,由此保持了排列的状态。
切割工序之后,向芯片分离工序转移,将被分离的各芯片装配在电路基板上的规定位置,连接各芯片与电路基板的金属配线,由此制作所希望的功率器件。
根据本发明的制造方法,即使将晶片薄厚度化也能够制造。根据本发明的制造方法,成为回避了发生晶片翘曲的工序的工序顺序,而且在容易发生晶片翘曲的工序中粘贴了玻璃基板,因此所得到的功率器件,即使将晶片薄厚度化也几乎没有晶片的翘曲,在制造工序中不发生由翘曲引起的问题(工序中的从玻璃基板的剥离),另外,生产率也优异。
由于能够将晶片薄厚度化,因此能够提供能量损失少、散热性优异的功率器件。
实施例
以下示出本发明的实施例,但这些实施例是为了更好地理解本发明而提供的,并不意图限定本发明。
实施例1
按以下的工序(1)~(7)的顺序进行晶片工序并进行芯片化。
<工序(1)>
使用现有的装置,制作了在晶片表面形成有1cm见方的AlSi电极、且电极面积为晶片表面的80%的8英寸硅试验晶片。
<工序(2)>
用市售的背面研磨胶带保护晶片表面,进行背面研磨,使晶片厚度为100μm。
<工序(3)>
使用现有的装置,形成钛层100nm、镍层200nm、金层100nm的背垫金属。
<工序(4)>
使用现有的装置,利用带有UV固化型的粘着剂的双面胶带将石英玻璃(1mm厚)粘贴在晶片背面,剥离了工序(2)的背面研磨胶带。
<工序(5)>
利用现有的方法,在晶片表面的衬垫上形成无电解镀皮膜镍3μm、金0.05μm。
<工序(6)>
使用现有的装置剥离了晶片背面的石英玻璃。
<工序(7)>
使用现有的装置,利用带有UV固化型的粘着剂的双面胶带将石英玻璃(1mm厚)粘贴在晶片表面。其后,在背面粘贴切割胶带,剥离粘贴在晶片表面的石英玻璃后,进行切割,从切割胶带进行拾取,确认到能够没有问题地拾取,即使薄厚度化也能够制造功率器件。
实施例2
针对实施例1,使进行了工序(2)中的背面研磨的晶片厚度为150μm,除此以外与实施例1同样地进行。
确认到在工序(7)中能够没有问题地拾取,即使薄厚度化也能够制造功率器件。
实施例3
针对实施例1,使进行了工序(2)中的背面研磨的晶片厚度为50μm,除此以外与实施例1同样地进行。
确认到在工序(7)中能够没有问题地拾取,即使薄厚度化也能够制造功率器件。
实施例4
针对实施例1,使工序(3)中的背垫金属的镍层为400nm,除此以外与实施例1同样地进行。
确认到在工序(7)中能够没有问题地拾取,即使薄厚度化也能够制造功率器件。
实施例5
针对实施例1,使工序(5)中的无电解镀皮膜为镍3μm、钯0.05μm、金0.03μm,除此以外与实施例1同样地进行。
确认到在工序(7)中能够没有问题地拾取,即使薄厚度化也能够制造功率器件。
实施例6
针对实施例1,使工序(5)中的无电解镀皮膜为镍3μm、钯0.2μm,除此以外与实施例1同样地进行。
确认到在工序(7)中能够没有问题地拾取,即使薄厚度化也能够制造功率器件。
实施例7
针对实施例1,使工序(4)中的石英玻璃为パイレックス(注册商标)玻璃(硼硅酸玻璃1mm厚),除此以外与实施例1同样地进行。
确认到在工序(7)中能够没有问题地拾取,即使薄厚度化也能够制造功率器件。
实施例8
针对实施例1,不进行工序(7)中的石英玻璃向晶片表面的粘贴,在背面粘贴切割胶带并进行了切割,除此以外与实施例1同样地进行。
确认到在工序(7)中能够没有问题地拾取,即使薄厚度化也能够制造功率器件。
在以上的实施例1~8中,通过在背垫金属形成工序(3)之后进行形成UBM的工序(5),即使将晶片厚度薄厚度化为50~150nm也能够防止翘曲,能够生产率良好地制造没有起因于翘曲的不良情况的、进行了规定的薄厚度化的功率器件。
比较例1
变更实施例1的工序顺序,按以下的顺序进行了制造,结果在工序(3)中晶片的翘曲变大,不能够制造出。
工序顺序:(1)→(5)→(2)→(3)→(7)
比较例2
在比较例1中,替代工序(2)的背面研磨胶带,粘贴了玻璃基板(石英1mm厚),除此以外进行了与比较例1同样的工序,结果在工序(3)中由于晶片的翘曲,晶片从玻璃基板剥离,不能够制造出。
比较例3
在实施例1中,将工序(4)的石英玻璃变更为市售的带有UV固化型的粘着剂的保护胶带,除此以外进行了与实施例1相同的工序。其结果,在保护胶带与晶片背面的背垫金属层之间产生气泡,在晶片背面的背垫金属层上附着了粘着剂残渣。
在工序(7)中能够拾取,但成品率降低。

Claims (3)

1.一种功率器件的制造方法,其特征在于,依次具有以下的(1)~(7)工序,
(1)至少在晶片表面形成电极的工序;
(2)将晶片进行背面研磨(BG)的工序;
(3)在晶片背面形成电极即背垫金属(BM)的工序;
(4)在晶片背面粘贴玻璃基板的工序;
(5)在所述晶片表面的电极上通过无电解镀形成UBM的工序;
(6)剥离所述晶片背面的玻璃基板的工序;
(7)通过在晶片背面粘贴切割胶带并进行切割,从切割胶带进行拾取来进行芯片化的工序。
2.根据权利要求1所述的功率器件的制造方法,其特征在于,所述(5)工序中的通过无电解镀进行的UBM形成,是通过无电解镀来形成Ni/Au皮膜、Ni/Pd皮膜、或者Ni/Pd/Au皮膜。
3.根据权利要求1或2所述的功率器件的制造方法,其特征在于,在所述(7)工序中,向晶片背面粘贴切割胶带之前,向晶片表面粘贴保护胶带或者玻璃基板,在向晶片背面粘贴切割胶带后剥离该保护胶带或者玻璃基板。
CN201480002902.7A 2014-02-25 2014-10-15 功率器件的制造方法 Active CN105009267B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2014034054 2014-02-25
JP2014-034054 2014-02-25
JP2014036805 2014-02-27
JP2014-036805 2014-02-27
PCT/JP2014/077404 WO2015129095A1 (ja) 2014-02-25 2014-10-15 パワーデバイスの製造方法

Publications (2)

Publication Number Publication Date
CN105009267A CN105009267A (zh) 2015-10-28
CN105009267B true CN105009267B (zh) 2017-12-12

Family

ID=54008440

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480002902.7A Active CN105009267B (zh) 2014-02-25 2014-10-15 功率器件的制造方法

Country Status (5)

Country Link
JP (1) JP6385921B2 (zh)
KR (1) KR101685317B1 (zh)
CN (1) CN105009267B (zh)
TW (1) TWI538034B (zh)
WO (1) WO2015129095A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7189846B2 (ja) 2019-07-16 2022-12-14 株式会社東芝 半導体装置の製造方法および金属の積層方法
TWI748342B (zh) * 2020-02-13 2021-12-01 朋程科技股份有限公司 功率元件的半成品及其製造方法以及功率元件的製造方法
CN111540681A (zh) * 2020-05-29 2020-08-14 上海华虹宏力半导体制造有限公司 应用于igbt芯片的金属化方法
TWI858373B (zh) * 2022-08-10 2024-10-11 廖富江 半導體製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129652A (ja) * 2003-10-22 2005-05-19 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2007310215A (ja) * 2006-05-19 2007-11-29 Swancor Ind Co Ltd 軟式液晶ディスプレイパネルの製造方法
JP2011216584A (ja) * 2010-03-31 2011-10-27 Jx Nippon Mining & Metals Corp 半導体デバイスの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3088506B2 (ja) 1991-08-30 2000-09-18 松下電器産業株式会社 調理器具
JP2616247B2 (ja) * 1993-07-24 1997-06-04 日本電気株式会社 半導体装置の製造方法
JP4497737B2 (ja) * 2001-03-12 2010-07-07 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2002339079A (ja) 2001-05-18 2002-11-27 Seiko Epson Corp めっき用ウェハ治具
JP2002343851A (ja) 2001-05-18 2002-11-29 Seiko Epson Corp めっき用ウェハ治具
JP2002339078A (ja) 2001-05-18 2002-11-27 Seiko Epson Corp めっき用ウェハ治具
JP2006196779A (ja) * 2005-01-14 2006-07-27 Sharp Corp 半導体装置の製造方法
JP2010283312A (ja) 2009-05-07 2010-12-16 Jx Nippon Mining & Metals Corp 半導体デバイスの製造方法
JP2013197434A (ja) * 2012-03-22 2013-09-30 Elpida Memory Inc 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129652A (ja) * 2003-10-22 2005-05-19 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2007310215A (ja) * 2006-05-19 2007-11-29 Swancor Ind Co Ltd 軟式液晶ディスプレイパネルの製造方法
JP2011216584A (ja) * 2010-03-31 2011-10-27 Jx Nippon Mining & Metals Corp 半導体デバイスの製造方法

Also Published As

Publication number Publication date
WO2015129095A1 (ja) 2015-09-03
TW201533783A (zh) 2015-09-01
TWI538034B (zh) 2016-06-11
JP6385921B2 (ja) 2018-09-05
KR101685317B1 (ko) 2016-12-09
KR20150123779A (ko) 2015-11-04
CN105009267A (zh) 2015-10-28
JPWO2015129095A1 (ja) 2017-03-30

Similar Documents

Publication Publication Date Title
US7776746B2 (en) Method and apparatus for ultra thin wafer backside processing
CN105009267B (zh) 功率器件的制造方法
JP2005303218A (ja) 半導体装置およびその製造方法
US8426311B2 (en) Method and apparatus for manufacturing semiconductor device
US6596635B1 (en) Method for metallization of a semiconductor substrate
CN107533963A (zh) 半导体装置的制造方法
US20240421045A1 (en) Die attach surface copper layer with protective layer for microelectronic devices
TW201727729A (zh) 保護帶及半導體裝置之製造方法
JP2002100589A (ja) 半導体装置製造方法
US20130249095A1 (en) Gallium arsenide devices with copper backside for direct die solder attach
CN115394665A (zh) 一种超薄片级晶圆的封装结构的实现方法
US8846532B2 (en) Method and apparatus for ultra thin wafer backside processing
JP6440248B2 (ja) ウェハ及びウェハの製造方法
JP4599075B2 (ja) 半導体製造装置及び半導体装置の製造方法
KR101643333B1 (ko) 범프 구조체의 제조방법
CN103305138A (zh) 树脂密封用压敏粘合带和树脂密封型半导体器件的生产方法
US9666508B2 (en) Gallium arsenide devices with copper backside for direct die solder attach
JP6873311B2 (ja) 半導体素子及びその製造方法
JP2010283312A (ja) 半導体デバイスの製造方法
US20220049357A1 (en) Semiconductor device and method of manufacturing same
JP2011216584A (ja) 半導体デバイスの製造方法
US20230326897A1 (en) Die backside metallization methods and apparatus
CN116770276A (zh) 一种晶圆片化学镀的治具及工艺
CN116092929A (zh) 一种双面晶圆化镀工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: No.4, 10-fan, erdingmu, huzhimen, Tokyo, Japan

Patentee after: JX Nippon Mining & Metals Corp.

Address before: Tokyo, Japan

Patentee before: JX Nippon Mining & Metals Corp.