[go: up one dir, main page]

CN104966737A - 薄膜晶体管及其制备方法、阵列基板 - Google Patents

薄膜晶体管及其制备方法、阵列基板 Download PDF

Info

Publication number
CN104966737A
CN104966737A CN201510230597.3A CN201510230597A CN104966737A CN 104966737 A CN104966737 A CN 104966737A CN 201510230597 A CN201510230597 A CN 201510230597A CN 104966737 A CN104966737 A CN 104966737A
Authority
CN
China
Prior art keywords
film transistor
oxide
thin
insulating layer
tantalum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510230597.3A
Other languages
English (en)
Inventor
詹裕程
刘建宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510230597.3A priority Critical patent/CN104966737A/zh
Publication of CN104966737A publication Critical patent/CN104966737A/zh
Priority to US15/085,134 priority patent/US9847357B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/431—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different compositions, shapes, layouts or thicknesses of gate insulators in different TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H10P14/6314—
    • H10P14/69393—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本发明提供一种薄膜晶体管及其制备方法、阵列基板，属于显示技术领域。本发明的薄膜晶体管包括栅极、源极、漏极和多个绝缘层，其中至少一个绝缘层包括ⅤB族金属的氧化物。采用ⅤB族金属的氧化物形成绝缘层，由于ⅤB族金属的氧化物的介电常数较高，从而可降低绝缘层的厚度，有利于薄膜晶体管的小型化。

Description

薄膜晶体管及其制备方法、阵列基板
技术领域
本发明属于显示技术领域，具体涉及一种薄膜晶体管及其制备方法、阵列基板。
背景技术
在液晶显示装置、有机发光二极管(Organic Light-EmittingDiode，OLED)显示装置等中，阵列基板是重要部件之一。阵列基板包括多个薄膜晶体管，每个薄膜晶体管主要包括栅极、有源层、源极、漏极，栅极和有源层间设有栅绝缘层，另外薄膜晶体管还可包括设于源极/漏极和有源层间的层间绝缘层(inter-leveldielectric，ILD)等其他绝缘层。
在现有阵列基板的薄膜晶体管中，栅绝缘层由氧化硅、氮化硅等构成，这些材料的介电常数较低，约在3.9～7.9，为达到足够的绝缘性和存储电容，故栅绝缘层厚度较大(约在140～240nm)，不利于薄膜晶体管的小型化，会阻碍显示装置分辨率的提高。同时，栅极和栅绝缘层的材料晶格常数差别很大，故在二者接触面上的缺陷较多，为使二者晶格匹配，也要求栅绝缘层的厚度较高。
发明内容
本发明针对现有的薄膜晶体管尺寸过大的问题，提供一种易于实现小型化的薄膜晶体管及其制备方法、阵列基板。
解决本发明技术问题所采用的技术方案是一种薄膜晶体管，其包括栅极、源极、漏极和多个绝缘层，且
其中至少一个绝缘层包括ⅤB族金属的氧化物。
优选的是，所述ⅤB族金属的氧化物为钽的氧化物。
进一步优选的是，所述钽的氧化物为五氧化二钽和/或三氧化二钽。
进一步优选的是，所述多个绝缘层包括栅绝缘层，所述栅绝缘层包括五氧化二钽和/或三氧化二钽。
进一步优选的是，所述栅绝缘层的厚度在20～40nm。
优选的是，所述包括ⅤB族金属的氧化物的绝缘层与栅极、源极和漏极中的至少一个电极接触；且，与所述包括ⅤB族金属的氧化物的绝缘层接触的栅极、源极和漏极中，有至少一个电极包括与所述ⅤB族金属的氧化物对应的ⅤB族金属。
进一步优选的是，所述多个绝缘层包括栅绝缘层，所述栅绝缘层包括五氧化二钽和/或三氧化二钽；所述栅极包括钽。
解决本发明技术问题所采用的技术方案是一种阵列基板，其包括：
至少一个上述的薄膜晶体管。
解决本发明技术问题所采用的技术方案是一种上述薄膜晶体管的制备方法，其包括：
用包括ⅤB族金属的氧化物的材料形成至少一个所述绝缘层。
优选的是，所述用包括ⅤB族金属的氧化物的材料形成至少一个所述绝缘层包括：通过溅射工艺用包括ⅤB族金属的氧化物的材料形成至少一个所述绝缘层。
本发明的薄膜晶体管中，采用ⅤB族金属的氧化物(如钽的氧化物)制造绝缘层，由于ⅤB族金属的氧化物的介电常数较高，从而可降低绝缘层的厚度。
附图说明
图1为本发明的实施例的阵列基板的剖面结构示意图；
图2为本发明的实施例的阵列基板在形成有源层后的剖面结构示意图；
图3为本发明的实施例的阵列基板在形成栅绝缘层后的剖面结构示意图；
图4为本发明的实施例的阵列基板在形成栅极后的剖面结构示意图；
图5为本发明的实施例的阵列基板在形成层间绝缘层并形成过孔后的剖面结构示意图；
图6为本发明的实施例的阵列基板在形成源极和漏极后的剖面结构示意图；
其中，附图标记为：1、缓冲层；2、有源层；3、栅绝缘层；4、栅极；5、层间绝缘层；61、源极；62、漏极；7、平坦化层；8、像素电极；9、基底。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
实施例1：
如图1所示，本实施例提供一种薄膜晶体管，其包括栅极4、源极61、漏极62、多个绝缘层，且其中至少一个绝缘层包括ⅤB族金属的氧化物。
也就是说，本实施例的薄膜晶体管包括有源层2、栅极4、源极61、漏极62，其中源极61、漏极62分别与有源层2电连接，而有源层2和栅极4被栅绝缘层3隔开。同时，薄膜晶体管中还可包括其他的绝缘层，如设在源极61和漏极62与栅极4间的层间绝缘层5，覆盖在源极61和漏极62之上的平坦化层7等。而在全部这些绝缘层中，至少有一个绝缘层包括ⅤB族金属(钒、铌、钽)的氧化物(钒的氧化物、铌的氧化物、钽的氧化物)，当然，该绝缘层更优选由ⅤB族金属的氧化物构成。这是由于ⅤB族金属于的氧化物有较高的介电常数，故用其作为绝缘层时，绝缘层只要较薄的厚度即可满足绝缘、存储电容等的要求，从而可减小薄膜晶体管的尺寸。
优选的，ⅤB族金属的氧化物为钽的氧化物，更优选为五氧化二钽和/或三氧化二钽。
五氧化二钽和三氧化二钽是最常见、最稳定的钽的氧化物。而之所以优选采用钽的氧化物，是因为一方面钽的氧化物的介电常数很高(五氧化二钽的介电常数约在27)，另一方面，相对于其他的ⅤB族金属的氧化物，钽的氧化物更容易形成。
更优选的，上述栅绝缘层3包括五氧化二钽和/或三氧化二钽。
之所以优选栅绝缘层3包括五氧化二钽、三氧化二钽，是因为在薄膜晶体管的各绝缘层中，栅绝缘层3是薄化效果最好的。而其他的绝缘层，比如平坦化层7，其除绝缘外还要起到使基板的表面尽量平整的作用，故即使采用高介电常数的材料，其厚度也不能明显减小。
具体的，对于上述栅绝缘层3，其厚度可在20～40nm。
可见，由于采用了介电常数较高的钽的氧化物作为栅绝缘层3，故其厚度比现有技术大幅降低。
当然，应当理解，以上例子并不是对本发明的限定，薄膜晶体管中的其他绝缘层，也可用ⅤB族金属的氧化物制造。
优选的，上述包括ⅤB族金属的氧化物的绝缘层与栅极4、源极61和漏极62中至少一个电极接触，而在与上述包括ⅤB族金属的氧化物的绝缘层接触的栅极4、源极61和漏极62中，有至少一个电极包括与上述ⅤB族金属的氧化物对应的ⅤB族金属。
也就是说，薄膜晶体管的栅极4、源极61和漏极62等必然与绝缘层接触，当其接触的绝缘层包括ⅤB族金属的氧化物时，则该栅极4、源极61和漏极62包括相应的ⅤB族金属，更优选由相应的ⅤB族金属构成。
例如，若栅绝缘层3包括五氧化二钽和/或三氧化二钽，则栅极4包括钽。
这是因为，绝缘层的晶格常数优选和其所接触的电极的晶格常数比较接近，从而使二者在接触区域的原子排布更规整，减少缺陷，这有利于绝缘层厚度的降低；而金属(如钽)和其对应氧化物(如钽的氧化物)间往往具有比较相似的晶格常数，最有利于实现二者的晶格匹配。
本实施例还提供一种上述薄膜晶体管的制备方法，其包括：
用包括ⅤB族金属的氧化物的材料形成至少一个绝缘层。
具体的，上述用包括ⅤB族金属的氧化物的材料形成至少一个绝缘层的方法包括：通过溅射工艺用包括ⅤB族金属的氧化物的材料形成至少一个绝缘层。
也就是说，上述的ⅤB族金属的氧化物形的绝缘层可通过常规的溅射方法形成。
具体的，下面对一种薄膜晶体管的制备过程进行完整的介绍，如图1至图6所示，其包括：
S101、利用PECVD工艺在基底9上依次缓冲层1(Buffer)和非晶硅(a-si)薄膜。
其中，基底9可由玻璃构成，其在使用前可被彻底清洗。缓冲层1则可为氧化硅、氮化硅的复合层，其中氧化硅厚度在50～100纳米，氮化硅厚度在100～300纳米。该缓冲层1的主要作用是提高有源层2与基底9间的结合力。而非晶硅薄膜的厚度可在40～50纳米。
S102、对基底9进行高温加热，使非晶硅薄膜脱氢至氢的质量百分含量低于2％，以避免在后续工艺中发生氢爆。再进行准分子激光退火(Excimer Laser Annealer，ELA)，将非晶硅薄膜转变为多晶硅薄膜。之后通过构图工艺图案化多晶硅薄膜形成有源层2，得到如图2所示的结构。
其中，构图工艺包括形成材料层、涂布光刻胶、曝光、显影、刻蚀、光刻胶剥离等步骤。
S103、用溅射工艺沉积钽的氧化物层，作为栅绝缘层3，得到如图3所示的结构。
其中，栅绝缘层3包括五氧化二钽和/或三氧化二钽(此处以由五氧化二钽和/或三氧化二钽构成为例)，其厚度在20～40nm。而形成该栅绝缘层3的溅射工艺可采用常规的参数。
S104、用溅射工艺在栅绝缘层3上沉积栅金属层，并通过光刻工艺用栅金属层形成栅极4(还可同时形成栅线、公共电极线等)，得到如图4所示的结构。
其中，栅极4包括钽(此处以由钽构成例)，故其更容易与栅绝缘层实现晶格匹配。
S105、用PECVD工艺继续形成层间绝缘层5(ILD)，其为由氮化硅、氧化硅构成的复合层。再通过光刻工艺在层间绝缘层5和栅绝缘层3中形成连通至有源层2的过孔，得到如图5所示的结构。之后进行高温退火处，让各绝缘层中的氢扩散，从而将有源层2氢化，修复多晶硅氢悬挂键。
S106、继续用溅射方法形成源漏金属层，并通过构图工艺形成源极61和漏极62(还可同时形成数据线等)，得到如图6所示的结构。
S107、可选的，若此时制备的薄膜晶体管为液晶显示装置的阵列基板中的薄膜晶体管，则可继续形成平坦化层7(PLN)，并在平坦化层7中形成与漏极62连通的过孔。最后，通过光刻工艺形成与漏极62相连的像素电极8，得到如图1所示的阵列基板。
其中，平坦化层7的材料可为光刻胶，其可通过旋涂等方式形成，而像素电极8则由透明导电材料(如氧化铟锡，即ITO)构成。
当然，以上的制备方法只是一个具体例子，其中具体的结构种类、结构顺序、结构材料、工艺方式、工艺参数等都可进行调整；例如，薄膜晶体管也可为底栅型，其他各绝缘层也可包括钽的氧化物，与其相接触的电极也可包括钽，源极和漏极与有源层也可直接接触等。
实施例2：
本实施例提供一种阵列基板，其包括至少一个上述的薄膜晶体管。
也就是说，该阵列基板中采用上述的薄膜晶体管，因此每个薄膜晶体管的尺寸较小，有利于提高显示装置的分辨率。
显然，除薄膜晶体管外，阵列基板还包括栅极线、数据线等引线。当薄膜晶体管中的栅极、源极和漏极等包括钽时，则与栅极、源极和漏极同层设置的引线(栅极线、数据线)显然也应包括钽。
具体的，本实施例的阵列基板可为用于液晶显示装置、有机发光二极管显示装置等的阵列基板。而根据其具体类型的不同，阵列基板还可包括像素电极、公共电极、阳极、阴极、有机发光层、像素界定层等其他已知结构，在此不再详细描述。
实施例3：
本实施例提供一种显示装置，其包括上述的阵列基板。
该显示装置具体可为液晶显示面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种薄膜晶体管，包括栅极、源极、漏极和多个绝缘层，其特征在于，
其中至少一个绝缘层包括ⅤB族金属的氧化物。
2.根据权利要求1所述的薄膜晶体管，其特征在于，
所述ⅤB族金属的氧化物为钽的氧化物。
3.根据权利要求2所述的薄膜晶体管，其特征在于，
所述钽的氧化物为五氧化二钽和/或三氧化二钽。
4.根据权利要求3所述的薄膜晶体管，其特征在于，
所述多个绝缘层包括栅绝缘层，所述栅绝缘层包括五氧化二钽和/或三氧化二钽。
5.根据权利要求4所述的薄膜晶体管，其特征在于，
所述栅绝缘层的厚度在20～40nm。
6.根据权利要求1所述的薄膜晶体管，其特征在于，
所述包括ⅤB族金属的氧化物的绝缘层与栅极、源极和漏极中的至少一个电极接触；
且，与所述包括ⅤB族金属的氧化物的绝缘层接触的栅极、源极和漏极中，有至少一个电极包括与所述ⅤB族金属的氧化物对应的ⅤB族金属。
7.根据权利要求6所述的薄膜晶体管，其特征在于，所述多个绝缘层包括栅绝缘层，
所述栅绝缘层包括五氧化二钽和/或三氧化二钽；
所述栅极包括钽。
8.一种阵列基板，其特征在于，包括：
至少一个权利要求1至7中任意一项所述的薄膜晶体管。
9.一种薄膜晶体管的制备方法，其特征在于，所述薄膜晶体管为权利要求1至7中任意一项所述的薄膜晶体管，所述薄膜晶体管的制备方法包括：
用包括ⅤB族金属的氧化物的材料形成至少一个所述绝缘层。
10.根据权利要求9所述的薄膜晶体管，其特征在于，所述用包括ⅤB族金属的氧化物的材料形成至少一个所述绝缘层包括：
通过溅射工艺用包括ⅤB族金属的氧化物的材料形成至少一个所述绝缘层。
CN201510230597.3A 2015-05-07 2015-05-07 薄膜晶体管及其制备方法、阵列基板 Pending CN104966737A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510230597.3A CN104966737A (zh) 2015-05-07 2015-05-07 薄膜晶体管及其制备方法、阵列基板
US15/085,134 US9847357B2 (en) 2015-05-07 2016-03-30 Thin film transistor that includes group VB metal oxide insulating layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510230597.3A CN104966737A (zh) 2015-05-07 2015-05-07 薄膜晶体管及其制备方法、阵列基板

Publications (1)

Publication Number Publication Date
CN104966737A true CN104966737A (zh) 2015-10-07

Family

ID=54220751

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510230597.3A Pending CN104966737A (zh) 2015-05-07 2015-05-07 薄膜晶体管及其制备方法、阵列基板

Country Status (2)

Country Link
US (1) US9847357B2 (zh)
CN (1) CN104966737A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10672912B2 (en) * 2017-10-10 2020-06-02 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. N-type thin film transistor, manufacturing method thereof and manufacturing method of an OLED display panel

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101919057A (zh) * 2008-01-22 2010-12-15 株式会社半导体能源研究所 半导体器件和制造半导体器件的方法
CN102714184A (zh) * 2009-12-28 2012-10-03 株式会社半导体能源研究所 半导体器件
CN103325840A (zh) * 2013-04-15 2013-09-25 北京大学深圳研究生院 薄膜晶体管及其制作方法
US20140011329A1 (en) * 2011-01-18 2014-01-09 Peking University Shenzhen Graduate School Method for manufacturing self-aligned thin film transistor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0814669B2 (ja) * 1988-04-20 1996-02-14 シャープ株式会社 マトリクス型表示装置
JP5138927B2 (ja) * 2006-12-25 2013-02-06 共同印刷株式会社 フレキシブルｔｆｔ基板及びその製造方法とフレキシブルディスプレイ
EP2589085B1 (en) * 2010-07-02 2019-02-20 Hewlett-Packard Development Company, L.P. Thin film transistors
KR20150030034A (ko) * 2013-09-11 2015-03-19 삼성디스플레이 주식회사 표시장치 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101919057A (zh) * 2008-01-22 2010-12-15 株式会社半导体能源研究所 半导体器件和制造半导体器件的方法
CN102714184A (zh) * 2009-12-28 2012-10-03 株式会社半导体能源研究所 半导体器件
US20140011329A1 (en) * 2011-01-18 2014-01-09 Peking University Shenzhen Graduate School Method for manufacturing self-aligned thin film transistor
CN103325840A (zh) * 2013-04-15 2013-09-25 北京大学深圳研究生院 薄膜晶体管及其制作方法

Also Published As

Publication number Publication date
US9847357B2 (en) 2017-12-19
US20160329356A1 (en) 2016-11-10

Similar Documents

Publication Publication Date Title
CN104078424B (zh) 低温多晶硅tft阵列基板及其制备方法、显示装置
CN104253159B (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN104282769B (zh) 薄膜晶体管的制备方法、阵列基板的制备方法
CN104362125B (zh) 阵列基板及其制作方法、显示装置
CN104022077B (zh) 阵列基板及其制作方法、显示装置
CN104218041B (zh) 阵列基板及制备方法和显示装置
CN103227208B (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
CN103354218B (zh) 阵列基板及其制作方法和显示装置
CN104218094B (zh) 一种薄膜晶体管、显示基板及显示装置
CN103745955B (zh) 显示装置、阵列基板及其制造方法
CN103681659B (zh) 一种阵列基板、制备方法以及显示装置
CN103715267A (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN104091810A (zh) 阵列基板及其制作方法、显示装置
CN104090401B (zh) 阵列基板及其制备方法、显示装置
CN105428313A (zh) 阵列基板及其制备方法、显示装置
CN104795407B (zh) 一种阵列基板及其制备方法、显示面板、显示装置
CN103018990A (zh) 一种阵列基板和其制备方法、及液晶显示装置
CN105655353A (zh) Tft阵列基板结构及其制作方法
CN103456745A (zh) 一种阵列基板及其制备方法、显示装置
CN103531640A (zh) 薄膜晶体管、阵列基板及其制造方法和显示装置
CN105097548A (zh) 氧化物薄膜晶体管、阵列基板及各自制备方法、显示装置
CN104377230B (zh) 像素结构及其制备方法、阵列基板、显示装置
CN105765709B (zh) 阵列基板及其制备方法、显示面板、显示装置
CN204011436U (zh) 一种薄膜晶体管、显示基板及显示装置
CN104966737A (zh) 薄膜晶体管及其制备方法、阵列基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20151007