CN104934430A - Nor型闪存存储器及其制造方法 - Google Patents

Abstract

本发明公开一种NOR型闪存存储器及其制造方法，其包括设置在基底上的存储单元。存储单元，包括：堆叠栅极结构、辅助栅极、辅助栅极介电层、淡掺杂区、漏极区。堆叠栅极结构设置在基底上。辅助栅极设置在堆叠栅极结构的第一侧的基底上。辅助栅极介电层设置在辅助栅极与基底之间。淡掺杂区设置在辅助栅极下方的基底中，其中通过在辅助栅极施加一电压而在辅助栅极下方的基底中形成反转层以作为源极区。漏极区，设置在堆叠栅极结构的第二侧的基底中，第一侧与第二侧相对。

Description

NOR型闪存存储器及其制造方法

技术领域

本发明涉及一种半导体元件，且特别是涉及一种NOR型闪存存储器及其制造方法。

背景技术

闪存存储器元件由于具有可多次进行数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点，所以已成为个人电脑和电子设备所广泛采用的一种非挥发性存储器元件。

典型的闪存存储器元件以掺杂的多晶硅制作浮置栅极(Floating Gate)与控制栅极(Control Gate)。而且，浮置栅极与控制栅极之间以介电层相隔，而浮置栅极与基底间以隧道氧化层(Tunnel Oxide)相隔。当对闪存存储器进行写入/抹除(Write/Erase)数据的操作时，通过在控制栅极与源极/漏极区施加偏压，以使电子注入浮置栅极或使电子从浮置栅极拉出。而在读取闪存存储器中的数据时，在控制栅极上施加一工作电压，此时浮置栅极的带电状态会影响其下通道(Channel)的开/关，而此通道的开/关即为判读数据值「0」或「1」的依据。

当随着集成电路正以更高的集成度朝向小型化的元件发展，存储单元的尺寸可通过减小存储单元的栅极长度方式来达成。但是，栅极长度变小会缩短了隧道氧化层下方的通道长度(Channel Length)，在是在操作此种闪存存储器时，漏极区与源极区之间就容易发生不正常的电性贯通(Punch Through)，

如此将严重影响此存储单元的电性表现，而导致数据的误判。

目前业界提出一种分离栅极(Split Gate)闪存存储器。分离栅极(Split Gate)闪存存储器由基底起，依序为隧道介电层、浮置栅极、栅间介电层(Inter-gateDielectric)与选择栅极，其中选择栅极除位在浮置栅极上方之外，尚有一部分延伸至基底上方，且与基底间以选择栅极介电层相隔。源极区位于浮置栅极一侧的基底中，漏极区则位于延伸至基底的选择栅极一侧的基底中。如此在操作此种闪存存储器时，即使浮置栅极下方通道在选择栅极未加工作电压状态下即持续打开时，选择栅极下方的通道仍能保持关闭状态，使得漏极区与源极区无法导通，而能防止数据的误判。

然而，由于分离栅极结构需要较大的分离栅极区域而具有较大的存储单元尺寸，因此其存储单元尺寸较堆叠式栅极结构的存储单元尺寸大，而产生所谓无法增加元件集成度的问题。

发明内容

本发明提供一种NOR型闪存存储器，可以提高存储器元件的集成度、减少编程序干扰，并提高存储器元件的操作速度。

本发明提供一种NOR型闪存存储器的制造方法，不需额外形成选择栅极，可以在不增加存储单元的尺寸的情况下，使存储单元具有良好的电性表现，并可以与现有制作工艺整合在一起。

本发明的一种NOR型闪存存储器，包括：第一存储单元。第一存储单元设置在基底上。第一存储单元，包括：堆叠栅极结构、辅助栅极、辅助栅极介电层、淡掺杂区、漏极区。堆叠栅极结构设置在基底上。辅助栅极设置在堆叠栅极结构的第一侧的基底上。辅助栅极介电层设置在辅助栅极与基底之间。淡掺杂区设置在辅助栅极下方的基底中，其中通过在辅助栅极施加一电压而在辅助栅极下方的基底中形成反转层以作为源极区。漏极区，设置在堆叠栅极结构的第二侧的基底中，第一侧与第二侧相对。

在本发明的一实施例中，NOR型闪存存储器还包括第二存储单元，其与第一存储单元呈镜像配置，共用辅助栅极或漏极区。

在本发明的一实施例中，上述堆叠栅极结构至少包括：浮置栅极、隧道介电层、控制栅极、栅间介电层。浮置栅极设置在基底上。隧道介电层设置在浮置栅极与基底之间。控制栅极设置在浮置栅极上。栅间介电层设置在控制栅极与浮置栅极之间。

在本发明的一实施例中，NOR型闪存存储器还包括间隙壁，设置在堆叠栅极结构的侧壁。

在本发明的一实施例中，上述浮置栅极的材质包括掺杂多晶硅。

在本发明的一实施例中，上述隧道介电层的材质包括氧化硅。

在本发明的一实施例中，上述栅间介电层的材质包括氧化硅/氮化硅/氧化硅。

本发明的一种NOR型闪存存储器的制造方法，包括下列步骤：首先，在基底中形成元件隔离结构，并在基底上形成至少二堆叠栅极结构。在二堆叠栅极结构外侧的基底中形成漏极区。移除二堆叠栅极结构之间的元件隔离结构。在二堆叠栅极结构之间的基底中形成淡掺杂区。在二堆叠栅极结构之间的基底上形成辅助栅极介电层。在二堆叠栅极结构之间的基底上形成辅助栅极。

在本发明的一实施例中，上述在二堆叠栅极结构的外侧的基底中形成漏极区的步骤包括：在基底上形成第一掩模层，以覆盖二堆叠栅极结构之间的基底；以第一掩模层及二堆叠栅极结构为掩模，进行掺杂注入而形成漏极区；以及移除第一掩模层。

在本发明的一实施例中，上述NOR型闪存存储器的制造方法，还包括在二堆叠栅极结构的侧壁形成间隙壁。

在本发明的一实施例中，上述在二堆叠栅极结构外侧的基底中形成漏极区的步骤包括：在该基底上形成第一掩模层，以覆盖二堆叠栅极结构之间的基底；以第一掩模层及二堆叠栅极结构为掩模，进行掺杂注入而形成淡掺杂漏极区；移除第一掩模层；在二堆叠栅极结构的侧壁形成间隙壁；在基底上形成第二掩模层，以覆盖二堆叠栅极结构之间的基底；以第二掩模层及具有间隙壁的二堆叠栅极结构为掩模，进行掺杂注入而形成掺杂区；以及移除第二掩模层。

在本发明的一实施例中，上述在基底上形成至少二堆叠栅极结构的步骤包括：在基底上形成第一介电层；在第一介电层上形成第一导体层；图案化第一导体层；在经图案化的第一导体层上形成第二介电层；在第二介电层上形成第二导体层；图案化第二导体层以形成控制栅极；以及图案化第二介电层、经图案化的第一导体层、第一介电层以形成栅间介电层、浮置栅极与隧道介电层。

在本发明的一实施例中，上述在二堆叠栅极结构之间的基底上形成辅助栅极介电层的方法包括热氧化法、化学气相沉积法或原子层沉积法。

在本发明的一实施例中，上述在二堆叠栅极结构之间的基底上形成辅助栅极的步骤包括：在基底上形成第三导体层；以及移除部分第三导体层以形成辅助栅极。

在本发明的一实施例中，上述移除部分第三导体层以形成辅助栅极的方法包括回蚀刻法。

本发明的NOR型闪存存储器及其制造方法中，在未施加电压在辅助栅极之前，辅助栅极下方的基底中未形成有源极区，因此可以避免存储单元产生从源极区至漏极区的漏电流。而且在操作存储单元时，在辅助栅极施加一电压而在辅助栅极下方的基底中形成反转层以作为源极区。由于本发明的NOR型闪存存储器不需要如现有的分离栅极存储器一般额外设置选择栅极，因此可以在不增加存储单元的尺寸的情况下，使存储单元具有良好的电性表现。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。

附图说明

图1A为本发明的一实施例的NOR型闪存存储器的上视图；

图1B为本发明的一实施例的图1A中的NOR型闪存存储器的剖面图，其中区域A为沿A-A’线的剖面，区域B为沿B-B’线的剖面；

图2A为本发明的一实施例的NOR型闪存存储器的编程序操作模式示意图；

图2B为本发明的一实施例的NOR型闪存存储器的读取操作模式示意图；

图2C为本发明的一实施例的NOR型闪存存储器的抹除操作模式示意图；

图3A至图3F为本发明的一实施例的NOR型闪存存储器的制造流程剖面图。

符号说明

100、300：基底

102：主动区

104、302：元件隔离结构

106：堆叠栅极结构

108、304a：隧道介电层

110、306a、FG：浮置栅极

112、308a：栅间介电层

114、310a、CG：控制栅极

116、330、AG：辅助栅极

118、328：辅助栅极介电层

120、326：淡掺杂区

122、324、D：漏极区

122a、316：淡掺杂漏极区

122b、322：掺杂区

124、S：源极区

126、318：间隙壁

304、308：介电层

306、310：导体层

314、320：掩模层

312：堆叠栅极结构

A、B：区域

MC1、MC2：存储单元

具体实施方式

图1A所绘示为本发明的一实施例的NOR型闪存存储器的上视图。图1B所绘示为本发明的一实施例的图1A中的NOR型闪存存储器的剖面图，其中区域A为沿A-A’线的剖面，区域B为沿B-B’线的剖面。

首先，请参照图1A至图1B，以说明本发明的NOR型闪存存储器。本发明NOR型闪存存储器包括基底100、主动区102、元件隔离结构104、堆叠栅极结构106(包括：隧道介电层108、浮置栅极110、栅间介电层112与控制栅极114)、辅助栅极116、辅助栅极介电层118、淡掺杂区120及漏极区122。

基底100例如是硅基底。在此基底100中设置有元件隔离结构104，以定义出主动区102。元件隔离结构104例如是在X方向上平行排列。元件隔离结构104例如是浅沟槽隔离结构。元件隔离结构104的材质例如是氧化硅。

堆叠栅极结构106设置在基底100上。堆叠栅极结构106包括隧道介电层108、浮置栅极110、栅间介电层112与控制栅极114。浮置栅极110设置在基底100上，浮置栅极110的材质例如是掺杂多晶硅。隧道介电层108设置在浮置栅极110与基底100之间，隧道介电层108的材质例如是氧化硅。控制栅极114设置在浮置栅极110上，控制栅极114的材质例如是掺杂多晶硅。栅间介电层112设置在控制栅极114与浮置栅极110之间。栅间介电层112的材质例如是氧化硅/氮化硅或氧化硅/氮化硅/氧化硅。在一实施例中，堆叠栅极结构106的侧壁也可以具有间隙壁126。间隙壁126的材质例如是氮化硅。

辅助栅极116设置在堆叠栅极结构106的一侧的基底100上。辅助栅极116的材质例如是掺杂多晶硅。辅助栅极介电层118设置在辅助栅极116与基底100之间，辅助栅极介电层118的材质例如是氧化硅。淡掺杂区120设置在辅助栅极116下方的基底100中，其中通过在辅助栅极116施加一电压而在辅助栅极116下方的基底100中形成反转层以作为源极区124。如图1A及图1B所示，辅助栅极116以及淡掺杂区120例如是在Y方向上平行排列，且在Y方向上延伸而呈条状。而且，在辅助栅极116下方的基底100中，不具有元件隔离结构104，因此辅助栅极116会填入将元件隔离结构104移除后所形成的沟槽中。

漏极区122设置在堆叠栅极结构106另一侧的基底100中。即漏极区122与辅助栅极116设置在堆叠栅极结构106的相对的两侧。漏极区122例如是由淡掺杂漏极区122a及掺杂区122b所构成。

堆叠栅极结构106(包括：隧道介电层108、浮置栅极110、栅间介电层112与控制栅极114)、辅助栅极116、辅助栅极介电层118、淡掺杂区120及漏极区122构成存储单元。

如图1A及图1B所示，在基底100上形成有多个存储单元，这些存储单元例如是排列成一阵列。相邻的两个存储单元MC1、MC2例如是具有相同且对称的结构(呈镜像配置)，且共用辅助栅极116(淡掺杂区120)或漏极区122。

在本发明的NOR型闪存存储器中，在未施加电压在辅助栅极116之前，辅助栅极116下方的基底100中未形成有源极区，因此可以避免存储单元产生从源极区至漏极区的漏电流。而且在操作存储单元时，通过在辅助栅极116施加一电压而在辅助栅极116下方的基底100中形成反转层以作为源极区122。由于本发明的NOR型闪存存储器不需要如现有的分离栅极存储器一般额外设置选择栅极，因此可以在不增加存储单元的尺寸的情况下，使存储单元具有良好的电性表现。

接着，请参照图2A、图2B与图2C，以明了本发明优选实施例的闪存存储器的操作模式，其包括编程序(Program，图2A)、读取(read，图2B)与抹除(Erase，图2B)等操作模式。

当对存储单元进行编程序时，在控制栅极CG施加电压Vp1，Vp1例如是10伏特左右的电压；在辅助栅极AG施加电压Vp2，电压Vp2足以在辅助栅极AG下方的基底中形成反转层以作为源极区S，其中电压Vp2例如是1伏特左右的电压；在漏极区D施加电压Vp3，其例如是6伏特左右；源极区S为0伏特左右的电压。如此，在编程序时，电子由源极区S向漏极区D移动，且在漏极区D端被高通道电场所加速而产生热电子，其动能足以克服隧道介电层的能量阻障，使得热电子从漏极区D端注入浮置栅极FG中。

当对存储单元进行读取时，在控制栅极CG施加电压Vr1，Vr1例如是4伏特左右的电压；在辅助栅极AG施加电压Vr2，电压Vr2例如是4伏特左右的电压；在漏极区D施加电压Vr3，其例如是1.2～3伏特左右。由于此时浮置栅极FG中总电荷量为负的存储单元的通道关闭且电流很小，而浮置栅极FG中总电荷量略正的存储单元的通道打开且电流大，故可通过存储单元的通道开关/通道电流大小来判断存储在此存储单元中的数字信号是「1」还是「0」。

当对存储单元进行抹除时，在控制栅极CG施加电压Ve1，其例如是-10伏特左右。在基底施加电压Ve2，其例如是6伏特左右。如此，即可在浮置栅极FG与基底之间建立一个大的电场，而得以利用F-N隧道效应将电子从浮置栅极FG拉出至基底。

图3A至图3F所绘示为本发明优选实施例的一种NOR型闪存存储单元的制造流程图，其用以说明本发明的闪存存储器的制造方法。图3A至图3F中，区域A为对应图1A中沿A-A’线的剖面，区域B为对应图1A中沿B-B’线的剖面。

首先，请参照图3A，提供基底300。此基底300例如是硅基底。基底300中例如已形成元件隔离结构302，并用以定义出主动区。元件隔离结构302的形成方法例如是区域氧化法(Local Oxidation，LOCOS)或浅沟槽隔离法(Shallow Trench Isolation，STI)。元件隔离结构302例如是在X方向上平行排列，且在X方向上延伸而呈条状(如图1A所示)。在此基底300上形成一层介电层304。介电层304的材质例如是氧化硅。介电层304的形成方法例如是热氧化法或化学气相沉积法。

请参照图3B，在介电层304上形成导体层306，其材质例如是掺杂的多晶硅。此导体层306的形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子注入步骤以形成的；或者以临场注入掺杂的方式，利用化学气相沉积法而形成的。然后，在基底300上形成一层图案化掩模层(未图示)，此图案化掩模层成条状分布。移除未被图案化掩模层覆盖的掺杂多晶硅层后，再移除图案化掩模层，即可形成图案化的导体层306。图案化的导体层306例如是在X方向上平行排列、在X方向上延伸而呈条状，且位在元件隔离结构302之间的基底300上。

在经图案化的导体层306上形成介电层308。介电层308的材质例如是氧化硅/氮化硅/氧化硅层。介电层308的形成方法例如是先以热氧化法形成一层氧化硅后，再利用化学气相沉积法依序形成氮化硅层与另一层氧化硅层。在基底300上形成另一层导体层310。导体层310的材质例如是掺杂的多晶硅。此导体层310的形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子注入步骤以形成该导体层310；或者以临场注入掺杂的方式，利用化学气相沉积法而形成该导体层310。

请参照图3C，在基底300上形成一层图案化掩模层(未图示)，此图案化掩模层成条状分布，用以定义出闪存存储器的控制栅极。移除未被图案化掩模层覆盖的掺杂多晶硅层后，即可形成作为闪存存储器的控制栅极310a。然后，继续移除未被图案化掩模层覆盖的介电层308、图案化的导体层306、介电层304以形成栅间介电层308a、浮置栅极306a与隧道介电层304a。其中，控制栅极310a、栅间介电层308a、浮置栅极306a与隧道介电层304a构成堆叠栅极结构。之后，移除图案化掩模层。在图3C中只绘示了两个堆叠栅极结构，但本发明不限在此。其中，在区域B上的导体层310、介电层308、图案化的导体层306与介电层304完全被移除，而暴露出元件隔离结构302。

然后，在基底300上形成掩模层314，以覆盖二堆叠栅极结构312之间的基底300(后续预形成辅助栅极的位置)。掩模层314的形成方法例如先形成一层光致抗蚀剂材料层，之后进行光刻制作工艺以形成的。然后，以掩模层314及二堆叠栅极结构314为掩模，进行掺杂注入，而在二堆叠栅极结构312的外侧的基底300中一侧(预定形成漏极区的那一侧)的基底300中形成淡掺杂漏极区316。注入掺杂的方法例如是进行一离子注入步骤。

请参照图3D，移除掩模层314后，在二堆叠栅极结构312的侧壁形成间隙壁318。间隙壁318的形成方法例如是先在基底300上形成一层绝缘层(未图示)后，利用各向异性蚀刻法移除部分绝缘层以形成的。之后，在基底300上形成掩模层320，以覆盖二堆叠栅极结构312之间的基底300(后续预形成辅助栅极的位置)。掩模层320的形成方法例如先形成一层光致抗蚀剂材料层，之后进行光刻制作工艺以形成的。以掩模层320及具有间隙壁318的二堆叠栅极结构312为掩模，进行掺杂注入，而在二堆叠栅极结构312的外侧的基底300中一侧(预定形成漏极区的那一侧)的基底300中形成而形成掺杂区322。注入掺杂的方法例如是进行一离子注入步骤。其中，淡掺杂漏极区316与掺杂区322构成闪存存储器的漏极区338。在另一实施例中，也可以视需要而只形成掺杂区322来作为闪存存储器的漏极区324。

请参照图3E，移除掩模层320后，移除二堆叠栅极结构312之间的元件隔离结构302。移除二堆叠栅极结构312之间的元件隔离结构302的方法例如是先在基底300上形成一层图案化掩模层(未图示)，此图案化掩模层具有成条状的开口(在图1A的Y方向延伸)以暴露出二堆叠栅极结构312之间的基底300(后续预形成辅助栅极的位置)，然后继续移除未被图案化掩模层覆盖的元件隔离结构302。之后，进行掺杂注入，而在二堆叠栅极结构312之间的基底300中形成淡掺杂区326。

然后，在基底300上形成一层介电层，其中二堆叠栅极结构之间的基底300上的介电层作为辅助栅极介电层326。辅助栅极介电层326的材质例如是氧化硅。介电层的形成方法例如是热氧化法、化学气相沉积法或原子层沉积法。

请参照图3F，在二堆叠栅极结构312之间的基底300上形成辅助栅极330。形成辅助栅极330的方法例如是先在基底300上形成导体层，此导体层填满二堆叠栅极结构312之间的间隙，然后移除部分此导体层以形成辅助栅极330。在移除部分导体层的方法包括回蚀刻法。而且，在辅助栅极330下方的基底300中，不具有元件隔离结构302，因此辅助栅极330会填入将元件隔离结构302移除后所形成的沟槽中。

后续完成NOR型闪存存储器的制作工艺为现有技术者所周知，在此不再赘述。

本发明采用在二堆叠栅极结构312之间的基底300上形成辅助栅极330，由于没有使用到光刻技术，因此可以增加制作工艺裕度。而且，在上述实施例中，以形成两个存储单元结构为实例做说明。当然，使用本发明的NOR型闪存存储器的制造方法，可以视实际需要而形成适当的数目存储单元。本发明的NOR型闪存存储器的制造方法，实际上是应用在形成整个存储单元阵列。

在本发明的NOR型闪存存储器及其制造方法中，在未施加电压在辅助栅极之前，辅助栅极下方的基底中未形成有源极区，因此可以避免存储单元产生从源极区至漏极区的漏电流。而且在操作存储单元时，通过在辅助栅极施加一电压而在辅助栅极下方的基底中形成反转层以作为源极区。由于本发明的NOR型闪存存储器不需要如现有的分离栅极存储器一般额外设置选择栅极，因此可以在不增加存储单元的尺寸的情况下，使存储单元具有良好的电性表现。

虽然已以优选实施例公开本发明，然而其并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (15)

1.一种NOR型闪存存储器，包括：第一存储单元，设置在一基底上，该第一存储单元包括：

堆叠栅极结构，设置在该基底上；

辅助栅极，设置在该堆叠栅极结构的一第一侧的该基底上；

辅助栅极介电层，设置在该辅助栅极与该基底之间；

淡掺杂区，设置在该辅助栅极下方的该基底中，其中通过在该辅助栅极施加一电压而在该辅助栅极下方的基底中形成一反转层以作为一源极区；以及

漏极区，设置在该堆叠栅极结构的一第二侧的该基底中，该第一侧与该第二侧相对。

2.如权利要求1所述的NOR型闪存存储器，还包括第二存储单元，其与该第一存储单元呈镜像配置，共用该辅助栅极或该漏极区。

3.如权利要求1所述的NOR型闪存存储器，其中该堆叠栅极结构至少包括：

浮置栅极，设置在该基底上；

隧道介电层，设置在该浮置栅极与该基底之间；

控制栅极，设置在该浮置栅极上；以及

栅间介电层，设置在该控制栅极与该浮置栅极之间。

4.如权利要求1所述的NOR型闪存存储器，还包括一间隙壁，设置在该堆叠栅极结构的侧壁。

5.如权利要求1所述的NOR型闪存存储器，其中该浮置栅极的材质包括掺杂多晶硅。

6.如权利要求1所述的NOR型闪存存储器，其中该隧道介电层的材质包括氧化硅。

7.如权利要求1所述的NOR型闪存存储器，其中该栅间介电层的材质包括氧化硅/氮化硅/氧化硅。

8.一种NOR型闪存存储器的制造方法，包括：

在一基底中形成一元件隔离结构；

在该基底上形成至少二堆叠栅极结构；

在该二堆叠栅极结构外侧的该基底中形成一漏极区；

移除该二堆叠栅极结构之间的该元件隔离结构；

在该二堆叠栅极结构之间的该基底中形成一淡掺杂区；

在该二堆叠栅极结构之间的该基底上形成一辅助栅极介电层；以及

在该二堆叠栅极结构之间的该基底上形成一辅助栅极。

9.如权利要求8所述的NOR型闪存存储器的制造方法，其中在该二堆叠栅极结构外侧的该基底中形成该漏极区的步骤包括:

在该基底上形成一第一掩模层，以覆盖该二堆叠栅极结构之间的该基底；

以该第一掩模层及该二堆叠栅极结构为掩模，进行掺杂注入而形成该漏极区；以及

移除该第一掩模层。

10.如权利要求8所述的NOR型闪存存储器的制造方法，其中还包括在该二堆叠栅极结构的侧壁形成一间隙壁。

11.如权利要求10所述的NOR型闪存存储器的制造方法，其中在该二堆叠栅极结构的外侧的该基底中形成该漏极区的步骤包括:

在该基底上形成一第一掩模层，以覆盖该二堆叠栅极结构之间的该基底；

以该第一掩模层及该二堆叠栅极结构为掩模，进行掺杂注入而形成一淡掺杂漏极区；

移除该第一掩模层；

在该二堆叠栅极结构的侧壁形成该间隙壁；

在该基底上形成一第二掩模层，以覆盖该二堆叠栅极结构之间的该基底；

以该第二掩模层及具有该间隙壁的该二堆叠栅极结构为掩模，进行掺杂注入而形成一掺杂区；以及

移除该第二掩模层。

12.如权利要求8所述的NOR型闪存存储器的制造方法，其中在该基底上形成至少二堆叠栅极结构的步骤包括:

在该基底上形成一第一介电层；

在该第一介电层上形成一第一导体层；

图案化该第一导体层；

在经图案化的该第一导体层上形成一第二介电层；

在该第二介电层上形成一第二导体层；

图案化该第二导体层以形成一控制栅极；以及

图案化该第二介电层、经图案化的该第一导体层、该第一介电层以形成一栅间介电层、一浮置栅极与一隧道介电层。

13.如权利要求8所述的NOR型闪存存储器的制造方法，其中在该二堆叠栅极结构之间的该基底上形成该辅助栅极介电层的方法包括热氧化法、化学气相沉积法或原子层沉积法。

14.如权利要求8所述的NOR型闪存存储器的制造方法，在该二堆叠栅极结构之间的该基底上形成一辅助栅极的步骤包括:

在该基底上形成一第三导体层；以及

移除部分该第三导体层以形成该辅助栅极。

15.如权利要求14所述的NOR型闪存存储器的制造方法，在移除部分该第三导体层以形成该辅助栅极的方法包括回蚀刻法。