CN104934426A - 存储装置及其制造方法 - Google Patents
存储装置及其制造方法 Download PDFInfo
- Publication number
- CN104934426A CN104934426A CN201410099069.4A CN201410099069A CN104934426A CN 104934426 A CN104934426 A CN 104934426A CN 201410099069 A CN201410099069 A CN 201410099069A CN 104934426 A CN104934426 A CN 104934426A
- Authority
- CN
- China
- Prior art keywords
- layer
- storage device
- dielectric layer
- substrate
- well region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003860 storage Methods 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000004020 conductor Substances 0.000 claims abstract description 37
- 230000004888 barrier function Effects 0.000 claims abstract description 34
- 238000002955 isolation Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000000463 material Substances 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 35
- 230000008569 process Effects 0.000 claims description 21
- 238000004381 surface treatment Methods 0.000 claims description 12
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000009832 plasma treatment Methods 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 9
- 229910052757 nitrogen Inorganic materials 0.000 claims 5
- 238000003973 irrigation Methods 0.000 claims 2
- 230000002262 irrigation Effects 0.000 claims 2
- 150000002829 nitrogen Chemical class 0.000 claims 1
- 230000005641 tunneling Effects 0.000 abstract description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 8
- 239000000243 solution Substances 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 238000005121 nitriding Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910003855 HfAlO Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明是关于一种存储装置，包括衬底、井区、隧穿介电层、第一导体层、隔离结构以及阻障层。井区位于衬底中，隧穿介电层位于井区上，第一导体层位于隧穿介电层上，隔离结构位于第一导体层、隧穿介电层、井区以及衬底中，其中隔离结构与井区之间具有阻障层。本发明可以改善存储装置的临界电压的均匀性以及隧穿电流的均匀性。
Description
技术领域
本发明是有关于一种半导体元件及其制造方法，且特别是有关于一种存储装置及其制造方法。
背景技术
内存可以分为易失性内存（Volatile memory）与非易失性内存（Non-volatile memory）两类。易失性内存在电源供应中断后，其内存所储存的数据便会消失；而非易失性内存即使电源供应中断，其内存所储存的数据并不会消失，重新供电后，就能够读取内存中的数据。因此，非易失性内存可广泛地应用在电子产品，尤其是可携带性产品。
随着存储装置的集成度提高与尺寸缩小，存储装置的漏电流（Leakagecurrent）也跟着增加。当存储装置的井区中掺杂硼时，其边界区域的硼容易向外扩散（Out-Diffusion），以致井区边界区域的硼的掺杂浓度小于井区中间区域的硼的掺杂浓度。如此一来，当操作存储装置时，其临界电压（Threshold Voltage,Vt）则会随着井区内不同的掺杂浓度而有所变动。当临界电压的变动增大时，存储装置的可靠性（Reliability）则会随之降低。
由于先前技术是在井区的边界区域进行额外的离子注入工艺以补偿井区的边界区域向外扩散后的掺杂浓度。然而，此技术方案却会造成井区上的隧穿介电层的表面损伤且降低隧穿介电层的应力（Stress），使得其临界电压位移（Vt shift）。为了改善临界电压位移的现象，则必须增加隧穿介电层的厚度。但隧穿介电层的厚度增加会导致其操作电压增加，此结果并不乐见于高集成度的元件上。因此，如何减少存储装置的漏电流且改善其临界电压的均匀性（Uniformity）则成为一门极需解决的课题。
发明内容
本发明的目的在于提供一种存储装置及其制造方法，可改善存储装置的临界电压的均匀性。
本发明的目的是采用以下技术方案来实现的。一种存储装置，包括：井区，位于衬底中；隧穿介电层，位于该井区上；第一导体层，位于该隧穿介电层上；隔离结构，位于该第一导体层、该隧穿介电层、该井区以及该衬底中；以及阻障层，位于该隔离结构与该井区之间。
本发明的目的还可采用以下技术措施进一步实现。
较佳的，前述的存储装置，更包括：栅间介电层，位于该第一导体层的顶面与该隔离结构的顶面上；以及第二导体层，位于该栅间介电层上。
较佳的，前述的存储装置，其中该阻障层更延伸位于该隔离结构与该第一导体层之间。
较佳的，前述的存储装置，其中该阻障层包括含氮材料。
较佳的，前述的存储装置，其中该含氮材料包括氮化硅或氮氧化硅。
本发明的目的还采用以下技术方案来实现的。一种存储装置的制造方法，包括：提供衬底；在该衬底中形成井区；在该井区上形成隧穿介电层；在该隧穿介电层上形成第一导体层；在该第一导体层、该隧穿介电层、该井区以及该衬底中形成沟渠；以及进行表面处理工艺，使得该沟渠的侧面与底面上形成阻障层。
本发明的目的还可采用以下技术措施进一步实现。
较佳的，前述的存储装置的制造方法，其中该表面处理工艺包括氮化处理、氮氧化处理或等离子体处理。
较佳的，前述的存储装置的制造方法，其中该表面处理工艺包括氮化处理，且该氮化处理包括热处理、等离子体处理或氮氧化处理。
较佳的，前述的存储装置的制造方法，其中该阻障层包括含氮材料。
较佳的，前述的存储装置的制造方法，其中该含氮材料包括氮化硅或氮氧化硅。
借由上述技术方案，本发明存储装置及其制造方法至少具有下列优点及有益效果：本发明可利用上述阻障层来防止或减少井区与第一导体层中掺杂的掺质向外扩散，减少井区与第一导体层的掺质的掺杂浓度在边界区域与中间区域的差异。如此一来，井区与第一导体层的边界区域较不会产生漏电流的现象，进而改善本发明的存储装置的临界电压的均匀性以及隧穿电流的均匀性。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图,详细说明如下。
附图说明
图1A至图1G为依照本发明实施例所绘示的存储装置的制造流程剖面示意图。
【主要元件符号说明】
10：沟渠 20：隔离结构
100：衬底 110：井区
120：隧穿介电层 130：第一导体层
140：掩膜层 145：表面处理工艺
150：阻障层 160：栅间介电层
170：第二导体层
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例，对依据本发明提出的一种存储装置及其制造方法的具体实施方式、结构、特征及其功效，详细说明如后。
图1A至图1G为依照本发明实施例所绘示的存储装置的制造流程剖面示意图。
请参阅图1A，提供衬底100，衬底100例如为半导体衬底、半导体化合物衬底或是绝缘层上有半导体衬底（Semiconductor Over Insulator，SOI）。半导体例如是IVA族的原子，例如硅或锗。半导体化合物例如是IVA族的原子所形成的半导体化合物，例如是碳化硅或是硅化锗，或是IIIA族原子与VA族原子所形成的半导体化合物，例如是砷化镓。
接着，在衬底100中形成井区110。井区110可以借由图案化的掩膜层以及进行离子注入工艺来形成。在一个实施例中，衬底100具有第一导电型；井区110也具有第一导电型，其中第一导电型例如是P型。在另一个实施例中，衬底100具有第一导电型；井区110具有第二导电型，其中第一导电型例如是N型；第二导电型例如是P型。
在井区110上形成隧穿介电层120。隧穿介电层102可以由单材料层构成。单材料层例如是低介电常数材料或是高介电常数材料。低介电常数材料为介电常数低于4的介电材料，例如是氧化硅或氮氧化硅。高介电常数材料为介电常数高于4的介电材料，例如是HfAlO、HfO2、Al2O3或Si3N4。隧穿介电层120也可以依据能隙工程理论（Band-gap Engineering Theory）选择可以提高注入电流的双层叠层结构或是多层叠层结构。双层叠层结构例如是低介电常数材料与高介电常数材料所组成的双层叠层结构（以低介电常数材料/高介电常数材料表示），例如是氧化硅/HfSiO、氧化硅/HfO2或是氧化硅/氮化硅。多层叠层结构例如是低介电常数材料、高介电常数材料以及低介电常数材料所组成的多层叠层结构（以低介电常数材料/高介电常数材料/低介电常数材料表示），例如是氧化硅/氮化硅/氧化硅或是氧化硅/Al2O3/氧化硅。隧穿介电层120的形成方法例如是化学气相沉积法、原位蒸汽生成法（ISSG）、低压自由基氧化法（LPRO）或炉管氧化法等来形成。
之后，在隧穿介电层120上形成第一导体层130（例如是做为浮置栅极）。第一导体层130材料例如是掺杂多晶硅、非掺杂多晶硅或其组合，其形成方法可以利用化学气相沈积法来形成。掺杂多晶硅中的掺质例如是硼。
请参阅图1B，在第一导体层130上形成图案化的掩膜层140。掩膜层140的材料例如是硅材料、金属材料、氧化物或对后续表面处理工艺145不具反应性的材料等。只要掩膜层140的材料与衬底100、隧穿介电层120以及第一导体层130的材料之间具有高度的刻蚀选择比，本发明的掩膜层140的材料并不限于此。
请参阅图1C，在第一导体层130、隧穿介电层120、井区110以及衬底100中形成沟渠10。具体来说，以图案化的掩膜层140当做刻蚀掩膜层，利用干式刻蚀法（例如是溅镀刻蚀法、反应性离子刻蚀法等）刻蚀第一导体层130、隧穿介电层120、井区110以及衬底100，以形成沟渠10。
请参阅图1D，在井区110的侧壁上形成阻障层150。在本实施例中，阻障层150形成于硬掩膜层140的顶面以及沟渠10的侧面与底面上，但是如果沟渠10的侧面与底面的材料为硅氧化合物或无法在表面处理工艺145中产生反应的材料等，则沟渠10的侧面与底面并不会产生阻障层150，也就是说，本发明的阻障层150可为连续或非连续的表面。阻障层150的材料与后续形成的隔离结构20（图1E）的材料不同。更具体地说，在阻障层150的材料的选择上，可以选择井区110之中的掺质在阻障层150中的扩散速率远低于在后续形成的隔离结构20（图1E）中的扩散速率的材料。在一个实施例中，阻障层150的材料可包括含氮材料。含氮材料例如是氮化硅（SiN）、氮氧化硅（SiON）或其组合。在一个实施例中，阻障层150的厚度可为5埃至500埃。阻障层150的形成方法例如是进行表面处理工艺145。表面处理工艺145例如是氮化处理、等离子体处理工艺或氮氧化处理工艺。在一个实施例中，氮化处理包括热处理、等离子体处理或氮氧化处理。具体来说，可在高真空腔（High-Vaccum Chamber）内，在200℃至1000℃的温度下，利用Ar/N2当作前驱气体（Precursor Gas）进行等离子体处理。然而，本发明并不限于此。
接着，请参阅图1E，在沟渠10中形成隔离结构20。隔离结构20的形成方法例如是在掩膜层140上形成绝缘层（未绘示），此绝缘层填满沟渠10。绝缘层的材料例如是氧化物。氧化物例如是旋涂式玻璃（Spin-On Glass,SOG）或高密度等离子体氧化物（High Density Plasma,HDP oxide），其形成方法可以利用化学气相沈积法来形成。然后，以第一导体层130做为停止层（Stop Layer），利用化学机械研磨（CMP）移除上述绝缘层，以暴露第一导体层130的顶面。在CMP处理时可以过度研磨（Overpolish），以确保可以完全移除第一导体层130上的掩膜层140与阻障层150。因此，所形成的隔离结构20的顶面与第一导体层130的顶面可能会产生些微的高度差，此高度差约为100埃至1000埃。然而，本发明并不以此为限，若工艺条件控制得当，可使得隔离结构20的顶面与第一导体层130的顶面共平面。
请参阅图1F，在第一导体层130与隔离结构20上形成栅间（栅极之间）介电层160。栅间介电层160沿着第一导体层130与隔离结构20的顶面共形地（Conformally）形成。栅间介电层160覆盖第一导体层130与隔离结构20的顶面且部分覆盖第一导体层130与隔离结构20之间的阻障层150。在一个实施例中，栅间介电层160例如是由氧化层/氮化层/氧化层（Oxide-Nitride-Oxide,ONO）所构成的复合层，此复合层可为三层或更多层，本发明并不限于此，其形成方法可以是化学气相沉积法、热氧化法等。
请参阅图1G，在栅间介电层160上形成第二导体层170（例如是做为控制栅极）。第二导体层170的形成方法例如是形成导体材料层。导体材料层的材料例如是掺杂多晶硅、非掺杂多晶硅或其组合，其形成方法可以利用化学气相沈积法。第二导体层170的厚度例如为300埃至2000埃。之后，再利用微影与刻蚀工艺将导体材料层图案化，以形成第二导体层170。
请参阅图1G，根据本发明实施例的存储装置包括衬底100、井区110、隧穿介电层120、第一导体层130、隔离结构20、阻障层150、栅间介电层160以及第二导体层170。井区110位于衬底100中。隧穿介电层120位于井区110上。第一导体层130位于隧穿介电层120上，第一导体层130可做为浮置栅极。隔离结构20穿过第一导体层130、隧穿介电层120、井区110并延伸至衬底100中。栅间介电层160位于第一导体层130的顶面与隔离结构20的顶面上。第二导体层170位于栅间介电层160上，第二导体层170可做为控制栅极。阻障层150位于隔离结构20与第一导体层130之间、隔离结构20与隧穿介电层120之间以及隔离结构20与井区110之间。
在本发明中，形成在井区110侧壁的阻障层150的材料与隔离结构不同，且可以防止井区110中掺杂的掺质向外扩散。举例来说，当井区110中掺杂硼时，由于硼在阻障层（例如是氮化硅、氮氧化硅）150中扩散速率远低于硼在隔离结构（例如氧化硅）20中扩散速率，因此，阻障层150可以防止井区110中掺杂的硼向外扩散。除此之外，阻障层150亦可防止第一导体层130中的掺质向外扩散。
综上所述，本发明在井区与第一导体层的侧壁上形成阻障层，可防止或减少井区与第一导体层中掺杂的掺质向外扩散，以改善本发明的存储装置的临界电压的均匀性以及隧穿电流的均匀性。此外，本发明可以利用表面处理的方式形成阻障层，不需要额外的离子注入工艺或增加隧穿介电层的厚度的情况下，改善存储装置的临界电压的均匀性以及隧穿电流的均匀性。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明,任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (10)
1.一种存储装置，其特征在于包括：
井区，位于衬底中；
隧穿介电层，位于该井区上；
第一导体层，位于该隧穿介电层上；
隔离结构，位于该第一导体层、该隧穿介电层、该井区以及该衬底中；以及
阻障层，位于该隔离结构与该井区之间。
2.如权利要求1所述的存储装置，其特征在于更包括：
栅间介电层，位于该第一导体层的顶面与该隔离结构的顶面上；以及
第二导体层，位于该栅间介电层上。
3.如权利要求1所述的存储装置，其特征在于该阻障层更延伸位于该隔离结构与该第一导体层之间。
4.如权利要求1所述的存储装置，其特征在于该阻障层包括含氮材料。
5.如权利要求4所述的存储装置，其特征在于该含氮材料包括氮化硅或氮氧化硅。
6.一种存储装置的制造方法，其特征在于包括：
提供衬底；
在该衬底中形成井区；
在该井区上形成隧穿介电层；
在该隧穿介电层上形成第一导体层；
在该第一导体层、该隧穿介电层、该井区以及该衬底中形成沟渠；以及
进行表面处理工艺，使得该沟渠的侧面与底面上形成阻障层。
7.如权利要求6所述的存储装置的制造方法，其特征在于该表面处理工艺包括氮化处理、氮氧化处理或等离子体处理。
8.如权利要求6所述的存储装置的制造方法，其特征在于该表面处理工艺包括氮化处理，且该氮化处理包括热处理、等离子体处理或氮氧化处理。
9.如权利要求6所述的存储装置的制造方法，其特征在于该阻障层包括含氮材料。
10.如权利要求6所述的存储装置的制造方法，其特征在于该含氮材料包括氮化硅或氮氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410099069.4A CN104934426A (zh) | 2014-03-17 | 2014-03-17 | 存储装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410099069.4A CN104934426A (zh) | 2014-03-17 | 2014-03-17 | 存储装置及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104934426A true CN104934426A (zh) | 2015-09-23 |
Family
ID=54121516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410099069.4A Pending CN104934426A (zh) | 2014-03-17 | 2014-03-17 | 存储装置及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104934426A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100691947B1 (ko) * | 2006-02-20 | 2007-03-09 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
| US20080121977A1 (en) * | 2006-11-03 | 2008-05-29 | Yong-Soon Choi | Semiconductor device and method of manufacturing having the same |
| CN101393896A (zh) * | 2007-07-25 | 2009-03-25 | 海力士半导体有限公司 | 快闪存储器的制造方法 |
| CN101908509A (zh) * | 2009-06-08 | 2010-12-08 | 海力士半导体有限公司 | 制造非易失性存储器件的方法 |
-
2014
- 2014-03-17 CN CN201410099069.4A patent/CN104934426A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100691947B1 (ko) * | 2006-02-20 | 2007-03-09 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
| US20080121977A1 (en) * | 2006-11-03 | 2008-05-29 | Yong-Soon Choi | Semiconductor device and method of manufacturing having the same |
| CN101393896A (zh) * | 2007-07-25 | 2009-03-25 | 海力士半导体有限公司 | 快闪存储器的制造方法 |
| CN101908509A (zh) * | 2009-06-08 | 2010-12-08 | 海力士半导体有限公司 | 制造非易失性存储器件的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI668744B (zh) | 半導體裝置及其形成方法 | |
| CN104795331B (zh) | 晶体管的形成方法 | |
| JP7058962B2 (ja) | 誘電膜の形成方法及び半導体装置の製造方法 | |
| US7928493B2 (en) | Nonvolatile memory device with multiple blocking layers and method of fabricating the same | |
| CN106298527B (zh) | Pmos晶体管及其形成方法 | |
| KR20100079960A (ko) | 플래시 메모리 소자의 제조방법 | |
| TW201712850A (zh) | 半導體元件及其製造方法 | |
| KR20090036850A (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| CN104752215A (zh) | 晶体管的形成方法 | |
| TWI619250B (zh) | 半導體結構及其製造方法 | |
| KR100833437B1 (ko) | 낸드 플래시 메모리 소자의 제조방법 | |
| CN106558556A (zh) | 鳍式场效应管的形成方法 | |
| CN116053274B (zh) | 一种半导体集成器件及其制作方法 | |
| CN105990249A (zh) | 半导体结构的形成方法 | |
| CN104681490A (zh) | Cmos晶体管的形成方法 | |
| KR100741467B1 (ko) | 반도체 장치 및 그 제조방법 | |
| CN110112136A (zh) | 半导体结构及其形成方法 | |
| CN106298677A (zh) | 半导体存储器及其制造方法 | |
| TWI553784B (zh) | 記憶元件及其製造方法 | |
| CN112864016B (zh) | 半导体结构及其形成方法 | |
| CN107170685B (zh) | 鳍式晶体管的形成方法 | |
| CN106409765B (zh) | 半导体结构及其形成方法 | |
| CN104934426A (zh) | 存储装置及其制造方法 | |
| CN111223769B (zh) | 半导体结构及其制备方法 | |
| TWI555065B (zh) | 非揮發性記憶體的製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150923 |