[go: up one dir, main page]

CN104916696A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN104916696A
CN104916696A CN201410452711.2A CN201410452711A CN104916696A CN 104916696 A CN104916696 A CN 104916696A CN 201410452711 A CN201410452711 A CN 201410452711A CN 104916696 A CN104916696 A CN 104916696A
Authority
CN
China
Prior art keywords
semiconductor
region
semiconductor layer
conduction type
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410452711.2A
Other languages
English (en)
Inventor
秋元理恵子
深居靖史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN104916696A publication Critical patent/CN104916696A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/153—Impurity concentrations or distributions

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体器件，包含第一半导体层和第二半导体层、第一半导体区和第二半导体区、源极区、漏极区、以及栅极电极。第一导电类型的所述第二半导体层被形成在所述第一半导体层上方。第二导电类型的所述第一半导体区被形成在所述第二半导体层的表面上。所述第一类型的所述源极区形成在所述第一半导体区的表面上。所述第一类型的所述漏极区形成在具有所述第一类型的所述第一半导体层的表面上，并且与所述源极区间隔开。所述第二类型的所述第二半导体区提供在所述漏极区与所述第一半导体层之间。所述栅极电极形成在所述第二半导体层上方，并且提供在所述漏极区与所述源极区之间。

Description

半导体器件
相关申请的交叉引用
本申请基于2014年3月14日递交的日本专利申请No.2014-051496，并且要求享有该申请的优先权权益，该申请的全部内容以引用的方式并入本文中。
技术领域
本文中描述的实施例涉及半导体器件。
背景技术
至于具有高击穿电压的金属氧化物半导体(MOS)晶体管，已经知道诸如其中通过双扩散工艺来形成MOS晶体管的沟道区的双扩散MOS(DMOS)晶体管之类的半导体器件。然而，对于该半导体器件，期望进一步增强击穿电压。
发明内容
实施例的目的在于提供其中增强了击穿电压的半导体器件。
根据一个实施例，提供了一种半导体器件，所述半导体器件包括：
第一导电类型的第一半导体层；
所述第一导电类型的第二半导体层，所述第二半导体层在所述第一半导体层上，并且具有低于所述第一半导体层的掺杂剂浓度的掺杂剂浓度；
第二导电类型的第一半导体区，所述第一半导体区在所述第二半导体层中；
所述第一导电类型的源极区，所述源极区在所述第一半导体区中；
所述第一导电类型的漏极区，所述漏极区在所述第二半导体层中，并且在与所述第二半导体层的表面平行的第一方向上与所述源极区间隔开；
所述第二导电类型的第二半导体区，所述第二半导体区在所述第二半导体层中，并且在所述漏极区与所述第一半导体层之间；以及
栅极电极，所述栅极电极在所述第二半导体层的所述表面上且在所述漏极区与所述源极区之间。
进一步地，根据一个实施例，提供了一种半导体器件，所述半导体器件包括：
第一导电类型的第一半导体层；
所述第一导电类型的第二半导体层，所述第二半导体层在所述第一半导体层上，并且具有低于所述第一半导体层的掺杂剂浓度的掺杂剂浓度；
第二导电类型的第一半导体区，所述第一半导体区在所述第二半导体层中；
所述第一导电类型的源极区，所述源极区在所述第一半导体区中；
所述第一导电类型的漏极区，所述漏极区在所述第二半导体层中，并且在与所述第二半导体层的表面平行的第一方向上与所述源极区间隔开；
所述第二导电类型的第四半导体区，所述第四半导体区在所述第二半导体层中，并且在所述第一半导体区与所述第一半导体层之间；以及
栅极电极，所述栅极电极在所述第二半导体层的所述表面上且在所述漏极区与所述源极区之间。
进一步地，根据一个实施例，提供了一种半导体器件，所述半导体器件包括：
具有第一部分和第二部分的半导体层，所述第一部分具有大于所述第二部分中的第一导电类型掺杂剂的浓度的所述第一导电类型掺杂剂的浓度，所述第二部分在所述半导体层的的所述第一部分与表面之间；
源极区和漏极区，所述源极区和所述漏极区在所述半导体层的所述第二部分中，并且在第一方向上彼此间隔开，所述第一方向与所述半导体层的所述表面平行，所述漏极区具有在所述半导体层的所述表面处的第一部和在所述半导体层的所述第一部分与所述第一部之间的第二部，所述第一部具有高于所述第二部中的所述第一导电类型掺杂剂的浓度的所述第一导电类型掺杂剂的浓度；
栅极电极，所述栅极电极在所述半导体层的所述表面上且在所述源极区与所述漏极区之间；以及
半导体区，所述半导体区在半导体层的所述第二部分中的所述漏极区的所述第二部与所述半导体层的所述第一部分之间，并且具有与所述第一导电类型相反的第二导电类型，所述半导体区与所述漏极区的所述第二部、所述半导体层的所述第二部分、以及所述半导体层的所述第一部分直接接触。
根据实施例，提供了其中增强了击穿电压的半导体器件。
附图说明
图1是示例了根据第一实施例的半导体器件的剖视示意图。
图2是示例了根据第一实施例的半导体器件的立体示意图。
图3是示例了根据第一实施例的半导体器件的立体示意图。
图4是示例了根据第二实施例的半导体器件的剖视示意图。
图5是示例了半导体器件的特性的图表。
具体实施方式
通常，根据一个实施例，提供了半导体器件，该半导体器件包含：第一半导体层；第二半导体层；第一半导体区；源极区；漏极区；第二半导体区；以及栅极电极。第一半导体层的导电类型是第一导电类型。第二半导体层形成在第一半导体层上方，具有比第一半导体层更低的掺杂剂浓度，并且是第一导电类型的。第一半导体区形成在第二半导体层的表面上，并且是第二导电类型的。源极区形成在第一半导体区的表面上，并且是第一导电类型的。漏极区形成在第一半导体层的表面上，与源极区间隔开，并且是第一导电类型的。第二半导体区被提供在漏极区与第一半导体层之间，并且是第二导电类型的。栅极电极形成在第二半导体层上方并且被提供在漏极区与源极区之间。
在下文中，通过参照附图来解释实施例。
附图是示意图或概念图，并且因此各自组件的厚度和宽度之间的关系、各自组件的尺寸的比率等不总是等于实际半导体器件中的那些关系、比率等。进一步地，即使当在附图中描述完全相同的组件，组件的尺寸或尺寸的比率也可以取决于附图而不同。
在此公开内容和相应的附图中，相同的符号给出了在其它附图中示例的完全相同的元件，以及在适当的情况下，省略了对完全相同的组件的详细解释并且仅仅对不同的组件作出解释。
(第一实施例)
图1和图2是例示根据第一实施例的半导体器件的示意图。
图1是根据实施例的半导体器件100的剖视示意图。
图2是根据实施例的半导体器件100的立体示意图。
如在图1和图2中示例的，根据实施例的半导体器件100包含：第一半导体层11；第二半导体层12；第一半导体区21；第二半导体区22；源极区31；以及漏极区35。
在此实施例中，半导体器件100还包含：衬底10；第三半导体区23；源极电极61；漏极电极62；栅极电极63；栅极绝缘膜51；绝缘隔离膜52(绝缘膜)；以及夹层绝缘层53。例如，半导体器件100是双扩散MOS(DMOS)。
例如，硅(Si)用于形成第一半导体层11、第二半导体层12、第一半导体区21、第二半导体区22、源极区31、漏极区35等，在下文中对这些部分作出解释。在实施例中，例如，可以使用碳化硅等作为半导体。
例如，使用硅衬底作为衬底10。在此实施例中，p类型(第二导电类型)硅用于形成衬底10。N类型(第一导电类型)硅可以用于形成衬底。
在下文中解释的实施例中，关于具有n类型DMOS结构的半导体器件100作出了解释，假定第一导电类型是n类型，而第二导电类型是p类型。在下文中作出的解释也可适用于其中假定第一导电类型为p类型而假定第二导电类型为n类型的情况。
第一半导体层11形成在衬底10上。第一半导体层11的导电类型是n类型。第一半导体层11形成n类型掩埋层。
第二半导体层12形成在第一半导体层11上。第二半导体层12的导电类型是n类型。例如，第二半导体层12由n类型外延层形成。源极区31和漏极区35形成在外延层上。
第一半导体层11中n类型掺杂剂的浓度高于第二半导体层12中n类型掺杂剂的浓度。例如，可以使用磷(P)或砷(As)作为n类型掺杂剂。
第一半导体区21形成在第二半导体层12上。第一半导体区21的导电类型是p类型。例如，使用硼(B)作为p类型掺杂剂。
源极区31(第一源极区)形成在第一半导体区21的一部分上，其中源极区31的导电类型为n类型。源极区31形成在第二半导体层12的前表面部分上，并且使第一半导体区21与源极区31的下表面(以相对的方式面对第一半导体层11的表面)和源极区31的侧表面(与第二方向相交的表面)接触。
将从第一半导体层11向第二半导体层12延伸的方向(第一方向)设定为Z轴方向。将与Z轴方向正交的一个方向设定为X轴方向(第二方向)，即，栅极电极的栅长方向。将与X轴方向正交并且也与Z轴方向正交的方向设定为Y轴方向，即，栅极电极的栅极宽度方向。
源极电极61形成在源极区31上，源极电极61与源极区31电连接。例如，使得源极电极61与源极区31进行欧姆接触。
漏极区35形成在第一半导体层11上方。漏极区35的导电类型是n类型。漏极区35与源极区31和第一半导体区21在第二方向(此实施例中的X轴方向)上间隔开。在一个实施例中，漏极区35形成在第二半导体层12的前表面部分上。
在此实施例中，半导体器件100还包含源极区33(第二源极区)。每一个第二源极区33形成在第一半导体区21。第二源极区33被布置为在第二方向(例如，X轴方向)上与源极区31平行。例如，源极区31被布置在第二源极区33与漏极区35之间。
在此实施例中，漏极区35包含第一漏极区36和第二漏极区37。第二漏极区37被提供在第一漏极区36与第一半导体层11之间。
源极区31中的n类型掺杂剂的浓度高于第二半导体层12中的n类型掺杂剂的浓度。漏极区35中的n类型掺杂剂的浓度高于第二半导体层12中的n类型掺杂剂的浓度。
第一漏极区36中的n类型掺杂剂的浓度高于第二漏极区37中的n类型掺杂剂的浓度。例如，第一半导体层11中的n类型掺杂剂的浓度低于第一漏极区36中的掺杂剂浓度，并且低于源极区31中的n类型掺杂剂的浓度。
漏极电极62形成在漏极区35上。漏极电极62与漏极区35电连接。例如，使漏极电极与漏极区35进行欧姆接触。
栅极绝缘膜51形成在源极区31与漏极区35之间的区域(例如，沟道区)上。例如，氧化硅或氮氧化硅用于形成栅极绝缘膜51。栅极电极63形成在栅极绝缘膜51上。例如，多晶硅用于形成栅极电极63。
绝缘隔离膜52被提供在源极区31与漏极区36之间。使绝缘隔离膜52与漏极区35接触。绝缘隔离膜52具有例如浅沟槽隔离(STI)结构或局部氧化硅(LOCOS)结构。例如，氧化硅用于形成绝缘隔离膜52。例如，绝缘隔离膜52形成在第一半导体层12的前表面部分上。
第三半导体区23被提供在第一半导体区21与漏极区35之间。第三半导体区的导电类型是n类型。例如，形成第三半导体区23，以便与绝缘隔离膜52的下表面(以相对的方式面对第一半导体层11的表面)和侧表面(与第二方向相交的表面)接触。例如，第三半导体区23形成漂移层。例如，第三半导体区23中的n类型掺杂剂的浓度高于第二半导体层12中的n类型掺杂剂的浓度并且低于第二漏极区中的n类型掺杂剂的浓度。
例如，夹层绝缘层53被提供在源极电极61与漏极电极62以及栅极电极63之间。
在此实施例中，第二半导体区22被提供在漏极区35与第一半导体层11之间。第二半导体区22的导电类型是p类型。例如，可以使第二半导体区22与第一半导体层11接触。
将第二半导体区22中的p类型掺杂剂的浓度设定为相对低的值。例如，第二半导体区22中的p类型掺杂剂的浓度大体上等于第二半导体层12中的n类型掺杂剂的浓度。
通常向漏极电极(源极电极62与源极电极61之间)施加高电压。例如，可能存在其中向漏极电极62施加大约10V至100V的电压的情况。由于高电压的施加，在漏极区35周围生成了强电场。可能存在其中电场达到临界场水平使得雪崩击穿发生的情况。当雪崩击穿发生时，电流突然开始在源极与漏极之间流动。将与该临界电场对应的电压值评估为半导体器件的击穿电压。
另外，当向漏极电极62施加电压时，耗尽层在第二半导体区22与第二漏极区37之间的pn结中、在第二半导体区22与第二半导体层12之间的pn结中、以及在第二半导体区22与第一半导体层11之间的pn结中扩展。例如，第二半导体区22中的掺杂剂浓度低，使得耗尽层在第二半导体区22中扩展。由于耗尽层的扩展，缓和了漏极区35周围的电场。
以此方式，在此实施例中，p类型半导体区(第二半导体区22)形成在漏极区35下方。由于该配置，促进了漏极区35周围的耗尽。缓和了由向漏极电极施加的电压而生成的电场，使得可以增强半导体器件的击穿电压。
当第二半导体区22中的p类型掺杂剂的浓度高时，可能存在其中耗尽层不充分扩展使得未增强击穿电压的情况。由于这个原因，将第二半导体区22中的p类型掺杂剂的浓度设定为大约等于第二半导体层12中的n类型掺杂剂的浓度。
当第二半导体区22与漏极区35之间的pn结边界中的p类型掺杂剂的浓度和n类型掺杂剂的浓度都高时，可能存在其中相反地生成强电场的情况。以相同的方式，当第二半导体区22与第一半导体层11之间的pn结边界中的p类型掺杂剂的浓度和n类型掺杂剂的浓度都高时，可能存在其中生成强电场的情况。由于该强电场的生成，可能存在其中降低了击穿电压的情况。
相应地，将第二半导体区22中的在第二半导体区22与第二漏极区37之间的边界区中和在第二半导体区22与第一半导体层11之间的边界区中的p类型掺杂剂的浓度设定为低的值是优选的。相应地，在第二半导体区22和第二漏极区37之间的边界位置与第二半导体区22和第一半导体层11之间的边界位置之间，沿着z轴方向，在第二半导体区22中，半导体器件100具有p类型掺杂剂的浓度的分布(第一分布)的最大值。由于该掺杂剂浓度，阻止pn结边界中的p类型掺杂剂的浓度变得过高、从而抑制强电场的生成是可能的。
在第二半导体区22与第二漏极区37之间的边界位置处和在第二半导体区22与第一半导体层11之间的边界位置处，第一分布可以具有多个最大值。
例如，将第一分布的最大值设定在第二半导体区22中沿着Z轴方向的中心的附近是优选的。
例如，当第一分布具有一个最大值时，将第二漏极区37和第二半导体区22之间的边界位置与第一分布的最大值的位置之间的在Z轴方向上的距离设定为如第二半导体区22沿着Z轴方向的长度的0.2或更大倍数并且0.8或更小倍数的一样大的一个值是优选的。
另一方面，例如，当第一分布具有多个最大值时，将第二漏极区37和第二半导体区22之间的边界位置与第一分布的最大值的位置之间的在Z轴方向上的距离设定为如第二半导体区22沿着Z轴方向的长度的0.1或更大倍数并且0.9或更小倍数的一样大的一个值是优选的。
例如，至于用于增强击穿电压的方法，已经知道其中将源极区与漏极区之间的距离设定为大的参考示例的半导体器件。在具有该配置的半导体器件，尽管增强了击穿电压，但是源极区与漏极区之间的区域中的电阻也变大。即，在其中向栅极电极63施加电压使得电流(导通电流)在源极电极61与漏极电极62之间流动(导通状态)的状态下，源极电极61与漏极电极62之间的电阻(导通电阻)变高。以此方式，在通过改变器件的尺寸来增强击穿电压与导通电阻之间存在权衡关系。
例如，已经知道参考示例的具有n类型DMOS结构的半导体器件，其中，用于形成漏极区和源极区的半导体区由p类型半导体区形成。即，p类型半导体区形成在参考示例的半导体器件中的漂移层下方。同样在具有该配置的参考示例的半导体器件中，当向漏极电极施加电压时，耗尽层在漏极区周围扩展。通过调整p类型半导体区中的掺杂剂浓度，可以缓和电场，从而增强击穿电压。
然而，在具有此配置的参考示例的半导体器件中，p类型半导体区形成在沿着导通电流流动的路径的附近。相应地，可能存在其中当半导体器件处于导通状态时，源极电极与漏极电极之间的电阻(导通电阻)变高的情况。例如，可能存在其中由于p类型半导体区的形成而引起的扩散层的电阻变高的情况。以此方式，例如，存在其中当通过促进耗尽来增强击穿电压时，增大(恶化)了导通电阻的权衡关系。
另一方面，在此实施例中，例如，p类型第二半导体区22形成在漏极区35与第一半导体层11之间的一部分上。在此实施例中，p类型半导体区未被提供在第三半导体区23与第一半导体层11之间。以此方式，例如，其中形成了p类型半导体区的一部分在导通电流流经的路径附近减小。由于该配置，减小了导通电阻的恶化。以此方式，在此实施例中，可以通过促进漏极区35附近的耗尽来增强击穿电压，同时减小导通电阻的恶化。
例如，通过调整其中形成了第二半导体区22的位置，更大程度上增强击穿电压、同时减小导通电阻的恶化是可能的。
例如，第一半导体区21与漏极区35之间沿着第二方向(此实施例中的X轴方向)的第一距离L1小于第一半导体区21与第二半导体区22之间沿着第二方向的第二距离L2。例如，第二半导体区22和漏极区35的中心35c沿着第二方向的第四距离L4与第一半导体区21和中心35c沿着第二方向的第三距离L3的比率小于等于0.5。由于此设定，增强了击穿电压，同时减小了导通电阻的恶化。在实施例中，可以基于第一漏极区36的由绝缘隔离膜52插入的中心点来获得漏极区35的中心35c的位置。即，漏极区35的中心35c的位置是在绝缘隔离膜52之间的中间点，所述绝缘隔离膜52将第一漏极区35夹在其中。
图3是例示了根据第一实施例的修改的具有n类型DMOS结构的半导体器件101的立体示意图。
同样，在半导体器件101中，形成了第一半导体层11、第二半导体层12、第一半导体区21、第二半导体区22、源极区31、漏极区35等。
半导体器件101的第二半导体区22包含第一部分22a、第二部分22b、以及第三部分22c。
第二部分22b在第三方向上(例如，Y轴方向)与第一部分22a间隔开。在此实施例中，第三部分22c在第三方向上与第一部分22a和第二部分22b间隔开。第三方向是与第一方向(Z轴方向)相交并且与第二方向(例如，X轴方向)相交的方向。
与半导体器件100的第二半导体区22有关的类似解释可适用于第一部分22a至第三部分22c。即，第一部分22a至第三部分22c的导电类型是p类型。以与第二半导体区22相同的方式将第一部分22a至第三部分22c中的每一个部分中的p类型掺杂剂的浓度设定为相对低的值。
n类型半导体区12a被提供在第一部分22a与第二部分22b之间。n类型半导体区12b被提供在第二部分22b与第三部分22c之间。即，第二半导体层12包含半导体区12a和半导体区12b。
例如，第一部分22a沿着第三方向的长度L22a为如漏极区35沿着第三方向的距离Ld的0.3或更大倍数并且0.7或更小倍数的一样大。例如，半导体区12a沿着第三方向的长度L12a为如漏极区35在第三方向上的长度Ld的0.3或更大倍数并且0.7或更小倍数的一样大。
例如，第一部分22a在第三方向上的长度L22a与半导体区12a在第三方向上的长度L12a的比率大于等于0.5并且小于等于2。
在半导体器件101中以此方式分割第二半导体区22。通过分割第二半导体区22，增大了被布置在p类型第二半导体区22与被布置在p类型第二半导体区22周围的n类型区域(第一半导体层11、第二半导体层12以及漏极区35)之间的pn结的面积。由于pn结的面积的增大，增大了例如耗尽层。当向漏极电极62施加高电压时，促进了漏极区35周围的耗尽。由于该耗尽，可以增强半导体器件的击穿电压。
进一步地，当分割了第二半导体区22时，与其中未分割第二半导体区22的情况相比，使得在漏极区35周围(在沿着导通电流流动的路径上)形成的p类型半导体区小的。由于该配置，例如，可以减小导通电阻的恶化。还可以增强关于导通电阻的击穿电压。
(第二实施例)
图4是例示了根据第二实施例的半导体器件的剖视示意图。
图4例示了具有n类型DMOS结构的半导体器件102。同样在半导体器件102中，形成了第一半导体层11、第二半导体层12、第一半导体区21、源极区31、漏极区35等。相同的符号给出了大体上与关于半导体器件100解释的配置相同的配置，并且省略重复的解释。
如在图4中示例的，半导体器件102还包含p类型第四半导体区24。第四半导体区24被提供在第一半导体区21与第一半导体层11之间。
例如，可以使第四半导体区24与第一半导体层11接触。例如，可以使第四半导体区24与第一半导体区21接触。
pn结被形成在第四半导体区24与第一半导体层11之间的边界处。通过调整第四半导体区24的位置或第四半导体区24中的掺杂剂浓度，例如可以加强第四半导体区24与第一半导体层11之间生成的电场。通过加强第四半导体区24与第一半导体层11之间的电场，可以缓和漏极区35周围的电场。以此方式，通过在第一半导体层11与第一半导体区21之间形成p类型半导体区，进一步提高击穿电压。
例如，第四半导体区24中的p类型掺杂剂的浓度低于第一半导体区21中的p类型掺杂剂的浓度是优选的。通过以此方式设定p类型掺杂剂的浓度，加强了第四半导体区24与第一半导体层11之间生成的电场。
当在接近于导通电流流动通过的路径的位置处形成像第四半导体区24一样的p类型半导体区时，增大了导通电流流动通过的路径中的电阻。相应地，其中形成第四半导体区24的部分不过大是优选的。
从而，第四半导体区24与漏极区35之间的沿着第二方向的第五距离L5大于第一半导体区21与漏极区35之间的沿着第二方向的第六距离L6是优选的。
另外，漏极区35的中心35c与第四半导体区24之间的沿着第二方向的第七距离L7大于中心35c与第一半导体区21之间的沿着第二方向的第八距离L8是优选的。
当形成了具有该配置的第四半导体区24时，可以增强击穿电压，同时减小导通电阻的恶化。在此实施例中，可以形成第二半导体区22和第四半导体区24两者。通过形成第二半导体区22和第四半导体区24两者，可以进一步增强关于导通电阻的击穿电压。在该情况下，可以以与第二半导体区22相同的方式来扩散第四半导体区24。即，可以将第四半导体区24中的p类型掺杂剂的浓度在Z轴方向上的分布大体上设定为等于第二半导体区22中的p类型掺杂剂的浓度在Z轴方向上的分布。
图5是例示了半导体器件的特性的图表。
实现200例示了根据实施例的半导体器件100的击穿电压与导通电阻之间的关系，而实现190例示了根据参考示例的半导体器件的击穿电压与导通电阻之间的关系。
图5中的纵坐标轴上呈现导通电阻RonA(mΩmm2)。在图5中的横坐标轴上呈现击穿电压BVdss(V)。参考示例的半导体器件中未形成第二半导体区22。除了未形成第二半导体区22，参考示例的半导体器件的配置大体上等于以上解释的半导体器件100的对应的配置。
图5中描绘的图表是通过仿真计算的结果。仿真中的栅长(栅极电极63沿着X轴方向的长度)为2.7μm。漏极区35的深度(沿着Z轴方向的长度)为1.7μm。第四距离L4与第三距离L3的比率大约为0.3。击穿电压BVdss是漏电压，在漏电压下栅极电极63和源极电极61是短路的，以及当向漏极电极62施加电压时，超过预定阈值电压的漏电流流动。
如在图5中示例的，在半导体器件100和根据参考示例的半导体器件中，击穿电压BVdss越高，导通电阻RonA变得越高。在根据参考示例的半导体器件中，当导通电阻RonA为50mΩmm2时，击穿电压大约为64V。另一方面，在半导体器件100中，当导通电阻RonA为50mΩmm2时，击穿电压大约为75V。以此方式，可以增强关于导通电阻RonA的击穿电压BVdss。
根据实施例，提供其中增强击穿电压、同时抑制导通电阻的增大的半导体器件是可能的。
在本公开内容中，“垂直”不仅仅意指该术语的严格意义上的“垂直”，而且也意指“例如具有在制造步骤等中造成的波动的垂直”。即，“垂直”为“基本上垂直”就足够了。
通过参考在这之前的具体事例已经解释了本公开内容的实施例。然而，本公开内容的实施例不限于这些具体事例。例如，关于诸如第一半导体层、第二半导体层、第一半导体区至第四半导体区、源极区、漏极区、栅极绝缘膜、栅极电极、源极电极、漏极电极、或绝缘隔离膜之类的各自元件的具体配置，如果本领域技术人员可以以与通过从已知的范围中适当地选择配置的这些实施例相同的方式来执行本示范性的实施例并且可以获得与这些实施例大体上相等的有利效应，这些配置落入当前公开的范围内。
进一步地，如果在技术上可行的范围内的每一个具体事例中的两个或多个元件的组合含有本公开内容的要旨，则该组合也可以落入本公开内容的范围内。
进一步地，本领域技术人员可以通过基于以上作为本公开内容的实施例所描述的半导体器件而适当地改变设计来执行的所有的半导体器件也落入本示范性实施例的范围内，只要这些半导体器件含有本公开内容的要旨。
更进一步地，在本公开内容的技术概念的范畴内的各种变动和修改对于本领域技术人员是显而易见的，并且应当理解的是，这些变动和修改也落入本示范性实施例的范围内。
虽然已经描述了某些实施例，但是这些实施例仅仅以示例的方式来描述，并不旨在限制本发明的范围。实际上，本文中描述的新颖实施例可以体现在多种其它形式中；此外，在不脱离本发明的精神的情况下，可以对本文中描述的实施例在形式上作出各种省略、替代以及改变。所附权利要求和其等同形式旨在涵盖将落入本发明的范围和精神内的该形式或变型。

Claims (20)

1.一种半导体器件，包括：
第一导电类型的第一半导体层；
所述第一导电类型的第二半导体层，所述第二半导体层位于所述第一半导体层上并且具有低于所述第一半导体层的掺杂剂浓度的掺杂剂浓度；
第二导电类型的第一半导体区，所述第一半导体区位于所述第二半导体层中；
所述第一导电类型的源极区，所述源极区位于所述第一半导体区中；
所述第一导电类型的漏极区，所述漏极区位于所述第二半导体层中，并且在与所述第二半导体层的表面平行的第一方向上与所述源极区间隔开；
所述第二导电类型的第二半导体区，所述第二半导体区位于所述第二半导体层中并且位于所述漏极区与所述第一半导体层之间；以及
栅极电极，所述栅极电极位于所述第二半导体层的所述表面上且位于所述漏极区与所述源极区之间。
2.根据权利要求1所述的半导体器件，其中，所述第二半导体区与所述第一半导体层直接接触。
3.根据权利要求1所述的半导体器件，其中，所述第二半导体区沿着所述第一方向的宽度的一半与从所述漏极区的相对于所述第一方向的中心至所述第一半导体区的沿所述第一方向的距离的比率小于等于0.5。
4.根据权利要求1所述的半导体器件，其中，所述第二半导体区内并沿着与所述第二半导体层的所述表面正交的第二方向的所述第二导电类型的掺杂剂的浓度分布在所述漏极区与所述第一半导体层之间具有最大值。
5.根据权利要求4所述的半导体器件，其中，所述第二半导体区内的所述第二导电类型的所述掺杂剂的所述浓度分布具有多个局部最大值。
6.根据权利要求1所述的半导体器件，其中，所述漏极区中的所述第一导电类型的掺杂剂的浓度高于所述第二半导体区中的所述第二导电类型的掺杂剂的浓度。
7.根据权利要求1所述的半导体器件，其中，所述第二半导体区包含第一部分和在栅极宽度方向上由所述第一导电类型的半导体区从所述第一部分间隔开的第二部分，所述栅极宽度方向与所述第二半导体层的所述表面平行并与所述第一方向垂直。
8.根据权利要求7所述的半导体器件，其中，所述半导体区是所述第二半导体层的一部分。
9.根据权利要求1所述的半导体器件，还包括：
绝缘膜，所述绝缘膜位于所述源极区与所述漏极区之间并且直接接触所述漏极区。
10.根据权利要求1所述的半导体器件，还包括：
所述第一导电类型的第三半导体区，所述第三半导体区位于所述第一半导体区与所述漏极区之间并且直接接触所述漏极区，其中，所述第三半导体区中的所述第一导电类型的掺杂剂的浓度低于所述漏极区中的所述第一导电类型的掺杂剂的浓度。
11.根据权利要求1所述的半导体器件，还包括：
所述第二导电类型的第四半导体区，所述第四半导体区位于所述第一半导体区与所述第一半导体层之间。
12.一种半导体器件，包括：
第一导电类型的第一半导体层；
所述第一导电类型的第二半导体层，所述第二半导体层位于所述第一半导体层上并且具有低于所述第一半导体层的掺杂剂浓度的掺杂剂浓度；
第二导电类型的第一半导体区，所述第一半导体区位于所述第二半导体层中；
所述第一导电类型的源极区，所述源极区位于所述第一半导体区中；
所述第一导电类型的漏极区，所述漏极区位于所述第二半导体层中，并且在与所述第二半导体层的表面平行的第一方向上与所述源极区间隔开；
所述第二导电类型的第四半导体区，所述第四半导体区位于所述第二半导体层中并且位于所述第一半导体区与所述第一半导体层之间；以及
栅极电极，所述栅极电极位于所述第二半导体层的所述表面上且位于所述漏极区与所述源极区之间。
13.根据权利要求12所述的半导体器件，其中，从所述第四半导体区至所述漏极区的相对于所述第一方向的中心的沿着所述第一方向的距离大于从所述第一半导体区至所述漏极区的所述中心的沿着所述第一方向的距离。
14.根据权利要求12所述的半导体器件，其中，所述第四半导体区中的所述第二导电类型的掺杂剂的浓度低于所述第一半导体区中的所述第二导电类型的掺杂剂的浓度。
15.根据权利要求12所述的半导体器件，还包括：
所述第二导电类型的第二半导体区，所述第二半导体区位于所述第一半导体区中并且位于所述漏极区与所述第一半导体层之间。
16.根据权利要求15所述的半导体器件，其中，所述第二半导体区包含第一部分和在栅极宽度方向上由所述第一导电类型的半导体区从所述第一部分间隔开的第二部分，所述栅极宽度方向与所述第二半导体层的所述表面平行并且与所述第一方向垂直。
17.一种半导体器件，包括：
具有第一部分和第二部分的半导体层，所述第一部分所具有的第一导电类型掺杂剂的浓度大于所述第二部分中的所述第一导电类型掺杂剂的浓度，所述第二部分位于所述半导体层的所述第一部分与所述半导体层的表面之间；
源极区和漏极区，所述源极区和所述漏极区位于所述半导体层的所述第二部分中并且在与所述半导体层的所述表面平行的第一方向上彼此间隔开，所述漏极区具有位于所述半导体层的所述表面处的第一部和位于所述半导体层的所述第一部分与所述第一部之间的第二部，所述第一部所具有的所述第一导电类型掺杂剂的浓度大于所述第二部中的所述第一导电类型掺杂剂的浓度；
栅极电极，所述栅极电极位于所述半导体层的所述表面上且位于所述源极区与所述漏极区之间；以及
半导体区，所述半导体区位于半导体层的所述第二部分中且位于所述漏极区的所述第二部与所述半导体层的所述第一部分之间，并且具有与所述第一导电类型相反的第二导电类型，所述半导体区与所述漏极区的所述第二部、所述半导体层的所述第二部分和所述半导体层的所述第一部分直接接触。
18.根据权利要求17所述的半导体器件，其中，所述半导体区域被提供为在第二方向上彼此间隔开的多个部分，所述第二方向与所述第一方向垂直并且与所述半导体层的所述表面平行。
19.根据权利要求17所述的半导体器件，还包括：
所述第二导电类型的第二半导体区，所述第二半导体区位于半导体层的所述第二部分中并且位于所述源极区与所述半导体层的所述第一部分之间，所述第二半导体区与所述半导体层的所述第二部分和所述半导体层的所述第一部分直接接触。
20.根据权利要求17所述的半导体器件，其中，所述半导体层沿着与所述半导体层的所述表面正交的方向在第一导电类型掺杂剂的浓度上具有梯度，并且所述梯度在所述半导体层的所述第一部分中具有最大值。
CN201410452711.2A 2014-03-14 2014-09-05 半导体器件 Pending CN104916696A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-051496 2014-03-14
JP2014051496A JP2015176974A (ja) 2014-03-14 2014-03-14 半導体装置

Publications (1)

Publication Number Publication Date
CN104916696A true CN104916696A (zh) 2015-09-16

Family

ID=54069853

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410452711.2A Pending CN104916696A (zh) 2014-03-14 2014-09-05 半导体器件

Country Status (4)

Country Link
US (1) US20150263163A1 (zh)
JP (1) JP2015176974A (zh)
CN (1) CN104916696A (zh)
TW (1) TW201535678A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446245A (zh) * 2019-01-17 2020-07-24 世界先进积体电路股份有限公司 半导体结构

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158956B (zh) * 2015-04-08 2020-02-11 无锡华润上华科技有限公司 具有resurf结构的ldmosfet及其制造方法
JP7199330B2 (ja) * 2019-09-19 2023-01-05 株式会社東芝 レギュレータ回路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297534B1 (en) * 1998-10-07 2001-10-02 Kabushiki Kaisha Toshiba Power semiconductor device
US20080237707A1 (en) * 2006-11-30 2008-10-02 Kabushiki Kaisha Toshiba Semiconductor device
CN102097327A (zh) * 2009-12-02 2011-06-15 万国半导体股份有限公司 双通道沟槽ldmos晶体管和bcd工艺
CN103579351A (zh) * 2013-11-22 2014-02-12 电子科技大学 一种具有超结埋层的横向扩散金属氧化物半导体器件
US20140070315A1 (en) * 2008-10-29 2014-03-13 Tower Semiconductor Ltd. Double-Resurf LDMOS With Drift And PSURF Implants Self-Aligned To A Stacked Gate "BUMP" Structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297534B1 (en) * 1998-10-07 2001-10-02 Kabushiki Kaisha Toshiba Power semiconductor device
US20080237707A1 (en) * 2006-11-30 2008-10-02 Kabushiki Kaisha Toshiba Semiconductor device
US20140070315A1 (en) * 2008-10-29 2014-03-13 Tower Semiconductor Ltd. Double-Resurf LDMOS With Drift And PSURF Implants Self-Aligned To A Stacked Gate "BUMP" Structure
CN102097327A (zh) * 2009-12-02 2011-06-15 万国半导体股份有限公司 双通道沟槽ldmos晶体管和bcd工艺
CN103579351A (zh) * 2013-11-22 2014-02-12 电子科技大学 一种具有超结埋层的横向扩散金属氧化物半导体器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446245A (zh) * 2019-01-17 2020-07-24 世界先进积体电路股份有限公司 半导体结构
CN111446245B (zh) * 2019-01-17 2022-09-23 世界先进积体电路股份有限公司 半导体结构

Also Published As

Publication number Publication date
JP2015176974A (ja) 2015-10-05
US20150263163A1 (en) 2015-09-17
TW201535678A (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
TWI575718B (zh) 利用深擴散區在單片功率積體電路中製備jfet和ldmos電晶體
CN105264667B (zh) 碳化硅半导体装置及其制造方法
US9917183B2 (en) Semiconductor device
KR102068842B1 (ko) 반도체 전력소자
JP7432071B2 (ja) 半導体装置およびその製造方法
KR101941295B1 (ko) 반도체 소자
JP6715567B2 (ja) 半導体装置
CN104882481A (zh) 半导体器件
US20190081030A1 (en) Semiconductor device
CN106252413B (zh) 具有改进的雪崩击穿特性的晶体管
WO2016009736A1 (ja) スイッチング素子
WO2015141212A1 (ja) 半導体装置
KR101371495B1 (ko) 반도체 소자 및 그 제조 방법
CN108258046B (zh) 半导体元件
US20160005858A1 (en) Ldmos device and resurf structure
US20090065863A1 (en) Lateral double diffused metal oxide semiconductor device
CN104916696A (zh) 半导体器件
JP7352360B2 (ja) 半導体装置
JP6317727B2 (ja) 半導体装置
US9391165B2 (en) Semiconductor device and method of manufacturing the semiconductor device
TWI606574B (zh) Semiconductor device
CN108666369A (zh) 具有降低的寄生电容的半导体元件
JP7405230B2 (ja) スイッチング素子
CN107768421B (zh) 横向双扩散金属氧化半导体元件
JP2014192242A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150916