[go: up one dir, main page]

CN104916559A - 结合实体坐标的位失效侦测方法 - Google Patents

结合实体坐标的位失效侦测方法 Download PDF

Info

Publication number
CN104916559A
CN104916559A CN201410084502.7A CN201410084502A CN104916559A CN 104916559 A CN104916559 A CN 104916559A CN 201410084502 A CN201410084502 A CN 201410084502A CN 104916559 A CN104916559 A CN 104916559A
Authority
CN
China
Prior art keywords
coordinate
wafer
coordinates
detecting
defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410084502.7A
Other languages
English (en)
Other versions
CN104916559B (zh
Inventor
骆统
陈琪旻
杨令武
杨大弘
陈光钊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CN201410084502.7A priority Critical patent/CN104916559B/zh
Publication of CN104916559A publication Critical patent/CN104916559A/zh
Application granted granted Critical
Publication of CN104916559B publication Critical patent/CN104916559B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H10P74/27

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种结合实体坐标的位失效侦测方法,在此方法中先取得一晶圆对位检测数据,其包括一晶圆内每一层的缺陷的影像和此缺陷的实体坐标;然后,进行一位失效侦测步骤,以得到晶圆内失效位的数字坐标,并转换此数字坐标为实体位置,且将实体位置重叠于实体坐标,以便快速得到失效位与缺陷之间的关联性。

Description

结合实体坐标的位失效侦测方法
技术领域
本发明是有关于一种失效分析法(Failure Analysis Methodology),且特别是有关于一种结合实体坐标的位失效侦测方法。
背景技术
随着IC工艺的线宽持续缩小,对于元件的精确控制与监测也更加重要。以纳米世代半导体技术来看,要增加元件的良率势必要对其进行精确的检测与分析。
目前用于芯片失效分析(failure analysis,FA)的方法包括一种称为位失效侦测(Bitmap failure)的技术,可得到失效位(failure bits)并找出其实体位置,并且能根据失效项目(failure item)来预测是芯片内部的哪一层结构失效。
然而,因为造成位失效的原因不明,所以如果想要准确得到位失效的原因,就必须把受测的整个芯片从表面开始研磨,一直到可能导致位失效的那层结构,再对其进行扫描式电子显微镜(SEM)表面分析。因此,目前的位失效分析耗工耗时。
发明内容
本发明提供一种结合实体坐标的位失效侦测方法,能大幅缩短位失效的分析时间。
本发明另提供一种结合实体坐标的位失效侦测方法,能快速得到失效位的实体位置与失效原因。
本发明的结合实体坐标的位失效侦测方法包括先取得一晶圆对位检测数据。所述晶圆对位检测数据报括一晶圆内每一层的多个缺陷的影像和所述缺陷于所述晶圆内的多个实体坐标。在此方法中,进行一位失效侦测步骤,以得到所述晶圆内多个失效位的一数字坐标,并转换所述数字坐标为线或多边形的多个实体位置。然后,将实体位置重叠于晶圆内的实体坐标,以得到失效位与缺陷之间的关联性。
在本发明的一实施例中,上述的方法还包括根据各该失效位的所述实体位置对应所述晶圆内的所述实体坐标,得到所述缺陷的扫描式电子显微(SEM)影像,再依据SEM影像判定导致所述失效位的原因。
在本发明的一实施例中,上述实体位置重叠于晶圆内的实体坐标的步骤包括根据晶圆对位检测数据中不同的缺陷,将所述失效位进行分类。
本发明的另一结合实体坐标的位失效侦测方法包括进行一位失效侦测步骤,以取得一晶圆内的所有失效位的数字坐标,再将所述数字坐标转换为一图形数据系统坐标(GDS file coordinate)或一检测结果坐标(inspection result file coordinate)。接着,比对所述图形数据系统坐标或所述检测结果坐标的数据与所述晶圆的数据库(database)档案,以输出所述失效位的多个实体位置。比对所述实体位置与所述晶圆的检测结果档,即可得到与失效位相应的缺陷。
在本发明的另一实施例中,上述的方法还包括根据所得到的缺陷对所述失效位进行分类。
在本发明的另一实施例中,上述数字坐标转换的是检测结果坐标的话,则在比对数据与数据库档案的步骤中,将检测结果坐标直接与检测缺陷晶圆图(defect Klarf map)进行比对。
在本发明的另一实施例中,上述数字坐标转换的是图形数据系统坐标的话,则在比对数据与数据库档案之前,先将检测缺陷晶圆图的坐标转为图形数据系统文件的坐标。
在本发明的各实施例中,上述位失效侦测步骤所得的所述数字坐标包括多个位线的失效以及多个字线的失效。
在本发明的各实施例中,上述位线的失效或字线的失效可包括开路(open)、短路(short)或通路(close)。
在本发明的各实施例中,上述缺陷的部位包括字线、位线、多晶硅层或接触窗。
在本发明的各实施例中,上述的方法还包括比较失效位的数量以及缺陷的总数,来得到导因于位失效的缺陷的机率(又称为「来源层产生的缺陷影响产率比例」)。
在本发明的各实施例中,上述的方法还包括通过所述晶圆内位于不同晶粒的检测结果得到重复的系统缺陷(repeating systematic defects)。
基于上述,本发明能在短时间内一次得到数百甚至数千个位失效的分析结果,并能通过缺陷数量与失效位之间的比例得到字线失效的来源(层)或缺陷类型的致命率。而且本发明通过芯片检测系统所储存的芯片影像,还能直接取得引发位失效的缺陷部位的影像并判定其缺陷类型。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。
附图说明
图1是依照本发明的第一实施例的一种结合实体坐标的位失效侦测步骤图。
图2是第一实施例中的晶圆对位检测结果图。
图3A是第一实施例中根据晶圆对位检测数据分类失效位的条状图。
图3B是经由图3A得到的晶圆图(wafer map)。
图4是依照本发明的第二实施例的一种结合实体坐标的位失效侦测步骤图。
图5是第二实施例所得的坐标示意图。
图6是图5中的缺陷位置的SEM影像图。
【符号说明】
100~130、400~430:步骤
301~309:类型
500:坐标
502:直线
504:区域
506:缺陷
具体实施方式
图1是依照本发明的第一实施例的一种结合实体坐标的位失效侦测步骤图。
请参照图1,本实施例的方法先进行步骤100,取得一晶圆对位检测(wafer mapping)数据。所谓的晶圆对位检测是通过检测机台根据晶圆图(wafer map)与实际晶圆对位并取得影像,因此可实时检测晶圆中每一个晶粒(die),并针对晶粒中的各种缺陷于晶圆图上以不同颜色编码标注,如图2所示(图2虽以黑白显示但实际上是彩色)。上述影像一般是用扫描式电子显微(SEM)取得,所以能被存盘并以晶粒位置或缺陷种类分别命名。在本实施例中,所述晶圆对位检测数据报括单一晶圆内每一层结构中的缺陷影像、以及各个缺陷于所述晶圆内的实体坐标(physical coordinates)。上述缺陷的部位例如字线、位线、多晶硅层、接触窗等晶圆内的结构。
然后,在步骤110中,进行位失效侦测(Bitmap failure)步骤,以得到上述晶圆内失效位(failure bits)的数字坐标。所谓的位失效侦测的技术是利用侦测仪器测得失效的位,并以数字坐标输出结果。上述位失效侦测步骤所得的所述数字坐标可包含不同类型的位失效,如位线的失效、字线的失效或其他线路导致的失效。而且,位线的失效或者是字线的失效还可分类成由不同原因所导致的失效,例如开路(open)、短路(short)或通路(close)等。
接着,在步骤120中,转换上述数字坐标为线或多边形(polygon)的实体位置。由于目前的位失效侦测步骤所得到的数据是以GDSII坐标形式显示失效位的实体布局,所以可通过上述侦测仪器内的特定软件或者其他适当设备,将数字坐标转换成能对应到步骤100的晶圆对位检测的实体坐标的档案。
然后,在步骤130中,将上述实体位置重叠于晶圆内的实体坐标,以得到失效位与缺陷之间的关联性。举例来说,在执行步骤130之后能得到包括缺陷编号(defect ID)、x与y的坐标值、缺陷分类、来源层(source layer)、相应的SEM影像(如果有的话)等数据。如上述,本实施例的步骤130能进一步根据晶圆对位检测数据中不同的缺陷,将所述失效位进行分类,请参照经过分类后得到的条状图3A,其显示9种不同缺陷类型301~309以及其对应的数量,且所有缺陷的数量是1647个。如果要分析不同缺陷在晶圆上的分布,可经由软件反推得到图3B的晶圆图(图3B虽以黑白显示但实际上是彩色)。
此外,由于根据各个失效位的实体位置对应晶圆内的实体坐标,能得到每个缺陷的SEM影像,并可依据SEM影像判定导致失效位的原因。此处的SEM影像即为上述晶圆对位检测时所取得的影像,所以不需要额外的时间来取得这些缺陷的影像。当然本发明并不限于此,只要根据失效位的实体位置对应晶圆内的实体坐标,就能得到缺陷的位置,并进而比对特征(signature)与失效位。
另外,根据第一实施例的方法还能通过比较失效位的数量以及缺陷的总数,来得到导因于位失效的缺陷的机率(又称为「来源层产生的缺陷影响产率比例(source killing ratio)」)。换言之,当步骤100所得到的晶圆对位检测数据显示缺陷数量总共有m个,而从步骤130得到对应于失效位的缺陷数量为n个,则可通过(n/m×100%)得到导因于位失效的缺陷的机率。
再者,由于第一实施例是对整个晶圆进行的侦测,因此能通过晶圆内位于不同晶粒(die)的检测结果得到重复的系统缺陷(repeating systematicdefects)。举例来说,如果设定允许误差为1μm的话,在不同晶粒的相同位置±1μm的缺陷即可认定为重复的系统(repeating defect)。
图4是依照本发明的第二实施例的一种结合实体坐标的位失效侦测步骤图。
请参照图4,本实施例的方法先在步骤400中,进行一位失效侦测步骤,以取得一晶圆内的所有失效位的数字坐标。上述位失效侦测步骤所得的数字坐标可包含不同类型的位失效,如位线的失效、字线的失效或其他线路导致的失效。而且,位线的失效或者是字线的失效还可分类成由不同原因所导致的失效,例如开路(open)、短路(short)或通路(close)等。
在步骤410中,将上述数字坐标转换为图形数据系统坐标(GDScoordinate)或检测结果坐标(inspection result coordinate,如Klarf filecoordinate)。GDS文件一般是布局(layout)的电路设计文件,所以附有晶圆的实体坐标。此外,目前的晶圆检测系统的结果也能经由特定软件转换成GDS坐标。至于检测结果坐标例如是经由KLA公司的检测设备所得到的结果档(亦称Klarf)。详细来说,可将数字坐标(如bitmap文件的坐标)转换成实体的GDS坐标或者Klarf坐标。
接着,在步骤420中,比对图形数据系统坐标或检测结果坐标的数据与上述晶圆的数据库(database)档案,以输出失效位的实体位置。具体来说,如果在上一步骤410是转换为Klarf坐标,则直接将其与检测缺陷晶圆图(defect Klarf map)再进行比对。此外,如果在上一步骤410是转换为GDS坐标,则需先将检测缺陷晶圆图的坐标(Klarf坐标)转为GDS坐标,再比对两者。
然后,在步骤430中,比对上述实体位置与晶圆的检测结果档(inspection result file),即可得到与各个失效位相应的缺陷。譬如图5显示的就是进行步骤430后可得到的坐标示意图。在图5中,坐标500内的直线502是经由步骤410转换成GDS坐标的失效位的实体位置,而区域504就是经过步骤403得到的与失效位相应的缺陷506的位置。虽然图5只显示一条直线502(即一个失效位),但是实际上单一晶圆内会有数千或数万的失效位,故本发明并不限于此。而且,由于所谓的「检测结果档(inspectionresult file)」是在晶圆工艺期间随着每一步骤进行而执行的晶圆检测,例如晶圆对位检测(wafer mapping),所以能同时取得实际晶圆各层的影像,所以根据图5的区域504的坐标能找出对应的扫描式电子显微(SEM)影像图6,并可依据SEM影像判定导致失效位(502)的原因。如果在预测的某一层的SEM影像中并无发现缺陷,则可通过检视其他层的相同位置的SEM影像来找出缺陷。
而且,根据所得到的缺陷还可对所述失效位进行分类。举例来说,因为缺陷的部位可能是字线、位线、多晶硅层、接触窗或以上两种以上的结构,所以也可以将测得的失效位分类成(1)因为字线本身的缺陷导致的失效位、(2)因为位线本身的缺陷导致的失效位、(3)因为多晶硅层(如栅极结构)的缺陷导致的失效位、(4)因为接触窗的缺陷导致的失效位……等。
另外,在第二实施例中,可通过比较失效位的数量以及缺陷的总数,来得到导因于位失效的缺陷的机率(又称为「来源层产生的缺陷影响产率比例(source killing ratio)」)。在第二实施例中还可通过晶圆内位于不同晶位(die ID)的检测结果得到重复的系统缺陷(repeating systematic defects)。
综上所述,本发明能在短时间内一次得到数百甚至数千个位失效的分析结果,并通过得到缺陷相对失效位的精确位置,有利于侦测失效位并找出其原因。本发明还能通过缺陷数量与失效位之间的比例得到字线失效的来源(层)致命率。由于本发明使用芯片检测系统所储存的芯片影像,所以还能直接取得引发位失效的缺陷部位的影像。此外,根据本发明的方法还可取得重复的系统缺陷。
虽然本发明已以实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,故本发明的保护范围当视随附的权利要求范围所界定的为准。

Claims (12)

1.一种结合实体坐标的位失效侦测方法,包括:
取得一晶圆对位检测数据,所述晶圆对位检测数据报括一晶圆内每一层的多个缺陷的影像和所述缺陷于所述晶圆内的多个实体坐标;
进行一位失效侦测步骤,以得到所述晶圆内多个失效位的一数字坐标;
转换所述数字坐标为线或多边形的多个实体位置;以及
将所述实体位置重叠于所述晶圆内的所述实体坐标,以得到所述失效位与所述缺陷之间的关联性。
2.根据权利要求1所述的结合实体坐标的位失效侦测方法,更包括:
根据各该失效位的所述实体位置对应所述晶圆内的所述实体坐标,得到所述缺陷的多个扫描式电子显微(SEM)影像;以及
依据所述SEM影像判定导致所述失效位的原因。
3.根据权利要求1所述的结合实体坐标的位失效侦测方法,其中所述实体位置重叠于所述晶圆内的所述实体坐标的步骤包括:根据所述晶圆对位检测数据中不同的所述缺陷,将所述失效位进行分类。
4.一种结合实体坐标的位失效侦测方法,包括:
进行一位失效侦测步骤,以取得一晶圆内的所有失效位的一数字坐标;
将所述数字坐标转换为一图形数据系统坐标或一检测结果坐标;
比对所述图形数据系统坐标或所述检测结果坐标的一数据与所述晶圆的一数据库档案,以输出所述失效位的多个实体位置;以及
比对所述实体位置与所述晶圆的一检测结果档,以得到与所述失效位相应的多个缺陷。
5.根据权利要求4所述的结合实体坐标的位失效侦测方法,更包括根据所述缺陷对所述失效位进行分类。
6.根据权利要求4所述的结合实体坐标的位失效侦测方法,其中所述数字坐标转换的是所述检测结果坐标的话,则在比对所述数据与所述数据库档案的步骤中,将所述检测结果坐标直接与检测缺陷晶圆图进行比对。
7.根据权利要求4所述的结合实体坐标的位失效侦测方法,其中所述数字坐标转换的是所述图形数据系统坐标的话,则在比对所述数据与所述数据库档案的步骤前更包括:将检测缺陷晶圆图坐标转为一图形数据系统文件的坐标。
8.根据权利要求1或4所述的结合实体坐标的位失效侦测方法,其中所述位失效侦测步骤所得的所述数字坐标包括多个位线的失效以及多个字线的失效。
9.根据权利要求8所述的结合实体坐标的位失效侦测方法,其中所述位线的失效或所述字线的失效包括开路(open)、短路(short)或通路(close)。
10.根据权利要求1或4所述的结合实体坐标的位失效侦测方法,其中所述缺陷的部位包括字线、位线、多晶硅层或接触窗。
11.根据权利要求1或4所述的结合实体坐标的位失效侦测方法,更包括通过比较所述失效位的数量以及所述缺陷的总数得到导因于位失效的缺陷的机率。
12.根据权利要求1或4所述的结合实体坐标的位失效侦测方法,更包括通过所述晶圆内位于不同晶粒的检测结果得到重复的系统缺陷。
CN201410084502.7A 2014-03-10 2014-03-10 结合实体坐标的位失效侦测方法 Active CN104916559B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410084502.7A CN104916559B (zh) 2014-03-10 2014-03-10 结合实体坐标的位失效侦测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410084502.7A CN104916559B (zh) 2014-03-10 2014-03-10 结合实体坐标的位失效侦测方法

Publications (2)

Publication Number Publication Date
CN104916559A true CN104916559A (zh) 2015-09-16
CN104916559B CN104916559B (zh) 2017-11-03

Family

ID=54085535

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410084502.7A Active CN104916559B (zh) 2014-03-10 2014-03-10 结合实体坐标的位失效侦测方法

Country Status (1)

Country Link
CN (1) CN104916559B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107833843A (zh) * 2017-11-02 2018-03-23 武汉新芯集成电路制造有限公司 缺陷来源的分析方法及分析系统、缺陷检测装置
CN108519550A (zh) * 2018-03-28 2018-09-11 上海华岭集成电路技术股份有限公司 集成电路晶圆测试优化方法
CN110690136A (zh) * 2019-10-12 2020-01-14 上海华力微电子有限公司 缺陷检测方法和系统
CN113092981A (zh) * 2019-12-23 2021-07-09 长鑫存储技术有限公司 晶圆数据检测方法及系统、存储介质及测试参数调整方法
WO2022021745A1 (zh) * 2020-07-27 2022-02-03 长鑫存储技术有限公司 失效图形的获取方法和获取装置
CN114169286A (zh) * 2020-09-11 2022-03-11 长鑫存储技术有限公司 晶圆缺陷的溯源方法、装置、电子设备及计算机可读介质
CN114397985A (zh) * 2022-03-25 2022-04-26 杭州广立微电子股份有限公司 一种晶圆良率数据的处理方法及装置
CN114399508A (zh) * 2022-03-25 2022-04-26 杭州广立微电子股份有限公司 晶圆数据的处理方法、装置、电子装置和存储介质
US11609263B2 (en) 2020-07-27 2023-03-21 Changxin Memory Technologies, Inc. Failure pattern obtaining method and apparatus
US11927544B2 (en) 2020-09-11 2024-03-12 Changxin Memory Technologies, Inc. Wafer defect tracing method and apparatus, electronic device and computer readable medium

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020054703A1 (en) * 2000-11-09 2002-05-09 Takashi Hiroi Pattern inspection method and apparatus
CN101872714A (zh) * 2009-04-24 2010-10-27 中芯国际集成电路制造(上海)有限公司 晶圆在线检测方法及系统
CN101996911A (zh) * 2009-08-26 2011-03-30 中芯国际集成电路制造(上海)有限公司 对栅氧化层进行失效分析的方法
CN102005400A (zh) * 2009-08-28 2011-04-06 中芯国际集成电路制造(上海)有限公司 失效检测方法以及失效检测装置
US20130169300A1 (en) * 2011-12-28 2013-07-04 Sun-S, Co., Ltd. Multi-chip prober, contact position correction method thereof, and readable recording medium

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020054703A1 (en) * 2000-11-09 2002-05-09 Takashi Hiroi Pattern inspection method and apparatus
CN101872714A (zh) * 2009-04-24 2010-10-27 中芯国际集成电路制造(上海)有限公司 晶圆在线检测方法及系统
CN101996911A (zh) * 2009-08-26 2011-03-30 中芯国际集成电路制造(上海)有限公司 对栅氧化层进行失效分析的方法
CN102005400A (zh) * 2009-08-28 2011-04-06 中芯国际集成电路制造(上海)有限公司 失效检测方法以及失效检测装置
US20130169300A1 (en) * 2011-12-28 2013-07-04 Sun-S, Co., Ltd. Multi-chip prober, contact position correction method thereof, and readable recording medium

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107833843A (zh) * 2017-11-02 2018-03-23 武汉新芯集成电路制造有限公司 缺陷来源的分析方法及分析系统、缺陷检测装置
CN108519550A (zh) * 2018-03-28 2018-09-11 上海华岭集成电路技术股份有限公司 集成电路晶圆测试优化方法
CN108519550B (zh) * 2018-03-28 2020-06-23 上海华岭集成电路技术股份有限公司 集成电路晶圆测试优化方法
CN110690136A (zh) * 2019-10-12 2020-01-14 上海华力微电子有限公司 缺陷检测方法和系统
CN113092981B (zh) * 2019-12-23 2022-04-26 长鑫存储技术有限公司 晶圆数据检测方法及系统、存储介质及测试参数调整方法
CN113092981A (zh) * 2019-12-23 2021-07-09 长鑫存储技术有限公司 晶圆数据检测方法及系统、存储介质及测试参数调整方法
WO2022021745A1 (zh) * 2020-07-27 2022-02-03 长鑫存储技术有限公司 失效图形的获取方法和获取装置
US11609263B2 (en) 2020-07-27 2023-03-21 Changxin Memory Technologies, Inc. Failure pattern obtaining method and apparatus
CN114169286A (zh) * 2020-09-11 2022-03-11 长鑫存储技术有限公司 晶圆缺陷的溯源方法、装置、电子设备及计算机可读介质
WO2022052592A1 (zh) * 2020-09-11 2022-03-17 长鑫存储技术有限公司 晶圆缺陷的溯源方法、装置、电子设备及计算机可读介质
US11927544B2 (en) 2020-09-11 2024-03-12 Changxin Memory Technologies, Inc. Wafer defect tracing method and apparatus, electronic device and computer readable medium
CN114169286B (zh) * 2020-09-11 2026-02-13 长鑫存储技术有限公司 晶圆缺陷的溯源方法、装置、电子设备及计算机可读介质
CN114397985A (zh) * 2022-03-25 2022-04-26 杭州广立微电子股份有限公司 一种晶圆良率数据的处理方法及装置
CN114399508A (zh) * 2022-03-25 2022-04-26 杭州广立微电子股份有限公司 晶圆数据的处理方法、装置、电子装置和存储介质

Also Published As

Publication number Publication date
CN104916559B (zh) 2017-11-03

Similar Documents

Publication Publication Date Title
CN104916559B (zh) 结合实体坐标的位失效侦测方法
US10726192B2 (en) Semiconductor Fab's defect operating system and method thereof
JP5460662B2 (ja) 領域決定装置、観察装置または検査装置、領域決定方法および領域決定方法を用いた観察方法または検査方法
US8675949B2 (en) Reviewed defect selection processing method, defect review method, reviewed defect selection processing tool, and defect review tool
TWI524079B (zh) 晶片對資料庫的接觸窗檢測方法
US20150110384A1 (en) Image inspection method of die to database
KR20200014938A (ko) 반도체 제조 프로세스에서 딥 러닝을 사용하여 결함 및 임계 치수를 예측하기 위한 시스템 및 방법
JP2011524635A5 (zh)
US10304178B2 (en) Method and system for diagnosing a semiconductor wafer
US11688052B2 (en) Computer assisted weak pattern detection and quantification system
CN103531500A (zh) 晶圆缺陷检测设备的校准方法
CN115187564B (zh) 缺陷检测方法、装置、计算机可读存储介质与电子设备
US10191112B2 (en) Early development of a database of fail signatures for systematic defects in integrated circuit (IC) chips
US20160110859A1 (en) Inspection method for contact by die to database
WO2010137463A1 (ja) 検査結果解析方法および検査結果解析装置、異常設備検出方法および異常設備検出装置、上記検査結果解析方法または異常設備検出方法をコンピュータに実行させるためのプログラム、並びに上記プログラムを記録したコンピュータ読み取り可能な記録媒体
US12062166B2 (en) Method and system for diagnosing a semiconductor wafer
CN104576430B (zh) 一种晶圆版图的cdsem测量方法
US9006003B1 (en) Method of detecting bitmap failure associated with physical coordinate
US9869712B2 (en) Method and system for detecting defects of wafer by wafer sort
TWI548013B (zh) 結合實體座標之位元失效偵測方法
CN104851817B (zh) 电子束检测优化方法
US20250052808A1 (en) Wafer analyzing device and wafer analyzing system
JP5707127B2 (ja) 半導体装置の不良解析方法
US11899065B2 (en) System and method to weight defects with co-located modeled faults
JP5015227B2 (ja) 欠陥解析方法、プログラム及び電子デバイスの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant