CN104916538B - 一种半导体器件及其制造方法 - Google Patents

Abstract

本发明提供了一种半导体器件的制造方法，包括步骤：在衬底上形成栅沟槽；在栅沟槽中形成栅介质层以及其上的金属栅极层；在金属栅极层表面上形成扩散阻挡层；采用ALD工艺，在扩散阻挡层上形成填满栅沟槽的钨层，所述扩散阻挡层阻挡形成钨层过程中的前驱物中离子的扩散。扩散阻挡层阻挡ALD形成钨层时前驱物中离子的扩散，有效提高了器件的性能以及可靠性。

Description

一种半导体器件及其制造方法

技术领域

本发明涉及半导体制造领域，特别涉及一种半导体器件及其制造方法。

背景技术

目前，在CMOSFET(互补金属氧化物半导体场效应晶体管)制造工艺的研究可大概分为两个方向，即前栅工艺和后栅工艺。

后栅工艺目前广泛应用于先进的集成电路工艺制造中，其通常是先形成伪栅和源漏区，而后去除伪栅并在栅沟槽中重新填充高k金属栅堆叠的替代栅极。由于栅极形成在源漏极之后，此工艺中栅极不需要承受很高的退火温度，对栅层材料选择更广泛并且更能体现材料本征的特性。

现有技术中多采用CVD、PVD等常规方法制备Al、Mo等金属作为替代栅极的金属填充层，然而其台阶覆盖性较差，后续的CMP工艺难以实现对小尺寸器件的超薄金属层的控制，制备的金属层的质量无法满足40nm以下的工艺要求。

ALD(原子层沉积)工艺是基于化学吸收的表面限制反应，能够提供固有的单层沉积，在高深宽比缝隙中具有100％的台阶覆盖率。目前，在后栅工艺中通常采用ALD工艺进行金属钨(W)的填充来形成替代栅极的顶层金属，以提供具有良好台阶覆盖率和缝隙填充能力的高质量金属层，满足40nm以下尺寸的器件的要求。

然而，ALD制备W时，多采用硼烷(B₂H₆)与WF₆来作为前驱物，其中B会扩散进入金属栅极以及高k材料的栅极绝缘层中，这会影响器件的性能和可靠性。

发明内容

本发明的目的旨在至少解决上述技术缺陷，提供一种半导体器件的制造方法，避免ALD制备W时硼的扩散，提高器件的性能。

本发明提供了一种半导体器件的制造方法，应用于后栅工艺中，包括：

在衬底上形成栅沟槽；

在栅沟槽中形成栅介质层以及其上的金属栅极层；

在金属栅极层表面上形成扩散阻挡层；

采用ALD工艺，在扩散阻挡层上形成填满栅沟槽的钨层，所述扩散阻挡层阻挡形成钨层过程中的前驱物中离子的扩散。

可选地，形成所述扩散阻挡层和钨层的步骤具体为：

采用ALD工艺，对金属栅极层进行NH₃表面预处理；

采用ALD工艺，通入形成钨层的前驱物，在该表面上形成氮化钨的扩散阻挡层，以及在扩散阻挡层上形成钨层。

可选地，前驱物为B₂H₆与WF₆。

可选地，在形成栅介质层之后，形成金属栅极层之前，还包括步骤：在所述栅介质层上形成金属阻挡层。

可选地，所述金属阻挡层包括Al、Ti、TiAl、TiN、WN及其组合。

此外，本发明还提供了由上述方法形成的半导体器件，包括：

衬底；

衬底上的栅沟槽；

栅沟槽中的栅介质层以及其上的金属栅极层；

金属栅极层上的扩散阻挡层，所述扩散阻挡层为氮化钨；

金属栅极中含有的B小于等于5％或者扩散深度小于等于金属栅极总厚度的5％；

扩散阻挡层上填满栅沟槽的钨层；其中，所述扩散阻挡层阻挡形成钨层过程中的前驱物中离子的扩散，所述前驱物中离子包括B。

可选地，在栅介质层与金属栅极层之间还包括金属阻挡层。

可选地，所述金属阻挡层包括Al、Ti、TiAl、TiN及其组合。

本发明实施例提供的半导体器件及其制造方法，在金属栅极层的表面上形成了扩散阻挡层，该扩散阻挡层阻挡ALD形成钨层时前驱物中离子的扩散，有效提高了器件的性能以及可靠性。

进一步地，在进行ALD形成钨层之前，对金属栅极层的表面进行NH₃的预处理，这样，通过ALD形成氮化钨的阻挡层，进而原位形成钨层，工艺简单且集成度高。

附图说明

本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1-13示出了根据本发明实施例的制造方法形成半导体器件的各个制造过程的截面示意图；

图14示出了根据奔本发明实施例的制造方法原位形成钨层的示意图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

在本发明中，为应用于后栅工艺中的半导体器件的制造方法，解决替代栅极的顶层金属钨形成中，前驱物中的离子向下扩散而影响器件性能、降低器件可靠性的问题。以下将结合具体的实施例和附图进行详细的说明。

首先，形成伪栅结构，如图1所示。

具体地，首先，提供衬底，参考图1所示。

衬底1可以是体硅、绝缘层上硅(SOI)等常用的半导体硅基衬底，或者体Ge、绝缘体上Ge(GeOI)，也可以是SiGe、GaAs、GaN、InSb、InAs等化合物半导体衬底，衬底的选择依据其上要制作的具体半导体器件的电学性能需要而设定。在本发明中，实施例所举的半导体器件例如为场效应晶体管(MOSFET)，因此从与其他工艺兼容以及成本控制的角度考虑，优选体硅或SOI作为衬底1的材料。此外，衬底1可以具有掺杂以形成阱区(未示出)，例如PMOS器件中n衬底中的P-阱区。在本实施例中，衬底1为体硅衬底。

而后，在衬底1上淀积衬垫层2，参考图1所示。

所述衬垫层2可以为氮化物、氧化物或氮氧化物，例如氮化硅、氧化硅和氮氧化硅等，可以通过LPCVD、PECVD、HDPCVD、RTO等常规工艺沉积形成衬垫层2，衬垫层2用于稍后刻蚀的停止层，以保护衬底1，其厚度依照刻蚀工艺需要而设定。在本实施例中，衬垫层2为氧化硅。

而后，在衬垫层2上淀积伪栅极3，参考图1所示。

通过LPCVD、PECVD、HDPCVD、MBE、ALD、蒸发、溅射等常规工艺沉积形成伪栅极3，其材质包括多晶硅、非晶硅、微晶硅、非晶碳、非晶锗等及其组合，用在后栅工艺中以便控制栅极形状。在本实施例中，伪栅极3为多晶硅。

接着，刻蚀图案化衬垫层2和伪栅极3，从而形成伪栅结构，如图1所示。

而后，进一步形成栅极结构以外的半导体器件的其他结构，参考图1-3所示。

具体地，首先，进行第一次源漏离子注入，以伪栅结构为掩膜，在伪栅极结构两侧的衬底1中形成轻掺杂、浅pn结的源漏扩展区4L，也即LDD结构，如图1所示。

随后，在整个器件表面沉积绝缘隔离材料并刻蚀，仅在伪栅极结构周围的衬底1上形成栅极侧墙5。栅极侧墙5的材质包括氮化物、氧化物、氮氧化物、DLC及其组合，可以选择与衬垫层2和伪栅极3均不同的材质，以便于选择性刻蚀。特别地，栅极侧墙5可以包括多层结构(未示出)，例如具有垂直部分以及水平部分的剖面为L形的第一栅极侧墙，以及位于第一栅极侧墙水平部分上的高应力的第二栅极侧墙，第二栅极侧墙的材质可包括SiN或类金刚石无定形碳(DLC)，应力优选大于2GPa。

接着，以栅极侧墙5为掩模，进行第二次源漏离子注入，在伪栅极侧墙5两侧的衬底1中形成重掺杂、深pn结的源漏重掺杂区4H。源漏扩展区4L与源漏重掺杂区4H共同构成MOSFET的源漏区4，其掺杂类型和浓度、深度依照MOSFET器件电学特性需要而定。

而后，优选地，参照图2，可以在整个器件上形成应力衬层6。通过LPCVD、PECVD、HDPCVD、MBE、ALD、磁控溅射、磁过滤脉冲阴极真空弧放电(FCVA)技术等常规工艺，形成应力衬层6，覆盖了源漏区4、栅极侧墙5以及伪栅极3。应力衬层6的材质可以是氧化硅、氮化硅、氮氧化硅、DLC及其组合。本实施例中，应力衬层6的材质是氮化硅，并且更优选地具有应力，其绝对值例如大于1GPa。对于PMOS而言，应力衬层6可以具有压应力，绝对值例如大于3GPa；对于NMOS而言，应力衬层6可以具有张应力，其绝对值例如大于2GPa。应力衬层6的厚度例如是10～1000nm。此外，应力衬层6还可以是DLC与氮化硅的组合，或者是掺杂有其他元素的氮化硅，例如掺杂C、F、S、P等其他元素以便提高氮化硅应力。

接着，形成层间介质层并且进行刻蚀露出伪栅极。通过旋涂、喷涂、丝网印刷、CVD等常规方法形成低k材料的ILD 7，其材质包括但不限于有机低k材料(例如含芳基或者多元环的有机聚合物)、无机低k材料(例如二氧化硅、无定形碳氮薄膜、多晶硼氮薄膜、氟硅玻璃、BSG、PSG、BPSG)、多孔低k材料(例如二硅三氧烷(SSQ)基多孔低k材料、多孔二氧化硅、多孔SiOCH、掺C二氧化硅、掺F多孔无定形碳、多孔金刚石、多孔有机聚合物)。采用回刻(湿法和/或干法刻蚀)、CMP等技术平坦化ILD 7和应力衬层6，直至暴露出伪栅极3，如图3所示。

而后，形成栅沟槽3T所示，如图4所示。

对于多晶硅、非晶硅、微晶硅等Si基材质的伪栅极3，可以采用TMAH湿法腐蚀，或者碳氟基气体等离子体干法刻蚀，去除伪栅极3，直至露出衬垫层2。

接着，进一步地，可以重新形成界面层。具体地，例如可以通过HF基湿法腐蚀液去除氧化硅的衬垫层2，并清洗、干燥暴露出的衬底1表面，以减小沟道区表面缺陷。随后，在衬底1上栅极沟槽3T中形成界面层8，如图5所示。本实施例中，界面层8为氧化硅，其形成方法可以是PECVD、HDPCVD、MBE、ALD等常规方法，还可以是化学氧化方法，例如在含有一定浓度臭氧的去离子水中浸泡20s，使得硅材质的衬底1表面被氧化形成氧化硅的界面层8。该薄层界面层用于降低衬底1与之后形成的高k材料的栅极绝缘层之间的界面态密度。

而后，依次淀积替代的栅极介质层9、金属阻挡层10以及金属栅极层11，如图6-8所示。

栅极介质层9可以为高k介质材料(相对于氧化硅具有高的介电常数)，包括但不限于氮化物(例如SiN、AlN、TiN)、金属氧化物(主要为副族和镧系金属元素氧化物，例如Al₂O₃、Ta₂O₅、TiO₂、ZnO、ZrO₂、HfO₂、CeO₂、Y₂O₃、La₂O₃)、钙钛矿相氧化物(例如PbZrxTi1-xO₃(PZT)、BaxSr1-xTiO₃(BST))。形成方法可以是CVD、PVD、ALD等常规方法。随后，采用沉积后退火(PDA)，例如在450℃下退火15s，以提高高k介质材料的质量。

该金属阻挡层10的材质例如是Ti、Ta、TiN、TaN及其组合，该金属阻挡层可以阻挡上层的金属(金属栅极中的Al等)扩散到栅介质层9中，此外该阻挡层还可以是氮化钨(WN)以进一步防止后续形成W的过程中B向下扩散进入栅介质层9，并且可以提高ALD W薄膜的粘附性。

在本实施例中，金属栅极层11为金属栅极中调整功函数的功能层，对于NMOS而言，可以选用Al、TiAl、对于PMOS而言可以选用Ti、TiN、Ta、TaN。沉积方法例如是CVD、PVD、ALD等。在其他实施例中，金属栅极层还可以为金属栅堆叠中形成顶层的金属填充层之前的任意栅极层。

而后，在金属栅极层11上形成扩散阻挡层12以及钨层13，如图9、10所示。

本实施例中，采用ALD工艺，预先对金属栅极层11的表面使用NH₃进行处理，继续采用ALD工艺并通入形成钨层的前驱物，在金属栅极层的表面上形成氮化钨的扩散阻挡层的薄层，进而，形成钨层。

本实施例中，前驱物包括硼烷(B₂H₆)与氟化钨(WF₆)，工艺温度为250～350℃并且优选为300℃。如图14所示，在ALD W淀积的循环周期内：WF₆最先沉积在晶片表面形成第一层W单原子层，并且W-F链上F一侧朝向上；随后停止通入WF₆转而通入B₂H₆，B和H取代了W-F链上的F；接着停止通入B₂H₆转而继续通入WF₆，第一层W上方的B和H还原了通入的WF₆从而形成了第二层W单原子层；然后停止WF6转而通入B₂H₆，B和H再次取代了第二层W单原子层顶部的F，此后周而复始，间歇地交替通入WF₆和B₂H₆，最终形成了多个W单原子层，构成最终的W层。ALD工艺中，沉积速率例如是至并且优选为 最终沉积得到的钨层13的厚度例如是并且优选是由于在钨层沉积之前，预先对金属栅极层的表面进行了NH₃的预处理，在通入前驱物形成钨层时，W淀积的循环周期开始时，形成的钨层会与NH₃反应在金属栅极层的表面形成氮化钨的阻挡层，进而在氮化钨层上淀积钨层。

该氮化钨的扩散阻挡层12可用于调整栅极的功函数以及用于势垒阻挡层，同时，在后续ALD工艺淀积钨层的过程中，可以有效阻挡其前驱物中的离子，如B，向下扩散至栅极及栅介质层中，并增加了钨层的粘附性和后续钨层平坦化的工艺窗口和可靠性。

在其他的实施例中，还可以通过形成薄硅的扩散阻挡层。在一个具体的实施中，首先，预热晶片，可以将晶片送入CVD反应式，加热至300℃，以提高整个晶片的热量促进分子的运动，利于后续的反应和沉积。而后，通入硅烷等含硅气体，含硅气体分解后，淀积形成薄硅层，该薄硅层为单原子的硅层，其同样可以避免后续ALD形成钨层时前驱物中的离子，如F，向下扩散至栅极及栅介质层中。

在本实施例的ALD法制备钨层的过程中，由于先淀积形成了氮化钨的扩散阻挡层12，后续W的淀积中B无法或者极少穿过扩散阻挡层12而扩散，例如使得金属栅极11中含有的B小于等于5％或者扩散深度小于等于层11总厚度的5％，避免B富集在钨层和金属栅极的表面，从而提高了钨层与下层薄膜的粘附性，增强了CMP的工艺可行性，因此有效提高了器件的可靠性。

而后，进行平坦化，从而形成替代栅极，如图11所示。

可以采用CMP的方法进行平坦化，直至暴露层间介质层7，从而在栅沟槽中形成替代栅极。

而后，根据需要，完成器件的后续加工工艺。例如形成金属硅化物层14和源漏接触等，如图12、13所示。

在本实施例中，首先，在层间介质层7中刻蚀形成源漏接触孔7C，直至暴露源漏区4(4H)。在源漏接触孔7C中沉积Ni、Pt、Co、Ti等形成金属薄层，进行退火使得金属薄层与源漏区中的硅反应形成金属硅化物层14，随后湿法刻蚀去除未反应的金属薄层，如图12所示。而后，在源漏接触孔7C中沉积1～7nm厚的TiN、TaN的阻挡层15，随后采用CVD或者ALD法沉积金属W、Al、Mo、Cu及其组合，形成源漏接触16，最后进行CMP或者回刻，直至暴露层间介质层7，从而形成源漏接触，如图13所示。

至此，形成了本发明实施例的半导体器件，参考图13所示，该半导体器件包括：

衬底1；

衬底上的栅沟槽3T；

栅沟槽中的栅介质层9以及其上的金属栅极层11；

金属栅极层上的扩散阻挡层12；

扩散阻挡层上填满栅沟槽的钨层13；其中，所述扩散阻挡层阻挡形成钨层过程中的前驱物中离子的扩散。

其中，所述扩散阻挡层可以为氮化钨。

其中，在栅介质层与金属栅极层之间还可以包括金属阻挡层10。

其中，所述金属阻挡层可以包括Al、Ti、TiAl、TiN及其组合。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (3)

1.一种半导体器件的制造方法，其特征在于，包括步骤：

在衬底上形成栅沟槽；

在栅沟槽中形成栅介质层以及其上的金属栅极层；

在金属栅极层表面上形成扩散阻挡层；

采用ALD工艺，在扩散阻挡层上形成填满栅沟槽的钨层，所述扩散阻挡层阻挡形成钨层过程中的前驱物中离子的扩散；

形成所述扩散阻挡层和钨层的步骤具体为：

采用ALD工艺，对金属栅极层进行NH₃表面预处理；

采用ALD工艺，间歇地交替通入形成钨层的前驱物，在该表面上形成氮化钨的扩散阻挡层，以及在扩散阻挡层上形成钨层；

前驱物为B₂H₆与WF₆。

2.根据权利要求1所述的方法，其特征在于，在形成栅介质层之后，形成金属栅极层之前，还包括步骤：在所述栅介质层上形成金属阻挡层。

3.根据权利要求2所述的方法，其特征在于，所述金属阻挡层包括Al、Ti、TiAl、TiN、WN及其组合。